JP2000349448A - 回路モジュール、この回路モジュールに用いる多層配線基板、回路部品および半導体パッケージ - Google Patents

Abstract

(57)【要約】 【課題】本発明は、電流供給経路の抵抗を小さく抑える
ことができ、許容電流を大きくしても電圧降下や変動を
防止できる回路モジュールの提供を目的とする。 【解決手段】回路モジュール11は、電源層17を有する配
線基板12と；配線基板の電源層に電気的に接続された電
源回路部13と；配線基板に実装され、電源層に電気的に
接続された多数の電源ピン23および多数の信号ピン24を
有するCPUソケット14と；を備えている。電源ピンおよ
び信号ピンは、CPUソケットの中央部を外れたピン配列
領域25においてこの中央部を取り囲むように並べて配置
されている。配線基板には、電源回路部と電源層とを電
気的に導通させる電流供給用導体30a,30bが取り付けら
れている。電流供給用導体は、CPUソケットの中央部に
対応した位置において配線基板の電源層と電気的に導通
されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層の配線基板に
回路部品を実装してなる回路モジュール、ならびにこの
回路モジュールに用いる多層配線基板、回路部品および
半導体パッケージに係り、特にその電流供給経路の構造
に関する。

【０００２】

【従来の技術】例えばデスクトップ形のコンピュータに
用いられるCPUは、多層の配線基板に実装されており、
その入・出力用の信号ピンや電源ピンが配線基板の導体
パターンに電気的に接続されている。

【０００３】ところで、最近のCPUは、高集積化・高性
能化に伴って信号ピンや電源ピンの本数が一段と増加
し、ピンの密度が高まる傾向にある。そのため、信号ピ
ンや電源ピンに接続される導体パターンにしても、高密
度に配置されたピン間を縫うように配置しなくてはなら
ず、導体パターンそのものが極めて細くなる。

【０００４】一方、近年のCPUを始めとする回路部品
は、その消費電流が増加の一途を辿り、回路部品によっ
ては１０Ａといった極めて大きな駆動用電流を必要とす
る。このため、電流の供給経路に生じる僅かな抵抗でも
大きな電圧降下を引き起こす虞れがあり、電源電圧の降
下や変動を許容範囲内に抑えることが困難となることが
あり得る。

【０００５】一般に導体の抵抗Ｒは、導体の抵抗率を
ρ、断面積をＳ、長さをＬとすると、 Ｒ＝ρ×Ｌ／Ｓ と表わすことができ、導体の抵抗Ｒを小さく抑えるため
には、導体の断面積を増やし、長さＬを短くする必要が
ある。

【０００６】この際、CPUの電源ピンに電流を供給する
導体パターンは、高密度に配置された多数の信号ピンを
避けて配置しなくてはならないので、この導体パターン
を短くしたり太くすることは実質的に不可能であり、そ
れ故、導体パターンの抵抗を抑えることが困難となって
きている。

【０００７】この具体例について、図１５に示すPPGA :
Plastic Pin Grid Array形のCPUソケット１にもとづい
て説明する。このCPUソケット１は、矩形状のソケット
本体２と、多数の電源ピン３および多数の信号ピン４と
を有している。電源ピン３や信号ピン４は、ソケット本
体２の中央部２ａを取り囲むピン配列領域５に、約１．
８mmといった極めて狭いピッチPで６列に並べて配置さ
れている。そして、電源ピン３は、図１５に見られるよ
うに、ピン配列領域５の全体に亘って不規則に分散して
配置されており、一部の電源ピン３は、ソケット本体２
の中央部２ａに臨むピン配列領域５の内周部に位置され
ている。

【０００８】このCPUソケット１が実装される配線基板
６は、CPUソケット１の実装領域に多数のスルーホール
７（図１６に示す）を有し、これらスルーホール７にCP
Uソケット１の電源ピン３および信号ピン４が挿入され
ている。

【０００９】図１６は、配線基板６の電源層８の一部を
取り出して示したものであり、この電源層８は、配線基
板６上の電源回路部（図示せず）に電気的に接続されて
いる。電源層８は、配線基板６の内部においてベタ状に
広げられており、電源ピン３に対応する位置においてス
ルーホール７の内面のメッキ層に連なっている。そのた
め、電源層８はスルーホール７を介して電源ピン３に電
気的に接続されている。

【００１０】

【発明が解決しようとする課題】ところで、ベタ状に広
げられた電源層８を利用して電源ピン３への通電を行う
場合であっても、この電源層８は電源ピン３以外の信号
ピン４との接触を避ける必要がある。このため、従来で
は電源層８に信号ピン４を避ける多数の逃げ孔９を形成
し、これら逃げ孔９の開口縁と信号ピン４との間にリン
グ状の絶縁領域９ａを確保している。

【００１１】この際、ピン配列領域５の外周部側に位置
される電源ピン３は、数多くの信号ピン４の間に入り込
まずに済むので、電源層８の断面積が逃げ孔９によって
大幅に減じられることはない。そのため、ピン配列領域
５の外周部に対応した位置では、電源層８の断面積を確
保することができ、抵抗を小さく抑えることができる。

【００１２】しかしながら、電源層８は、ピン配列領域
５の外周部側から内周部側に向けて導かれるので、この
電源層８がピン配列領域５の中央付近や内周部側に位置
される電源ピン３に達するまでに、電源層８上に数多く
の逃げ孔９が隣り合った状態で位置されることになる。
このため、図１６に示すように、ベタ状の電源層８にし
ても逃げ孔９の存在によって極端に幅寸法が小さな部分
が数多く形成され、電源ピン４への電流の供給経路が信
号ピン４の間を縫うような形態となる。

【００１３】よって、電源層８の断面積を十分に確保す
ることができなくなるので、特にピン配列領域５の内周
部側に位置された電源ピン３への電流の供給経路の抵抗
が大きなものとなり、その分、電圧降下や変動が発生し
易くなるとともに、電源ピン３に供給し得る許容電流を
大きくすることができなくなる。

【００１４】本発明は、このような事情にもとづいてな
されたもので、電流供給経路の抵抗を小さく抑えること
ができ、許容電流を大きくしても電圧降下や変動を防止
できる回路モジュール、この回路モジュールに用いる多
層配線基板、回路部品および半導体パッケージの提供を
目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る回路モジュールは、内部に電源層を有
する多層の配線基板と；この配線基板に実装され、上記
電源層に電気的に接続された電源回路部と；上記配線基
板に実装され、上記電源層に電気的に接続された多数の
電源端子および多数の信号端子を有する回路部品と；を
備え、この回路部品の電源端子および信号端子は、上記
回路部品の中央部を外れた端子配列領域においてこの回
路部品の中央部を取り囲むように並べて配置されてい
る。そして、上記回路基板に、上記電源回路部と上記電
源層とを電気的に導通させる電流供給用導体を取り付
け、この電流供給用導体は、上記回路部品の中央部に対
応した位置において上記配線基板の電源層と電気的に導
通されていることを特徴としている。

【００１６】この構成によれば、配線基板のうち多数の
電源端子や信号端子で囲まれた回路部品の中央部に対応
する位置に、電流供給用導体を介して電流を直接供給で
きるとともに、ここに電流供給用導体から電流を受ける
電源層を配置することができる。このため、端子配列領
域の内周部に位置する電源端子に対しては、この端子配
列領域の内側から電流を供給することができ、これら電
源端子に電流を供給する電源層が多数の信号端子を避け
るために複雑に入り組んだり、幅狭くなることはない。

【００１７】また、端子配列領域の内周部と外周部との
間の中間部分に位置する電源端子にしても、端子配列領
域の内側および外側の両方向から電源層を導くことがで
きる。よって、全ての電源端子に対する電流供給経路の
断面積を十分に確保することができる。

【００１８】上記目的を達成するため、本発明に係る多
層配線基板は、回路部品の多数の信号端子が電気的に接
続される導体パターンを有する少なくとも一つの信号層
と、上記回路部品の多数の電源端子が電気的に接続され
る電源層とを備えており、上記信号層に、上記導体パタ
ーンを避けて電源用導体パターンを形成し、この電源用
導体パターンと上記電源層とを並列に接続したことを特
徴としている。

【００１９】この構成によれば、電源端子に対する電流
の供給経路が複数用意され、これら供給経路が並列に接
続されているので、これら電源層および電源用導体パタ
ーンの固有の抵抗が実質的に並列に接続されることにな
る。このため、電源用導体パターンおよび電源層の個々
の抵抗が大きくても、これら両者を並列にした時の抵抗
は小さくなり、電源端子への電流の供給経路の抵抗を小
さく抑えることができる。

【００２０】上記目的を達成するため、本発明に係る多
層配線基板は、回路部品の多数の信号端子が電気的に接
続される少なくとも一つの信号層と、上記回路部品の多
数の電源端子が電気的に接続されるベタ状の電源層およ
びグランド層とを絶縁層を介して積層するとともに、上
記電源層の厚み寸法を上記信号層の厚み寸法よりも大き
く設定したことを特徴としている。

【００２１】この構成によれば、電源端子に対する電流
の供給経路の断面積を十分に確保することができ、その
分、抵抗を小さく抑えることができる。

【００２２】また、電源層は、通常絶縁層の間でベタ状
に広げられるために、パターンが存在しない部分が圧倒
的に少なくなるとともに、局所的にパターンがない部分
が発生し難くなる。このため、電源層の厚み寸法を大き
くしても、パターンのある部分とない部分との境界に生
じる応力が問題となることはなく、配線基板の強度に悪
影響を及ぼすことはない。

【００２３】上記目的を達成するため、本発明に係る回
路部品は、配線基板の電源層に電気的に接続される多数
の電源端子および多数の信号端子と、これら端子を支持
する本体とを有している。そして、上記電源端子および
信号端子は、上記本体の中央部を外れた端子配列領域に
おいて上記本体の中央部を取り囲むように並べて配置さ
れているとともに、上記電源端子は、上記端子配列領域
の少なくとも一箇所において、この端子配列領域を横断
するように連続的に並べて配置されていることを特徴と
している。

【００２４】この構成によれば、多数の電源端子は、端
子配列領域の全体に亘って不規則に分散されることなく
特定の箇所に集中して配列されるので、これら電源端子
の配列方向に沿って延びる幅広い電源層を配線基板側に
形成することができる。そのため、電源層を多数の信号
端子を避けるように配置する必要はなく、電源層の断面
積を十分に確保することができる。

【００２５】上記目的を達成するため、本発明に係る回
路部品は、配線基板の電源層に電気的に接続される多数
の電源端子および多数の信号端子と、これら端子を支持
する本体とを備えている。そして、上記電源端子および
信号端子は、上記本体の中央部を外れた端子配列領域に
おいて上記本体の中央部を取り囲むように並べて配置さ
れているとともに、上記電源端子は、上記本体の中央部
に臨む上記端子配列領域の内周部又は上記端子配列領域
の外周部のいずれかに配置されていることを特徴として
いる。

【００２６】この構成によれば、電源端子は、端子配列
領域の全体に亘って不規則に分散されることなくその内
周部又は外周部に集中して配列されるので、端子配列領
域の内側又は外側に対応する位置にベタ状に広がる電源
層を配置することができる。このため、電源層を多数の
信号端子を避けるように配置する必要はなく、電源層の
断面積を十分に確保することができる。

【００２７】上記目的を達成するため、本発明に係る半
導体パッケージは、ＩＣチップが封止されたパッケージ
本体と；このパッケージ本体の配線基板と向かい合う面
に配置され、上記ＩＣチップに電気的に接続された多数
の信号端子と；を備えており、上記パッケージ本体の上
記信号端子とは反対側の面に、電源端子を配置したこと
を特徴としている。

【００２８】この構成によれば、電源端子が信号端子か
ら隔離されるので、この電源端子に電流供給用の太い導
体を直接接続することができる。このため、半導体パッ
ケージを配線基板に実装した場合でも、この配線基板の
電源層とは別の経路を通じて電源端子に電流を供給する
ことができ、この電流供給経路の断面積を十分に確保し
て、電源端子への大電流の供給を容易に行うことができ
る。

【００２９】

【発明の実施の形態】以下本発明の第１の実施の形態
を、図１ないし図５にもとづいて説明する。

【００３０】図１は、例えばデスクトップ形のコンピュ
ータに用いられる回路モジュール１１を示している。こ
の回路モジュール１１は、配線基板１２と、この配線基
板１２に実装された電源回路部１３と、上記配線基板１
２に実装された回路部品としてのPPGA形のCPUソケット
１４とを備えている。

【００３１】配線基板１２は、第１の実装面１５ａと、
この第１の実装面１５ａの反対側に位置された第２の実
装面１５ｂとを有している。また、この配線基板１２
は、図３に示すように、第１ないし第４の信号層１６ａ
〜１６ｄ、電源層１７およびグランド層１８を積層して
なる多層基板であり、これら各層１６ａ〜１６ｄ、１
７、１８は、絶縁層１９によって電気的に絶縁されてい
る。第１の信号層１６ａは、第１の実装面１５ａ上に位
置され、第４の信号層１６ｄは、第２の実装面１５ｂ上
に位置されている。電源層１７は、第１の信号層１６ａ
と第２の信号層１６ｂとの間に介在され、グランド層１
８は、第３の信号層１６ｃと第４の信号層１６ｄとの間
に介在されている。そして、これら電源層１７およびグ
ランド層１８は、配線基板１２の内部においてベタ状に
広げられている。

【００３２】電源回路部１３は、配線基板１２の第１の
実装面１５ａに実装されている。この電源回路部１３の
出力端は、配線基板１２の内部の電源層１７に電気的に
接続されている。

【００３３】CPUソケット１４は、矩形状のソケット本
体２１を備えている。ソケット本体２１は、CPUとして
のPPGA形の半導体パッケージ２２を取り外し可能に支持
している。このソケット本体２１の半導体パッケージ２
２とは反対側の面には、電源端子としての多数の電源ピ
ン２３および信号端子としての多数の信号ピン２４が配
置されている。これら電源ピン２３や信号ピン２４は、
半導体パッケージ２２に電気的に接続されている。

【００３４】図２に示すように、電源ピン２３や信号ピ
ン２４は、ソケット本体２１の中央部２１ａを取り囲む
枠状のピン配列領域２５に、約１．８mmといった極めて
狭いピッチＰで６列に並べて配置されている。電源ピン
２３は、ピン配列領域２５の全体に亘って不規則に分散
して配置されており、一部の電源ピン２３は、ソケット
本体２１の中央部２１ａに臨むピン配列領域２５の内周
部に位置されている。

【００３５】CPUソケット１４は、配線基板１２の第１
の実装面１５ａに実装されており、この第１の実装面１
５ａ上において上記電源回路部１３に隣接されている。
配線基板１２は、CPUソケット１４の実装部分に図３に
示すような多数のスルーホール２６を有し、これらスル
ーホール２６に電源ピン２３や信号ピン２４が挿入され
ている。スルーホール２６の内面は、導電性のメッキ層
２７で覆われており、このメッキ層２７に電源ピン２３
や信号ピン２４が接している。各スルーホール２６のメ
ッキ層２７は、所望の信号層１６ａ〜１６ｄ、電源層１
７およびグランド層１８に電気的に接続されている。

【００３６】図４に示すように、電源ピン２３が接続さ
れる電源層１７は、ソケット本体２１の中央部２１ａに
対応する位置まで広がるベタ状の導体パターン１７ａを
有している。そして、この電源層１７は、配線基板１２
の内部で電源ピン２３以外の信号ピン２４を避ける必要
があるので、これら信号ピン２４に対応する位置に信号
ピン２４よりも大径な多数の逃げ孔２８を有している。
このため、逃げ孔２８の内周縁と信号ピン２４との間に
は、リング状をなす絶縁領域２９が形成されており、隣
り合う逃げ孔２８の部分では、電源層１７の幅寸法が減
じられている。

【００３７】図１および図２に示すように、配線基板１
２の第２の実装面１５ｂには、一対の電流供給用導体３
０ａ，３０ｂが取り付けられている。電流供給用導体３
０ａ，３０ｂは、銅系合金のような導電性に優れた金属
材料にて構成されている。この電流供給用導体３０ａ，
３０ｂは、棒状をなす主部３１と、この主部３１の一端
に連なる第１の端子部３２ａと、主部３１の他端に連な
る第２の端子部３２ｂとを一体に有している。

【００３８】電流供給用導体３０ａ，３０ｂの主部３１
は、上記ピン配列領域２５の一辺を跨いで配置されてい
る。そのため、電流供給用導体３０ａ，３０ｂの第１の
端子部３２ａは、配線基板１２を挟んで電源回路部１３
と向かい合っているとともに、第２の端子部３２ｂは、
配線基板１２を挟んでソケット本体２１の中央部２１ａ
と向かい合っている。

【００３９】図５に示すように、配線基板１２の第２の
実装面１５ｂには、上記第１および第２の端子部３２
ａ，３２ｂに対応する複数の導体パターン３４が形成さ
れている。導体パターン３４は、第４の信号層１６ｄの
パターンを避けた位置に形成されている。この導体パタ
ーン３４は、図３に示すようなスルーホール２６のメッ
キ層２７を介して電源層１７の導体パターン１７ａに電
気的に接続されており、これら導体パターン３４に電流
供給用導体３０ａ，３０ｂの第１および第２の端子部３
２ａ，３２ｂが夫々半田付けされている。

【００４０】このため、電流供給用導体３０ａ，３０ｂ
は、６列に並べられた電源ピン２３および信号ピン２４
をまたぐようにして配線基板１２の第２の実装面１５ｂ
上に取り付けられており、これら電流供給用導体３０
ａ，３０ｂを介して上記ソケット本体２１の中央部２１
ａに対応する電源層１７の導体パターン１７ａと電源回
路部１３とが直接電気的に接続されている。

【００４１】このような構成の回路モジュール１１によ
ると、配線基板１２のうち電源ピン２３や信号ピン２４
が存在しないソケット本体２１の中央部２１ａに対応す
る位置に、一対の電流供給用導体３０ａ，３０ｂを介し
て電源回路部１３からの電流を直接供給できるととも
に、ここに電流供給用導体３０ａ，３０ｂに電気的に接
続された導体パターン１７ａを配置することができる。

【００４２】このため、ピン配列領域２５の内周部に位
置する電源ピン２３に対しては、このピン配列領域２５
の内側からベタ状の導体パターン１７ａを介して直接電
流を供給することができ、これら電源ピン２３に電流を
供給する経路が多数の信号ピン２４を避けるために複雑
に入り組んだり、幅狭くなることはない。

【００４３】また、ピン配列領域２５の内周部と外周部
との間の中間部分に位置する電源ピン２３に対しては、
ピン配列領域２５の内側および外側の両方向から電源層
１７を導くことができる。このため、中間部分の電源ピ
ン２３が数多くの信号ピン２４によって取り囲まれて電
源層１７の幅寸法が減じられていても、この中間部分の
電源ピン２３に対する電流の供給経路の断面積を十分に
確保することができる。

【００４４】よって、全ての電源ピン２３に対する電流
の供給経路の抵抗を低く抑えることができ、配線基板１
２の内部の電源層１７だけでは実現不可能であった大き
な許容電流の供給が可能となるとともに、大きな電流を
流しても供給経路上での電圧降下や変動を確実に防止す
ることができる。

【００４５】なお、本発明は上記第１の実施の形態に特
定されるものではなく、図６に本発明の第２の実施の形
態を示す。

【００４６】この第２の実施の形態は、電流供給用導体
３０ａ，３０ｂの構成が上記第１の実施の形態と相違し
ており、それ以外の回路モジュール１１の基本的な構成
については第１の実施の形態と同様である。

【００４７】図６に示すように、電流供給用導体３０
ａ，３０ｂは、第１および第２のホルダ４０ａ，４０ｂ
と本体４１とに三分割されている。第１のホルダ４０ａ
は、第２の実装面１５ｂ上の導体パターン３４に半田付
けされて、上記電源回路部１３に電気的に接続されてい
る。第２のホルダ４０ｂは、第２の実装面１５ｂ上の導
体パターン３４に半田付けされて、電源層１７の導体パ
ターン１７ａに電気的に接続されている。そして、第１
および第２のホルダ４０ａ，４０ｂは、６列に並んだ電
源ピン２３および信号ピン２４を挟んで向かう端部４２
ａ，４２ｂを有し、これら端部４２ａ，４２ｂに夫々嵌
合溝４３が形成されている。

【００４８】本体４１は、第１および第２のホルダ４０
ａ，４０ｂに跨る長さを有する棒状をなしている。この
本体４１の両端部は、第１および第２のホルダ４０ａ，
４０ｂの嵌合溝４３に取り外し可能に嵌合されており、
この嵌合により、本体４１と第１および第２のホルダ４
０ａ，４０ｂとが電気的に接続されている。

【００４９】このため、本体４１は、電源ピン２３や信
号ピン２４をまたぐようにして配線基板１２の第２の実
装面１５ｂ上に取り付けられている。

【００５０】このような構成において、電流供給用導体
３０ａ，３０ｂは、抵抗を小さく抑えて大電流の供給を
可能とするものであるから、銅系合金のような導電性に
優れた金属材料にて構成されており、それ故、熱容量が
大きなものとなっている。そのため、電流供給用導体３
０ａ，３０ｂを導体パターン３４に半田付けする際に、
この半田付けに最適な温度まで電流供給用導体３０ａ，
３０ｂの温度が到達しないことがあり、半田付けが困難
となる虞れがあり得る。

【００５１】しかるに、上記構成によると、電流供給用
導体３０ａ，３０ｂは、第１および第２のホルダ４０
ａ，４０ｂと本体４１とに三分割されているので、実際
に配線基板１２上の導体パターン３４に半田付けされる
のは、第１および第２のホルダ４０ａ，４０ｂのみで済
むことになる。このため、半田付けすべき第１および第
２のホルダ４０ａ，４０ｂの形状および熱容量共に小さ
なものとなり、配線基板１２に対する半田付け作業を容
易に行うことができる。

【００５２】また、電源ピン２３および信号ピン２４を
跨ぐ本体４１は、第１および第２のホルダ４０ａ，４０
ｂに対し取り外し可能であるから、この本体４１を取り
外すことで、本体４１によって覆い隠される位置にある
第４の信号層１６ｄを露出させることができる。このた
め、第４の信号層１６ｄのパターンチェックや変更等の
作業にも容易に対処することができる。

【００５３】図７および図８は、本発明の第３の実施の
形態を開示している。

【００５４】この第３の実施の形態は、格別な電流供給
用導体を用いることなく大電流の供給を可能としたもの
であり、主に配線基板１２の内部構造に特徴がある。そ
のため、回路モジュール１１の基本的な構成は上記第１
の実施の形態と同様であり、この第１の実施の形態と同
一の構成部分には同一の参照符号を付して、その説明を
省略する。

【００５５】図８は、配線基板１２の第１の信号層１６
ａ、第２の信号層１６ｂおよび電源層１７の各パターン
の一部を取り出して示したものである。図８の（Ａ）
は、第１の信号層１６ａのパターンを開示している。こ
の第１の信号層１６ａは、多数の信号ピン２４のうち、
特定の信号ピン２４に電気的に接続される多数の線状の
導体パターン５０を有している。導体パターン５０は、
他の信号ピン２４や電源ピン２３を避けて配線されてお
り、その先端のランド５１が特定の信号ピン２４に接続
されている。

【００５６】図８の（Ｂ）は、配線基板１２の内部の第
２の信号層１６ｂのパターンを開示している。この第２
の信号層１６ｂは、上記第１の信号層１６ａと同様に、
特定の信号ピン２４に電気的に接続される多数の線状の
導体パターン５２を有している。導体パターン５２は、
他の信号ピン２４や電源ピン２３を避けて配線されてお
り、その先端のランド５３が特定の信号ピン２４に接続
されている。

【００５７】この第２の信号層１６ｂは、ソケット本体
２１のピン配列領域２５に対応する位置に、導体パター
ン５２が存在しない空き領域５４を有している。この空
き領域５４には、電源用導体パターン５５が形成されて
いる。この電源用導体パターン５５は、第２の信号層１
６ｂの空き領域５４においてベタ状に広げられていると
ともに、電源ピン２３に電気的に接続されている。

【００５８】また、この電源用導体パターン５５は、電
源ピン２３以外の信号ピン２４を避ける必要があるの
で、これら信号ピン２４に対応する位置に多数の逃げ孔
５６を有している。このため、逃げ孔５６の内周縁と信
号ピン２４との間には、リング状をなす絶縁領域５７が
形成されており、隣り合う逃げ孔５６の部分では、電源
用導体パターン５５の幅寸法が減じられている。

【００５９】図８の（Ｃ）は、配線基板１２の内部の電
源層１７のパターンを示している。電源層１７は、配線
基板１２の内部においてベタ状に広げられている。この
電源層１７は、電源ピン２３以外の信号ピン２４を避け
る必要があるので、上記第１の実施の形態と同様に、信
号ピン２４に対応する位置に多数の逃げ孔２８を有し、
この逃げ孔２８の内周縁と信号ピン２４との間にリング
状をなす絶縁領域２９が形成されている。

【００６０】そして、この電源層１７と第２の信号層１
６ｂの電源用導体パターン５５とは、並列に接続されて
おり、この電源用導体パターン５５の存在により、配線
基板１２の内部の電流供給経路が部分的に二層となって
いる。

【００６１】このような構成によると、電源ピン２３
は、配線基板１２の内部で本来の電源層１７と第２の信
号層１６ｂに増設した電源用導体パターン５５とに電気
的に接続されているので、電源ピン２３に対する電流の
供給経路が複数用意される。そして、これら電流の供給
経路は並列に接続されているので、電源層１７および電
源用導体パターン５５の固有の抵抗が実質的に並列に接
続されることになる。

【００６２】このため、電源用導体パターン５５および
電源層１７の個々の抵抗が大きくても、これら両者を並
列にした時の抵抗は小さくなり、これら電源用導体パタ
ーン５５および電源層１７に接続された電源ピン２３に
対する電流の供給経路の抵抗を小さく抑えることができ
る。

【００６３】したがって、特に抵抗が大きくなるピン配
列領域２５の内周部の電源ピン２３に対応するように、
配線基板１２の内部に電源用導体パターン５５を増設す
れば、ピン配列領域２５の内周部側の電源ピン２３に大
きな許容電流を供給することができるとともに、大きな
電流を流しても供給経路上での電圧降下や変動を確実に
防止することができる。

【００６４】図９は、本発明の第４の実施の形態を開示
している。

【００６５】この第４の実施の形態は、上記第３の実施
の形態と同様に、格別な電流供給用導体を用いることな
く大電流の供給を可能としたものであり、主に配線基板
１２の内部構造に特徴がある。

【００６６】この第４の実施の形態では、配線基板１２
の電源層１７およびグランド層１８の厚み寸法Ｔ1がそ
の他の第１〜第４の信号層１６ａ〜１６ｄの厚み寸法Ｔ
2よりも大きく設定されている。そして、電源層１７と
グランド層１８の厚み寸法Ｔ1は、互いに等しく設定さ
れている。

【００６７】このような構成によると、全ての電源ピン
２３に対する電流の供給経路の断面積を十分に確保する
ことができ、この電流供給経路の抵抗を小さく抑えるこ
とができる。このため、大きな許容電流の供給が可能と
なるとともに、大きな電流を流しても供給経路上での電
圧降下や変動を確実に防止することができる。

【００６８】しかも、上記構成によると、電源層１７や
グランド層１８は、配線基板１２の内部でベタ状に広げ
られるために、第１ないし第４の信号層１６ａ〜１６ｄ
と比較した場合に、パターンが存在しない部分が圧倒的
に少なくなるとともに、局所的にパターンがない部分が
発生し難くなる。このため、電源層１７やグランド層１
８の厚み寸法Ｔ1を大きくしても、パターンのある部分
とない部分との境界に生じる応力が問題となることはな
く、配線基板１２の強度に悪影響を及ぼすことはない。
なお、上記第４の実施の形態では、電源層１７およびグ
ランド層１８の双方の厚み寸法Ｔ1を信号層１６ａ〜１
６ｄの厚み寸法Ｔ2よりも大きくしたが、本発明はこれ
に限らず、電源層１７の厚み寸法Ｔ1のみを増大させる
ようにしても良い。

【００６９】また、図１０および図１１は、本発明の第
５の実施の形態を開示している。

【００７０】この第５の実施の形態は、CPUソケット１
４の電源ピン２３の配置を工夫することで大電流の供給
を可能とした点に特徴があリ、それ以外のCPUソケット
１４の基本的な構成は第１の実施の形態と同様である。

【００７１】図１０に示すように、ソケット本体２１の
ピン配列領域２５は、四つの角部６０ａないし６０ｄを
有しており、そのうちの一つの角部６０ａに多数の電源
ピン２３が集中して配置されている。これら電源ピン２
３は、ピン配列領域２５を横断するようにその外周部と
内周部とに亘って３列に並べて配置されている。

【００７２】そして、電源ピン２３をソケット本体２１
の角部６０ａに集中させたことに伴い、配線基板１２の
電源層１７は、図１１に二点鎖線で示すように、電源ピ
ン２３の配列方向に沿ってピン配列領域２５の外周部か
ら内周部に延びる幅広い帯状の導電パターン６１を有し
ており、この導体パターン６１に全ての電源ピン２３が
電気的に接続されている。

【００７３】このような構成によると、多数の電源ピン
２３は、ピン配列領域２５の全体に亘って不規則に分散
されることなく、このピン配列領域２５の一つの角部６
０ａに集中して配列されているので、これら電源ピン２
３の配列方向に沿って延びる幅広い帯状の導体パターン
６１を配線基板１２の電源層１７に形成することができ
る。

【００７４】この結果、電源層１７に多数の信号ピン２
４を避ける逃げ孔を形成する必要はなく、この電源層１
７の断面積を十分に確保することができる。よって、CP
Uソケット１４に対する電流の供給を、より太くて抵抗
の小さな供給経路を通じて行うことができ、大きな許容
電流の供給が可能となるとともに、大きな電流を流して
も供給経路上での電圧降下や変動を確実に防止すること
ができる。

【００７５】なお、上記第５の実施の形態では、電源ピ
ン２３をピン配列領域２５の一つの角部６０ａに集中さ
せたが、本発明はこれに制約されるものではなく、例え
ば隣り合う二つの角部６０ａ，６０ｂに電源ピン２３を
集中して配置しても良い。

【００７６】さらに、電源ピン２３を配置する箇所は、
ピン配列領域２５の角部６０ａ〜６０ｄに限らず、この
電源ピン２３をピン配列領域２５の隣り合う角部６０ａ
〜６０ｄの間の一箇所又は複数箇所に帯状に並べて配置
しても良い。

【００７７】図１２は、本発明の第６の実施の形態を開
示している。

【００７８】この第６の実施の形態は、上記第５の実施
の形態と同様に、CPUソケット１４の電源ピン２３の配
置を工夫することで大電流の供給を可能とした点に特徴
があリ、それ以外のCPUソケット１４の基本的な構成は
第１の実施の形態と同様である。

【００７９】この第６の実施の形態では、多数の電源ピ
ン２３は、ソケット本体２１の中央部２１ａに臨むピン
配列領域２５の内周部に沿って一列に並べて配置されて
いる。このため、ピン配列領域２５の内周部には、多数
の電源ピン２３によって規定された第１のピン列７０が
形成され、この第１のピン列７０は、ソケット本体２１
の中央部２１ａを取り囲んでいる。

【００８０】また、CPUソケット１４は、図示しない配
線基板のグランド層に電気的に接続された多数のグラン
ドピン７１を有している。これらグランドピン７１は、
ピン配列領域２５の外周部に沿って一列に並べて配置さ
れている。このため、ピン配列領域２５の外周部には、
多数のグランドピン７１によって規定された第２のピン
列７２が形成されており、この第２のピン列７２と第１
のピン列７０とで挟まれた領域に、多数の信号ピン２４
が４列に並べて配置されている。

【００８１】このような構成によれば、CPUソケット１
４の電源ピン２３は、ピン配列領域２５の内周部に沿っ
て一列に並べて配置されているととに、グランドピン７
１は、ピン配列領域２５の外周部に沿って一列に並べて
配置されているので、これら電源ピン２３およびグラン
ドピン７１がピン配列領域２５の全体に亘って不規則に
分散されることはない。

【００８２】このため、CPUソケット１４が実装される
配線基板にあっては、ピン配列領域２５の内側および外
側に夫々対応するようにベタ状に広がる電源層を配置す
ることができる。よって、配線基板の電源層を多数の信
号ピン２４を避けるように配置する必要はなく、この電
源層の断面積を十分に確保することができる。

【００８３】特に電源ピン２３をピン実装領域２５の内
周部に沿って配置した場合に、図１２に二点鎖線で示す
ように、上記第１の実施の形態に開示した電流供給用導
体３０ａ，３０ｂを用いて配線基板の内部の電源層に直
接電流を供給すれば、この電源層に信号ピン２４を避け
るための切り欠き等を一切設ける必要はなく、電源層を
ベタ状のまま電源ピン２３に電気的に接続することがで
きる。

【００８４】したがって、電源ピン２３に対する電流の
供給を、より太くて抵抗の小さな経路を通じて行うこと
ができ、その分、大きな許容電流の供給が可能となると
ともに、大きな電流を流しても供給経路上での電圧降下
や変動を確実に防止することができる。

【００８５】なお、上記第６の実施の形態では、ピン配
列領域２５の内周部に電源ピン２３を配置するととも
に、このピン配列領域２５の外周部にグランドピン７１
を配置したが、本発明はこれに制約されるものではな
く、ピン配列領域２５の内周部にグランドピン７１を、
ピン配列領域２５の外周部に電源ピン２３を配置しても
良い。

【００８６】また、上記第１ないし第６の実施の形態に
おいて、配線基板上に実装される回路部品は、PPGA形の
CPUソケットに特定されるものではなく、例えば半導体
パッケージであっても良い。

【００８７】さらに、電源端子、信号端子およびグラン
ド端子にしてもピンに限らず、ボールでも良いことは勿
論である。

【００８８】図１３および図１４は、本発明の第７の実
施の形態を開示している。

【００８９】図１３はヒートシンク８０を備えたPPGA形
の半導体パッケージ８１を示している。半導体パッケー
ジ８１は、矩形状のパッケージ本体８２を有し、このパ
ッケージ本体８２の内部にＩＣチップ８３が埋め込まれ
ている。パッケージ本体８２は、多数の信号ピン８４が
突設された裏面８２ａと、この裏面８２ａの反対側に位
置された表面８２ｂとを有している。この半導体パッケ
ージ８１は、信号ピン８４を図示しない配線基板のスル
ーホールに挿入して半田付けすることで配線基板に固定
されている。

【００９０】パッケージ本体８２の表面８２ａには、一
対の電源端子８６ａ，８６ｂと、一つのグランド端子８
７とが形成されている。電源端子８６ａ，８６ｂおよび
グランド端子８７は、四角いパッド状をなしており、信
号ピン８４よりも遥かに大きな表面積を有している。電
源端子８６ａ，８６ｂは、パッケージ本体８２の対角線
上に向かい合う角部に位置されている。グランド端子８
７は、パッケージ本体８２の中央部に位置されている。

【００９１】上記ヒートシンク８０は、アルミニウム合
金のような熱伝導性および導電性に優れた金属材料にて
構成されている。ヒートシンク８０は、パッケージ本体
８２の表面８２ｂに接着等の手段により固定されてお
り、この固定により、ヒートシンク８０とグランド端子
８７とが電気的に接続されている。

【００９２】ヒートシンク８０は、電源端子８６ａ，８
６ｂを避けるように切り欠かかれた一対の逃げ部９０
ａ，９０ｂを有している。このため、電源端子８６ａ，
８６ｂは、ヒートシンク８０とは電気的に絶縁された状
態でパッケージ本体８２の表面８２ｂに露出されてお
り、この電源接続用端子８６ａ，８６ｂに駆動用電流を
供給する太い導体９１が直接接続されるようになってい
る。

【００９３】ヒートシンク８０の側面には、グランド配
線接続用端子９２が形成されている。グランド配線接続
用端子９２は、四角いパッド状をなしており、信号ピン
２４よりも遥かに大きな表面積を有している。このグラ
ンド配線接続用端子９２は、ヒートシンク８０自体が導
電性を有することから、このヒートシンク８０を介して
半導体パッケージ８１のグランド端子８７に電気的に接
続されており、このグランド配線接続用端子９２にグラ
ンド用の太い導体９３が直接接続されるようになってい
る。

【００９４】このような構成の半導体パッケージ８１に
よると、電源端子８６ａ，８６ｂおよびグランド端子８
７は、信号ピン８４とは反対側のパッケージ本体８２の
表面８２ｂに位置されているので、この電源端子８６
ａ，８６ｂに電流供給用の太い導体９１を直接接続する
ことができる。このため、半導体パッケージ８１を配線
基板に実装した場合において、この配線基板の電源層と
は別の経路を通じて電源端子８６ａ，８６ｂに電流を供
給することができ、電源端子８６ａ，８６ｂに対する電
流の供給経路の抵抗を低く抑えることができる。

【００９５】よって、配線基板の内部の電源層だけでは
実現不可能であった大きな許容電流の供給が可能となる
とともに、大きな電流を流しても供給経路上での電圧降
下や変動を確実に防止することができる。

【００９６】

【発明の効果】以上詳述した本発明によれば、電源端子
に対する電流の供給経路の抵抗を低く抑えることがで
き、配線基板の内部の電源層だけでは実現不可能であっ
た大きな許容電流の供給が可能となるとともに、大きな
電流を流しても供給経路上での電圧降下や変動を確実に
防止できるといった利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る回路モジュー
ルの断面図。

【図２】電源ピンおよび信号ピンを有するCPUソケッ
ト、電源回路部および電流供給用導体との位置関係を示
す平面図。

【図３】配線基板の断面図。

【図４】電源ピンに電気的に接続される電源層のパター
ンを示す平面図。

【図５】電流供給用導体が取り付けられる第４の信号層
のパターンを示す平面図。

【図６】本発明の第２の実施の形態に係る回路モジュー
ルの断面図。

【図７】本発明の第３の実施の形態に係る回路モジュー
ルの断面図。

【図８】（Ａ）は、配線基板の第１の信号層のパターン
を示す平面図。（Ｂ）は、第２の信号層のパターンを示
す平面図。（Ｃ）は、電源層のパターンを示す平面図。

【図９】本発明の第４の実施の形態に係る配線基板の断
面図。

【図１０】本発明の第５の実施の形態に係るCPUソケッ
トの平面図。

【図１１】図１０のＦ１１部を拡大して示す平面図。

【図１２】本発明の第６の実施の形態に係るCPUソケッ
トの平面図。

【図１３】本発明の第７の実施の形態に係る半導体パッ
ケージの斜視図。

【図１４】半導体パッケージとヒートシンクとを互いに
分離させた状態を示す斜視図。

【図１５】従来のCPUソケットの電源ピンと信号ピンと
の配列状態を示す平面図。

【図１６】従来の配線基板の電源層のパターンを示す断
面図。

【符号の説明】

１１…回路モジュール １２…配線基板 １３…電源回路部 １４…回路部品（CPUソケット） １６ａ〜１６ｄ…第１〜第４の信号層 １７…電源層 １７ａ…導体パターン ２１…本体（ソケット本体） ２３，８６ａ，８６ｂ…電源端子（電源ピン） ２４，８４…信号端子（信号ピン） ２５…端子配列領域（ピン配列領域） ３０ａ，３０ｂ…電源供給用導体 ５０，５２…導体パターン ５５…電源用導体パターン ８１…半導体パッケージ ８２…パッケージ本体 ８３…ＩＣチップ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 BB02 BB13 BB25 BB75 CC01 CC04 CC06 CD05 CD10 CD13 CD23 EE11 5E346 AA12 AA15 AA42 BB02 BB03 BB04 BB06 BB07 BB11 BB15 FF45 HH01

Claims (14)

【特許請求の範囲】
1. 【請求項１】 内部に電源層を有する多層の配線基板
   と；この配線基板に実装され、上記電源層に電気的に接
   続された電源回路部と；上記配線基板に実装され、上記
   電源層に電気的に接続された多数の電源端子および多数
   の信号端子を有する回路部品と；を備え、この回路部品
   の電源端子および信号端子が上記回路部品の中央部を外
   れた端子配列領域においてこの中央部を取り囲むように
   並べて配置されている回路モジュールであって、 上記配線基板に、上記電源回路部と上記電源層とを電気
   的に導通させる電流供給用導体を取り付け、この電流供
   給用導体は、上記回路部品の中央部に対応した位置にお
   いて上記配線基板の電源層と電気的に導通されているこ
   とを特徴とする回路モジュール。
2. 【請求項２】 請求項１の記載において、上記配線基板
   は、第１の実装面と、この第１の実装面の反対側に位置
   された第２の実装面とを有し、上記第１の実装面に上記
   電源回路部と上記回路部品とが互いに並べて実装されて
   いるとともに、上記第２の実装面に上記電流供給用導体
   が取り付けられていることを特徴とする回路モジュー
   ル。
3. 【請求項３】 請求項２の記載において、上記配線基板
   は、上記第２の実装面に上記電流供給用導体が電気的に
   接続される導体パターンを有し、この導体パターンは、
   スルーホールを介して上記電源層と電気的に導通されて
   いることを特徴とする回路モジュール。
4. 【請求項４】 請求項２又は３の記載において、上記電
   源端子および信号端子は、上記配線基板を貫通するピン
   であり、また、上記電流供給用導体は、配線基板の第２
   の実装面上において上記ピンの配列部分をまたいで配置
   されていることを特徴とする回路モジュール。
5. 【請求項５】 請求項１ないし４のいずれかの記載にお
   いて、上記電流供給用導体は、上記電源回路部に電気的
   に接続された第１のホルダと、上記電源層に電気的に接
   続された第２のホルダと、これら第１および第２ホルダ
   に跨る本体とに分割され、上記第１および第２のホルダ
   は、上記配線基板に半田付けされていることを特徴とす
   る回路モジュール。
6. 【請求項６】 請求項１の記載において、上記電源端子
   は、上記回路部品の中央部に臨む上記端子配列領域の内
   周部に沿って配置されていることを特徴とする回路モジ
   ュール。
7. 【請求項７】 回路部品の多数の信号端子が電気的に接
   続される導体パターンを有する少なくとも一つの信号層
   と、上記回路部品の多数の電源端子が電気的に接続され
   る電源層とを積層してなる多層配線基板において、 上記信号層に、上記導体パターンを避けて電源用導体パ
   ターンを形成し、この電源用導体パターンと上記電源層
   とを並列に接続したことを特徴とする多層配線基板。
8. 【請求項８】 回路部品の多数の信号端子が電気的に接
   続される少なくとも一つの信号層と、上記回路部品の多
   数の電源端子が電気的に接続されるベタ状の電源層およ
   びグランド層とを絶縁層を介して積層してなる多層配線
   基板において、 上記電源層の厚み寸法を上記信号層の厚み寸法よりも大
   きく設定したことを特徴とする多層配線基板。
9. 【請求項９】 請求項８の記載において、上記グランド
   層の厚み寸法と上記電源層の厚み寸法とを同等に設定し
   たことを特徴とする多層配線基板。
10. 【請求項１０】 電源層を有する配線基板に実装可能な
    回路部品であって、 上記電源層に電気的に接続される多数の電源端子および
    多数の信号端子と、これら端子を支持する本体とを有
    し、上記電源端子および信号端子は、上記本体の中央部
    を外れた端子配列領域において上記本体の中央部を取り
    囲むように並べて配置されているとともに、 上記電源端子は、上記端子配列領域の少なくとも一箇所
    において、この端子配列領域を横断するように連続的に
    並べて配置されていることを特徴とする回路部品。
11. 【請求項１１】 電源層を有する配線基板に実装可能な
    回路部品であって、 上記電源層に電気的に接続される多数の電源端子および
    多数の信号端子と、これら端子を支持する本体とを有
    し、上記電源端子および信号端子は、上記本体の中央部
    を外れた端子配列領域において上記本体の中央部を取り
    囲むように並べて配置されているとともに、 上記電源端子は、上記本体の中央部に臨む上記端子配列
    領域の内周部又は上記端子配列領域の外周部のいずれか
    に配置されていることを特徴とする回路部品。
12. 【請求項１２】 請求項１１の記載において、上記配線
    基板は、上記電源層とは絶縁されたグランド層を有し、
    また、上記信号端子は、多数のグランド端子を含むとと
    もに、これらグランド端子は、上記電源端子を避けて上
    記端子配列領域の内周部又は外周部のいずれかに配置さ
    れていることを特徴とする回路部品。
13. 【請求項１３】 ＩＣチップが封止されたパッケージ本
    体と；このパッケージ本体の配線基板と向かい合う面に
    配置され、上記ＩＣチップに電気的に接続された多数の
    信号端子と；を備え、 上記パッケージ本体の上記信号端子とは反対側の面に電
    源端子を配置したことを特徴とする半導体パッケージ。
14. 【請求項１４】 請求項１３の記載において、上記パッ
    ケージ本体は、上記信号端子とは反対側の面にグランド
    端子を有し、このパッケージ本体に上記グランド端子に
    接する導電性のヒートシンクを設置するとともに、この
    ヒートシンクにグランド接続用の端子部を形成したこと
    を特徴とする半導体パッケージ。