[go: up one dir, main page]

WO2004084291A1 - 半導体装置と半導体装置の製造方法 - Google Patents

半導体装置と半導体装置の製造方法 Download PDF

Info

Publication number
WO2004084291A1
WO2004084291A1 PCT/JP2003/003198 JP0303198W WO2004084291A1 WO 2004084291 A1 WO2004084291 A1 WO 2004084291A1 JP 0303198 W JP0303198 W JP 0303198W WO 2004084291 A1 WO2004084291 A1 WO 2004084291A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
gas
manufacturing
silicon substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/003198
Other languages
English (en)
French (fr)
Inventor
Masaomi Yaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CNB038205173A priority Critical patent/CN100352017C/zh
Priority to AU2003213420A priority patent/AU2003213420A1/en
Priority to EP03708659A priority patent/EP1605500A4/en
Priority to JP2004569555A priority patent/JP4005602B2/ja
Priority to PCT/JP2003/003198 priority patent/WO2004084291A1/ja
Publication of WO2004084291A1 publication Critical patent/WO2004084291A1/ja
Priority to US11/089,503 priority patent/US7410812B2/en
Anticipated expiration legal-status Critical
Priority to US12/216,408 priority patent/US7605436B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H10P14/69397—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H10D64/01336—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H10P14/662—
    • H10P14/69215—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/6334—
    • H10P14/6339—
    • H10P14/6682—
    • H10P14/69391—
    • H10P14/69392—

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing a semiconductor device, and more particularly to a semiconductor device having an insulating film with a high dielectric constant and a method for manufacturing a semiconductor device.
  • IG-FET insulated gate type field effect transistor
  • MOS transistor MOS transistor
  • IG-FETs have been miniaturized according to the scaling rule. Miniaturization enables thinning the gate insulating film, shortening the gate length, etc. Reducing the dimensions of the IG-FET, maintaining the performance of the miniaturized device normally, and improving the performance.
  • MOS transistors have a silicon gate electrode on a gate oxide film.
  • the silicon gate electrode is doped with n-type impurities, phosphorus (P) and arsenic (As), or p-type impurities, boron (B).
  • P phosphorus
  • As arsenic
  • B p-type impurities
  • the gate oxide film becomes thinner, a phenomenon occurs in which impurities of the gate electrode penetrate the gate oxide film and diffuse into the lower channel region.
  • the impurity in the gate electrode diffuses into the channel region, the threshold value of the transistor is lowered, and punch-through occurs.
  • the problem of poling through a p-channel transistor is a problem.
  • nitrogen can be introduced into the gate oxide film by performing thermal nitridation after forming the gate oxide film by thermal oxidation.
  • the thickness of the gate oxide film of next-generation MOS transistors must be reduced to less than 2 nm.
  • This film thickness is the thickness at which the tunnel current starts to flow, and the gate leak current cannot be controlled, so that an increase in power consumption cannot be avoided.
  • silicon oxide is used as the gate insulating film, there is a limit to miniaturization.
  • a thick gate insulating film may be used.
  • a high relative dielectric constant insulating material having a higher dielectric constant than silicon oxide for the gate insulating film. Has been done.
  • JP 200 1 274 378 is gate one gate insulating film high barium titanate silicon oxide dielectric constant as (B a (S r) T I_ ⁇ 3), titanium oxide (T I_ ⁇ 2), acid tantalum (Ta 2 0 5), zirconium oxide (Z R_ ⁇ 2), hafnium oxide (H f 0 2), silicon nitride (S i 3 N 4), proposes that an alumina (a 1 2 0 3) I have.
  • a silicon oxide film is interposed between these high dielectric constant insulating material films and a silicon substrate.
  • An object of the present invention is to provide a semiconductor device having a gate insulating film using a high dielectric constant insulating material having a higher dielectric constant than silicon oxide.
  • Another object of the present invention is to provide a method for manufacturing a semiconductor device in which a high dielectric constant insulating material having a higher dielectric constant than silicon oxide can be formed as a gate insulating film.
  • Still another object of the present invention is to provide a semiconductor device using an oxide film of incorporating nitrogen H f preparative X A 1 x (0 ⁇ x ⁇ 0. 3) as a gate insulating ⁇ .
  • Another object of the present invention to provide a method of manufacturing a semiconductor device capable of forming an oxide film of incorporating nitrogen as a gate insulating film H f X _ X A 1 x (0 ⁇ x ⁇ 0. 3) Is Rukoto.
  • a step of heating a silicon substrate in a reaction chamber and (b) depositing an insulating film having a higher dielectric constant than silicon oxide on the heated silicon substrate by thermal CVD.
  • a silicon substrate having an active region, and a gate insulating film formed on an active region surface of the silicon substrate, wherein ⁇ ⁇ ⁇ ⁇ ⁇ 0 (0 ⁇ ⁇ 0. 3) a gate insulating film comprising a high dielectric constant insulating film having a relative dielectric constant higher than that of silicon oxide, the gate insulating film being substantially composed of the oxide of (3) and containing at least 0.5 at% or more;
  • a semiconductor comprising: a gate electrode formed on a film and including an doped silicon layer; and a source Z drain region formed by adding an impurity in an active region of the silicon substrate on both sides of the gate electrode.
  • the introduction of nitrogen is promoted by CVD using a nitriding gas and a nitriding accelerating gas.
  • a nitriding gas it is preferable to use at least one of ammonia, bis-butyl char-butylaminosilane (BTB AS), and triethylamine (TEN).
  • a nitriding accelerating gas it is preferable to use a gas containing hydrogen.
  • FIG. 1A_1G is a cross-sectional view for explaining a method of forming a high dielectric constant insulating film on a silicon substrate by CVD.
  • FIG. 2 is a schematic sectional view showing the configuration of the thermal CVD apparatus.
  • FIG.3A-3C is a chemical structural formula showing an example of an organic A1 raw material and an organic Hf raw material.
  • FIG.4A-4B is a chemical structural formula showing an example of a nitriding gas.
  • FIG.5 is a table showing experimental results.
  • FIGS. 6A and 6B are schematic sectional views showing the configurations of the IG-FET and the semiconductor device.
  • Hafnium oxide is an insulator that can exhibit a dielectric constant several times to several tens times higher than silicon oxide, and has a high potential as a gate insulating film of IG_FET.
  • Hafnium oxide (hafnia) is a substance that easily crystallizes, and it is not easy to form a thin film having a uniform thickness.
  • a gate insulating film is formed only on a silicon substrate using hafnium oxide, a crystalline insulating film having a large leak is easily formed.
  • aluminum oxide hafnium oxide ( ⁇ ⁇ 0 2) the (alumina> ( ⁇ 1 2 0 3) can be suppressed mixed diesel and crystallization. Crystallization is suppressed leakage current is reduced.
  • the amount of aluminum oxide mixed with hafnium oxide should be 11 1 ⁇ 8 1 34 0 (0 ⁇ ⁇ 0.3).
  • Hf ⁇ f 1 ⁇ 0 (0.1 ⁇ 0.3) is preferable.
  • Such an oxide insulating film having a high relative dielectric constant cannot be formed by thermal oxidation of a silicon substrate.
  • Thermal chemical vapor deposition (CVD) is a method that can form high-quality, high-k oxide insulating films without adversely affecting the substrate.
  • the surface of the silicon substrate 1 H 2 SO 4: washed with 1 H 2 S_ ⁇ 4 + H 2 0 2: H 2 O 2 5 0.
  • a natural oxide film 2 is formed on the surface of the silicon substrate 1. Dirt adhering to the surface of the natural oxide film 2 is cleaned.
  • the silicon substrate was washed with running pure water for 10 minutes.
  • the residue of the H 2 S 0 4 + H 2 0 2 cleaning is rinsed with pure water.
  • the silicon substrate was washed with running pure water for 10 minutes. Residue of the oxide film removing step of HF + H 2 0 is rinsed with pure water.
  • the silicon substrate was washed with running pure water for 10 minutes. The remainder of the oxide film forming step by SC 2 is rinsed with pure water. Subsequently, the substrate surface was dried by hot nitrogen drying. After that, the silicon substrate was carried into the CVD film forming apparatus.
  • FI G. 1 G In, A 1 2 0 3 on the chemical oxide film 3 of silicon substrate 1, H f 0 2 or H f A 1 O of high dielectric constant insulating film 4 heat C, Films were formed by VD. As H f A 1 O, H f. . Created the 8 A 1 0. 2 ⁇ .
  • the chemical oxide film 3 and the high relative dielectric constant insulating film 4 form a composite insulating film 5.
  • a ⁇ 1f ⁇ 2 film with a thickness of about 311111 was grown on a silicon oxide film 3 with a thickness of about 1 nm, and a capacitance equivalent silicon oxide film thickness (CET) of 1.6 nm was obtained.
  • CCT capacitance equivalent silicon oxide film thickness
  • a thickness of about 1 nm thickness of about 3 nm of A 1 2 0 3 film on the silicon oxide film 3 to obtain a capacity Shitansu equivalent silicon oxide thickness (CET) 2. 3 nm.
  • FIG. 2 schematically shows the configuration of a thermal CVD film forming apparatus.
  • a shower head 8 is disposed in the reaction chamber 6, and a susceptor 7 having a heater H is disposed below the shower head 8.
  • the shower head 8 is provided with independent pipes 9A and 9B. These pipes that to supply H f 0 2, A 1 2 0 3 material gas Ya nitriding gas. If nitriding gas NH 3 flows together with the source gas and the like, it reacts, so it was necessary to flow NH 3 independently from the source gas.
  • FI G. 3 A and 3 B are A 1 (t-C 4 H 9 ) 3 (tributyl butyl aluminum, TTBA 1) and Al (C 2 H 5 ) 3 shows the chemical structural formula of (triethylaluminum, TEA 1).
  • FIG. 3C shows the chemical structural formula of H f [N (CH 3 ) 2 ] 4 (tetradimethylamino hafnium, TDMAH f) used as the organometallic raw material for H f.
  • These organometallic raw materials are liquid at room temperature, and the raw material gas was prepared by bubbling nitrogen gas.
  • FI G. 4A, 4B, and 4C were composed of NH 3 (ammonia) used as a nitriding gas, and Si H 2 [NH t -C 4 H 9 ] 2 (bis Charbutylaminosilane, BTBAS), N (C 2 H 5 ) 3 (triethylamine, TEN) is shown below. The following mainly describes the case where NH 3 is used as the nitriding gas.
  • O 2 , H 2 , and N 2 were used as film forming gases.
  • the temperature of the susceptor that is, the temperature of the silicon substrate during film formation, was 500 ° C.
  • the atmosphere pressure during the film formation was 65 Pa.
  • the total flow rate of the film forming gas was 1100 sccm.
  • NH 3 and the organometallic raw material gas were not mixed, and were supplied from two systems of pipes 9A and 9B.
  • FIG.5 shows the five growth methods tested. High dielectric constant films were grown by thermal CVD, and the presence of N was examined by Auger electron spectroscopy (AES) after growth.
  • AES Auger electron spectroscopy
  • the detection sensitivity of AES is on the order of%. The detection accuracy is not so high, but if it can be detected, it surely exists. Detection of nitrogen by this AES indicates the presence of at least 0.5 at% nitrogen.
  • Second growth method the first except for growth ⁇ 2 from the film forming gas method, is obtained by subscription of NH 3 300 sc cm as a nitriding gas.
  • the remaining carrier gas N 2 is 500 sccm.
  • An oxide film could be formed even without oxygen in the film forming gas. It is considered that oxygen is supplied from the silicon oxide film under the high relative dielectric constant insulating film or from the air which is the atmosphere after the film formation.
  • 300 sc (: !!) is added to the film formation gas of the second growth method. Is to subscribe.
  • the N 2 flow rate of the carrier gas was reduced to 200 sccm.
  • the formed A 1 2 0 3 film, nitrogen H f 0 2 film all AES were clearly detected.
  • the T TBA 1 A 1 starting material and the A 1 2 ⁇ 3 further large amount of nitrogen in the film is incorporated.
  • the T EA 1 was also able to incorporate nitrogen into the A 1 2 0 3 film with A 1 material.
  • the TDMA H ⁇ was can capture nitrogen to H f ⁇ 2 film with H f raw materials. It can be seen that newly added H 2 promoted nitrification.
  • the fourth growth method involves supplying a deposition gas containing no nitriding gas in the first growth method and supplying only a nitriding gas (+ a carrier gas) by removing a source gas from the deposition gas in the second growth method.
  • the alternate supply was performed, for example, at a cycle of 20 seconds.
  • the TTB A 1 nitrogen incorporation into the A 1 2 0 3 film in the A 1 raw material could be detected.
  • the TEA 1 was also able to incorporate nitrogen into the A 1 2 0 3 film with A 1 material. Also from the TDMAH f ⁇ [raw materials and the 11 0 2 film, although small but, nitrogen could be detected.
  • the overall uptake of nitrogen is improved. It is thought that the uptake of nitrogen is higher when the nitriding gas is alternately supplied with the raw material than when it is supplied simultaneously with the raw material. Instead of alternate supply, the composition ratio of the raw material and the nitriding gas (the composition of the film forming gas) can be changed with time.
  • the fifth growth method 300 sccm of H 2 is added to both the source gas and the nitriding gas of the fourth growth method.
  • the carrier gas flow was reduced so that the total flow was 110 sccm.
  • a 1 2 0 3 film the TTB A 1 was A 1 raw material, even in the TEA 1 A 1 2 ⁇ 3 film with A 1 raw material, in any of the TDMAH f of H f 0 2 film with H f material The uptake of nitrogen was improved.
  • the raw material gas R simultaneously supplying the 30 sc cn TTBA 1 and 300 sccm of TD MAH f as, ⁇ ⁇ 0. S A 1 0. 2 0 the better when grown nitrogen incorporation was confirmed .
  • HfA1 ⁇ N gate insulating film with high relative permittivity and low leakage current can be grown.
  • Ammonia and nitriding gas when hydrogen is used as the nitriding accelerator gas, has enabled A l 2 ⁇ 3, H f ⁇ 2, H f A by thermal CVD nitrogen 10 uptake. Alternating supply of source gas and hydrogen gas further improved nitrogen uptake. AES was able to detect nitrogen even when BTBAS or TEN was used as the nitriding gas. As described above, the CVD film formation temperature was set at 500 ° C. Even when the deposition temperature was 400, nitrogen could be taken in. At a deposition temperature of 400 ° C- 600 ° C, A l 2 0 3, H f 0 2, H: it would be possible to incorporate nitrogen into f A L_ ⁇ . Increasing the atmospheric pressure during film formation tended to worsen the in-plane distribution of the high dielectric constant film. It is preferable that the atmospheric pressure during the film formation be 10 Pa to 100 Pa.
  • the cycle can be variously changed. A period of 10 seconds to 120 seconds may be preferred.
  • H f H f (0 t C 4 H 9) 4 was also tried used, it was not possible to detect nitrogen in any growth how. Includes O in the molecule, H f 0 4 is likely to be generated, the incorporation of nitrogen is considered to be difficult. Once H f O 4 is formed, for dissociation energy of H f ten high, it will of difficult to decompose the binding of H f _0 forms a bond H f _N. In order to incorporate N, it is preferable that 0 is not contained in the metal raw material.
  • H f A 1 O described the case of thermally C VD, even when growing other high dielectric constant insulating film can be nitrided by thermal CVD, gas nitriding Nitrogen uptake may be possible by using and nitriding promoting gas.
  • the raw material gas is not limited to organic metal, but it is likely to be high especially when organic metal raw material is used.
  • FI G. 6 A shows the configuration of a p-channel IG-FET.
  • An element isolation region 12 is formed in a silicon substrate 11 by shallow trench isolation (STI), and an n-type well 13 n is formed in an active region. P-type pells are also made elsewhere.
  • a gate insulating film is formed on the surface of the active region.
  • the gate insulating film 14 is formed by laminating a chemical oxide film and a high dielectric constant insulating film incorporating N.
  • a source gas containing a predetermined ratio of TDMAHf, TTBA1 and oxygen, a nitriding gas, and a nitriding accelerating gas are supplied on a silicon substrate surface on which a chemical oxide film is formed, and Hf0. 8 A 1 o. 20 :
  • An N film is formed. Instead of stacking the silicon oxide film and the N-containing high-k insulating film, a single layer of the N-containing high-k insulating film may be formed.
  • a gate electrode of p-type polycrystalline silicon doped with boron is formed on the gate insulating film 14.
  • a pole 15p is formed.
  • a p-type extension region 16p is formed on the substrate surface on both sides of the gate electrode.
  • a sidewall spacer 17 of silicon oxide or the like is formed on the side wall of the gate electrode, and a high-concentration p-type source / drain region 18 p is formed in the substrate outside the sidewall spacer 17.
  • a silicide layer 19 such as C 0 Si is formed on the gate electrode 15 p and the source Z drain region 18 p. In this way, the p-channel IG-FET20p is formed.
  • the gate insulating film is formed using the high dielectric constant insulating film, the physical thickness can be increased even if the equivalent silicon oxide film thickness is reduced, and the tunnel current can be suppressed. . Since N is incorporated into the gate insulating film, it is possible to prevent impurities doped into the gate electrode from penetrating into the channel region.
  • FIG.6B shows the configuration of the semiconductor integrated circuit device.
  • a ⁇ -type well 13 ⁇ is formed together with the n-type well 13 ⁇ .
  • the ⁇ -channel IG-FET 20 ⁇ described above is formed in the ⁇ -type well 13 ⁇ .
  • An ⁇ channel IG-F ⁇ 20 ⁇ is formed in the ⁇ -type 1313 13 ⁇ .
  • ⁇ and ⁇ after the reference sign indicate the conductivity type.
  • the ⁇ -channel IG-FET 20 ⁇ has a configuration in which the conductivity type of each semiconductor region of the ⁇ -channel IG-FET is inverted.
  • Gate Bok insulating film 14 [rho channel Ig-FET, n-channel Ig-F incorporating a common N to ET both H f 0. 8 A 1 o 2 0: formed by the N high relative dielectric constant insulating film. Is done.
  • the high-dielectric-constant insulating film incorporating N is effective not only for preventing the penetration of boron as a p-type impurity, but also for preventing the penetration of P and As as n-type impurities.
  • An interlayer insulating film 21 is formed to cover the gate electrode, and a multilayer wiring 24 is formed in the interlayer insulating film.
  • Each wiring 24 is configured using a barrier metal layer 22 and a main wiring layer 23 of copper, copper alloy, aluminum or the like.
  • H f A 10 Composition of N is H f 0. 8 A 10. 2 0 : not limited to N.
  • other metal oxides incorporating nitrogen could be used.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　ゲート絶縁膜として所望の特性を有するＨｆ１−ｘＡｌｘ（０＜ｘ＜０．３）の酸化膜を形成することのできる半導体装置の製造方法を提供する。　半導体装置の製造方法は、（ａ）反応室内でシリコン基板を加熱する工程と、（ｂ）加熱したシリコン基板上に酸化シリコンより高い比誘電率を有し、Ｎを取り込んだＨｆ１−ｘＡｌｘＯ：Ｎ膜（０．１＜ｘ＜０．３）を熱ＣＶＤで堆積する工程であって、原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、を含む。

Description

明細書
半導体装置と半導体装置の製造方法 技術分野
本発明は、 半導体装置と半導体装置の製造方法に関し、 特に高誘電率の絶縁膜 を有する半導体装置と半導体装置の製造方法に関する。 背景技術
半導体集積回路装置に用いられる代表的半導体素子として、 MOSトランジス 夕を代表とする絶縁ゲート （ I G) 型電界効果トランジスタ （FET) が広く用 いられている。 半導体集積回路装置の高集積化のために、 I G—FETはスケー リング則に従って微細化されてきた。 微細化は、 ゲート絶縁膜を薄くする、 ゲ一 ト長を短くする、 等 I G— FETの各寸法を縮小し 微細化した素子の性能を正 常に保ち、 性能を向上することを可能とする。
MOSトランジスタは、 ゲート酸化膜の上にシリコン製ゲート電極を有する。 シリコンゲート電極は、 n型不純物である燐 （P) や砒素 （As)、 または p型不 純物であるボロン (B) をド一プされる。 ゲート酸化膜が薄くなると.. ゲート電 極の不純物がゲート酸化膜を突き抜け， 下方のチャネル領域に拡散する現象が生 じる。 ゲート電極の不純物がチャネル領域に拡散すると、 トランジスタの閾値を 低下させ、 パンチスル一を生じさせる。 特に pチャネルトランジスタにおけるポ ロンの突き抜けが問題となる。
ゲ一ト酸化膜に窒素を導入するとボロンの突き抜け防止に有効であることが知 られている。 例えば、 ゲ一ト酸化膜を熱酸化で形成した後、 熱窒化を行うことに より、 ゲート酸化膜に窒素を導入できる。
次世代の MOSトランジスタのゲート酸化膜の厚さは 2 nm以下に薄膜化する ことが要求される。 この膜厚はトンネル電流が流れ始める厚さであり、 ゲートリ ーク電流が制御できなくなり、 消費電力の増大を回避できなくなる。 ゲート絶縁 膜として酸化シリコンを用いる限り微細化に限界が生じる。 ゲート絶縁膜を貫通 するトンネル電流を抑制するためには、 厚いゲート絶縁膜を用いればよい。 酸化シリコン膜換算のゲート絶縁膜の実効膜厚を 2 nm以下としつつ、 物理的 膜厚を増大させるため、 酸化シリコンよりも誘電率の高い高比誘電率絶縁材料を ゲート絶縁膜に用いる提案がなされている。
特開 200 1— 274378は、 ゲ一ト絶縁膜として酸化シリコンより比誘電 率の高いチタン酸バリウム （B a (S r ) T i〇3)、 酸化チタン （T i〇2)、 酸 化タンタル （Ta 205)、 酸化ジルコニウム （Z r〇2)、 酸化ハフニウム （H f 02)、 窒化シリコン （S i 3N4)、 アルミナ （A 1203) を用いることを提案し ている。 また、 これらの高比誘電率絶縁材料膜とシリコン基板との間に酸化シリ コン膜を介在させる構造も提案している。
特許文献
特開 200 1— 274378号公報
I G-F ETのゲート絶縁膜として比誘電率の高い新たな材料を採用すると、 新たな問題も生じる。 新たな材料の実用化を促進するためには、 新たな問題を解 決することが望まれる。
発明の開示
本発明の目的は、 酸化シリコンより比誘電率の高い高比誘電率絶縁材料を用い たゲ一ト絶縁膜を有する半導体装置を提供することである。
本発明の他の目的は、 酸化シリコンより比誘電率の高い高比誘電率絶縁材料を ゲート絶縁膜として形成することのできる半導体装置の製造方法を提供すること である。
本発明のさらに他の目的は、窒素を取り込んだ H f ト XA 1 x (0<x<0. 3) の酸化膜をゲート絶緣膜として用いた半導体装置を提供することである。
本発明の他の目的は、 ゲート絶縁膜として窒素を取り込んだ H f X_XA 1 x (0 <x<0. 3) の酸化膜を形成することのできる半導体装置の製造方法を提供す ることである。
本発明の 1観点によれば、 （a) 反応室内でシリコン基板を加熱する工程と、 (b) 前記加熱したシリコン基板上に酸化シリコンより高い比誘電率の絶縁膜を 熱 C VDで堆積する工程であって、 原料ガスと窒化ガスと窒化促進ガスとを含む 成膜ガスを前記シリコン基板の表面に供給する工程と、 を含む半導体装置の製造 方法が提供される。
本発明の他の観点によれば、 活性領域を有するシリコン基板と、 前記シリコン 基板の活性領域表面上に形成されたゲート絶縁膜であって、 Η ί ^Α Ι χ (0< χ<0. 3) の酸化物から実質的に構成され、 Νを少なくとも 0. 5 a t %以上 含む、 酸化シリコンより比誘電率の高い高誘電率絶縁膜を含むゲ一ト絶縁膜と、 前記ゲ一ト絶縁膜上に形成され、 不純物を添加したシリコン層を含むゲート電極 と、 前記ゲート電極の両側で、 前記シリコン基板の活性領域内に不純物を添加し て形成されたソース Zドレイン領域と、 を有する半導体装置が提供される。
金属酸化物に窒素を導入することは、 必ずしも容易ではない。 窒化ガスと窒化 促進ガスとを用いた CVDにより、窒素の導入が促進される。窒化ガスとしては、 アンモニア、 ビス夕一シャルブチルアミノシラン （BTB AS)、 トリェチルアミ ン（TEN)の少なくとも 1つを用いることが好ましい。窒化促進ガスとしては、 水素を含むガスを用いることが好ましい。
図面の簡単な説明
F I G. 1 A_ 1 Gは シリコン基板上に高比誘電率絶縁膜を CVDで形成す る方法を説明するための断面図である。
F I G. 2は、 熱 CVD装置の構成を示す概略断面図である。
F I G. 3 A— 3 Cは、 有機 A 1原料、 有機 H f原料の例を示す化学構造式で ある。
F I G. 4 A— 4 Bは、 窒化ガスの例を示す化学構造式である。
F I G. 5は、 実験結果を示す表である。
F I G. 6 A, 6 Bは、 I G— FET及び半導体装置の構成を示す概略断面図 である。
発明を実施するための最良の形態
酸化ハフニウムは、 酸化シリコンより数倍から十数倍高い比誘電率を示し得る 絶縁体であり、 I G_F ETのゲート絶縁膜として高い可能性を有する。 酸化ハ フニゥム （ハフニァ） は結晶化し易い物質であり、 薄く均一な厚さを有する緻密 な膜を形成することは容易でない。 シリコン基板上に酸化ハフニウムのみでゲー ト絶縁膜を形成すると、 リークの多い結晶性絶縁膜が形成されやすい。 酸化ハフニウム （Η ί02) に酸化アルミニウム （アルミナ〉 （Α 1203) を混 ぜると結晶化を抑制することができる。 結晶化が抑制されるとリーク電流は低減 する。 酸化アルミニウムは、 酸化ハフニウムより低い比誘電率を有する。 なるベ く高い比誘電率を得るためには、 酸化ハフニウムに混合する酸化アルミニウムの 量は11 1^八 1340 (0<χ<0. 3) に制限することが好ましい。 結晶化抑制 の目的からは、 H f χΑ 1 χΟ (0. 1く χく 0. 3) が好ましい。
このような高比誘電率の酸化絶縁膜は、 シリコン基板の熱酸化では形成できな い。 基板に悪影響を与えず、 良質の高比誘電率酸化絶縁膜を形成できる方法とし て熱化学気相堆積 （CVD) がある。
ゲ一ト電極からの不純物の突き抜けを防止するためには、 ゲ一ト絶縁膜に窒素 を導入することが好ましい。 H f A 10に窒素を導入することを試みた。 まず、 H f 02と A 12〇3とにそれぞれ窒素を導入すること、 次に H f A 1 Oに窒素を 導入することを試みた。 以下、 発明者の行なった実験に沿って説明する。
F I G. 1 Aに示すように、シリコン基板 1の表面を H 2 S O 4： H 2 O 2 = 5 0： 1の H2S〇4 + H202で洗浄した。シリコン基板 1表面には自然酸化膜 2が形成 されている。 自然酸化膜 2表面に付着している汚れが洗浄される。
F I G. I Bに示すように、 シリコン基板を純水で 1 0分間流水洗浄した。 H 2 S 04 + H202洗浄の残さが純水によってリンスされる。
F I G. 1 Cに示すように、 HF : H2O= l : 2 0の希 HF水溶液にシリコ ン基板 1を約 1分間浸し、 シリコン基板表面の自然酸化膜 2を除去した。
F I G. I Dに示すように、 シリコン基板を純水で 1 0分間流水洗浄した。 H F + H 20の酸化膜除去工程の残さが純水によってリンスされる。
F I G. 1 Eに示すように、 シリコン基板を S C 2洗浄 (HC 1 ： H 2 O 2： H 20= 1 ： 1 ： 5) し、 シリコン表面に S C 2によるケミカルォキサイド膜 3を 形成した。 自然酸化膜 2より清浄な酸化シリコン膜 3が形成される。
F I G. I Fに示すように、 シリコン基板を純水で 1 0分間流水洗浄した。 S C 2による酸化膜形成工程の残さが純水によってリンスされる。 続いて、 熱窒素 乾燥により、 基板表面を乾燥した。 その後、 シリコン基板を CVD成膜装置に搬 入した。 F I G. 1 Gに示すよう.に、 シリコン基板 1のケミカルオキサイド膜 3の上に A 1203、 H f 02、 または H f A 1 Oの高比誘電率絶縁膜 4を熱 C VDによつ て成膜した。 H f A 1 Oとしては、 H f 。. 8A 10. 2〇を作成した。 ケミカルォ キサイド膜 3と高比誘電率絶縁膜 4とが、 複合絶縁膜 5を形成する。
厚さ約 1 nmの酸化シリコン膜 3の上に厚さ約 311111の^1 f 〇2膜を成長し、 キャパシタンス等価酸化シリコン膜厚 （CET) 1. 6 nmを得た。 同様、 厚さ 約 1 nmの酸化シリコン膜 3の上に厚さ約 3 nmの A 1203膜を成長し、 キャパ シタンス等価酸化シリコン膜厚 （CET) 2. 3 nmを得た。 厚さ 3 nm以上の H f A 1 O絶縁膜を形成して、 酸化シリコン換算膜厚 （CET) を 2 nm未満と することが可能である。
ゲ一 1、電極からチャネル領域への不純物の突き抜けを考慮すると、 高比誘電率 絶縁膜に窒素を取り込むことが望まれる。 熱 CVDの成膜ガスに窒化ガスを混入 し、 高比誘電率絶縁膜 4中に窒素を導入することを試みた。
F I G. 2は、 熱 CVD成膜装置の構成を概略的に示す。 反応室 6の中にシャ ヮ一へッド 8が配置され、 シャワーへッド 8の下方にヒータ Hを備えたサセプ夕 7が配置されている。 シャワーヘッド 8には、 独立した配管 9 A， 9 Bが設けら れている。 これらの配管から H f 02、 A 1203の原料ガスゃ窒化ガスを供給す る。窒化ガスの N H 3を原料ガス等と一緒に流すと反応してしまうため、 NH3は 原料ガスと独立に流す必要があった。
F I G. 3 A, 3 Bは、 A 1の有機金属原料として用いた A 1 ( t一 C4H9) 3 (トリ夕一シャルブチルアルミニウム、 TTBA 1 ) と A l (C2H5) 3 (トリ ェチルアルミニウム、 TEA 1 ) の化学構造式を示す。
F I G. 3 Cは、 H f の有機金属原料として用いた H f [N (CH3) 2] 4 (テ トラジメチルァミノハフニウム、 TDMAH f ) の化学構造式を示す。 これらの 有機金属原料は常温で液体であり、 窒素ガスをバブリングすることにより原料ガ スを作成した。
F I G. 4 A, 4 B, 4Cは、 窒化ガスとして用いた NH 3 (アンモニア）、 お よび窒化ガスとして用いることのできた S i H2 [NH t -C4H9] 2 (ビス夕一 シャルブチルアミノシラン、 BTBAS)、 N (C2H5) 3 (トリエチルァミン、 TEN) の化学構造式を示す。 以下、 窒化ガスとして NH3を用いた場合を主に 説明する。
その他、 成膜ガスとして 02， H2, N2を用いた。 サセプ夕の温度、 従って成 膜中のシリコン基板の温度は 500°Cとした。 成膜中の雰囲気圧力は 65 P aと した。 成膜ガスの総流量は 1 100 s c cmとした。 NH3と有機金属原料ガス は混合せず、 2系統の配管 9 A、 9 Bから供給した。
F I G. 5は、 実験した 5種類の成長方法を示す。 熱 CVDで高比誘電率膜を 成長し、 成長後ォージェ電子分光 （AES) により Nの存在を調べた。 AESの 検出感度は％オーダである。 検出精度は余り高くないが、 検出できれば確実に存 在していることがわかる。 本 AE Sによる窒素の検出は、 少なくとも 0. 5at% の窒素の存在を意味する。
第 1の成長方法は、 300 s c cmの Aし または H f の有機金属原料ガス R と 100 s c ( 111の02を原料ガスとし..残部 700 s c cmのキャリアガス N2 を流し、 熱 CVDを行なった。 A l、 H f の有機金属原料ガスは、 TTBAし TEAし TDMAH f である。 TTBA 1、 TEAし TDMAH f が基板表 面で熱分解し、 原料ガスに含まれていた A 1や H f が酸素と結合し、 A 1203や H f 02を形成する. 成膜ガス中に Nは存在するが、 成膜した A l 2〇3膜 H f 02膜から、 A E Sで Nは検出されなかつた。
第 2の成長方法は、 第 1の成長方法の成膜ガスから〇2を除き、 窒化ガスとし て 300 s c cmの NH3を加入したものである。残部のキヤリアガス N2は 50 0 s c cmとなる。 成膜ガス中に酸素が存在しなくても、 酸化膜が成膜できた。 高比誘電率絶縁膜下の酸化シリコン膜または成膜後の雰囲気である空気中から酸 素が供給されるのであろうと考えられる。
A 1原料ガスとして TTB A 1を用いた場合、成膜した A 1203膜から AE S で窒素が明確に検出された。 A 1203膜中への窒素の取り込みが確認できた。 A 1原料ガスとして TEA 1を用いた場合、 成膜した A 1203膜中から AE Sで、 わずかではあるが窒素が検出された。 H f原料として TDMAH f を用いた H f 02膜からは A E Sで窒素は検出されなかつた。
第 3の成長方法は、 第 2の成長方法の成膜ガスにさらに 300 s c (：！！！の！^ を加入するものである。 キャリアガスの N2流量は 200 s c cmへ減少させた。 成膜した A 1203膜、 H f 02膜全てから AESで窒素が明確に検出された。 T TBA 1を A 1原料とした A 12〇3膜にはさらに多量の窒素が取りこまれた。 T EA 1を A 1原料とした A 1203膜にも窒素を取り込むことができた。 TDMA H ίを H f原料とした H f 〇2膜にも窒素を取り込めた。新たに加入した H2が窒 化を促進したことが判る。
第 4の成長方法は、 第 1の成長方法の窒化ガスを含まない成膜ガスの供給と第 2の成長方法の成膜ガスから原料ガスを除き、 窒化ガス (+キャリアガス) のみ 供給との交互供給に相当する。 交互供給は、 例えば周期 20秒で行った。 TTB A 1を A 1原料とした A 1203膜中への窒素の取り込みが検出できた。 TEA 1 を A 1原料とした A 1203膜にも窒素を取り込むことができた。 TDMAH f を ^[ 原料とした11 02膜からも、 わずかではあるが、 窒素が検出できた。
第 2の成長方法と比較すると、 全体的に窒素の取り込みが向上している。 窒化 ガスは原料と同時に供給するよりも原料と交互供給する方が窒素の取り込みは上 がると考えられる。交互供給に代え、原料と窒化ガスとの組成比 (成膜ガスの組成) を時間と共に変化させることも可能である。
第 5の成長方法は、 第 4の成長方法の原料ガス、 窒化ガスの双方に 300 s c c mの H2を加えたものである。 総流量が 1 1 00 s c cmになるように、 キヤ リアガスの流量は減じた。 TTB A 1を A 1原料とした A 1203膜、 TEA 1を A 1原料とした A 12〇3膜、 TDMAH f を H f原料とした H f 02膜のいずれ に於いても、 窒素の取り込みが向上した。
さらに、 原料ガス Rとして 30 s c cn TTBA 1 と 300 s c c mの TD MAH f とを同時に供給し、 Η ί 0. SA 10. 20を成長した場合にも良好な窒素 の取り込みが確認できた。 高比誘電率を有し、 リーク電流の少ない H f A 1 Ο： Nゲート絶縁膜を成長することができる。
アンモニアを窒化ガスとし、 水素を窒化促進ガスとした場合、 A l 2〇3, H f 〇2, H f A 10の熱 CVDで窒素の取り込みが可能となった。 原料ガスと水素 ガスとを交互供給すると窒素の取り込みはさらに向上した。 窒化ガスとして， B TBAS、 TENを用いた場合にも AE Sで窒素の検出を行うことができた。 以上、 C VD成膜温度はいずれも 500°Cで行なった。 成膜温度を 400 と した場合にも窒素の取り込みを行なうことができた。 400°C— 600°Cの成膜 温度で、 A l 203， H f 02， H :f A l〇に窒素を取り込むことが可能であろう。 成膜中の雰囲気圧力を増大させると、 高比誘電率膜の面内分布が悪くなる傾向 が見られた。 成膜中の雰囲気圧力は、 10 P a— 100 P aとするのが好ましい であろう。
原料と窒化ガスとを交互供給する場合、周期は種々に変更できる。 10秒一 12 0秒の周期が好ましいであろう。
H f の有機金属原料として H f (0 t C4H9) 4も用いてみたが、 どの成長方 法でも窒素を検出することはできなかった。 分子中に Oを含んでおり、 H f 04 が生成されやすく、 窒素を取り込むことは困難になると考えられる。 一旦 H f O 4が形成されると、 H f 一〇の解離エネルギは高いため、 H f _0の結合を分解 して H f _Nの結合を形成することは困難なのであろう。 Nを取り込むためには、 金属原料中に 0は含まないことが好ましいであろう。
A 1203, H f 02， H f A 1 Oを熱 C VDする場合を説明したが、 他の窒化 可能な高比誘電率絶縁膜を熱 CVDで成長する場合にも、 窒化ガスと窒化促進ガ スとを用いることにより、 窒素取り込みが可能であろう。 原料ガスは、 有機金属 に限らないが 特に有機金属原料を用いた場合 可能性が高いであろう。
F I G. 6 Aは、 pチャネル I G—FETの構成を示す。 シリコン基板 1 1に シヤロートレンチアイソレーション （ST I) による素子分離領域 12が形成さ れ、 活性領域に n型ゥエル 13 nが形成される。 他の場所には p型ゥエルも作ら れる。 活性領域表面上にゲート絶縁膜 14が形成される。 ゲート絶縁膜 14は、 ケミカルォキサイド膜と Nを取り込んだ高比誘電率絶縁膜との積層で構成される。 例えば、 ケミカルォキサイド膜を形成したシリコン基板表面上に T DM AH f と TTBA 1と酸素を所定比で含む原料ガスと窒化ガスと窒化促進ガスとを供給 し、 熱 CVDで H f 0. 8A 1 o. 20： N膜を形成する。 酸化シリコン膜と Nを取 り込んだ高比誘電率絶縁膜との積層の代りに、 Nを取り込んだ高比誘電率絶縁膜 の単層を形成してもよい。
ゲート絶縁膜 14の上にはボロンをドープした p型多結晶シリコンのゲ一ト電 極 1 5 pが形成される。 ゲート電極の両側の基板表面に p型エクステンション領 域 16 pが形成される。 ゲート電極の側壁上に酸化シリコン等のサイドウオール スぺ一サ 17が形成され、 サイドウォールスぺーサ 17の外側の基板内に高濃度 の p型ソース/ドレイン領域 18 pが形成される。 ゲート電極 1 5 p、 ソース Z ドレイン領域 1 8 pの上には、 C 0 S i等のシリサイド層 1 9が形成される。 こ のようにして、 pチャネル I G— F ET 20 pが形成される。
上記の構成によれば、 ゲート絶縁膜は高比誘電率絶縁膜を用いて形成されてい るため、 等価酸化シリコン膜厚を薄くしても、 物理的膜厚を厚くでき、 トンネル 電流を抑制できる。 ゲート絶縁膜には Nが取り込まれているため、 ゲート電極に ドープした不純物がチャネル領域に突き抜けるのを防止することができる。
F I G. 6 Bは、 半導体集積回路装置の構成を示す。 シリコン基板 1 1には、 n型ゥエル 13 ηと共に、 ρ型ゥエル 1 3 ρも形成されている。 η型ゥエル 1 3 ηには上述の ρチャネル I G-FET 20 ρが形成されている。 ρ型ゥエル 13 ρには ηチャネル I G— F ΕΤ 20 ηが形成されている。 参照符号の後の ρ、 η は導電型を示す。 ηチャネル I G— FET20 ηは ρチャネル I G— FETの 各半導体領域の導電型を反転した構成を有する。
ゲー卜絶縁膜 14は、 ρチャネル I G— FET、 nチャネル I G— F ETとも に共通の Nを取り込んだ H f 0. 8A 1 o. 20 ： N高比誘電率絶縁膜を用いて形成 される。 Nを取り込んだ高比誘電率絶縁膜は、 p型不純物のボロンの突き抜け防 止に有効なだけでなく、 n型不純物である Pや A sの突き抜け防止にも有効であ る。
ゲート電極を覆って、 層間絶縁膜 2 1が形成され、 層間絶縁膜中に多層配線 2 4が形成されている。 各配線 24は、 バリアメタル層 22と銅、 銅合金、 アルミ ニゥム等の主配線層 23を用いて構成される。
以上実施例に沿つて本発明を説明したが、 本発明はこれらに制限されるもので はない。 例えば、 H f A 10： Nの組成は H f 0. 8A 10. 20： Nに限らない。さ らに、 他の窒素を取り込んだ金属酸化物を用いることも可能であろう。
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。 産業上の利用の可能性 微細化した I G— F E Tを含む半導体集積回路装置等に利用できる ,

Claims

請求の範囲
1. (a) 反応室内でシリコン基板を加熱する工程と、
(b) 前記加熱したシリコン基板上に酸化シリコンより高い比誘電率の絶縁膜 を熱 C V Dで堆積する工程であつて、 原料ガスと窒化ガスと窒化促進ガスとを含 む成膜ガスを前記シリコン基板の表面に供給する工程と、 - を含む半導体装置の製造方法。
2. 前記原料ガスが、 H f と A 1の少なくとも一方を含む金属化合物をキヤリ ァガス中に含むガスであり、 前記窒化促進ガスが水素を含むガスである請求の範 囲第 1項記載の半導体装置の製造方法。
3. 前記原料ガスが、 H f の有機金属化合物と A 1の有機金属化合物をキヤリ ァガス中に含むガスである請求の範囲第 2項記載の半導体装置の製造方法。
4. 前記工程 （a) の前に (x) シリコン基板表面にケミカルオキサイド層を 形成する工程を含む請求の範囲第 2項記載の半導体装置の製造方法。
5. 前記成膜ガスが酸素も含む請求の範囲第 2項記載の半導体装置の製造方法。
6. 前記シリコン基板が表面に約 1 nm以下の厚さの酸化シリコン膜を有し、 前記成膜ガスが酸素を含まない請求の範囲第 2項記載の半導体装置の製造方法。
7. 前記窒化ガスが、 アンモニア、 ビス夕一シャルブチルァミノシラン (BT B AS), トリエチルァミン (TEN) の少なくとも 1つを含むガスである請求の 範囲第 2項記載の半導体装置の製造方法。
8. 前記工程 （a) が、 シリコン基板を 400°C〜600°Cの温度に加熱する 請求の範囲第 2項記載の半導体装置の製造方法。
9. 前記工程 （b) が、 1 0 P a〜： L 00 P aの圧力下で熱 C VDを行なう請 求の範囲第 2項記載の半導体装置の製造方法。
10. 前記工程 （b) が成膜ガスの成分比を時間と共に変化させる請求の範囲 第 2項記載の半導体装置の製造方法。
1 1. 前記工程 （b) が、 原料ガスと窒化ガスを交互に供給する請求の範囲第 10項記載の半導体装置の製造方法。
12. 前記交互供給の周期が 1 0秒一 120秒の範囲内にある請求の範囲第 1 1項記載の半導体装置の製造方法。
13. 活性領域を有するシリコン基板と、
前記シリコン基板の活性領域表面上に形成されたゲ一卜絶縁膜であって、 H f
!_XA 1 x (0く xく 0。 3)の酸化物から実質的に構成され、 Nを少なくとも 0. 5 a t %以上含む、 酸化シリコンより比誘電率の高い高誘電率絶縁膜を含むゲー ト絶縁膜と、
前記ゲート絶縁膜上に形成され、 不純物を添加したシリコン層を含むゲート電 極と、
前記ゲート電極の両側で、 前記シリコン基板の活性領域内に不純物を添加して 形成されたソース/ドレイン領域と、
を有する半導体装置。
14. 前記ゲート絶縁膜が Hを含む請求の範囲第 13項記載の半導体装置。
1 5. 前記ゲート絶縁膜が、 シリコン基板上に形成された酸化シリコン膜と、 その上に形成された高誘電率絶縁膜との積層で構成される請求の範囲第 13項記 載の半導体装置。
PCT/JP2003/003198 2003-03-17 2003-03-17 半導体装置と半導体装置の製造方法 Ceased WO2004084291A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CNB038205173A CN100352017C (zh) 2003-03-17 2003-03-17 半导体装置和半导体装置的制造方法
AU2003213420A AU2003213420A1 (en) 2003-03-17 2003-03-17 Semiconductor device and method for manufacturing semiconductor device
EP03708659A EP1605500A4 (en) 2003-03-17 2003-03-17 SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP2004569555A JP4005602B2 (ja) 2003-03-17 2003-03-17 半導体装置の製造方法
PCT/JP2003/003198 WO2004084291A1 (ja) 2003-03-17 2003-03-17 半導体装置と半導体装置の製造方法
US11/089,503 US7410812B2 (en) 2003-03-17 2005-03-25 Manufacture of semiconductor device having insulation film of high dielectric constant
US12/216,408 US7605436B2 (en) 2003-03-17 2008-07-03 Manufacture of semiconductor device having insulation film of high dielectric constant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/003198 WO2004084291A1 (ja) 2003-03-17 2003-03-17 半導体装置と半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/089,503 Continuation US7410812B2 (en) 2003-03-17 2005-03-25 Manufacture of semiconductor device having insulation film of high dielectric constant

Publications (1)

Publication Number Publication Date
WO2004084291A1 true WO2004084291A1 (ja) 2004-09-30

Family

ID=33018133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/003198 Ceased WO2004084291A1 (ja) 2003-03-17 2003-03-17 半導体装置と半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7410812B2 (ja)
EP (1) EP1605500A4 (ja)
JP (1) JP4005602B2 (ja)
CN (1) CN100352017C (ja)
AU (1) AU2003213420A1 (ja)
WO (1) WO2004084291A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278678A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理方法
WO2010050291A1 (ja) * 2008-10-31 2010-05-06 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
JP4494525B1 (ja) * 2008-10-31 2010-06-30 キヤノンアネルバ株式会社 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2006278376A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置およびその製造方法
US8476155B1 (en) * 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
US9123530B2 (en) * 2011-03-23 2015-09-01 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof
JP6791453B1 (ja) * 2020-05-08 2020-11-25 信越半導体株式会社 半導体基板の熱酸化膜形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051444A1 (en) * 1999-12-29 2001-12-13 Chan Lim Method for manufacturing aluminum oxide film for use in semiconductor device
JP2002289615A (ja) * 2001-03-26 2002-10-04 Tokyo Electron Ltd 薄膜形成方法及び薄膜形成装置
JP2003008005A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 高誘電率絶縁膜を有する半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
JP2001274378A (ja) 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
KR20030018134A (ko) 2001-08-27 2003-03-06 한국전자통신연구원 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
KR20040008527A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US6884685B2 (en) * 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051444A1 (en) * 1999-12-29 2001-12-13 Chan Lim Method for manufacturing aluminum oxide film for use in semiconductor device
JP2002289615A (ja) * 2001-03-26 2002-10-04 Tokyo Electron Ltd 薄膜形成方法及び薄膜形成装置
JP2003008005A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 高誘電率絶縁膜を有する半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278678A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理方法
WO2010050291A1 (ja) * 2008-10-31 2010-05-06 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
JP4465413B1 (ja) * 2008-10-31 2010-05-19 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
JP4494525B1 (ja) * 2008-10-31 2010-06-30 キヤノンアネルバ株式会社 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
US7867847B2 (en) 2008-10-31 2011-01-11 Canon Anelva Corporation Method of manufacturing dielectric film that has hafnium-containing and aluminum-containing oxynitride
US8030694B2 (en) 2008-10-31 2011-10-04 Canon Anelva Corporation Dielectric film and semiconductor device using dielectric film including hafnium, aluminum or silicon, nitrogen, and oxygen
US8053311B2 (en) 2008-10-31 2011-11-08 Canon Anelva Corporation Dielectric film and semiconductor device using dielectric film including hafnium, aluminum or silicon, nitrogen, and oxygen
US8178934B2 (en) 2008-10-31 2012-05-15 Canon Anelva Corporation Dielectric film with hafnium aluminum oxynitride film

Also Published As

Publication number Publication date
CN1679151A (zh) 2005-10-05
CN100352017C (zh) 2007-11-28
AU2003213420A1 (en) 2004-10-11
US7410812B2 (en) 2008-08-12
US20080265341A1 (en) 2008-10-30
JP4005602B2 (ja) 2007-11-07
JPWO2004084291A1 (ja) 2006-06-29
US20050167768A1 (en) 2005-08-04
EP1605500A1 (en) 2005-12-14
US7605436B2 (en) 2009-10-20
EP1605500A4 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
US7304004B2 (en) System and method for forming a gate dielectric
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
US8993455B2 (en) ZrAlON films
CN103681671B (zh) 具有钨栅电极的半导体器件及其制造方法
TWI330391B (en) Method for producing gate stack sidewall spacers
US7605436B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
US20090104788A1 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
TW200837213A (en) Plasma enhanced cyclic chemical vapor deposition of silicon-containing films
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
EP1610393A1 (en) Semiconductor device and method for manufacturing same
JP4051063B2 (ja) 半導体装置の製造方法
KR100702027B1 (ko) 반도체 장치와 반도체 장치의 제조 방법
WO2007116470A1 (ja) 半導体装置及びその製造方法
JP4643902B2 (ja) 半導体装置とその製造方法
JP4858898B2 (ja) 半導体装置とその製造方法
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
WO2004084313A1 (ja) 固定電荷を中和した高誘電体膜を有する半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004569555

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20038205173

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057004833

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11089503

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003708659

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057004833

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003708659

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003708659

Country of ref document: EP