WO2004084313A1

WO2004084313A1 - 固定電荷を中和した高誘電体膜を有する半導体装置

Info

Publication number: WO2004084313A1
Application number: PCT/JP2003/003445
Authority: WO
Inventors: Yoshiaki Tanida
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-03-20
Filing date: 2003-03-20
Publication date: 2004-09-30
Anticipated expiration: 2005-09-20
Also published as: AU2003221174A1

Abstract

ＨｆＯ2を主成分とする高誘電体ゲート絶縁膜を有する半導体装置において、前記高誘電体ゲート絶縁膜中にＡｌ2Ｏ3成分をＡｌの原子パーセントにして６～１２％の割合で導入し、膜中の固定電荷を中和する。

Description

固定電荷を中和した高誘電体膜を有する半導体装置技術分野

本発明は一般に半導体装置に係り、特に金属酸化物あるいは金属シリケ一トよりなる高誘電体絶縁膜を有する半導体装置およびその製造方法に関する。背景技術

超高速動作が要求される CMO S _ L S Iなどの半導積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ（MO S F E T) が非常に短いゲート長を有することが要求されており、このため MO S F E Tの微細化に対して多大の努力がなされている。

このように微細化された MO S F E Tでは、スケーリング則による要請からゲ一ト絶縁膜の膜厚に対しても制限力 S加えられ、例えばゲート絶縁膜のを酸化膜換算 ^で 2 · O n mあるいはそれ以下に減少させることが求められている。従来、ゲート絶縁膜としてはリーク電流特性が良好で界面立密度の低いシリコン酸化膜が一般に使用されている。しかしシリコン酸化膜よりなる従来のグート絶縁膜では、グート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲート絶縁膜の膜厚が上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流が大きな問題になる。ゲートリーク電流が增大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しな、、あるいは消費電力が増加する等の問題が生じてしまう。

そこで上記の問題を解消するため、ゲート絶縁膜の材料として高い誘電率を有する金属酸化物や金属シリケートなどの高誘電体膜を使用することが検討されている。これらの高誘電体膜は一般に high-K誘電体膜と呼ばれ、 Z r 0₂, H f O 2， T i 0₂， Τ a ₂0₅, A Ι 2Ο3などが含まれる。これらの： high-K材料のうち特に Z r 0₂および H f O2はパンドギヤップが大きく、またシリコン基板との相性も良く、短チャネル効果を抑制できる適度な値の比誘電率を有しているため、ゲ一ト長が 0 - 1 μ mを切る超高速半導体装置のグート絶縁膜として特に有望と考えられている。特に H f O2膜は Z r O2膜よりも結晶化温度が高く、次世代の超高速半導体装置においてゲート絶縁膜として非常に有望な材料である。

非特許文献 1 Υ· S. Lin, et al., Appl. Phys. Lett. 81, 2041, 2002

非特許文献 2 H. Harris, et al., Appl. Phys. Lett. 81, 1065 (2002) 一方、 H f 0₂膜や Z r 0₂膜では、膜中に正の固定電荷が存在することが知られている。このような固定電荷が生じるメカニズムは明らかではないが、このような正の固定電荷を有する Mgh-K誘電体膜をそのまま MO Sトランジスタのゲート絶縁膜に使った場合、負のフラットパンドシフトが誘起され、またチヤネノ^ R域においてキヤリァの移動度が大きく低下する問題が生じる。

図 1は本発明の兖明者が、本発明の基礎となる研究において見出したフラットバンド電圧シフトと H f 0₂膜の膜厚との関係を示す。ただし図 1中、縦軸はフラットバンド電圧シフト Δ VFBを、横軸は H f 0₂膜の酸化膜換算膜厚 Ε Ο Τを示す。

図 1を参照するに、 H f O2膜の酸化膜換算膜厚 Ε Ο Τが 1 n m程度であればフラットパンド電圧シフト Δ VFBはほとんどゼ口ポルトであるのに対し、 EOT が增大すると Δ V_FBは負の値をとり、膜厚の増大と共に大きさが負方向に増大することがわかる。フラットバンドシフトは膜中の固定電荷を反映しており、図 1の関係は、 H f 0₂膜中、特にシリコン基板との界面近傍に正の固定電荷が存在することを示唆している。

図 1の関係は、 H f 0₂膜中にこのような正の固定電荷が生じていても、酸化膜換算膜厚 E O Tが 1 n m程度の膜をゲート絶縁膜として使った場合には、フラットバンド電圧シフト Δ VFBはほぼゼロになり、チャネルにおける移動度の低下の問題も回避できることを意味する。しかし実際には、このように H f 0₂膜の膜厚を酸化膜換算膜厚にして 1 n m程度あるいはそれ以下に減少させた場合、膜中のリーク電流が増大してしまう問題が生じる。このリーク電流は H f 0₂膜の物理膜厚が比較的大きいため、 S i θ2膜の場合にように電子のトンネリング機構により生じるものではないが、そのメカ-ズムは現状では解明されていない。いずれにせよ、従来の H f 0₂膜をゲート絶縁膜に使った高速半導体装置では、 H f Oa膜を介したリーク電流を抑制するためにグート絶縁膜の膜厚をこのように比較的大きな値に設定する必要があつたが、 H f O2膜中に存在する正の固定電荷の影響で、このような厚いゲート絶縁膜を使った半導体装置では、 ti直電圧が変動し、またチヤネノ域において大きなキヤリァ移動度を実現するのが困難である問題が生じていた。発明の開示

そこで本発明は上記の問題点を解決した新規で有用な半導体装置を提供することを概括的目的とする。

本発明のより具体的な目的は、 M_gh-K誘電体膜をゲート絶縁膜に使った半導体装置において、膜中の固定電荷によるキヤリァ移動度の低下および動作特性の変動を抑制することにある。

本発明の他の目的は、正の固定電荷を有する high-K誘電体膜中に、負の固定電荷を有する別の M_gh-K誘電体膜の構成成分を添加することにより、全体として膜中の固定電荷が中和された high-K誘電体膜、およびかかる high-K誘電体膜を使った半導体装置を提供することにある。

本明の他の目的は、

チャネルを構成するシリコン層と、

前記シリコン層上に形成されたゲート絶縁膜と、

前記グート絶縁膜上に形成されたゲート電極と、

前記シリコン層中、前記前記ゲート電極の両側に形成されたソース領域およびドレイン領域とよりなる半導体装置において、

前記ゲート絶縁膜は、 A 1 2O3成分を A 1の原子パーセントで 6〜 1 2 %の割合で含む H f 0₂膜よりなることを特徴とする半導体装置を提供することにある。本発明によれば、 H f O2膜中に A 1 2O3成分を A 1の原子パーセントで 6〜1 2 %の割合で導入することにより、 H f 0₂膜中の固定電荷が実質的に中和され、チャネル中におけるキヤリァの移動度が大きく向上する。またグート絶縁膜中に含まれる固定電荷が除去されるため、フラットバンド電圧シフトの問題、およびこれに伴う閾値 ®ΐの変ィ匕の問題が抑制される。本発明のその他の課題おょぴ特徴は、以下に図面を参照しながら行う本発明の羊細な説明より明らかとなろう。図面の簡単な説明

図 1は、本発明の発明者が本発明の基礎となる実験において見出した、シリコン基板上に形成した H f 0₂膜の酸化膜換算膜厚とフラットバンド電圧シフトとの関係を示す図；

図 2は、本発明の第 1実施例による、 A 1 203成分を含んだ H f O2膜の酸化膜 ,とフラットパンドシフトとの関係を示す図；

図 3は、本発明の第 1実施例において使われた MO Sキャパシタの構成を示す図；

図 4は、本発明第 1実施例の原理を説明する図；

図 5は、 A 1 ₂Os膜の酸化膜換算魔窟とフラットバンド電圧シフトとの関係を示す図；

図 6は、本発明第 2実施例による MO S トランジスタの構成を示す図；図 7 Α〜 7 Fは、図 6の MO Sトランジスタの製造工程を示す図；

図 8は、本発明第 3実施例によるフラッシュメモリの構成を示す図である。発明を実施するための最良の態様

[第 1実施例]

図 2は、本発明の発明者が本発明の基礎となる研究において見出した、 H f O2 一 A 1 ₂Os系の high-K誘電体膜を使ってシリコン基板上に形成した MO Sキヤパシタにおける、フラットバンド mi£シフト Δ VPBと前記 high-K誘電体膜の酸化膜換算膜厚との関係を示す。ただし図 2の関係、および先に説明した図 1の関係は、図 3に示す試料について求められたものである。

図 3を参照するに、 LOCOS構造の素子分離絶縁膜 2 2により素子領域 2 1 A が画成されたシリコン基板 2 1上には、前記素子分離絶縁膜 2 2の形成時に使われた犠牲酸化膜を 0 · 5 %H F水溶液にて除去した後、露出したシリコン表面を HC 1と H₂0₂により処理し、膜厚が 1 n m程度の化学酸化膜 2 3が形成されている。

さらにこのようにして形成された化学酸化膜 23上には、 H f の有機金属原料と A 1の有属原料を使った MO CVD法により、 A 1₂Os成分を含み、おそらく膜中にアルミン酸ハフニウム (H f A 12O5) が形成された酸化ハフニウム膜 24が約 5〜1 On mの膜厚に形成される。例えば前記 H f の有機金属原料としては H f ( t -OC4H9) 4が、前記 A 1の有機金属原料としては A 1 (t -C4 Hg) 3が使われ、 MOCVD工程は 65 P aの圧力下、 500°Cの基板温度において、酸素ガスを前記有機金属原料と共に被処理基板表面上のプロセス空間に供給することにより、実行される。

このようにして形成された A 1₂0₃成分含有酸化ハフニウム膜 24はさらに窒素雰囲気中、 800°Cで 30秒間熱処理された後、 610°Cの基板温度でプラズマ CVD処理を行うことにより、ポリシリコン膜により覆われる。さらに、このようにして形成されたポリシリコン膜を各素子領域 21 Aに対応してパターニングすることにより、ポリシリコン電極パターン 25が形成される。

図 2のフラットパンド電圧シフト AVFBは、このようにして作製された MOS キャパシタのうち、特に H f 0₂膜 24が H f を原子パーセントで 80%含む、換言すると前記 H f O2膜が A 1を原子パーセントで 20 %含み H f を原子パーセントで 80%含む試料 (H f ： A 1 =80 ： 20) について得られたものである。

図 2を再び参照するに、 A 12θ₃成分を A 1にして 20原子％含む H f O2膜の場合、膜中には負の固定電荷が生じており、これに伴ってフラットパンド電圧シフト Δ VFBは H f O2膜の酸化膜換算膜厚 EOTに対して正の勾配を有することがわかる。すなわち、このような A 1₂0₃成分を含む H f 0₂膜の場合、酸化膜換算膜厚 EOTが 1 nm程度の場合にはブラットバンド電圧シフト Δ VFBはほとんどゼロであるのに対し、酸化膜換算が増加するにつれて前記フラットパンド電圧シフトの値は正側に増大する。

図 4は、図 1の関係と図 2の関係とを同一のダラフ上にプロットした図である。図 4を参照するに、 A 1を含まない H f 0₂膜に A 1₂0₃成分力 A 1原子にして 20原子⁰ /₀ (Al (Hf +Al) =0. 2) 程度添加されることにより、フラットバンド ®ΐシフト A VFBの傾きが、当初の一 0 · 2 3から + 0 . 3 1へと反転するのがわかる。

図 4の関係からは、特に添加される A 1の割合を A 1の原子パーセントで約 7 %、すなわち膜中の H f組成を 9 3 %に設定した場合、膜中の固定電荷を実質的に中和し、フラットバンド電圧シフトを H f 02膜の物理膜厚 dに無関係に、 ± 5 0 m V以內に抑制することができることが推定される。

すなわち、このように H f O2膜中に含まれる A 1 2O3成分の割合力 A 1原子の原子パーセントで 2 0 %程度までは、フラットバンドと酸化膜„ との関係は直線的であり、この組成範囲であれば内挿により、膜中の固定電荷が実質的に中和される糸且成を求めることが可能であると考えられる。

—方、図 3の試料において H f 0₂膜あるいは A 1 2O3成分を含んだ H f 0₂膜 2 4の代わりに A 1 2O3膜を使った場合には、ブラットバンド電圧シフト Δ VFB と A 1 ₂0₃膜の酸化膜換算膜厚との関係は図 5に示すように変化する。このにはフラットバンド miEと酸化膜換算との間に線形性は成立しておらず、また固定電荷は A 1 2O3膜中、主にポリシリコン電極との界面近傍に存在しているものと考えられる。

このように図 5の関係は、 H f 0₂膜中の A 1 2θ₃成分の割合をさらに増大させた場合、膜中に何らかの構造変化が生じ、得られるフラットバンド電圧と酸化膜換算膜厚との関係を、図 4の関係から外挿するのは困難であることを示唆している。さらに A 1 ₂0₃膜のフラットバンド電圧特性から、 Α Ι 2Ο3成分を少んだ H f 0₂膜のフラットバンド flffi特性を推測するのも困難であると考えられる。

H f O2膜中の A 1 2O3成分の割合が A 1原子パーセントにして 2 0 %以内であれば、上記図 4の関係を内挿することにより、前記 A 1 2〇₃成分を含む H f O2 膜中における H f組成とフラットパンド電圧シフト AFBの関係は、 H f 0₂膜の Hff dをパラメータとして、一般式

A VFB^ A ( 0 . 9 3 -H f ) X d + B (H f - 0 . 9 3 )

により表現することができると考えられる。ここで A, Bは定数、 H f は H f の原子分率である。

例えば H f 0₂成分が前記 H f O2膜中に H f の原子パーセントで 9 3 %すなわち H f の原子分率で 0. 93の割合で含まれている場合、フラットパンド電圧シフト AVFBは H f 0₂膜の酵 dに係らずほぼゼロとなる。また前記 H f O2膜中における H f O2成分の割合が H f の原子パーセントで 93 %を超える場合には、 d = 0の場合における AFBの切片は正の傖を有するが、 AFBの値は膜厚 dと共に負の方向に增大する。さらに H f O2成分の割合が H f の原子パーセン卜で 93 %未満の場合には d = 0の切片は負の値を有するが、 AFBの値は膜厚 dと共に Ϊ泉的に正の方向に増大する。

本発明ではかかる A 12θ₃成分を含み ^ΙΪが d [nm]の H f 0₂膜中における H f の原子分率で表した組成を、 0. 93-0. 1 9 * (AVFB-O. 005) Zd以上、 0. 93 + 0. 1 9 * (AVFB+O. 005) Zd以下の範囲に設定することにより、フラットバンド mi£シフトの値を土 AVFB (ボルト）以内に納めることができる。

特に本発明においてはシリコン基板上に形成される H f O2を主成分とし A 12 0₃成分を含む high-K誘電体膜中の H f 0₂成分の割合を H f の原子パーセントで 88〜94%の範囲に、またこれに対応して膜中の A 1₂0₃成分の割合を A 1 の原子パーセントで 12〜 6 %の範囲に設定することによりフラットバンド flff シフトの大きさを最小限に抑制でき、特に前記 H f 0₂成分の割合を H f の原子パーセントで約 93 %に、また前記 A 1203成分の割合を A 1の原子パーセントで 7 %に設定することにより、前記 H f O2を主成分とする high-K誘電体膜中におけるフラットパンド電圧シフトを、ほぼ土 5 OmVの範囲に抑制することが可能になる。これにより、膜中の正の固定電荷を実質的に完全に中和することが可能になる。

このようにして膜中の正の固定電荷が中和された Hf 0₂膜を MOSトランジスタのゲート絶縁膜に使うことにより、チヤネ域中におけるキヤリァの移動度を大きく向上させ、またかかる MOSトランジスタにおける閾値特性の変動を効果的に捕償することが可能になる。

[第 2実施例]

図 6は、本発明の第 2実施例による MO Sトランジスタ 10の構成を示す。図 6を参照するに、 MO Sトランジスタ 1 0は S T I型の素子分離構造 1 1 B わにより ( 1 0 0 ) 面方位を有する p型シリコン基板 1 1中に画成された素子領域 1 1 A上に形成されており、前記素子領域 1 1 A上には厚さが 0 . 8〜 1 . 0 n mの化学酸化膜 1 2 Aと、前記ィ匕学酸化膜 1 2 A上に形成された A 1 2O3成分を A 1の原子％にして約 7 %の割合で含む厚さが 2 0 n mの H f 0₂膜 1 2 Bとを積層したグート絶縁膜 1 2が形成される。

さらに前記ゲート絶縁膜 1 2上にはポリシリコンあるいは金属よりなるゲート電極 1 3 Gが形成され、前記ゲート電極 1 3 Gの側壁面上には、側壁絶縁膜 1 3 A, 1 3 Bが形成されている。

さらに前記素子領域 1 1 Aには前記ゲート電極 1 3 Gの直下にチャネルドープ領域 1 1 aが形成されており、さらに前記シリコン基板 1 1中、前記ゲート電極 1 3の両側には n型ソースエクステンション領域 1 1 bおよび 1 1 cが形成されている。また前記ソースエクステンション領域 1 1 bおよび 1 1 cの下端部には、互いに対向するように、ドレイン端からの空乏層の延在を抑制することで短チヤネル効果を抑制する n +型のボケット注入領域 l i d , l i eがそれぞれ形成されている。また前記素子領域 1 1 Aには前記ゲート側壁絶縁膜 1 3 Aの外側に略対応して n+型ソース領域 1 1 Sが、また前記ゲート側壁絶縁膜 1 3 Bの外側に略対応して n +型ドレイン領域 1 1 Dが形成されている。前記ゲート電極 1 3 G としてメタル電極を使う場合には、前記チャネルドープ領域 1 1 aにチャネルとは逆導電型のカウンタードープ領域を形成する。

本実施例では前記 A 1 2O3成分を含む H f 0₂膜 1 2 Bは先の実施例と同様に、膜中の固定電荷が実質的に中和されており、ゲート絶縁膜中における固定電荷によるチヤネノ^ S域における移動度の減少が抑制され、また閾値特性の変動が抑制される。

次に図 7 A- 7 Fを参照しながら、図 6の MO Sトランジスタ 1 0の製造工程を説明する。

図 7 Aを参照するに、前記シリコン基板 1 1の表面から自然酸化膜が H F水溶液により除去され、次に図 7 Bの工程において図 7 Aの自然酸化膜を除去されたシリコン基板 1 1上に好ましくは H C 1と Η2θ₂を使つた低温の酸化処理により、化学酸化膜 12 Aを 1 程度の SU¥に形成する。

図 7 Bの工程では、さらに前記化学酸化膜 12Aを形成された基板を MO C V D装置中に導入し、 H f と A 1の有機金属原料、例えば H f ( t -OC4H9) 4おょぴ A 1 (t一 C4H9) 3を酸素ガスと共に 65 P aの圧力下において供給し、.5 00 °Cの基板温度で前記化学酸化膜 12 A上に、 A 1₂θ3成分を A 1の原子パーセントで 6〜12%、好ましくは 7%の割合で含む Hf 02膜 12Βを 5〜10

ΠΠ1程度の,に形成する。

次に図 7 Cの工程においてこのようにして形成された H f 〇2膜 12 Βを窒素雰囲気中、 800°Cの温度で 30秒間熱処理し、膜質の改善を行う。 H f 02膜 12 Βは A 12O3成分を実質的な割合で含んでいるため、このように 800°Cの温度で熱処理しても結晶化することはなレ、。

図 7 Cの工程では前記シリコン基板 1 1の表面にさらに As +あるいは P +をイオン注入により導入し、チャネルドープ領域 11 aを形成し、さらにポリシリコン膜 13を 610 ので堆積する。

さらに図 7Dの工程においてこのようにして堆積されたポリシリコン膜 13をパターユングしてゲート電極 13 Gを形成し、さらにかかるゲート電極 13Gをマスクに前記素子領域 1 1 A中に A s +あるいは P +を斜め方向にィォン注入により導入し、前記 p+型ポケット注入領域 11 d， 11 eを前記ゲート電極 13 Gの両側に形成する。

さらに図 7 Eの工程において図 7 Dの構造に対し、シリコン基板 11に対して実質的に垂直に、前記素子領域 11 A中に As +あるいは P+をイオン注入により導入し、前記ゲート電極 13 Gの両側に、前記ポケット注入領域 11 d, l i e に一部重複するように、浅い接合を有する n+型ソースェクステンション領域 1 1 bおよびドレインェクステンション領域 11 cをそれぞれ形成する。

さらに図 7 Fの工程において前記ゲート電極 13 Gの側壁面上に側壁絶縁膜 1 3 A, 13 Bを形成した後、前記ゲート電極 13 Gおよぴ側壁絶縁膜 13 A, 1 3 Bをマスクに前記素子領域 11 A中に A s +あるいは P +をイオン注入により導入し、前記ソースエクステンション領域 11 bおよびドレインェクステンション領域 11 cに一部重複するように、深い接合を有する n+型ソース領域 11 S およびドレイン領域 1 1 Dを形成する。

本実施例においても、歸己 H f O2を主成分とする high-K誘電体膜 1 2Bが A

1 2O3成分を含むため、ゲート絶縁膜中の固定電荷が少なく、チャネル中におけるキヤリァの移動度が大きく増大する。またフラットパンド電圧シフトが小さくなるため、大きな膜厚の high-K誘電体膜 1 2Bを使つても半導体装置の素子特性が変化せず、このため比較的大きな酸化膜換算膜厚の H f 0₂膜 1 2 Bを使うことができる。これに伴い、前記 H f 02膜 1 2 B中を流れるリーク電流が抑制される。

図 6の半導体装置 1 0は ηチャネル MO S トランジスタであるが、各イオン注入工程において導入される不純物元素の導電型を反転させることにより、同様な構成の ρチャネル MO Sトランジスタを作製することも可能である。

また前記半導体装置 1 0を、図示は省略するが、シリコン基板上に形成された歪み S i G e層上に、あるいは S i G e層上に形成された歪み S i層上に形成することも可能である。

[第 3実施例]

本努明による A 1 ₂0₃成分を含み固定電荷を中和した H f 0₂膜は、フラッシュメモリのトンネル絶縁膜に使うことも可能である。

図 8は、本発明の第 3実施例による積層グート構造を有するフラッシュメモリ 3 0の構成を示す。

図 8を参照するに、フラッシュメモリ 3 0は素子分離構造 3 1 Bにより素子領域 3 1 Aが画成された p型シリコン基板 3 1上に形成されており、前記素子領域 3 1 A上には膜厚が 0. 8 nm程度のシリコン熱酸化膜 3 2 Aを介して A I 2O3 成分を A 1の原子パーセントにして 7 %含む H f 0₂膜 3 3 8が7 11 111の物理膜厚に形成されている。このようにして形成されたシリコン熱酸化膜 3 2 Aと H f O2膜とはフラッシュメモリのトンネル絶縁膜 3 2を形成する。

さらに前記トンネル絶縁膜 3 2上にはポリシリコンフローテイングゲート電極 3 3が形成され、さらに前記ポリシリコンフローティングゲート電極 3 3上には C VD - S i 0₂などよりなる中間絶縁膜 3 4を介してコントロールゲート電極 35が形成されている。

また前記素子領域 31 A中、前記フローティングゲ一ト電極 33とコントロールゲート電極 35とを含む積層ゲート構造 35 Gの両側には、イオン注入工程により、 n型ソース領域 31 Sおよびドレイン領域 3 IDが形成される。

かかる構成のフラッシュメモリ 30では、前記 Hf 02膜 32B中の固定電荷が A Ι2Ο3成分を導入することにより中和され、その結果、前記 Hf 0₂膜 32Β の Effを増大させても膜 32 Β中の電荷により、フラッシュメモリの動作特性が影響されることがない。また前記 Hf 〇₂膜 32 Bの膜厚を増大させることにより、フローティングゲ一ト電極 33に蓄積された電荷がリークする問題が解消する。

なお、以上の説明では、前記 A 1₂0₃成分を含む H f 0₂膜を、 H f の原料として Hf(t— OC4H9) 4を、 A 1の原料として A 1 (t - C4H9) ₃を使った MO CVD法により形成したが、本発明はかかる特定の製造方法に限定されるものではなく、例えば H f の原料として H f (N (CH3) 2) 4, Hf (N (CHs) (C₂ H5)) 4, Hf (N (C2H5) 2) 4等を、また A 1の原料として A 1 (C2H5) 3, Al (CH₃) 3等を使うこともできる。さらに本発明では前記 A 1₂〇₃成分を含む Hf 0₂膜を MOCVD法により形成したが、これを ALD (原子層堆積）法により形成することも可能である。

さらに正の固定電荷は Hf 0₂膜のみならず、 Z r 0₂膜においても生じるため、 Z r0₂膜中に A 1₂0₃成分を適量導入することにより、膜中の固定電荷を中和することも可能である。

さらに、図.6の半導体装置 10において、化学酸化膜 12 Aを省略し、直接にシリコン基板 11の表面に A 12θ₃成分を含む H f O2膜を形成することも可能。、あ。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形 ·変更が可能である。産業上の利用可能性本発明によれば、 H f O2膜中に A 1 2O3成分を A 1の原子パーセントで 6〜 1 2 %の割合で導入することにより、 H f 0₂膜中の固定電荷が実質的に中和され、チャネル中におけるキヤリァの移動度が大きく向上する。またゲート絶縁膜中に含まれる固定電荷が除去されるため、フラットパンド電圧シフトの問題、およびこれに伴う閾値の変化の問題が抑制される。

Claims

請求の範囲

1 . チャネルを構成するシリコン層と、

ttif己シリコン層上に形成されたゲ一ト絶縁膜と、

前記グート絶縁膜上に形成されたゲート電極と、

前記シリコン層中、前記前記ゲート電極の両側に形成されたソース領域およぴドレイン領域とよりなる半導体装置において、

前記ゲート絶縁膜は、 A 1 2O3成分を A 1の原子パーセントで 6〜 1 2 %の割合で含む H f 0₂膜よりなることを特徴とする半導体装置。

2 . 前記 H f O₂膜は、 A 1 2O3成分を、 A 1の原子パーセントで 7 %の割合で含むことを特徴とする請求項 1記載の半導体装置。

3. 前記半導体装置は、 ± 5 0 mV以下フラットバンド電圧シフトを有することを特徴とする請求項 2記載の半導体装置。

4. 前記グート絶縁膜は、さらに前記 A 1 ₂0₃成分を含む H f 0₂膜と前記シリコン層との間に酸化膜を含むことを特徴とする請求項 1記載の半導体装置。

5 . 前記 A 1 ₂θ3成分を含む H f 0₂膜は、膜中にアルミン酸ハフニウムを含むことを特徴とする請求項 1記載の半導体装置。

6 . シリコン基板と、

前記シリコン基板上に形成されたトンネル絶縁膜と、

前記トンネル絶縁膜上に形成されたフローティングゲ一ト電極と、

前記フローティングゲ一ト電極上に絶縁膜を介して形成されたコントロールゲート電極と、 - 前記シリコン基板中、前記コントロールゲート電極の両側に形成された一対の拡散領域とよりなるフラッシュメモリ素子において、

前記トンネル絶縁膜は、 A 1 2O3成分を A 1の原子パーセントで 6 ~ 1 2 %の割合で含む H f 0₂膜よりなることを特徴するフラッシュメモリ素子。

7. 前記 H f O₂膜は、 A 1 ₂0₃成分を、 A 1の原子パーセントで 7 %の割合で含むことを特徴とする請求項 6記載の半導体装置。

8 . シリコン層と、前記シリコン層上に形成された、正の固定電荷を含む誘電体膜よりなるゲート絶縁膜と、

前記誘電体膜上に形成されたゲート電極と、

前記シリコン層中、前記ゲート電極の両側に形成されたソース領域おょぴドレィン領域とよりなる半導体装置において、

前記ゲート絶縁膜は、前記固定電荷を実質的に中和する量の A 1 2O3成分を含むことを特徴とする半導体装置。