[go: up one dir, main page]

WO2003065439A1 - Silicon epitaxial wafer and its production method - Google Patents

Silicon epitaxial wafer and its production method Download PDF

Info

Publication number
WO2003065439A1
WO2003065439A1 PCT/JP2003/000345 JP0300345W WO03065439A1 WO 2003065439 A1 WO2003065439 A1 WO 2003065439A1 JP 0300345 W JP0300345 W JP 0300345W WO 03065439 A1 WO03065439 A1 WO 03065439A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon
wafer
single crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/000345
Other languages
English (en)
French (fr)
Inventor
Hiroshi Takeno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US10/501,672 priority Critical patent/US7229501B2/en
Priority to KR1020047006935A priority patent/KR100911925B1/ko
Priority to EP03701761A priority patent/EP1475829A4/en
Publication of WO2003065439A1 publication Critical patent/WO2003065439A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10P36/20—
    • H10P36/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a silicon epitaxy (hereinafter, sometimes simply referred to as epi wafer) having excellent gettering ability over the entire surface of the wafer, and a method of manufacturing the same.
  • epi wafer silicon epitaxy
  • CZ Czochralski
  • the silicon single crystal grown by the CZ method contains interstitial oxygen as an impurity at a concentration of about 10 18 atoms / cm 3 .
  • This interstitial oxygen becomes supersaturated in the heat history from solidification during the crystal growth process to cooling to room temperature (hereinafter, may be abbreviated as crystal heat history), and in the heat treatment process in the semiconductor device manufacturing process.
  • crystal heat history a precipitate of silicon oxide
  • an oxygen precipitate or simply a precipitate is formed.
  • the oxygen precipitate effectively works as a site for capturing heavy metal impurities mixed in the device process (Internal Gettering: IG), and improves device characteristics and yield. From this, IG capability is regarded as important as one of the quality of silicon wafers.
  • the process of oxygen precipitation consists of precipitation nucleation and its growth. Normally, nucleation proceeds in the thermal history of crystallization, and the nucleus grows greatly by subsequent heat treatment such as device processing, and is detected as oxygen precipitate. This Therefore, the one formed by the heat of crystallization is called G r 0 wn -in precipitation nucleus. Of course, oxygen precipitation nuclei may be formed in the subsequent heat treatment.
  • the oxygen precipitation nuclei existing at the stage before the device process are extremely small and have no IG capability. However, through the device process, it grows into large oxygen precipitates.
  • an epi wafer in which a silicon single crystal is deposited on a substrate by vapor phase growth may be used. It is important to add IG capability to the substrate also in this epi- wafer.
  • the epitaxy process (hereinafter sometimes abbreviated as “epi process”) is at a high temperature of about 110 ° C or more, oxygen precipitation nuclei (Grown-in precipitation) Most of the nuclei have disappeared, and oxygen precipitates are no longer formed in subsequent device processes. For this reason, there is a problem that the IG capacity is reduced in epi-wafers.
  • the heat treatment temperature before epi growth is, for example, 80 ° C.
  • the distribution of the Grown-in precipitate nuclei density in the plane of the substrate before the epie is not always uniform.
  • a typical example is an oxidizing atmosphere 3 Gr with a relatively large size that serves as a nucleus for oxidation-induced stacking faults (hereinafter sometimes referred to as OSFs) generated when heat treatment is performed at about 110 o ° c or more in an atmosphere.
  • OSFs oxidation-induced stacking faults
  • 0 wn-in precipitation nuclei may exist in a ring shape (hereinafter, a region where the OSF occurs in a ring shape may be referred to as a ⁇ SF ring).
  • the problem of the in-plane nonuniformity of the IG capability as described above tends to occur particularly in pZp + epi wafers using p + substrates.
  • the crystal growth conditions are not limited to the p substrate used as the substrate of the epi wafer, the n substrate added with a low concentration of phosphorus, or the n + substrate added with a high concentration of antimony or arsenic. Depending on the OSF ring, it may occur. In such a case, there arises a problem that the IG capability becomes non-uniform as in the case of the p + substrate.
  • the present invention has been made in view of the above problems, and has as its object to provide a silicon epitaxial wafer having excellent IG capability over the entire surface of the wafer, and a method of manufacturing the same.
  • the silicon epitaxial wafer of the present invention has a feature that the density of oxygen precipitates detected inside the silicon single crystal substrate after the epitaxial growth is reduced in any of the wafer planes. It is also characterized in that the position is 1 ⁇ 109 / cm 3 or more.
  • the size of the oxygen precipitate having the IG capability is based on the size of the oxygen precipitate (about 30 to 40! 111 1 in diameter) which can be detected experimentally. In general, it is considered that an oxygen precipitate having a size that cannot be detected experimentally has IG capability. Therefore, it can be determined that the IG capability is sufficient if the size is detectable experimentally.
  • the silicon single crystal substrate before the epitaxial growth has Grown-in precipitation nuclei formed in a silicon single crystal growing step, and has a stacking fault when heat-treated in an oxidizing atmosphere. It is preferable to use a silicon wafer which does not occur in a ring shape.
  • the present inventor has determined that when an OSF ring is present on a substrate, the density of oxygen precipitates detected when the substrate is subjected to a heat treatment for growing Grown-in precipitate nuclei and then epi growth is performed. However, they found that the density became non-uniform in the epitaxy wafer and the precipitate density was reduced in some regions, and the present invention was reached.
  • the present invention is particularly effective for a general P + substrate to which boron is added at a high concentration, since an OSF ring is likely to be generated due to the influence of polon.
  • high-concentration boron in the present invention means that the boron concentration is at least 5 ⁇ 10 17 atoms / cm 3 , and the dopant intentionally added to control the resistivity is only boron. In this case, it corresponds to a resistivity of less than 0.1 ⁇ ⁇ cm.
  • the heat treatment for growing the Grown-in precipitate nuclei is performed. ⁇ It is possible to obtain a high-density oxygen precipitate at any position in the wafer surface.
  • the upper limit of the oxygen precipitate density is not particularly limited, but is preferably 1 ⁇ 10 12 , cm 3 or less, since a decrease in the e-ha strength may occur due to a decrease in the concentration of dissolved oxygen.
  • the substrate without the OSF ring has a crystal pulling speed V
  • the ratio between the temperature gradient G and the temperature gradient G near the solid-liquid interface in the pulled crystal can be obtained by using a known technique of controlling and pulling. It is already known that the V / G value at which OSF rings occur in the case of high-concentration boron doping shifts toward the high VZG side (E. Dornberger et al. J. Crystal Growth 180 (1977) 343-352. ).
  • a high-concentration boron-doped substrate depends on the boron concentration.
  • OSF ring occurs. That is, in the case of a general p + substrate to which boron is added at a high concentration, the manufacturing method of the present invention is particularly preferable because an OSF ring is usually present due to the effect of boron addition. It is valid.
  • the position of the OSF ring shifts in the outer diameter direction of the crystal as the VZG value increases. Therefore, in order to obtain a substrate free of ⁇ SF ring, the VZG value should be increased so that the OSF ring disappears at the outer periphery of the crystal. In addition, even if the OSF ring exists in the outer peripheral part in the state of the pulled crystal, if the OSF ring part is removed in the subsequent processing process on the substrate, a substrate free of SF ring is obtained. be able to.
  • the position of the ⁇ SF ring in the wafer plane depends on VZG and boron concentration. Therefore, by controlling the V / G and boron concentration, the lower limit of the resistivity as c p Z p + Epiueha substrate can be obtained a substrate having OSF ring is not present, such Iga, realistic limited As a crystal pulling condition, the boron concentration can be about 0.014 Q'cm or more.
  • the resistivity of the substrate must be less than about 0.1 ⁇ cm. In order to obtain a sufficient effect, it is preferably at most 0.05 ⁇ ⁇ cm, particularly preferably at most 0.02 Q ′ cm.
  • the condition of the heat treatment for growing the Grown-in precipitate nuclei may be any condition as long as the Grown_in precipitate nuclei can grow to a size larger than the experimentally detected size after the epi process. It can be 0 ° ⁇ or more and about 0.5 hours or more. As a result, excellent IG capability can be added to the entire surface of the wafer before the device process is introduced.
  • FIG. 1 is a flowchart showing an example of a process sequence of a method for manufacturing a silicon epitaxial wafer according to the present invention.
  • FIG. 2 is a graph showing the in-plane distribution of the precipitate density at the crystal position A and the crystal position B in Example 1.
  • FIG. 3 is a graph showing the in-plane distribution of precipitate density at crystal position A and crystal position B in Comparative Example 1.
  • FIG. 4 is a graph showing an OSF region according to a crystal position and a VZG value.
  • FIG. 1 is a flow chart showing an example of the sequence of a method of manufacturing a silicon epitaxial wafer according to the present invention.
  • a silicon single crystal wafer to be a substrate of an epi wafer is prepared (step 100).
  • This substrate does not include an OSF ring due to control of V / G and boron concentration.
  • the substrate is subjected to a heat treatment for growing an oxygen precipitate before the Epie process (Step 102).
  • the condition of the heat treatment may be any condition as long as Grown-in precipitate nuclei can grow to a detectable size after the epi process.
  • a heat treatment can be performed in which the temperature is raised from 800 ° C. to 1000 ° C. at a rate of 3 ° C./min and held at 100 ° C. for 4 hours.
  • large-sized oxygen precipitates having IG capability can be formed in the substrate at a high density.
  • the wafer is cleaned and the oxide film is removed if necessary, and then epitaxial growth is performed (step 104).
  • the heat treatment may be performed before or after the mirror polishing of the wafer to be heat treated (sometimes called mechanical chemical polishing). If the polishing is performed before the mirror polishing, the mirror polishing is performed after the heat treatment, and then the epitaxy is performed.
  • the feature of the silicon epitaxial wafer of the present invention is that the density of oxygen precipitates detected inside the substrate after the epitaxial growth is 1 ⁇ 10 cm at any position in the plane of the epitaxial wafer. 3 or more You. In this way, the presence of high-density oxygen precipitates at any position within the wafer surface provides excellent IG capability over the entire surface of the epitaxial wafer.
  • the high density of oxygen precipitates that can be detected experimentally after the epitaxial process has a high IG capability at the stage before the device process is put into operation, and low temperature where the growth of oxygen precipitates is not expected. This is particularly effective for device processes that have been shortened.
  • the substrate on which the epitaxial layer is formed has Grown-in precipitation nuclei formed in the silicon single crystal growth process, and when heat treatment is performed in an oxidizing atmosphere, the stacking faults are ring-shaped. It is effective to use a silicon single crystal wafer that does not generate in the process. ⁇ If the substrate does not have an SF ring, since the in-plane distribution of the grown-in precipitate nucleus density is relatively uniform, ⁇ a high-density oxygen precipitate can be formed on the entire surface of the wafer. To check for the presence of a ring, for example, heat-treat it at 115 ° C for 60 minutes in an oxidizing atmosphere, perform chemical selective etching, and observe the substrate surface with an optical microscope. Good.
  • a mirror-polished substrate was prepared from 0 locations (the locations grown in the first and second halves of the crystal growth step, and may be hereinafter referred to as crystal position A and crystal position B, respectively).
  • the oxygen concentration of the substrate was about 14 ppma as measured by the gas fusion method.
  • the substrate was subjected to a heat treatment before the epi process in an oxygen atmosphere. That is, the substrate is inserted into a heat treatment furnace at 800 ° C., the temperature is raised from 800 ° C. to 100 ° C. at a rate of 3 ° C. Z, and the temperature is raised at 100 ° C. for 4 hours. Held. After the holding, the temperature in the heat treatment furnace was lowered to 800 ° C at a rate of 3 ° C / min, and the substrate was taken out of the heat treatment furnace. Next, after removing the oxide film on the substrate surface with an aqueous hydrogen fluoride solution, a silicon single crystal layer having a thickness of about 5 m was deposited by epitaxy at about 110 ° C. to obtain an epi wafer.
  • the density of oxygen precipitates inside the substrate was measured by an infrared scattering tomography method (hereinafter, sometimes referred to as LST), which is one of the light scattering methods, without any heat treatment.
  • LST infrared scattering tomography method
  • oxygen precipitates having a diameter of about 40 nm or more can be detected.
  • the position where the precipitate density was measured was 50 to 230 ⁇ m in the depth direction with respect to the substrate surface, and the in-plane position was 1 mm from the position 5 mm from the periphery and 1 Omm from the periphery. Up to 90 mm at 0 mm intervals.
  • FIG. 2 shows the distribution of the precipitate density at the crystal position A and the crystal position B in the wafer plane.
  • the position in crystal, Oite precipitate density in E pita reporters roux er Ha entirely is a 1 X 1 0 9 / cm 3 or more, it can be seen that the in-plane distribution is substantially uniform.
  • the prepared substrate is subjected to a heat treatment at 150 ° C. for 100 minutes in an oxygen atmosphere without performing a heat treatment before the epitaxial step. did.
  • a heat treatment at 150 ° C. for 100 minutes in an oxygen atmosphere without performing a heat treatment before the epitaxial step. did.
  • the presence or absence of an OSF ring was confirmed by observing the substrate surface with an optical microscope. As a result, no OSF ring was observed.
  • a lifting device having the same furnace internal structure (same G) as in Example 1, a diameter of 8 inches, plane orientation ⁇ 100>, resistivity of about 0.0 A boron-doped silicon single crystal of 10-0.013 Q'cm is pulled up, and the two different locations (the locations grown in the first half and the second half of the crystal growth process, hereinafter referred to as crystal position A and crystal position B, respectively) A mirror-polished substrate prepared from) was prepared.
  • the oxygen concentration of the wafer is about 13 ppma.
  • the substrate was subjected to a heat treatment before the epi process in an oxygen atmosphere in the same manner as in Example 1. That is, the substrate is inserted into a heat treatment furnace at 800 ° C., the temperature is raised from 800 ° C. to 1000 ° C. at a rate of 3 ° C. Z, and the temperature is raised at 100 ° C. for 4 hours. Held. After the holding, the temperature in the heat treatment furnace was lowered to 800 ° C at a rate of 3 ° CZ, and the substrate was taken out of the heat treatment furnace.
  • a silicon single crystal layer with a thickness of about 5 ⁇ m was deposited by epitaxial growth at about 110 ° C to obtain an epi-epitaxial wafer.
  • the density of oxygen precipitates inside the substrate was measured by LST without performing any heat treatment on the epi wafer.
  • the position where the precipitate density was measured was in the depth direction in the range of 50 to 230111 based on the substrate surface, and the in-plane position was 5 mm from the periphery and 10 mm from the position 10 mm from the periphery.
  • the interval was set to 90 mm at mm intervals.
  • Fig. 3 shows the distribution of the precipitate density at the crystal position A and the crystal position B in the wafer plane.
  • crystal position A from the periphery of the wafer to about 20 mm
  • the precipitate density was lowered in the region of.
  • crystal position B the precipitate density was low in the region from the periphery of the wafer to about 20 mm and in the region from about 5 Omm to the center. That is, in each case, the in-plane distribution of the precipitate density became extremely uneven.
  • the prepared substrate was subjected to a heat treatment at 150 ° C. for 100 minutes in an oxygen atmosphere without performing a heat treatment epitaxy growth before the epi step.
  • the presence or absence of the OSF ring was confirmed by observing the substrate surface with an optical microscope. As a result, an OSF ring was observed at a position about 30 mm from the periphery of the substrate at any crystal position. From this, it was confirmed that when a substrate having an OSF ring was used, the in-plane distribution of the precipitate density after about ⁇ pi was not uniform, and the precipitate density was low in some regions. .
  • the present invention can be applied to a so-called MCZ method in which a horizontal magnetic field, a vertical magnetic field, a cusp magnetic field, or the like is applied to a silicon melt.
  • an epitaxial growth is performed on a substrate having no OSF ring after performing a heat treatment about the same as before the epitaxial process. In this way, it is possible to provide an epi wafer that has excellent IG capability over the entire area of the e wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

明 細 書 シリコンェピタキシャルゥヱーハ及びその製造方法 技術分野
本発明は、 ゥエーハ全面に優れたゲッタリング能力を有するシリコン ェピタキシャルゥエ ーノヽ (以下、 単にェピウエ ーハと呼ぶことがあ る。 ） 、 及びその製造方法に関する。 背景技術
半導体素子を製造するための基板として広く用いられているシリコン ゥエーハの大半は、 C z o c h r a l s k i (C Z) 法により育成され ている。 C Z法により育成されたシリ コン単結晶中には、 およそ 1 018a t o m s / c m3の濃度で格子間酸素が不純物として含まれる。 この格子 間酸素は、 結晶育成工程中において固化してから室温に冷却されるまで の熱履歴 （以下、 結晶熱履歴と略すことがある。 ） や半導体素子の作製 工程における熱処理工程において過飽和状態となるために析出して、 シ リ コン酸化物の析出物 （以下、 酸素析出物又は単に析出物と呼ぶことが ある。 ） が形成される。
その酸素析出物は、 デバイスプロセスにおいて混入する重金属不純物 を捕獲するサイ トとして有効に働き （ I n t e r n a l G e t t e r i n g ： I G) 、 デバイス特性や歩留まりを向上させる。 このことから- シリコンゥエーハの品質の 1つとして、 I G能力が重要視されている。 酸素析出の過程は、 析出核形成とその成長の過程から成る。 通常は、 結晶熱履歴において核形成が進行し、 その後のデバイスプロセス等の熱 処理により大きく成長し、 酸素析出物として検出されるようになる。 こ のことから、 結晶熱履歴で形成されたものを G r 0 w n - i n析出核と 呼ぶことにする。 もちろん、 その後の熱処理においても酸素析出核が形 成される場合がある。
通常の a s - g r o w nゥエーハの場合、 デバイスプロセス前の段階 で存在している酸素析出核は極めて小さく、 I G能力を持たない。 しか し、 デバイスプロセスを経ることにより、 大きな酸素析出物に成長して
I G能力を有するようになる。
ゥエーハ表面近傍のデバイス作製領域を無欠陥化するために、 基板上 に気相成長によってシリコン単結晶を堆積させたェピウエーハが使用さ れる場合がある。 このェピウヱーハにおいても、 基板に I G能力を付加 させることが重要である。
しかし、 ェピタキシャル工程 （以下、 ェピ工程と略すことがある。 ） が約 1 1 0 o °c以上の高温であるために結晶熱履歴で形成された酸素析 出核 ( G r o w n - i n析出核) のほとんどが消滅してしまい、 その後 のデバイスプロセスにおいて酸素析出物が形成されなくなってしまう。 そのために、 ェピウエーハでは I G能力が低下するという問題がある。
この問題を解決する方法としては、 ェピ工程前の基板に 8 0 0 °C程度 の熱処理を施すことにより、 結晶熱履歴で形成された G r o w n - i n 析出核を高温のェピエ程でも消滅しないようなサイズまで成長させる方 法がある。 この方法において、 ェピ成長前の熱処理温度が例えば 8 0
0 °Cの場合には、 8 0 0 °Cにおける臨界サイズ （その温度で安定成長が 可能な析出核の最小サイズ） 以上のサイズの G r o w n - i n析出核が 成長してェピ工程で残存し、 ェピエ程後のデバイスプロセス等の熱処理 により成長して酸素析出物となる。
ェピエ程前の基板の G r o w n - i n析出核密度の面内における分布 は、 必ずしも均一であるとは限らない。 典型的な例としては、 酸化性雰 3 囲気下で約 1 1 0 o°c以上の熱処理を施した際に発生する酸化誘起積層 欠陥 （以下、 O S Fと呼ぶことがある。 ） の核となるような比較的大き なサイズの G r 0 w n - i n析出核が、 リング状に存在する場合がある (以下、 O S Fがリング状に発生する領域を〇 S Fリ ングと呼ぶことが ある。 ） 。 そのような基板に対して、 G r o wn— i n析出核を成長さ せる熱処理を施した後にェピタキシャル成長を行う と、 ェピウエーハ中 の析出物密度の面内分布が不均一になり、 I G能力が不均一になってし まうという問題が生ずる。
ボロンが高濃度に添加された一般的な p+基板では、 ボロンが低濃度に 添加された p基板と比べると、 ボロン添加の影響により O S Fリングが 発生しやすくなることが知られている。
従って、 上述のような I G能力の面内不均一化の問題は、 特に p+基板 を用いた pZp+ェピウヱーハにおいて生じやすくなる。 もちろん、 ρ+基 板の他にェピウエーハの基板として用いられている p基板、 燐が低濃度 に添加された n基板、 アンチモンあるいは砒素が高濃度に添加された n + 基板においても、 結晶育成条件によっては O S Fリングが発生する場合 がある。 そのような場合には、 p +基板の場合と同様に I G能力が不均一 になってしまうという問題が生ずる。
さらに、 近年のデバイスプロセスは使用するゥエーハの大口径化に伴 い、 低温化短時間化が進行しており、 例えば、 一連のデバイスプロセス が全て 1 0 0 o°c以下で行われたり、 数十秒程度の熱処理時間しか必要 と しない RT P (R a p i d T h e r m a l P r o c e s s i n g ) が頻繁に用いられるようになってきている。 このようなデバイスプ ロセスは、 全ての熱処理をトータルしても 1 0 0 0 °C、 2時間程度の熱 処理にしか相当しない場合があるため、 従来のように、 デバイスプロセ ス中での酸素析出物の成長が期待できない。 そのようなことから、 低温 化短時間化されたデバイスプロセスに対しては、 デパイスプロセス投入 前の段階で優れた I G能力を有することが必要である。 発明の開示
本発明は、 上記問題点に鑑みなされたものであり、 優れた I G能力を ゥエーハ全面に有するシリ コンェピタキシャルゥエーハ、 及びその製造 方法を提供することを目的とする。
上記課題を解決するために、 本発明のシリ コンェピタキシャルゥヱー ハは、 ェピタキシャル成長後のシリ コン単結晶基板内部に検出される酸 素析出物の密度が、 ゥヱーハ面内の何れの位置においても、 1 X 1 0 9/ c m 3以上であることを特徴とする。
このように、 ゥエーハ面内の何れの位置においても高密度の酸素析出 物が存在することにより、 ゥエーハ全面において優れた I G能力を有す るェピウヱーハとなる。
さらに、 ェピ工程直後に実験的に検出可能な酸素析出物を高密度に有 することで、 デバイスプロセス投入前の段階で優れた I G能力を有し、 酸素析出物の成長が期待できない低温化短時間化されたデバイスプロセ スに対して特に有効である。 ここで、 I G能力を有する酸素析出物のサ ィズは、 実験的に検出可能な酸素析出物のサイズ （直径3 0 〜 4 0 !1 111 程度） を目安にしている。 一般的には、 実験的に検出できないサイズの 酸素析出物でも I G能力を有すると考えられているので、 実験的に検出 可能なサイズであれば十分な I G能力を有すると判断できる。
前記ェピタキシャル成長前の前記シリ コン単結晶基板としては、 シリ コン単結晶の育成工程で形成された G r o w n - i n析出核を有し、 且 つ酸化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しない シリコンゥヱーハを用いるのが好ましい。 本発明者は、 基板に O S F リングが存在すると、 その基板に対して G r o w n - i n析出核を成長させるための熱処理を施した後にェピ成長 を行った場合に検出される酸素析出物の密度がェピタキシャルゥエーハ 面内で不均一になり、 一部の領域で析出物密度が減少することを見出し、 本発明に到達した。 すなわち、 O S Fリングが存在しない基板であれば、 G r o w n - i n析出核密度の面内分布が比較的均一であることから、 ゥエーハ全面に均一で高密度の酸素析出物を形成することができる。 ボ 口ンが高濃度に添加された一般的な P+基板では、 ポロン添加の影響によ り O S Fリングが発生しやすくなるので、 本発明が特に有効である。
尚、 本発明における 「高濃度ボロン」 とは、 ボロン濃度が少なく とも 5 X 1 017a t o m s / c m3であることを言い、 抵抗率を制御するため に意図的に添加する ドーパントがポロンのみの場合には 0. 1 Ω · c m 以下の抵抗率に相当する。
ェピタキシャルゥヱーハ面内の何れの位置においても、 酸素析出物密 度を 1 X 1 09/ c m3以上とするには、 シリコン単結晶の育成工程で形成 された G r o wn - i n析出核を有し、 且つ酸化性雰囲気下で熱処理し た場合に積層欠陥がリング状に発生しないシリコン単結晶ゥエーハを基 板とし、 その基板に対して G r o w n - i n析出核を成長させる熱処理 を施した後に、 ェピタキシャル成長を行うことができる。
このように、 O S Fリングが存在しない基板中では、 G r o wn— i n析出核密度の面内分布がほぼ均一であるので、 G r o w n - i n析出 核を成長させる熱処理を施した後に、 ェピタキシャル成長を行えば、 ゥ ユーハ面内の何れの位置においても高密度の酸素析出物を得ることがで きる。 尚、 酸素析出物密度の上限は特に限定されないが、 固溶酸素濃度 の低下によるゥエーハ強度の低下が生ずる場合があるので、 1 X 1 012, c m3以下とすることが好ましい。 上記の O S Fリングが存在しない基板は、 例えば特開平 1 1一 1 4 7 7 8 6号、 特開平 1 1一 1 5 7 9 9 6号などに記載されているように、 結晶の引き上げ速度 Vと引き上げ結晶中の固液界面近傍の温度勾配 Gと の比 Vノ Gを制御して引き上げる公知技術を用いて得ることができる。 高濃度ボロンドープの場合、 O S Fリングが発生する V/G値が高 VZ G側にシフ トすることが既に知られている （E.Dornberger et al. J. Crystal Growth 180(1977) 343-352.) 。 従って、 仮に低濃度ボロンドー プ基板 （p基板） では O S Fリングが発生しない引き上げ条件 （VZG 値） と同一の条件で引き上げたとしても、 高濃度ボロンドープ基板の場 合には、 そのボロン濃度に依存して O S Fリングが発生してしまう。 す なわち、 高濃度にボロンが添加された一般的な p+基板の場合は、 ボロン 添加の効果により、 大抵の場合は O S Fリングが存在することになるこ とから、 本発明の製造方法が特に有効である。
O S Fリングの位置は、 図 4に示すように VZG値が大きくなるにつ れて結晶の外径方向にシフ トしていく。 従って、 〇 S Fリングが発生し ない基板を得るためには、 O S Fリングが結晶の外周部で消滅するよう に VZG値を高めればよい。 また、 引き上げ結晶のままの状態では O S Fリングが外周部に存在していたとしても、 その後の基板への加工プロ セスにおいて、 O S Fリング部分を除去すれば、 〇 S Fリングが発生し ない基板を得ることができる。
以上のように p+基板の場合、 ゥヱーハ面内における〇 S Fリングの位 置は、 VZGとボロン濃度に依存する。 このことから、 V/Gとボロン 濃度の制御により、 O S Fリングが存在しない基板を得ることができる c p Z p+ェピウエーハ用基板としての抵抗率の下限値は特に限定されな いが、 現実的な結晶引き上げ条件として約 0. 0 1 4 Q ' c m以上とな るようなボロン濃度とすることができる。 伹し、 p / p +ェピウエーハに おける p +基板の効果の 1つとして、 デバイスのラツチアップ耐性を向上 させる効果があるので、 その効果が得られるためには、 基板の抵抗率を 約 0 . 1 Ω · c m以下とする必要があり、 十分な効果を得るためには 0 . 0 5 Ω · c m以下とすることが好ましく、 0 . 0 2 Q ' c m以下が特に 好ましい。
一方、 基板の抵抗率を高くすると、 O S Fリングが発生しにく くなる という効果に加えて、 ォート ドープによるェピ層の抵抗率変化を防ぐた めに用いられるゥエーハ裏面の酸化膜を形成する必要がなくなるという 付加的な効果が得られる。 G r o w n— i n析出核を成長させる熱処理 の条件は、 G r o w n _ i n析出核がェピ工程後に実験的に検出される サイズ以上に成長できれば、 如何なる条件でも構わないが、 例えば、 約 1 0 0 0 °〇以上、 約0 . 5時間以上とすることができる。 このことによ り、 デバイスプロセス投入前の段階で、 優れた I G能力をゥエーハ全面 に付加することができる。
上述のことから、 本発明により、 優れたゲッタリング能力をゥヱーハ 全面に有するシリコンェピタキシャルゥエーハを得ることができる。 図面の簡単な説明
図 1は、 本発明に係るシリ コンェピタキシャルゥヱーハの製造方法の 工程順の一例を示すフローチャートである。
図 2は、 実施例 1の結晶位置 A及び結晶位置 Bにおける析出物密度の ゥエーハ面内分布を示すグラフである。
図 3は、 比較例 1の結晶位置 A及び結晶位置 Bにおける析出物密度の ゥエーハ面内分布を示すグラフである。
図 4は、 結晶位置及び V Z G値によって O S F領域を示すグラフであ る。 発明を実施するための最良の形態
以下に本発明のシリ コンェピタキシャルゥエーハの製造方法の実施の 形態を添付図面に基づいて説明するが、 図示例は例示的に示されるもの で、 本発明の技術思想から逸脱しない限り種々の変形が可能なことはい うまでもなレ、。
図 1は本発明のシリコンェピタキシャルゥエーハを製造する方法のェ 程順の一例を示すフローチヤ一トである。
図 1に示したように、 まずェピウエーハの基板となるシリコン単結晶 ゥエーハを準備する （ステップ 1 0 0 ) 。 この基板は、 V / Gとボロン 濃度の制御により、 O S Fリングを含まない。 その基板に対してェピエ 程前の酸素析出物を成長させる熱処理を施す （ステップ 1 0 2 ) 。
ここで、 熱処理の条件は、 G r o w n - i n析出核がェピ工程後に検出 可能なサイズに成長できれば、 如何なる条件でも構わない。 例えば、 8 0 0 °Cから 1 0 0 0 °Cまで 3 °C /分の速度で昇温し、 1 0 0 0 °Cで 4時 間保持する熱処理を施すことができる。 そのようなェピエ程前の熱処理 により、 基板中に I G能力を有する大きいサイズの酸素析出物を高密度 に形成することができる。 次に、 必要に応じてゥヱーハを洗浄、 酸化膜 除去等を行ったのち、 ェピタキシャル成長を行う (ステップ 1 0 4 ) 。 上記熱処理は、 熱処理されるゥ ーハの鏡面研磨 （機械的化学的研磨 と呼ばれる場合がある。 ） 加工の前あるいは後のどちらの段階で行って も構わない。 鏡面研磨加工前に行う場合は、 熱処理後に鏡面研磨加工を 行い、 次にェピタキシャル成長を行うことになる。
本発明のシリ コンェピタキシャルゥエーハの特徴は、 ェピタキシャル 成長後の基板内部に検出される酸素析出物の密度が、 ェピタキシャルゥ 工 ハ面内の何れの位置においても. 1 X 1 0 c m 3以上である点にあ る。 このよ う に、 ゥエーハ面内の何れの位置においても高密度の酸素析 出物が存在することにより、 ェピタキシャルゥヱーハ全面において優れ た I G能力を有する。
さらに、 ェピ工程後に実験的に検出可能な酸素析出物を高密度に有す ることで、 デバイスプロセス投入前の段階で優れた I G能力を有し、 酸 素析出物の成長が期待できない低温化短時間化されたデバイスプロセス に対して特に有効である。
ェピタキシャル層を形成するための基板としては、 シリ コン単結晶の 育成工程で形成された G r o w n - i n析出核を有し、 且つ酸化性雰囲 気下で熱処理した場合に積層欠陥がリング状に発生しないシリ コン単結 晶ゥヱーハを用いるのが効果的である。 〇 S Fリングが存在しない基板 であれば、 G r o w n - i n析出核密度の面内分布が比較的均一である ことから、 ゥエーハ全面に高密度の酸素析出物を形成することができる 基板中に O S Fリングが存在するか否かを確認するには、 例えば酸化 性雰囲気下において 1 1 5 0 °Cで 6 0分間の熱処理を施した後に、 化学 的選択エッチングを行い光学顕微鏡で基板表面を観察すれば良い。
ボロンが高濃度に添加された一般的な P +基板では、 ボロン添加の影響 により O S Fリングが発生しやすくなるので、 本発明の構成を採用する のが特に有効である。
実施例
以下に実施例をあげて本発明をさらに具体的に説明するが、 これらの 実施例は例示的に示されるもので限定的に解釈されるべきでないことは レヽうまでもなレ、。
(実施例 1 )
直径 8インチ、 面方位く 1 0 0 >、 抵抗率約 0 . 0 1 5〜 0 . 0 1 8 Ω . c mの C Z法で育成されたポロン添加シリコン単結晶の異なる 2箇 0 所 （結晶育成工程の前半及び後半に成長した位置で、 以下、 それぞれ結 晶位置 A及び結晶位置 Bと呼ぶことがある。 ） から作製された鏡面研磨 基板を準備した。 基板の酸素濃度はガスフュージョン法で測定したとこ ろ、 約 1 4 p p m aであった。
尚、 この結晶の引き上げにおいては、 O S Fリングが結晶の外径方向 に消滅する様に V/G値を調整した。
次に、 その基板に対して、 ェピ工程前の熱処理を酸素雰囲気下で施し た。 すなわち、 基板を 8 0 0 °Cの熱処理炉内に挿入し、 8 0 0 °Cから 1 0 0 0 °Cまで 3 °CZ分の速度で昇温し、 1 0 0 0 °Cで 4時間保持した。 保持後は、 熱処理炉内温度を 8 0 0 °Cまで 3°C/分の速度で降温して基 板を熱処理炉外に取り出した。 次に、 フッ化水素水溶液により基板表面 の酸化膜を除去した後、 約 1 1 0 0 °Cのェピタキシャル成長により約 5 mの厚みのシリコン単結晶層を堆積させてェピウヱーハとした。
そのェピウ ーハについて、 如何なる熱処理も施さずに、 基板内部の 酸素析出物の密度を光散乱法の 1つである赤外散乱トモグラフ法 （以下, L S Tと呼ぶことがある。 ） により測定した。 L S Tによれば、 直径 4 0 n m程度以上のサイズの酸素析出物を検出することができる。 析出物 密度を測定した位置は、 深さ方向が基板表面を基準として 5 0〜 2 3 0 μ mの範囲で、 面内位置は周辺から 5 mmの位置と周辺から 1 O mmの 位置から 1 0 mm間隔で 9 0 mmまでとした。
図 2は結晶位置 A及び結晶位置 Bにおける析出物密度のゥ ーハ面内 分布を示す。 何れの結晶位置の場合も、 ェピタキシャルゥエーハ全面に おいて析出物密度は 1 X 1 09/ c m3以上であり、 面内分布はほぼ均一で あることがわかる。
また、 準備した基板に、 ェピ工程前の熱処理ゃェピタキシャル成長を 行わずに、 酸素雰囲気下において 1 1 5 0 °Cで 1 0 0分間の熱処理を施 した。 次に、 化学的選択エッチングを行った後、 光学顕微鏡で基板表面 を観察することにより、 O S Fリングの有無を確認した。 その結果、 O S Fリングは観察されなかった。
(比較例 1 )
実施例 1 と同一の炉内構造 （同一の G) を有する引き上げ装置を用い て、 実施例 1 よりも低い引き上げ速度により、 直径 8インチ、 面方位 < 1 0 0〉、 抵抗率約 0. 0 1 0〜 0. 0 1 3 Q ' c mのボロン添加シリ コン単結晶を引き上げ、 その異なる 2箇所 （結晶育成工程の前半及び後 半に成長した位置で、 以下、 それぞれ結晶位置 A及び結晶位置 Bと呼ぶ ことがある。 ） から作製された鏡面研磨基板を準備した。 ゥヱーハの酸 素濃度は約 1 3 p p m aである。
次に、 その基板に対して、 実施例 1 と同様にェピ工程前の熱処理を酸 素雰囲気下で施した。 すなわち、 基板を 8 0 0 °Cの熱処理炉内に挿入し、 8 0 0 °Cから 1 0 0 0 °Cまで 3 °CZ分の速度で昇温し、 1 0 0 0 °Cで 4 時間保持した。 保持後は、 熱処理炉内温度を 8 0 0°Cまで 3°CZ分の速 度で降温して基板を熱処理炉外に取り出した。 次に、 フッ化水素水溶液 により基板表面の酸化膜を除去した後、 約 1 1 0 o°cのェピタキシャル 成長により約 5 μ mの厚みのシリコン単結晶層を堆積させてェピウエー ノ、とした。
そのェピウエーハについて、 如何なる熱処理も施さずに、 基板内部の 酸素析出物の密度を L S Tにより測定した。 析出物密度を測定した位置 は、 深さ方向が基板表面を基準として 5 0〜 2 3 0 111の範囲で、 面内 位置は周辺から 5 mmの位置と周辺から 1 0 mmの位置から 1 0 mm間 隔で 9 0 mmまでとした。
図 3は結晶位置 A及び結晶位置 Bにおける析出物密度のゥエーハ面内 分布を示す。 結晶位置 Aの場合は、 ゥエーハ周辺部から約 2 0 mmまで の領域において析出物密度が低くなつた。 また、 結晶位置 Bの場合は、 ゥエーハ周辺部から約 2 0 mmまでの領域と、 約 5 O mmから中心まで の領域で析出物密度が低くなつた。 すなわち、 何れの場合も、 析出物密 度の面内分布が極めて不均一になった。
また、 準備した基板に、 ェピ工程前の熱処理ゃェピタキシャル成長を 行わずに、 酸素雰囲気下において 1 1 5 0 °Cで 1 0 0分間の熱処理を施 した。 次に、 化学的選択エッチングを行った後、 光学顕微鏡で基板表面 を観察することにより、 O S F リ ングの有無を確認した。 その結果、 何 れの結晶位置の場合も、 基板周辺より約 3 0 mmの位置において、 O S Fリングが観察された。 このことから、 O S Fリングが存在する基板を 用いた場合には、 ヱピエ程後の析出物密度の面内分布が不均一になり、 一部の領域において析出物密度は低くなることが確認された。
なお、 本発明は、 上記実施形態に限定されるものではない。
上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された 技術的思想と実質的に同一な構成を有し、 同様な作用効果を奏するもの は、 いかなるものであっても本発明の技術的範囲に包含される。
例えば、 上記実施形態においては、 直径 2 0 0 mm (8インチ） のシ リコン単結晶を育成する場合につき例を挙げて説明したが、 本発明はこ れには限定されず、 直径 1 0 0〜 4 0 0 mm (4〜 1 6インチ） あるい はそれ以上のシリ コン単結晶にも適用できる。
また、 本発明は、 シリ コン融液に水平磁場、 縦磁場、 カスプ磁場等を 印加するいわゆる MC Z法にも適用できることは言うまでもない。 産業上の利用可能性
以上述べたごとく、 本発明によれば、 O S Fリングが存在しない基板 に対して、 ェピエ程前の熱処理を施した後にェピタキシャル成長を行う 3 ことによ り、 優れた I G能力をゥエーハ全面に有するェピウエーハを提 供することができる。

Claims

4 請 求 の 範 囲
1 . 優れたゲッタリング能力をゥ ハ全面に有するシリコンェピタキ シャルゥヱーハであって、 ェピタキシャル成長後のシリ コン単結晶基板 内部に検出される酸素析出物の密度が、 ゥ ハ面内の何れの位置にお いても、 1 X 1 O V c m3以上であることを特徴とするシリコンェピタキ シャゾレゥェ
2 . 前記ェピタキシャル成長前の前記シリ コン単結晶基板は、 シリ コン 単結晶の育成工程で形成された G r o w n - i n析出核を有し、 且つ酸 化性雰囲気下で熱処理した場合に積層欠陥がリング状に発生しないシリ コン単結晶基板であることを特徴とする請求項 1に記載されたシリ コン ェピタキシヤノレゥ
3 . 前記ェピタキシャル成長前の前記シリ コン単結晶基板は、 ボロン添 加基板であって、 抵抗率が 0 . 1 Ω · c m以下であることを特徴とする 請求項 1又は 2に記載されたシリコンェピタキシャルゥエーハ。
4 . 優れたゲッタリング能力をゥ ハ全面に有するシリコンェピタキ シャルゥ ハの製造方法であって、 シリコン単結晶の育成工程で形成 された G r o w n - i n析出核を有し、 且つ酸化性雰囲気下で熱処理し た場合に積層欠陥がリング状に発生しないシリコン単結晶ゥ ハを基 板とし、 その基板に対して G r o w n— i n析出核を成長させる熱処理 を施した後に、 ェピタキシャル成長を行うことを特徴とするシリ コンェ ピタキシャルゥヱーハの製造方法。
5 . 前記基板は、 抵抗率が 0 . 1 Ω · c m以下のボロン添加基板である ことを特徴とする請求項 4に記載されたシリコンェピタキシャルゥ ハの製造方法。
PCT/JP2003/000345 2002-01-25 2003-01-17 Silicon epitaxial wafer and its production method Ceased WO2003065439A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/501,672 US7229501B2 (en) 2002-01-25 2003-01-17 Silicon epitaxial wafer and process for manufacturing the same
KR1020047006935A KR100911925B1 (ko) 2002-01-25 2003-01-17 실리콘 에피텍셜 웨이퍼 및 그 제조방법
EP03701761A EP1475829A4 (en) 2002-01-25 2003-01-17 SILICON PITAXIS WAFERS AND METHOD FOR THE PRODUCTION THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002016663A JP4465141B2 (ja) 2002-01-25 2002-01-25 シリコンエピタキシャルウェーハ及びその製造方法
JP2002-16663 2002-01-25

Publications (1)

Publication Number Publication Date
WO2003065439A1 true WO2003065439A1 (en) 2003-08-07

Family

ID=27652654

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000345 Ceased WO2003065439A1 (en) 2002-01-25 2003-01-17 Silicon epitaxial wafer and its production method

Country Status (6)

Country Link
US (1) US7229501B2 (ja)
EP (1) EP1475829A4 (ja)
JP (1) JP4465141B2 (ja)
KR (1) KR100911925B1 (ja)
TW (1) TW200303041A (ja)
WO (1) WO2003065439A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR20150081741A (ko) * 2014-01-06 2015-07-15 주식회사 엘지실트론 에피텍셜 웨이퍼 및 에피텍셜용 웨이퍼 제조 방법
DE102014221421B3 (de) * 2014-10-22 2015-12-24 Siltronic Ag Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
FR3122524B1 (fr) * 2021-04-29 2025-02-21 St Microelectronics Crolles 2 Sas Procédé de fabrication de puces semiconductrices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270455A (ja) * 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JPH1121200A (ja) * 1997-07-02 1999-01-26 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
EP0917192A1 (en) * 1997-11-11 1999-05-19 Shin-Etsu Handotai Company Limited Method of determining the model of oxygen precipitation behaviour in a silicon monocrystalline wafer, method of determining a process for producing silicon monocrystalline wafers using said model, and recording medium carrying a program for determining the oxygen precipitation behaviour model in a silicon monocrystalline wafer
EP1069214A1 (en) * 1999-02-01 2001-01-17 Shin-Etsu Handotai Co., Ltd Epitaxial silicon wafer and its production method, and substrate for epitaxial silicon wafer
US20010006039A1 (en) * 2000-01-05 2001-07-05 Won-Ju Cho Method for manufacturing an epitaxial silicon wafer
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000012787A1 (fr) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium monocristallin, plaquette de silicium epitaxiee et leur procede de production
JP4647732B2 (ja) * 1998-10-06 2011-03-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｐ／ｐ−エピタキシャルウェーハの製造方法
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
EP1229155A4 (en) * 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICONE DISC, SILICON-EPITACTIC DISC, AND METHOD OF MANUFACTURING THEREOF

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270455A (ja) * 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JPH1121200A (ja) * 1997-07-02 1999-01-26 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
EP0917192A1 (en) * 1997-11-11 1999-05-19 Shin-Etsu Handotai Company Limited Method of determining the model of oxygen precipitation behaviour in a silicon monocrystalline wafer, method of determining a process for producing silicon monocrystalline wafers using said model, and recording medium carrying a program for determining the oxygen precipitation behaviour model in a silicon monocrystalline wafer
EP1069214A1 (en) * 1999-02-01 2001-01-17 Shin-Etsu Handotai Co., Ltd Epitaxial silicon wafer and its production method, and substrate for epitaxial silicon wafer
US20010006039A1 (en) * 2000-01-05 2001-07-05 Won-Ju Cho Method for manufacturing an epitaxial silicon wafer
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1475829A4 *

Also Published As

Publication number Publication date
JP2003218120A (ja) 2003-07-31
US7229501B2 (en) 2007-06-12
KR20040076859A (ko) 2004-09-03
US20050087830A1 (en) 2005-04-28
EP1475829A4 (en) 2008-01-23
KR100911925B1 (ko) 2009-08-13
TWI299521B (ja) 2008-08-01
JP4465141B2 (ja) 2010-05-19
EP1475829A1 (en) 2004-11-10
TW200303041A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
WO2002025716A1 (fr) Tranche de silicium et son procede de fabrication
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR20010101189A (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4473571B2 (ja) シリコンウェーハの製造方法
JP4465141B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
TW200402776A (en) Silicon wafer for epitaxial growth, epitaxial wafer, and its manufacturing method
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW201909246A (zh) 晶圓製造方法和晶圓
JP2013030723A (ja) シリコンウェーハの製造方法
CN116072514A (zh) 硅晶片和外延硅晶片
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2000068279A (ja) シリコンウェーハの製造方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047006935

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10501672

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003701761

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003701761

Country of ref document: EP