[go: up one dir, main page]

JP2004172391A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2004172391A
JP2004172391A JP2002336690A JP2002336690A JP2004172391A JP 2004172391 A JP2004172391 A JP 2004172391A JP 2002336690 A JP2002336690 A JP 2002336690A JP 2002336690 A JP2002336690 A JP 2002336690A JP 2004172391 A JP2004172391 A JP 2004172391A
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
silicon
ingot
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002336690A
Other languages
English (en)
Inventor
Takaaki Shiota
孝明 塩多
Yoshinobu Nakada
嘉信 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002336690A priority Critical patent/JP2004172391A/ja
Priority to US10/706,266 priority patent/US7122082B2/en
Publication of JP2004172391A publication Critical patent/JP2004172391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P36/20
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウェーハ全面にわたってBMDに比べて高いIG効果を有する。
【解決手段】スタッキングフォールト(SF)核をシリコンウェーハ面内方向全体に分布させるとともに、前記スタッキングフォールト核の密度を、0.5×10 〜1011cm−3の範囲に設定する。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、シリコンウェーハおよびその製造方法に係り、特に、イントリンシックゲッタリング(IG:Inttrinsic Gettering)効果に優れたシリコンウエーハの製造に用いて好適な技術に関する。
【0002】
【従来の技術】
CZ(チョクラルスキー)法で引上成長されたシリコン単結晶を加工して作製されたシリコンウェーハは、酸素不純物を多く含んでおり、この酸素不純物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Micro Defect)となる。この酸素析出物がデバイスが形成される表面にある場合、リーク電流増大や酸化膜耐圧低下等の原因になって半導体デバイスの特性に大きな影響を及ぼす。
【0003】
このため、従来、シリコンウェーハ表面に対し、1250℃以上の高温で短時間の急速加熱・急冷の熱処理(RTA:Rapid Thermal Annealing)を所定の雰囲気ガス中で施し、内部に高濃度の原子空孔(Vacancy:以下、単に空孔と称す)を形成し、急冷により凍結するとともに、この後、例えば800℃4時間の熱処理に連続して1000℃16時間の熱処理熱処理で表面において空孔を外方拡散させることによりDZ層(無欠陥層)を均一に形成する方法が用いられている(例えば、特許文献2に記載の技術)。そして、上記DZ層形成後に、上記温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成・安定化してゲッタリング効果を有するBMD層を形成する工程が採用されている。
【0004】
【特許文献1】
特開2001−156074号公報
【特許文献2】
国際公開第98/38675号パンフレット
【0005】
【発明が解決しようとする課題】
しかしながら、上記熱処理技術では、以下のような課題が残されている。
すなわち、より高いゲッタリング能力を有するシリコンウェーハを得たいという強い要求が存在していたが、一つのBMDはその大きさが50nm〜200nm程度であるため、ゲッタリング能力を高めることが難しいという不都合があった。
【0006】
本発明は、上記の事情に鑑みてなされたもので、より高いゲッタリング効果を有するシリコンウェーハおよびその製造方法を提供するという目的を達成しようとするものである。
【0007】
【課題を解決するための手段】
本発明のシリコンウェーハは、スタッキングフォールト核が面内方向全体に分布されるとともに、前記スタッキングフォールト核の密度が、0.5×10 〜5×1011cm−3の範囲に設定されることにより上記課題を解決した。
本発明のシリコンウェーハの製造方法は、CZ法によりルツボ中のシリコン融液から引き上げられるインゴットをスライスして上記のシリコンウェーハを製造する方法であって、
引き上げ速度をVとし、ルツボ中のシリコン融液とインゴットとの界面付近におけるインゴット鉛直方向の温度勾配をGとし、これらの比V/Gが、0.20〜0.25mm/℃・minとなるようにして前記インゴットを引き上げる手段か、または、
前記インゴットの引き上げ時に、窒素を添加して、内部窒素の濃度を5×1014〜1015cm−3の範囲に設定する手段を採用することもできる。
本発明のシリコンウェーハの製造方法は、上記のシリコンウェーハを製造する方法であって、
窒素を含む雰囲気ガス中でシリコンウェーハを熱処理して内部に新たに空孔を形成する空孔熱処理工程と、
該空孔熱処理で注入された空孔から酸素を析出させる際放出する格子間シリコンが凝集してスタッキングフォールト核を形成するSF核熱処理工程と、を有し、
本発明における上記のシリコンウェーハを製造する方法であるか、または、上記のいずれか記載のシリコンウェーハの製造方法において、
前記シリコンウェーハに熱処理を施して、少なくとも表面に無欠陥層を形成することがある。
本発明のシリコンウェーハは、上記のシリコンウェーハの製造方法によって製造されたことにより、上記課題を解決した。
【0008】
本発明においては、IG効果を発現するスタッキングフォールト(SF:Stacking Fault)をデバイス製造工程の熱処理等により形成することができるSF核を、シリコンウェーハ面内方向全体に分布したことにより、大きさが100nm〜200nm程度であるBMDに比べ、最大径寸法長さが5μm程度と大きなSFを、デバイス製造工程の熱処理で形成することが可能なシリコンウェーハを提供することができ、これにより、ウェーハ全面にわたってBMDに比べて高いIG効果を得ることが可能となる。
【0009】
このとき、SF核の密度を0.5×10 〜1011cm−3に設定することが好ましく、SF核の密度が0.5×10 より小さく設定された場合には、望ましい程度に充分なIG効果を得ることができないため好ましくなく、また、SF核の密度が1011より大きく設定された場合には、ウェーハの機械的強度が充分でなくなるため好ましくない。
【0010】
また、本発明において、引き上げ速度Vと温度勾配Gとの比V/Gが、0.20〜0.25mm/℃・minとなるようにしてシリコンインゴットを引き上げ、このインゴットからシリコンウェーハを切り出すことにより、上記のようにSF核の密度を0.5×10 〜1011cm−3に設定するとともに、このSF核をシリコンウェーハ面内方向全体に分布させることができる。これにより、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。
【0011】
また、本発明において、引き上げ時に窒素を添加(ドープ)して内部窒素の濃度が5×1014〜5×1015cm−3の範囲にされたインゴットからシリコンウェーハを切り出すことにより、上記のようにSF核の密度を0.5×10〜1011c−3に設定するとともに、このSF核をシリコンウェーハ面内方向全体に分布させることができる。従って、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。
【0012】
さらに、本発明において、N あるいはNH 等の窒素を含む雰囲気ガス中でシリコンウェーハを熱処理して内部に新たに空孔を形成する空孔熱処理工程と、SF核を形成するSF核熱処理工程と、を有することにより、上記のようにSF核の密度を0.5×10 〜1011cm−3に設定するとともに、このSF核をシリコンウェーハ面内方向全体に分布させることができる。従って、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。
【0013】
上記の空孔熱処理工程においては、例えば、窒素を含む雰囲気ガスがNH とされて、熱処理温度が1135℃から1170℃の範囲内とされるか、または、窒素を含む雰囲気ガスがN とされて、1250℃以上とされることができ、この状態で、短時間の急速加熱・急冷の熱処理(RTA)を施し、内部に高濃度の空孔(Vacancy )を形成し、急冷により凍結するとともに、その後、前記SF核熱処理工程として、その温度が1100℃以上で、その昇温速度が10℃/min以下に設定される熱処理をおこなうことができる。
【0014】
ここで、前記SF核熱処理工程の温度が1100℃以下をされた場合には、空孔から酸素を析出させる際放出する格子間シリコンが充分ではないため凝集してSF核を形成することができず好ましくない。また、昇温速度が10℃/min以上に設定された場合には、空孔から酸素を充分に析出させることができず、結果として、この析出させる際放出する格子間シリコンが凝集してSF核を形成することができないため好ましくない。
【0015】
また、前記シリコンウェーハに熱処理を施して、少なくとも表面に無欠陥層を形成することにより、デバイス形成領域において、リーク等のない良好な半導体デバイスの特性を有するシリコンウェーハを得ることができる。
【0016】
本発明のシリコンウェーハにおいては、上記の製造方法により製造したことにより、デバイス形成領域において、リーク等のない良好な半導体デバイスの特性を有するシリコンウェーハを提供することができる。
【0017】
【発明の実施の形態】
以下、本発明に係るシリコンウェーハおよびその製造方法の第1実施形態を、図面に基づいて説明する。
図1は、本実施形態のシリコンウェーハの製造方法を実施するための枚葉式の熱処理炉を示すものであり、図2は、ボロンコフの理論を基づいた、V/G比が臨界点以上では空孔豊富インゴットが形成され、V/G比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図であり、図3は、本実施形態におけるシリコンウェーハを示す断面図であり、空孔熱処理後(a)およびその後の熱処理後(b)であり、図4は、シリコンウェーハの平面図であり、OSFリングが出現する状況を示すもの(a)、全面がSF核領域となったもの(b)であり、図5は、ゲッタリング効果を示すシリコンウェーハの断面図であり、BMDのみの場合(a)、SF形成後の場合(b)である。
図において、符号Wはシリコンウェーハ、1はサセプタ、2は反応室を示している。
【0018】
該熱処理炉は、図1に示すように、シリコンウェーハWを載置可能な円環状のサセプタ1と、該サセプタ1を内部に収納した反応室2とを備えている。なお、反応室2の外部には、シリコンウェーハWを加熱するランプ(図示略)が配置されている。
【0019】
サセプタ1は、シリコンカーバイト等で形成されており、内側に段部1aが設けられ、該段部1a上にシリコンウェーハWの周縁部を載置するようになっている。
反応室2には、シリコンウェーハWの表面に雰囲気ガスGを供給する供給口2aおよび供給された雰囲気ガスGを排出する排出口2bが設けられている。
また、供給口2aは、雰囲気ガスGの供給源(図示略)に接続されている。
また、雰囲気ガスGは、NH を主とした雰囲気ガスGを用いている。
【0020】
さらに、このシリコンウェーハWは、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体および空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハである。なお、空孔型点欠陥は、一つのシリコン原子がシリコン結晶格子で正常な一つから離脱した空孔による欠陥であり、また、格子間シリコン点欠陥は、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)にある場合の欠陥をいう。
【0021】
すなわち、このパーフェクト領域〔P〕からなるシリコンウェーハは、例えば特開平1−1393号公報に提案されているように、CZ法によりホットゾーン内のシリコン融液からインゴットをボロンコフ(Voronkov)理論に基づいた引上速度プロファイルで引き上げられ、このインゴットをスライスして作製される。 このインゴットは、引上速度をV(mm/分)とし、ルツボ中のシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をG(℃/mm)とするとき、熱酸化処理をした際にリング状に発生するOSF(Oxidation Induced Stacking Fault;酸素誘起積層欠陥)がウェーハ中心部で消滅するように、V/G(mm/分・℃)の値を決めて作られる。
【0022】
上記ボロンコフ理論では、図2に示すように、V/Gを横軸にとり、空孔型点欠陥濃度と格子間シリコン型欠陥濃度を同一の縦軸にとって、V/Gと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、V/G比が臨界点以上では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図2において、〔I〕は格子間シリコン型点欠陥が支配的であって、格子間シリコン点欠陥が存在する領域((V/G)以下)を示し、〔V〕はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域((V/G)以下)を示し、〔P〕は空孔型点欠陥の凝集体および格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域((V/G)〜(V/G))を示す。領域〔P〕に隣接する領域〔V〕にはOSF核を形成する領域〔OSF〕((V/G)〜(V/G))が存在する。
【0023】
したがって、シリコンウェーハに供されるインゴットの引上速度プロファイルは、インゴットがホットゾーン内のシリコン融液から引き上げられるとき、温度勾配に対する引上速度の比(V/G)が格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G))以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G))以下に維持されるように決められる。
【0024】
この引上速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることやシミュレーションによって上記ボロンコフ理論に基づいて決定される。
【0025】
なお、COP(結晶に起因したパーティクル:Crystal Originated Particle)等の点欠陥の凝集体が検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶を無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン(空孔型欠陥)および転位クラスタ(格子間シリコン型点欠陥)の各凝集体が1×10−3cmの検査体積に対して1個欠陥が検出された場合を検出下限値(1×10個/cm)とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
【0026】
上記熱処理炉を用いて雰囲気ガスG中でシリコンウェーハWをRTA処理(熱処理)し、内部に新たに空孔を形成する方法、さらにこのウェーハWの表層にDZ層(Denuded Zone:無欠陥層)を形成するとともに内部にSF層を形成する熱処理を施す方法について、以下に説明する。
まず、空孔を注入するためのRTA処理を行う前に、シリコンウェーハWの表面に形成されている自然酸化膜や他の処理などによる酸化膜を予め除去又は薄膜化しておくことが好ましい。すなわち、熱処理前のシリコンウェーハWをフッ酸などで洗浄し、表面窒化の妨げとなる表面の酸化膜を予め除去しておく。
【0027】
この熱処理炉によりシリコンウェーハWに空孔熱処理として、RTA処理(急加熱および急冷却の熱処理)を施すには、サセプタ1にシリコンウェーハWを載置した後、供給口2aから上記雰囲気ガスGをシリコンウェーハWの表面に供給した状態で、1135℃から1170℃までの範囲の熱処理温度かつ1secから60secまでの範囲の熱処理時間(例えば、10sec)で、短時間の急速加熱・急冷(例えば、50℃/秒の昇温、70℃/秒の降温)の熱処理を行う。
【0028】
なお、上記熱処理では、まず、800℃までの昇温を行う前に、Arのみを雰囲気ガスとして高い流量で供給し、熱処理炉内の雰囲気ガスを置換して酸素を除去するパージ処理を行う。酸素が完全に炉内から除去された状態で、次に、Arのみを雰囲気ガスとして所定流量で供給しながら800℃まで昇温する。
次に、NHを所定流量で熱処理炉に導入しArとNHとの混合ガスを雰囲気ガスとして供給しながら、800℃から所定の熱処理温度(例えば、1150℃)まで急速加熱昇温を行い、該熱処理温度一定で所定時間の熱処理し、さらにその後800℃まで急冷する。
【0029】
その後、800℃一定でNHを完全に排出するまでArのみを雰囲気ガスとして流量を上げて供給し、排出完了後に再びArのみの雰囲気ガス中で降温する。このように、昇温時の途中から急冷降温時の途中までNHを含む雰囲気ガスGを雰囲気ガスとして供給している。
なお、上記熱処理後、ウェーハWを熱処理炉から取り出すことにより急冷する。この際、上記パージ時の熱処理(800℃)および取り出し時の急冷効果により、内部の酸素ドナーを消去することができる。
【0030】
上記空孔熱処理により、シリコンウェーハWの表面は、Nを主とする雰囲気ガスの場合に比べて低い熱処理温度でも表面を窒化、すなわち窒化膜あるいは酸窒化膜を形成して、図3の(a)に示すように、内部(特に表面近傍)に空孔(Vacancy)Vを十分に注入することができる。
【0031】
さらに、上記空孔熱処理(RTA処理)後に、熱処理炉等で、空孔Vへの酸素析出をおこない、これにより拡散しやすくなった格子間シリコンを凝集してSF核を形成するためにSF核熱処理を施す。
このときの熱処理温度は1100℃以上で1時間程度に設定されるとともに、その際の昇温速度が10℃/min以下であるように設定される。このように設定されることにより、図4(b)に示すように、元々SF核の発生しないパーフェクトな領域に対してもSF核の分布するSF各領域SFをシリコンウェーハW面内方向全体に分布させることができるとともに、このSF核の密度を0.5×10 〜1011個/cmに設定することができる。
【0032】
ここで、前記SF核熱処理工程の温度が1100℃以下をされた場合には、空孔から酸素を析出させる際放出する格子間シリコンが充分でないため凝集してSF核を形成することができないず好ましくない。また、前記SF核熱処理工程の温度が1時間より短くされた場合には、空孔から酸素を析出させる際放出する格子間シリコンが充分ではないため凝集してSF核を形成することができず好ましくない。また、昇温速度が10℃/min以上に設定された場合には、空孔から酸素を充分に析出させることができず、結果として、この析出させる際放出する格子間シリコンが凝集してSF核を形成することができないため好ましくない。
【0033】
なお、上記の空孔熱処理工程の後、DZ層熱処理(例えば、800℃4時間の熱処理に連続して1000℃16時間の熱処理)を熱処理炉等で施すことにより、図3の(b)に示すように、表層では、空孔の外方拡散と酸化膜形成に伴う格子間Siの注入による空孔と格子間Siによる対消滅によって表層にDZ層DZを形成するとともに、内部(特に表面近傍)に高SF核密度のSF核層Sを形成することもできる。
また、この上記DZ層形成のための熱処理を特に行わず、その後のデバイス作製工程に伴って行われる熱処理で行っても構わない。
【0034】
このように本実施形態では、シリコンウェーハWに、空孔熱処理、SF核熱処理をおこなっているので、上記の状態・範囲のSF核分布密度にすることができる。
すなわち、図5(a)においてシリコンウェーハW中に黒点で示すように、大きさが50nm〜200nm程度であるBMDのかわりに、図5(a)においてSFで示すように、最大径寸法長さが5μm程度であるスタッキングフォールトSFを形成することの可能なSF核を形成することができるので、ウェーハW全面にわたりBMDのみをゲッタリング源とする場合に比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。同時にウェーハ中間部分において高強度が得られ、ウェーハ全体として要望される十分な強度を得ることができる。
【0035】
なお、本実施形態においては、パーフェクト領域〔P〕からなるインゴットから切り出されたシリコンウェーハを使用したが、これ以外の領域のシリコンウェーハを適用することもできる。
【0036】
以下、本発明に係るシリコンウェーハおよびその製造方法の第2実施形態を、図面に基づいて説明する。
本実施形態のシリコンウェーハは、前述した第1実施形態と同様、SF核の密度が0.5×10 〜1011cm−3に設定されるとともに、このSF核がシリコンウェーハ面内方向全体に分布されている。
【0037】
本実施形態におけるシリコンウェーハWは、前述したように、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体および空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、空孔型点欠陥が支配的に存在する領域〔V〕からなるインゴットをスライスして切り出されたものである。
【0038】
このようなインゴットは、CZ法によりホットゾーン内のシリコン融液からインゴットをボロンコフ(Voronkov)理論に基づいた引上速度プロファイルで引き上げられる。
具体的には、このインゴットにおいては、引上速度V(mm/min)と、ルツボ中のシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配G(℃/mm)と、の比V/Gの値が、0.20〜0.25mm/℃・minとなるように設定される。これは、図2における(V/G) 〜(V/G) の範囲に当たるものである。
【0039】
上記の引上速度プロファイルにてインゴットを引き上げるために、次のような引上装置を用いる。この引上装置は、中空の気密容器であるチャンバ内に、該チャンバの中央下部に垂直に立設され上下動可能なシャフトと、該シャフト上に載置されたサセプタと、該サセプタ上に載置されて支持されシリコンの融液を貯留する石英(SiO )製のルツボと、該ルツボの外周に所定距離離間して配されたヒータと、該ヒータの周囲に配された保温筒とがそれぞれ配置されている。
【0040】
また、この引上装置は、ルツボの上方に該ルツボと同軸に配置された略円筒状のフロー管と、保温筒の上部に取り付けられフロー管を支持する円環状のアッパーリングとを備えている。
【0041】
次に、このような引上装置による引上方法について説明する。
【0042】
まず、フロー管からアルゴンガスを供給するとともに、ヒータに通電してルツボ内のシリコン原料を溶融して融液として、この融液の中央液面付近を単結晶成長温度に保つ。
次に、引上ワイヤにより吊り下げられた種結晶を下降させて融液に浸してなじませ、いわゆるネッキングにより無転位化を行い、その後、ルツボと引上ワイヤとを互いに反対に回転させながらインゴットの引上成長を始める。すなわち、ネッキング後にインゴットの肩部を成長し、その後定型部を引上成長していく。このとき、上述したV/G比となるように設定する。
【0043】
ここで、図2に示す(V/G) 〜(V/G) の領域は、ウェーハ面内でCOPもLDも発生していない領域であるが、この領域の引上速度プロファイルでは、シリコンウェーハW の半径1/2付近にSF核がリング状に形成されるのみである。これはウェーハW に対して、従来のOSF顕在化熱処理に従った、酸素雰囲気下、1000℃±30℃の温度で2〜5時間熱処理し、引続き1130℃±30℃の温度で1〜16時間熱処理すると、OSFを生じ、図4(a)に示すように、ウェーハW の半径の1/2付近にしかOSFリングが発生しないことから確認できる。
【0044】
これに対し、本実施形態においては、シリコンウェーハWに供されるインゴットの引上速度プロファイルを上記の範囲に設定してシリコンインゴットを引き上げ、このインゴットからシリコンウェーハを切り出すことにより、SF核の密度を0.5×10 〜1011cm−3に設定するとともに、図4(b)に示すように、このSF核をシリコンウェーハ面内方向全体に分布させることができる。従って、前述の第1実施形態と同様に、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。
【0045】
以下、本発明に係るシリコンウェーハおよびその製造方法の第3実施形態を、図面に基づいて説明する。
本実施形態のシリコンウェーハは、前述した第1実施形態と同様、SF核の密度が0.5×10 〜1011cm−3に設定されるとともに、図4(b)に示すように、このSF核がシリコンウェーハ面内方向全体に分布されている。
【0046】
本発明において、窒素濃度が5×1014〜5×1015cm−3の範囲にされたインゴットからシリコンウェーハを切り出すことにより、上記のようにSF核分布・密度を設定することができる。
具体的には、前述の第2実施形態におけるインゴット引き上げにおける引上装置において、ルツボ内のシリコン原料に不純物(ドーパント)としてシリコンナイトライドSiを投入することや、窒素ガスN を融液に吹き付ける等により窒素雰囲気の中で引き上げをおこない、不純物として窒素を添加(ドープ)し、インゴット中の窒素濃度を上記のように設定する。
金属汚染を避けるため、高純度Siウェーハ上に形成された半導体グレード材料ガスを用いてφ200mmウェーハに1mm程度成膜したSi薄膜を用いることが好ましい。
【0047】
このように、本実施形態においては、インゴットの引上時に窒素ドープをおこなって、このインゴットからシリコンウェーハを切り出すことにより、SF核の密度を0.5×10 〜1011cm−3に設定するとともに、図4(b)に示すように、このSF核をシリコンウェーハ面内方向全体に分布させることができる。従って、前述の第1,第2実施形態と同様に、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となる。
【0048】
なお、上記の各実施形態において、空孔熱処理+SF核熱処理、引上速度プロフィル、窒素ドープをそれぞれ2種類または3種類組み合わせてシリコンウェーハWを製造することも可能である。
また、各実施形態において、前述の第1実施形態のように、DZ層形成のための熱処理を施すことが可能である。
【0049】
【発明の効果】
本発明のシリコンウェーハおよびその製造方法によれば、SF核の密度を0.5×10 〜5×1011cm−3に設定するとともに、このSF核をシリコンウェーハ面内方向全体に分布させることにより、ウェーハ全面にわたってBMDに比べて高いIG効果を有することができるシリコンウェーハを提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るシリコンウェーハおよびその製造方法の第1実施形態における熱処理炉を示す概略的な全体断面図である。
【図2】ボロンコフの理論を基づいた、V/G比が臨界点以上では空孔豊富インゴットが形成され、V/G比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図である。
【図3】本発明に係るシリコンウェーハおよびその製造方法の第1実施形態におけるシリコンウェーハを示す断面図であり、空孔形成のための空孔熱処理後(a)、および、その後の熱処理後(b)である。
【図4】シリコンウェーハを示す平面図であり、OSFリングが出現する状況を示すもの(a)、全面がSF核領域となった本発明のもの(b)である。
【図5】ゲッタリング効果を示すシリコンウェーハの断面図であり、BMDのみの場合(a)、本発明におけるSF形成後の場合(b)である。
【符号の説明】
1 サセプタ
2 反応室
DZ DZ層(無欠陥層)
G 雰囲気ガス
S スタッキングフォールト核層
SF スタッキングフォールト
V 空孔(Vacancy)
W シリコンウェーハ

Claims (6)

  1. スタッキングフォールト核が面内方向全体に分布されるとともに、前記スタッキングフォールト核の密度が、0.5×10 〜1011cm−3の範囲に設定されることを特徴とするシリコンウェーハ。
  2. CZ法によりルツボ中のシリコン融液から引き上げられるインゴットをスライスして請求項1記載のシリコンウェーハを製造する方法であって、
    引き上げ速度をVとし、ルツボ中のシリコン融液とインゴットとの界面付近におけるインゴット鉛直方向の温度勾配をGとし、これらの比V/Gが、0.20〜0.25mm/℃・minとなるようにして前記インゴットを引き上げることを特徴とするシリコンウェーハの製造方法。
  3. CZ法によりルツボ中のシリコン融液から引き上げられるインゴットをスライスして請求項1記載のシリコンウェーハを製造する方法であって、
    前記インゴットの引き上げ時に、窒素を添加して、内部窒素の濃度を5×1014〜5×1015cm−3の範囲に設定することを特徴とするシリコンウェーハの製造方法。
  4. 請求項1記載のシリコンウェーハを製造する方法であって、窒素を含む雰囲気ガス中で前記シリコンウェーハを熱処理して内部に新たに空孔を形成する空孔熱処理工程と、
    該空孔熱処理で注入された空孔から酸素を析出させる際放出する格子間シリコンが凝集してスタッキングフォールト核を形成するSF核熱処理工程と、を有し、
    前記SF核熱処理工程は、その温度が1100℃以上で、その昇温速度が10℃/min以下であることを特徴とするシリコンウェーハの製造方法。
  5. 請求項1記載のシリコンウェーハか、または、請求項2から4のいずれか記載のシリコンウェーハの製造方法において製造されたシリコンウェーハに熱処理を施して、少なくとも表面に無欠陥層を形成することを特徴とするシリコンウェーハの製造方法。
  6. 請求項5に記載されたシリコンウェーハの製造方法によって製造されたことを特徴とするシリコンウェーハ。
JP2002336690A 2002-11-20 2002-11-20 シリコンウェーハおよびその製造方法 Pending JP2004172391A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002336690A JP2004172391A (ja) 2002-11-20 2002-11-20 シリコンウェーハおよびその製造方法
US10/706,266 US7122082B2 (en) 2002-11-20 2003-11-13 Silicon wafer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336690A JP2004172391A (ja) 2002-11-20 2002-11-20 シリコンウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2004172391A true JP2004172391A (ja) 2004-06-17

Family

ID=32700457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336690A Pending JP2004172391A (ja) 2002-11-20 2002-11-20 シリコンウェーハおよびその製造方法

Country Status (2)

Country Link
US (1) US7122082B2 (ja)
JP (1) JP2004172391A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004073057A1 (ja) * 2003-02-14 2006-06-01 株式会社Sumco シリコンウェーハの製造方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1936112B (zh) * 1997-04-09 2011-05-11 Memc电子材料有限公司 低缺陷浓度的硅
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6328795B2 (en) * 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
KR100581305B1 (ko) * 1998-09-02 2006-05-22 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
JP4107628B2 (ja) 1999-11-26 2008-06-25 株式会社Sumco シリコンウェーハにig効果を付与するための前熱処理方法
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
US6858307B2 (en) * 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6846539B2 (en) * 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults

Also Published As

Publication number Publication date
US20040207048A1 (en) 2004-10-21
US7122082B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2004134439A (ja) アニールウェーハおよびアニールウェーハの製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
CN103392223B (zh) 硅基板的制造方法及硅基板
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JPWO2001034882A1 (ja) シリコン単結晶ウェーハおよびその製造方法
WO2001034882A1 (fr) Tranche de silicium monocristallin et procede de fabrication
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法
JP4182640B2 (ja) シリコン単結晶の育成方法
JP3726622B2 (ja) 半導体シリコンウエーハの製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519