WO2002021587A1

WO2002021587A1 - Dispositif semi-conducteur et procede de realisation du dispositif semi-conducteur

Info

Publication number: WO2002021587A1
Application number: PCT/JP2001/005410
Authority: WO
Inventors: Miharu Otani; Jun Tanaka; Katsuhiko Hotta; Yasumichi Suzuki; Takashi Inoue
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 2000-09-06
Filing date: 2001-06-25
Publication date: 2002-03-14
Anticipated expiration: 2003-03-06
Also published as: KR100493352B1; JP4095763B2; US20030193090A1; US6967407B2; JP2002083809A; TW550743B; KR20030029804A

Description

明細書半導体装置及びその製造方法

技術分野

本発明は、低誘電率を有する有機絶縁膜を層間絶縁膜に用いた半導体装置およびその製造方法に関する。

背景技術

半導体素子の高集積ィ匕とチップサイズの縮小に伴い、配線の微細化、狭ピッチ化および多層化が進められている。これに伴って、信号が配線を伝播するときの遅れ時間、即ち配線遅延が増加する傾向にあり、半導体素子を用いた電子機器を使用するに際して大きな問題となっている。

一般 ίこ、配線を伝播する信号の速度は配線抵抗（R) と配線間容量（C) の積 ( R C) によって決まるため、配線抵抗を下げること、または配線間容量を小さくすること、即ち層間絶縁膜の低誘電率化を行なうことが配線遅延を低減するために必要である。

従来、半導体装置の層間絶縁膜には C V D (chemical vapor deposition) 法を用いて成膜された S i 0 ₂膜（比誘電率 4 . 0程度）や S i N膜（比誘電率 7 . 0程度）等の無機系材料が使用されていた。そして、従来のプロセスを踏襲できる低誘電率材料として、最近では S i O F膜（比誘電率 3 . 7程度）の採用が相次いでいる。

しかしながら、 S i O F膜の誘電率は比較的高く、これを層間絶縁膜として使用した場合には層間容量を低減する効果が十分でないため、次世代以降の半導体装置ではさらに低い誘電率を有する材料が必要とされている。

比誘電率が 3 . 0以下の層間絶縁膜材料として有機系材料が盛んに検討されている。有機絶縁膜材料としては、炭化水素系樹脂であるポリイミド、ポリパラキシリレン、ポリアリーレンエーテノレ、ポリアリーレン、ポリベンズシクロブテン、ポリナフタレン等の高分子材料が知られている。これらの材料は、炭素原子を含有することで膜の密度を低減させ、また分子（モノマー）自身の分極率を小さくすることで低誘電率を達成している。またイミド結合あるいは芳香環を導入することにより、ある程度の耐熱性を確保している。

ところで、有機絶縁膜を含む層間絶縁膜をフォトレジストを用いてパターニングする時、そのエッチング特性は膜の組成によって大きく異なる。即ち、上記した低誘電率膜はフォトレジストと共通の成分である炭素や水素等を含むため、両者のエッチング特性は同様の傾向を示す。従って、フォトレジストを用いて上記した低誘電率膜をパターユングする場合、パターン加工後のレジスト除去工程 (酸素プラズマ処理等）中に低誘電率膜も酸化され、その膜厚の減少や膜質劣化を生じることが知られている。

上記の問題を解決するため、特開平 1 0— 1 1 2 5 0 3号公報にはレジストパターンを先ず S i O ₂膜等の無機物に転写し、これをマスクにして低誘電率膜に孔ゃ溝のパターンを形成する、所謂ハードマスク法が開示されている。また、ノヽ一ドマスク法を改良したデュアルハードマスク法（ハードマスクを 2層用いる）力丄 EEE International Electron Devices Meeting Technical Digest、 p p . 6

2 3〜6 2 6 ( 1 9 9 9 ) に報告されている。

従来技術である半導体装置の製造方法の一例を図 1に示す。先ず、シリコン基板 1上に有機低誘電率材料 2を塗布し（図 1 ( a ) ) 、 4 0 0 °C程度でのキュアベータまで段階的に加熱硬化させ成膜する（図 1 ( b ) ) 。次に、有機低誘電率膜 2上に、例えば酸化シリコン膜 3を既知の C V D法により形成する（図 1

( c ) ) 。そして、酸化シリコン膜 3上にフォトレジストを成膜し（図 1

( d ) ) 、既知のフォトリソグラフィ一法により酸化シリコン膜 3上に配線パターン形成用のレジストパターン 4を形成する（図 1 ( e ) ) 。その後、例えば C F ₄を主成分とするエツチングガスを用いてレジストパターン 4をマスクとして酸ィ匕シリコン膜 3をエッチングする（図 1 ( f ) ) 。そして更に、酸素を含むエッチングガスを用いてレジストパターン 4および酸化シリコン膜 3をマスクとして有機低誘電率膜 2をエッチングする。このとき，同時にレジストパターン 4 も除去され（図 1 ( g ) ) 、配線パターンの形状を有する開口 5が形成される。そして、例えば中性の剥離液によりパターン内部を洗浄し、乾燥ベータすることによって、配線パターンが形成される（図 1 ( h ) ) 。

し力し、上述した従来の方法では、通常の樹脂レジストをマスクにする方法に比べて工程が煩雑になること、比誘電率が高い酸化シリコン膜からなるハードマスク材料が層間絶縁膜の一部として残留するため、低誘電率膜のみを用いた場合に比べて実効的な比誘電率が高くなるという大きな問題があった。

発明の開示

本発明は、上記した技術的背景のもとに提案するものであり、有機絶縁膜を層間絶縁膜に用いることによって上記の問題点を解決するとともに、製造工程の簡略化を図るものである。これによつて層間絶縁膜の実効的な比誘電率を低くすることが可能となり、その結果、配線を伝播する信号の遅延を極力低減させることが出来、半導体装置の低消費電力化及び高速化が可能となる。

本発明は、配線層と層間絶縁膜層とを備えた半導体装置であって、前記層間絶縁膜層が有機絶縁膜で形成された第 1の絶縁膜を下層に、有機金属ポリマーで形成された第 2の絶縁膜を上層に積層した層の少なくとも 1層である力あるいは、有機金属ポリマーのみで形成された第 2の絶縁膜の少なくとも 1層であることを特徴とする半導体装置を提供する。

本宪明はまた、配線層と層間絶縁膜層とを備えた電子回路装置であって、前記層間絶縁膜層が有機絶縁膜で形成された第 1の絶縁膜を下層に、有機金属ポリマ一で形成された第 2の絶縁膜を上層に積層した層の少なくとも 1層からなることを特徴とする電子回路装置を提供する。

本発明はさらに、基板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成する工程と、該第 1の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜上に開口形成用レジストパターンを形成する工程と、該レジストパターンをマスクとして前記第 2の絶縁膜に開口を形成する工程と、前記レジストと前記第 2の絶縁膜とをマスクとして、ドライエッチング処理を用いて前記第 1の絶縁膜に開口を形成し、かつ前記レジストを除去する工程と、前記第 1の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えたことを特徴とする半導体装置の製造方法を提供する。

本発明はさらにまた、基板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成する工程と、該第 1の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜上に開口形成用レジストパターンを形成し、かつ前記第 2の絶縁膜に開口を形成する工程と、ドライエツチング処理を用いて前記第 1の絶縁膜に開口を形成し、かつ前記レジストを除去する工程と、前記第 1の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えてなることを特徴とする半導体装置の製造方法を提供する。

本発明はまた、基板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成するェ程と、該第 1の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜に開口を形成する工程と、該第 2の絶縁膜をマスクとして、ドライエッチング処理を用いて前記第 1の絶縁膜に開口を形成する工程と、前記第 1の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えてなることを特徴とする半導体装置の製造方法を提供する。

本発明はさらに、メモリ素子を内蔵させた半導体基板と、該半導体基板上に積層された層間絶縁層と、上層配線と、配線材から構成され、周辺部からの吸湿透湿を防ぐための素子周辺を囲う隔壁（以下ガードリングと称する）とを備え、前記層間絶縁層が有機絶縁膜からなる絶縁膜を下層に、かつラダーシリコーン系ポリマーからなる絶縁膜を上層に積層してなり、前記メモリ素子の最外周領域に配置された前記ガードリングの一端が前記上層配線に接続され、かつ他方に一端が前記半導体基板の内部に埋め込まれるように形成されてなることを特徴とする半導体メモリ装置を提供する。

本発明はさらにまた、 MO Sトランジスタを内蔵させた半導体基板と、該半導体基板上に形成された B P S G層と、配線層と、層間絶縁層と、保護膜とを備え、前記 B P S G層と前記層間絶縁層とを貫通して設けられた導電プラグが、前記配線層を介して前記半導体基板に接続されてなり、かつ前記層間絶縁層が有機絶縁膜からなる絶縁膜を下層に、ラダーシリコーン系ポリマーからなる絶縁膜を上層に積層してなり、前記 B P S G層及び前記層間絶縁膜の端部を覆うようにして前記保護膜が設けられてなることを特徴とする半導体装置を提供する。

図面の簡単な説明

図 1は従来の半導体装置を説明するための工程図である。図 2は実施例 1の半導体装置を説明するための工程図である。

図 3は実施例 2の半導体装置を説明するための工程図である。

図 4は実施例 3の半導体装置を説明するための工程図である。

図 5は実施例 4の半導体装置の断面図である。

図 6は実施例 5の半導体装置の断面図である。

図 7は実施例 6の半導体装置の断面図である。

図 8は実施例 Ίの半導体装置を説明するための工程図である。

図 9は実施例 8の積層構造の半導体装置を説明するための工程図である。図 10は実施例 9の積層構造の半導体装置を説明するための工程図である。図 11は実施例 10の積層構造の半導体装置を説明するための工程図である。図 12は実施例 11の半導体メモリ装置を説明するための工程図である。図 13は実施例 12の半導体メモリ装置を説明するための工程図である。図 14は実施例 13の半導体ロジック装置を説明するための工程図である。図 15は実施例 14の半導体ロジック装置を説明するための工程図である。図 16は実施例 15のウェハレベルチップサイズパッケージ構造を備えた半導体装置を説明するための工程図である。

図 17は実施例 16のウェハレベルチップサイズパッケージ構造を備えた半導体装置を説明するための工程図である。

図 18は実施例 17のマルチチップモジュール構造の半導体装置を説明するための断面図である。

図 19は実施例 18の樹脂封止型半導体装置を説明するための断面図である。図 20は実施例 19の樹脂封止型半導体装置を説明するための断面図である。なお図 1一 20において、各符号は以下の意味を有する。

1…基板、 2…有機低誘電率膜、 3…酸ィ匕シリコン膜、 4…レジストパターン、 5…開口、 201、 301、 401、 701、 801、 901…基板、 501、 601…下層配線層、 202、 302、 402、 502、 702、 802、 90 3、 1101、 1213、 1313、 1408、 1508、 1606、 1808 …第 1の絶縁膜、 203、 303、 403、 503、 602、 703、 803、 904、 1216、 1316、 1409、 1509、 1607、 1809···第 2 の絶縁膜、 504、 603…タングステン配線、 704…ヴィァホーノレ、 705、 804、 1220、 1320···第 3の絶縁膜、 706、 1221、 1 321…第 4の絶縁膜、 807、 1407、 141 1、 1414、 1507、 1 51 1、 1 514…配線、 1223、 1323…上層配線、 1 201、 1 301… p型半導体基板、 707、 1202、 1 302···溝、 1203、 1204、 1 303、 1 304…酸ィヒ膜、 1205、 1 305···η型ゥエル領域、 1206、 1 306··· ρ型ゥエル領域、 1207、 1307…ゲート絶縁膜、 1208、 1 308…ゲート電極、 1209、 1309…キャップ絶縁膜、 1210、 121 2、 131 0、 1312…！!型半導体領域、 1 21 1、 131 1…サイドウオールスぺーサ、 1214Α、 1214Β、 1217、 1 314Α、 1314Β、 1 31 7…接続孔、 906， 909、 1215、 121 8、 1315、 1 318、 1406、 1 410、 1413、 1506、 1510、 1 513…導電プラグ、 1 21 9、 1 224、 131 9、 1 324、 1416、 1516…窒化シリコン膜、 1 222 …タングステン、 1322…ガードリング部、 1225、 1 325、 1417、 1 51 7···ポリイミド膜、 901、 1401、 1501、 1601、 1701··· 半導体基板、 1402、 1502…素子分離領域、 1403、 1503—MO S トランジスタ、 1404、 1504…絶縁膜、 1405、 1505 -BP SG膜、 21、 51、 71、 72、 81、 91、 92、 93、 94、 101、 102、 1 03、 1 10、 1 11、 1412、 1415、 1512、 1515、 181 1、 181 3…積層層間絶縁膜、 1416、 1602、 1702···パッシベーシヨン膜、 1603、 1703…ァノレミパッド、 1 604、 1 704、 1 902、 20

02…ポリイミドチップコート膜、 1605、 1705…再配列配線、 1 606、

1 706、 …絶縁膜層、 1608、 1 707···アンダーバンプメタル層、 160 9、 1708···ハンダバンプ、 1801、 1806···セラミック層、 1802··· 内層配線、 1803…上部電極（N i層）、 1804…下部電極（N i層）、 1 805 Au層、 1807…第 1アルミ配線層、 1810…第 2アルミ配線層、 181 2···第 3アルミ配線層、 1814〜C r/N i— Cu層、 1815"'N i /Au層、 204、 304、 805、 806、 905、 1 103…レジストパターン、 902…第 1の配線層、 907…第 2の配線層、 910…第 3の配線層、 912…第 4の配線層、 1003、 1005…銅、 914、 1007、 1104 …第 5の配線層、 1001、 1 101…有機絶縁膜、 1002、 1 102…ポリマー絶縁膜、 1901、 2001 ··'·半導体素子、 1903、 2005、 2006 …外部端子、 1904…ポリイミドフィルム、 1905、 2004…金線、 1 9 06, 2003…エポキシ榭月旨

発明を実施するための最良の形態

本発明の半導体装置は、配線層の上に設けられた層間絶縁膜層として有機絶縁膜で形成された第 1の絶縁膜を下層に、有機金属ポリマーで形成された第 2の絶縁膜を上層に積層した層を少なくとも 1層備えている。

そして、この有機絶縁膜の比誘電率は 3. 5以下であり、その材質が熱硬化性樹脂であって、加熱硬化処理によって形成された膜であることが好ましい。また、有機金属ポリマーの比誘電率は 4. 0未満であることが好ましい。

更に、上記した有機絶縁膜からなる第 1の絶縁膜と有機金属ポリマーからなる第 2の絶縁膜の少なくとも何れか一方が塗布法を用いて形成され、第 2の絶縁膜の膜厚が少なくとも第 1の絶縁膜の膜厚以下であることが好ましい。

本発明の有機金属ポリマーからなる第 2の絶縁膜は、好ましくは酸素を主成分とするプラズマガスに曝された後、加熱処理によつて硬化して形成されたものでめる。

また、本発明の有機絶縁膜からなる第 1の絶縁膜は開口を有し、この開口が有機金属ポリマーからなる第 2の絶縁膜をマスクとして、酸素を主成分とするブラズマガスを用いたドライエツチング処理によって好ましく形成される。

そして、上記の有機金属ポリマーは有機官能基を有し、この有機官能基が酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱によつて分解除去される。

更にまた、この有機金属ポリマーからなる第 2の絶縁膜は、酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱硬化処理によって、その膜硬度が向上せしめてなるようにされている。

本発明の有機金属ポリマーは、ラダーシリコーン系ポリマーであることが好ましく、下記の式（I) または（Π) で表わされる分子構造を有している。但し、式（I) 中 Rはアルカリ可溶性基を含む有機基を表わし、また式（Π) において R' は有機基を表わし、 nは所定の分子量を与えるくり返し単位で 2以上の正数、好ましくは 2〜 2000の正数である。

r R，ヽ

Si ___0

O

Si ― O

、 n

アルカリ可溶性基を含む有機基（R) の例として、好ましくは基、 qは 1一 3 の整数、

— CH

られる。また有機基（R， ) の例

、伹し mは 1 _ 3の整数、 R，，，

は炭素数 3のアルコキシル基、などがあげられ、具体的には、 —— 等があげ

られる。

そして、上記の有機金属ポリマーからなる第 2の絶縁膜は、好ましくはラダーシリコーン系ポリマーと感光剤と力らなる感光性樹脂材料を用いて形成される。本発明の電子回路装置は、配線層の上に設けられた層間絶縁膜層が有機絶縁膜で形成された第 1の絶縁膜を下層に、そして有機金属ポリマーで形成された第 2 の絶縁膜を上層に積層した層を備えており、その比誘電率が低いので、膜厚を薄くすることができる。

本発明の半導体装置は、基板上に有機絶縁膜材料をスピン塗布して第 1の絶縁膜を形成する工程と、この第 1の絶縁膜上に有機金属ポリマー材料をスピン塗布して第 2の絶縁膜を形成する工程と、この第 2の絶縁膜上に開口形成用レジストパターンを形成する工程と、レジストパターンをマスクとして第 2の絶縁膜に開口を形成する工程と、上記のレジストと第 2の絶縁膜からなるパターンをマスクとして、酸素を主成分とするプラズマガスを用いたドライエッチングを施すことによって、第 1の絶縁膜に開口パターンを形成するとともに、上記のレジストを除去する工程と、上記の有機金属ポリマーと有機絶縁膜とにより形成された積層層間絶縁膜を加熱硬化する工程とを経て形成される。

上記の有機金属ポリマー材料は、上記式（I ) または（Π ) で表わされる分子構造を有するラダーシリコーン系ポリマー材料が好ましく、開口形成用レジストパターンを形成するとともに有機金属ポリマーからなる第 2の絶縁膜に開口を形成することが可能である。そして、有機金属ポリマー材料をラダーシリコーン系ポリマーと感光剤とからなる感光性樹脂材料で構成することにより、開口形成用レジストパターンを形成することなく、有機金属ポリマーからなる第 2の絶縁膜に開口を形成することが可能となる。

そして、第 1の絶縁層及び第 2の絶縁層からなる層間絶縁膜のパターニングェ程が、接続用開口形成工程または溝配線用溝形成工程の少なくともいずれか一方であるようにしてある。

また、本発明では、有機絶縁膜が熱硬化性樹脂からなり、 3 5 0 °C未満好ましくは 3 4 9 °C〜1 5 0 °Cの加熱処理された状態でパターユング加工が施され、その後、 3 5 0 °C以上好ましくは 3 5 0 °C〜5 0 0 °C、更に好ましくは 3 5 0〜4 5 0 °Cで加熱処理によって硬化するようにするのが好ましい。

有機絶縁膜としては、ポリイミド、ポリ一p—キシリレン、ポリアリーレンェ一テル、ポリアリーレン、ポリベンズシク口ブテン、ポリナフタレン、フッ素ィ匕ポリイミド、ポリキノリン、ポリシロキサンポリイミド、ポリパーフロロカーボン、フッ素化ポリアリーレンエーテル、フッ素化ポリベンゾシクロブテン、ポリエーテルイミド、ポリフエ二ルキノキサリン、フッ素化ポリべンゾォキサゾール、ポリカルポジィミド等が使用できる。

また熱硬化性樹脂としては、その他フッ素化マレイミド、ァリル化ポリフエ二レンエーテル等が使用できる。

更に本発明では、第 1の絶縁膜に開口パターンを形成する工程において、有機金属ポリマーからなる第 2の絶縁膜をマスクとして用い、酸素を主成分とするプラズマガスを用いたドライエッチング処理を行なうとともに、第 2の絶縁膜上に形成したレジストパターンを除去するようにしてある。

そして、第 1の絶縁膜である有機絶縁膜が熱硬化性樹脂からなり、 3 5 0 °C以上の加熱硬化処理を施すことにより形成され、また、第 2の絶縁膜は、有機金属ポリマーが酸素を主成分とするプラズマガスに曝された後、加熱硬化処理することによって形成されるようにしてある。

そしてまた、この有機金属ポリマーが有機官能基を有し、その有機官能基が酸素を主成分とするプラズマガスを用いたドライエツチング処理と加熱処理とによつて分解除去されるようにして第 2の絶縁膜に開口を形成するようにする。この時、ドライエッチング処理は有機絶縁膜が半熱硬化状態にあるような温度以下で行なうのが好ましい。

本発明の特徴は、層間絶縁膜を構成する有機絶縁膜からなる第 1の絶縁膜に開口を設ける場合、有機金属ポリマーからなる第 2の絶縁膜をエッチング用マスクとして用い、しかもその有機絶縁膜が半熱硬化状態にあるときにパターニングカロェを施すことにある。

即ち、従来の完全に硬化した有機絶縁膜を酸素を含むドライエッチングによつて加工する場合に、脱離ガス成分等が次工程に悪影響を及ぼし、例えばポイズンドビアとよばれる埋め込み不良ゃコンタクト不良及び抵抗値増加を引き起こすのに対して、上記したように有機金属ポリマーを 3 5 0 °C未満の半熱硬化の状態で加工し、その後 3 5 0 °C以上で最終硬化させることによって、脱離ガス成分等による影響を排除することが可能となる。

また、有機金属ポリマーからなる第 2の絶縁膜は塗布法を用いて形成できるため、従来法（C V D成膜法）に比べて膜形成装置に係る費用を大幅に低減させることが出来るばかりでなく、タクト短縮を図ることも可能である。

更には、塗布法による絶縁膜の形成はそのギヤップフィル能力や表面平坦化个生能に優れており、従来必要とされたエッチバックや C M P ( Chemical- Mechanical Polishing) 等の平坦化のための工程を省くことができる。

また、有機金属ポリマーがラダーシリコーン系ポリマーである場合には、膜中にシリコン原子を含むため、酸素を主成分とするプラズマガスに曝すことによつて酸化シリコンのような高強度の膜に改質することも出来るので、開口形成後の第 2の絶縁膜は第 1の絶縁膜とともにそのまま層間絶縁膜として利用することが可能である。特に、ラダーシリコーン系ポリマーの比誘電率は従来の C V D法による酸ィヒシリコン系層間絶縁膜（比誘電率 4 . 0以上）よりも低いので、層間絶縁膜として極めて有効である。

尚、上記した有機絶縁膜はポリアリーレンエーテルやポリアリーレン、ポリイミド、ポリベンゾシクロブテン等を代表例として挙げたが、酸化シリコンよりも比誘電率が小さく、酸素を主成分とするブラズマガスによってドライエッチング加工の可能な有機材料であれば、上記に記した限りではな、。

次に、ラダーシリコーン系ポリマーからなる絶縁膜に対する酸素プラズマ処理に関する効果について説明する。

表 1に、下記の式（IV) で表わされる分子構造を有するラダーシリコーン系ポリマー（数平均分子量（Mn) =3060、重量平均分子量（Mw) =4058、 7 (Mw/Mn) = 1. 33 (検出器として紫外線吸収を使用した液体クロマトグラフ法を用いて分子量を測定した））の硬度（表面から 50 nmにおける値）について、シリコンウェハの硬度に対する相対値で示してある。

(

また、比較として一般的なメチルシルセスキォキサンベースの有機 SOG材料、ハイドロジェンシルセスキォキサンベースの無機 S OG材料の硬度（表面から 5 Onmにおける値）も併記してある。

ここで、ラダーシリコーン系ポリマーを用いた絶縁膜及びその酸素プラズマ処理について、以下の工程により作製した。即ち、 S iウェハ上にラダーシリコーン系ポリマーをスピン塗布した後、一例として 250°C以下のベータにより塗布膜を半熱硬ィ匕状態にした。そして、下記条件を用いて酸素アツシング処理を施した後、窒素気流中で例えば 400°C、 60分の熱処理を行い、最終的な絶縁膜を形成した。尚、酸素アツシング条件として、例えば RF出力： 800W、圧力： 1. 0 T o r r、基板温度： 60°C、酸素流量： 400 s c c mが使用できる。

—方、酸素ブラズマ処理なしの絶縁膜は、上記した場合の酸素ァッシング工程を除いて最終的な絶縁膜とした。

また、比較用の絶縁膜として、メチンルセスキォキサンベースの有機 S〇G 材料として HSG . R7 (日立化成工業（株）製）、ハイドロジェンシルセスキォキサンベースの無機 SO G材料として OCD— Ty p e l 2 (東京応化工業 (株）製）を、酸素アツシングェ程を除いて上記と同様の方法で形成した。膜厚は何れの場合にも 300 nmである。

これらの膜に対して、良く知られたナノインデンターを用いてパーコビツチ型ダイヤモンド圧子によるインデンテーション測定を行い、既知の硬度を有するフユーズドシリカと比較することによって、夫々の膜の硬度を求めた。表 1 各材料の硬度比較

この結果、ラダーシリコーン系ポリマーを用いた絶縁膜であって、酸素アツシング処理を施すことにより、酸素ァッシング処理を施さない場合に比較してその膜硬度が約 3倍程度向上し、比較例で示した有機 S O G膜や無機 S O G膜に比較しても遥かに大きな硬度を有することが明確である。この現象は、ラダーシリコーン系ポリマーの有機官能基がァッシング処理における酸素によつて分解除去されたことに起因する。

尚、絶縁膜のプラズマ処理条件は上記した実験に限定されるものではない。また、加熱処理条件は、絶縁膜の有する熱硬化温度によって決まる温度以下の温度範囲で第 1段の加熱処理を行い（半熱硬化状態）、次に第 2段の加熱処理が行なわれる（最終的な熱硬化）ように適宜温度範囲を決定すれば良い。

次に、半導体装置の具体的な実施例について、図面を用いて詳細に説明する。実施例 1

図 2は第 1の実施例である半導体装置を説明するための工程図である。

先ず、シリコン等半導体基板 201上に有機絶縁膜材料 FLARE ^TM (商品名、ポリアリーレンエーテル；

-0†<0>— AR° - 0)—0

、但し AR⁰、 AR¹は芳香族グループ、 H o n e y w e 1 1社製）を良く知られた方法であるスピンナ一を用いてスピン塗布し、例えば 150°C、 200°C、 250°Cのホットプレート上で順次各 1分間加熱して、半熱硬化状態にある第 1の絶縁膜 202を形成する（図 2 (a) ) 。この時、第 1の絶縁膜 202の厚さは 400 nmである。次に、第 1の絶縁膜 202上に、下記式（m) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =2032、重量平均分子量（Mw) =2576、 7 (Mw/Mn) = 1. 27 (検出器として紫外線吸収を利用した液体ク口マトダラフ法による分子量測定結果））をスピン塗布し、 90°C、 1 40°Cのホットプレート上で順次各 1分間の加熱を行う（図 2 (b) ) 。このときのラダーシリコーン系ポリマーからなる第 2の絶縁膜 203 の厚さは 1◦ 0 nmである。

次に、第 2の絶縁膜 203上に、配線形成用レジスト TDUR— P 080 (東京応化工業（株）製）をスピン塗布し、 90°Cのホットプレート上で 1. 5分間加熱した後、既知の K r Fレーザーステツパによる露光、 NMD— 3 (商品名、テトラメチルアンモニゥムヒドロキシド（TMAH) の 2. 38%水溶液、東京応化工業（株）製）による現像を行い、レジストパターン 204を形成する（図 2 (c) ) 。

次に、一般的なドライエッチング装置、例えば Un i t y 2— 85DLを用いて、また、エッチングガスとして CF₄ ( 95 %) /0₂ (5%) の混合ガスを用いてレジストパターン 204をマスクとして、第 2の絶縁膜 203をパター二ングする（図 2 (d) ) 。

そして、例えば 100°Cのホットプレート上で 1. 5分間加熱した後、レジストパターン 204とパターニングされた第 2の絶縁膜 203をマスクとして、 0₂プラズマガスを用いて半熱硬化の状態にある第 1の絶縁膜 202に開口を形成する（図 2 (e) ) 。

この時、同時にレジストパターン 204がエッチングされてなくなるが、第 2 の絶縁膜 203はラダーシリコーン系ポリマーの有機官能基部分が〇 ₂プラズマによって酸ィヒ分解され、酸ィヒシリコン膜に類似した膜に改質される。この改質された膜は O ₂プラズマに晒されてもエッチングされることがないので、エツチングマスクとしての機能を果たす。

次に、開口部を例えばクリーニング液 ST— 250 (ACS I社製）を用いて洗浄した後、ラダーシリコーン系ポリマーからなる第 2の絶縁膜 203と有機絶縁膜からなる第 1の絶縁膜 202とで構成された積層層間絶縁膜 21を一括して酸素濃度 10 p pm以下の N₂雰囲気中で、 400°C、 60分間加熱を行い、最終的な熱硬化処理を行なう（図 2 (f) ：) 。

上記した工程を経て、半導体装置が完成する。

ここで、半熱硬化状態にある積層層間絶縁膜に対して所定のパターユング加工を施した後、最終的な熱硬化を行なうという処理方法を用いることによって、積層層間絶縁膜 21から低温で発生する脱離ガス成分やビアに残留したタリーニング液成分等はすべて放出させることができ、次工程である上記の開口に配線等を形成する金属膜形成プロセスに対する悪影響、例えばポイズンドビアの発生等を抑制することが可能になる。

更に、従来良く知られた方法である CVD成膜によるシリコン酸ィヒ膜よりも遥かに小さい比誘電率を有するラダーシリコーン系ポリマーを層間絶縁膜の一部とすることによって、層間絶縁膜の実効的な比誘電率を低減することが出来る。また、上記した絶縁膜は塗布法を用いて形成できるため、従来の CVD成膜法に比べて膜形成装置に係る費用を大幅に低減させることが出来るばかりでなく、タクト短縮を図ることも可能である。

実施例 2

図 3は第 2の実施例である半導体装置を説明するための工程図である。

先ず、シリコン等半導体基板 301上に有機絶縁膜材料 FLARE™

(Ho n e y we 1 1社製）からなる半熱硬化状態の第 1の絶縁膜 302 (膜厚 400 nm) を形成する過程は第 1の実施例の場合と同じである（図 3 (a) ) 。次に、この第 1の絶縁膜 302上に、下記式（IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =3060、重量平均分子量（Mw) =4058、 γ (Mw/Mn) = 1. 33) をスピン塗布する。

その後、 9 0 °C、 1 4 0 °Cのホットプレート上で順次各 1分間の加熱処理を行う（図 3 ( b ) ) 。この時、ラダーシリコーン系ポリマーからなる第 2の絶縁膜 3 0 3の厚さは 1◦ 0 n mである。

次に、第 2の絶縁膜 3 0 3上に、実施例 1で述べた場合と同様の方法を用いてレジストパターン 3 0 4を形成する（図 3 ( c ) ) 力同時にアルカリ可溶 1"生官能基を有する第 2の絶縁膜 3 0 3もパターニングされる。

次に、第 1の絶縁膜 3 0 2に開口を形成した後、第 1の絶縁膜 3 0 2及ぴ第 2 の絶縁膜 3 0 3に最終的な熱硬化処理を行なって半導体装置を完成させるまでの工程（図 3 ( d ) · ( e ) ) は、先に示した第 1の実施例の場合と同様である。上記の工程を経て、半導体装置が完成する。

本実施例によれば、第 1の実施例の場合と同様の効果を得ることが出来るばかりでなく、レジストパターンの現像と同時に第 2の絶縁膜をも同時にパターンカロェすることが出来るので、更なる工程を簡略ィヒすることが可能である。

実施例 3

図 4は第 3の実施例である半導体装置を説明するための工程図である。

先ず、シリコン等半導体基板 4 0 1上に半熱硬化状態の第 1の絶縁膜 4 0 2を形成する工程は、先に示した実施例 1の場合と同様である（図 4 ( a ) ) 。

次に、第 1の絶縁膜 4 0 2上に、第 2の絶縁膜 4 0 3としてポジ型レジスト感光剤を含む上記式（IV) で表される分子構造を有するラダーシリコーン系ポリマ一材料（数平均分子量（Mn) =3060、重量平均分子量（Mw) =4058、 γ (Mw/Mn) = 1. 33) をスピン塗布し、例えば 90。Cのホットプレート上でプリベータを行う (図 4 (b) )。

次に、既知の Kr Fレーザーステツパによる露光、 NMD— 3 (東京応化工業 (株）製）による現像を行い、アルカリ可溶性官能基を有しポジ型レジスト感光剤を含む第 2の絶縁膜 403をパターニングする（図 4 (c) ) 。

その後、第 2の絶縁膜 403をマスクとして第 1の絶縁膜 402に O ₂プラズマによる開口を形成し（図 4 (d) ) 、その後の最終的な熱硬化処理を経て半導体装置が出来上がるまでの工程（図 4 (e) ) は、実施例 1で述べた図 2 (e) 〜 (f ) の工程と同様である。

上記の工程を経て、半導体装置が完成する。

本実施例によれば、実施例 2の場合と同様の効果を奏するばかりでなく、第 2 の絶縁膜としてポジ型レジスト感光剤を含むラダーシリコーン系ポリマー材料を用いているので、レジストパターンの形成工程を省略することができ、更に工程を簡略ィ匕出来るという利点を有する。

尚、上記で説明した実施例 1〜実施例 3で説明した開口プロセスは絶縁膜に対する接続孔の開口工程及び溝配線用溝形成工程のいずれに対しても適用できることは言うまでもなレ、。

実施例 4

図 5は第 4の実施例である半導体装置の断面図である。実施例 1と同様に下層配線層 501上に有機絶縁膜 FLARE ^TM (Ho n e y we 1 1社製）力らなる第 1の絶縁層 502を下層に、ラダーシリコーン系ポリマーからなる第 2の絶縁膜 503を上層に積層した積層層間絶縁膜 51を形成した後、この積層層間絶縁膜 51に開口を形成した。上記した積層層間絶縁膜 51の形成方法は、実施例 1、実施例 3で説明した何れの方法を適用しても良いことは言うまでもない。そして、この開口部に例えばタングステンの配線 504を良く知られた方法、例えば CVD法を用いて充填し、半導体装置が完成する。

図 5には第 1の絶縁膜 502及ぴ第 2の絶縁膜 503力らなる層間絶縁膜 51 を 1層形成した場合であるが、上記した工程を繰り返すことによつて多層の層間絶縁膜を有する半導体装置が形成されることは言うまでもない。

上記した何れの絶縁膜も従来の無機系絶縁膜に比較してその比誘電率が小さレヽので、層間容量を低減させることが可能であるばかりでなく、第 2の絶縁膜を 3 5 0 °C未満の半熱硬ィヒの状態でカ卩ェし、その後 3 5 0 °C以上で最終硬化させることによって、脱離ガス成分等が次工程に悪影響を及ぼすことを排除することが出来、その結果、例えばポイズンドビアとよばれる埋め込み不良やコンタクト不良及ぴ抵抗値増加を抑制することが可能である。

実施例 5

図 6は第 5の実施例である半導体装置の断面図である。実施例 4との違いは、下層配層 6 0 1上に設けられた層間絶縁膜がラダーシリコーン系ポリマーからなる第 2の絶縁膜 6 0 2のみで構成されていることであり、層間絶縁膜が一層の場合を例示した。そして、この層間絶縁膜に設けられた開口に、例えばタングステンの配線 6 0 3が充填されている。尚、上記した層間絶縁膜を除き、それ以外, は第 4の実施例と同じである。

ラダーシリコーン系ポリマーからなる第 2の絶縁膜の比誘電率は 4 . 0未満であって、従来の無機系絶縁膜に比較して小さくすることが出来るので、層間容量を低減させることが可能であるばかりでなく、第 2の絶縁膜を 3 5 0 °C未満の半熱硬化の状態で加工し、その後 3 5 0 °C以上で最終硬化させることによって、脱離ガス成分等が次工程に悪影響を及ぼすことを排除することが出来、その結果、例えばボイズンドビアとよばれる埋め込み不良ゃコンタクト不良及び抵抗値増加を抑制することが可能である。

実施例 6

第 6の実施例はデュアルダマシン構造の半導体素子に適用した例であって、図 7を用いて説明する。

先ず、シリコン等半導体基板 7 0 1上に有機絶縁膜材料 F L A R E™

(H o n e y w e 1 1社製）をスピン塗布し、 1 5 0。C、 2 0 0 °C、 2 5 0 °Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態にある第 1 の絶縁膜 7 0 2 (膜厚 3 0 0 n m) を形成する。次に、第 1の絶縁膜 702上に、上記式（IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =3060、重量平均分子量（Mw) =4058、 7 (Mw/Mn) = 1. 33) をスピン塗布し、例えば 90 °C、 140 °Cのホットプレート上で順次各 1分間の加熱処理を行う。この時、ラダーシリコーン系ポリマーからなる第 2の絶縁膜 703の厚さは 50 nm である。

次に、第 2の絶縁膜 703上に、接続孔形成用のレジスト TDUR— P 036 (東京応化工業（株）製）をスピン塗布し、 80°Cのホットプレート上で 1. 5 分間加熱した後、既知の K r Fレーザーステツパによる露光、 NMD— 3 (東京応化工業（株）製）による現像を行い、接続孔形成用のレジストパターン（図示せず）を形成する。この時、同時にアルカリ可溶性官能基を有する第 2の絶縁膜 703もパターニングすることが出来る。

次に、例えば 120°Cのホットプレート上で 1. 5分間加熱した後、レジストパターンとパターン化された第 ₂の絶縁膜 703をマスクとして、例えば O ₂プラズマガスを用いて第 1の絶縁膜 702に開口を形成する。この時、同時にレジストパターンは除去される。

次に、開口部をクリーニング液 ACT NP-K 101 (ACT社製）を用いて洗浄した後、第 2の絶縁膜 703と第 1の絶縁膜 702からなる第 1の積層層間絶縁膜 71を一括して、酸素濃度 10 p pm以下の N₂雰囲気中で、 400°C、 60分間の加熱処理を行ない、最終的な硬化処理を施す。

次に、第 2の絶縁膜 703上に、有機絶縁膜材料 FLARE ^TM

(Ho n e y we 1 1社製）をスピン塗布し、例えば 150 °C、 200。C、 25 0 °Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態にある第 3の絶縁膜 705 (膜厚 300 nm) を形成する。

次に、第 3の絶縁膜 705上に、上記式（IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（_Mn) = 3060、重量平均分子量（Mw) =4058、 (Mw/Mn) =1. 33) をスピン塗布し、 90 °C、 140°Cのホットプレート上で順次各 1分間の加熱処理を行い、第 4の絶縁膜 706 (膜厚 50 nm) を形成する。次に、第 3の絶縁膜 7 0 5及び第 4の絶縁膜 7 0 6からなる第 2の積層層間絶縁膜 7 2に対して開口を形成し、最終的な熱硬化処理を行なう方法は、上記した第 1の積層層間絶縁膜 7 1の場合と同様の方法で実施する。

次に、ヴィァホール 7 0 4と配線溝 7 0 7に良く知られた方法、例えば C V D 法ゃメッキ法を用いて C uの充填を行なう。

そして、最上層である第 4の絶縁膜 7 0 6上に存在する不要な C u膜を除去することで、接続用プラグと配線を同時に形成し、半導体装置が作製される。 C u 膜の除去には、砥粒としてアルミナまたはシリカを用い、 C u錯化剤、界面活性剤等の添加剤からなり、 C uの研磨は可能ではあるがシリコン酸化膜に類似した第 4の絶縁膜の研磨がなされないような研磨剤を用いた化学機械研磨法 (Chemical Mechanical Polishing) を用いることが好都合である。

開口部に充填される金属は C uに限定されることなく、本実施例の目的を達成する金属であれば良い。また、図 7には積層層間絶縁膜が 2層形成された場合を示したが、上記した工程を繰り返すことによって更に多層の積層層間絶縁膜を有する半導体装置が完成することは言うまでもない。

上記したように、積層層間絶縁膜の比誘電率を従来の無機系絶縁膜に比較して小さくすることが出来るので、その結果として層間容量を低減させた多層配線層を有する半導体装置を実現することが可能であるばかりでなく、従来問題とされた、例えばボイズンドビアとよばれる埋め込み不良ゃコンタクト不良及び抵抗値増加を抑制することが可能である。

実施例 7

図 8は第 7の実施例である半導体装置を説明するための工程図である。

先ず、シリコン等半導体基板 8 0 1上に、有機絶縁膜材料 S i L K™

(商品名、ポリアリーレン伹しフッ素成分を含まない全芳香族有機高分子、 D o w C h e m i c a 1 ¾M) をスピン塗布し、 1 8 0 °C、 3 2 0 °Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態にある第 1の絶縁膜 8 0 2 (膜厚 8 0 0 n m) を形成する（図 8 ( a ) ) 。

次に、第 1の絶縁膜 8 0 2上に、上記式（DI) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（M n ) = 2 0 3 2、重量平均分子量（Mw) =2576、 γ (Mw/Mn) =1. 27) をスピン塗布してから、 90 °Cのホットプレート上で加熱し、第 2の絶縁膜 803 (膜厚 100

nm) を形成する。

次に、第 2の絶縁膜 803上に、上記式（IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =3.060、重量平均分子量（Mw) =4058、 γ (Mw/Mn) =1. 33) をスピン塗布し、 90 °C、 140°Cのホットプレート上で順次各 1分間の加熱処理を行なって第 3の絶縁膜 804 (膜厚 l O O nm) を形成する（図 8 (b) ) 。

次に、第 3の絶縁膜 804上に、配線形成用レジスト TDUR— P 080 (東京応化工業（株）製）をスピン塗布し、 90°Cのホットプレート上で 1. 5分間加熱した後、既知の Kr Fレーザーステツパによる露光、 NMD— 3 (東京応化工業（株）製）による現像を行ってレジストパターン 805を形成するが、同時にアル力リ可溶性官能基を有する第 3の絶縁膜 804もパターニングする（図 8 (c) ) 。

次に、レジストパターン 805を良く知られたレジスト剥離液を用いて剥離する。

次に、第 3の絶縁膜 804上に、接続孔形成用のレジスト TDUR— P 036 (東京応化工業（株）製）をスピン塗布し、 80°Cのホットプレート上で 1. 5 分間加熱した後、上記した方法で露光及び現像を行い、接続孔形成用のレジストパターン 806を形成する。

次に、一般的なドライエッチング装置（Un i t y 2-85D I) を用い、ェツチングガスとして CF₄ (95%) /0₂ ( 5 %) の混合ガスを用いてレジストパターン 806をマスクとして、第 2の絶縁膜 803をパターユングする（図 8 (d) ) 。

引き続き、レジストパターン 806と第 2の絶 ¾莫803をマスクとして、

O ₂プラズマガスを用いて第 1の絶縁膜 802に開口を形成する。この時、同時にレジストパターン 806は除去される（図 8 (e) ) 。

次に、第 3の絶縁膜 804をマスクとして、 CF₄ (95%) /O ₂ (5%) の混合ガスを用いて第 2の絶縁膜 803をパターニングする。この時、同時に上層に位置する第 3の絶縁膜 804が除去される。

次に、第 2の絶縁膜 803をマスクとして、 O ₂プラズマガスにより第 1の絶縁膜 802を所定の膜厚まで除去し、第 1の絶縁膜 802に開口を形成する。そして、開口部をクリーニング液 ACT NP-K101 (ACT製）を用いて洗浄した後、第 2の絶縁膜 803と第 1の絶縁膜 802とからなる積層層間絶縁膜 81を一括で、酸素濃度 10 p pm以下の N ₂雰囲気中にて 400°C、 60 分間の加熱処理を行ない、最終的な熱硬化を行なう（図 8 (f ) ) 。

最後に、積層層間絶縁膜 81に設けた上記の開口部に銅 807を充填させて半導体装置が完成する（図 8 (g) ) 。

本実施例では、第 1の絶縁膜の材質が S i LK™ (Dow

Ch em i c a 1製）であって、この第 1の絶縁膜に設けた開口の径がその内部で変化させてあり、開口部に埋め込まれた金属が銅であることを除けば、図 5に示した実施例 4で述べた場合と同様の効果を奏することは言うまでもない。実施例 8

図 9は第 8の実施例である多層配線構造を有する半導体装置を説明するための工程図である。

一般的に良く知られた方法を用いて MOSトランジスタ等の構成素子（図示省略）を形成し、更に、例えば CVD法により形成した酸ィ匕シリコン膜を絶縁膜として表面に有する半導体基板 901上に、アルミ合金膜からなる第 1の配線層 9 02 (図 9 (a) ) を形成する。

次に、第 1の配線層 902を含む半導体基板 901上に、有機絶縁膜材料

FLARE^TM (Ho n e y we 1 1社製）をスピン塗布してから、 150。C、 200°C、 250°Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態である第 1の絶縁膜 903 (膜厚 600 nm) を形成する（図 9 (b) ) 。

次に、第 1の絶縁膜 903上に、上記式（ΙΠ) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =2032、重量平均分子量（Mw) =2576、 (Mw/Mn) =1. 27) をスピン塗布して、 9 0 °C、 140 °Cのホットプレート上で各 1分間の加熱を行い、第 2の絶縁膜 90 4 (膜厚 100 nm) を形成する。

上述した第 1の絶縁膜 903と第 2の絶縁膜 904は、ずれもスピン塗布法を用いて形成されるため、その表面平坦性に関しては問題ないので、通常良く行なわれるエッチバックや CMP等の平坦ィ匕処理を省くことができる。また、そのため上述した絶縁膜 903、 904は半熱硬化の状態でパターニング処理が可能となる。

次に、第 2の絶縁膜 904上に配線形成用レジスト TDUR—P080 (東京応化工業（株）製）をスピン塗布し、 90。Cのホットプレート上で 1. 5分間加熱した後、既知の Kr Fレーザーステツパによる露光、 NMD— 3 (東京応化工業（株）製）を用いた現像を行い、レジストパターン 905を形成する。

次に、第 2の絶縁膜 904を実施例 3で述べたエッチングガスを用い、レジストパターン 905をマスクとしてパターニングを行なう (図 9 (c) ) 。続いて、 100°Cのホットプレート上で 1. 5分間の加熱を行い、レジストパターン 90 5と第 2の絶縁膜 904をマスクとして、 O ₂プラズマガスにより第 1の絶縁膜 903に開口を形成する。

この時、同時にレジストパターン 905がエッチングされて除去されるが、第

2の絶縁膜を構成するラダーシリコーン系ポリマーは有機官能基の部分が O ₂プラズマガスにより酸化分解されて、酸化シリコン膜に類似の膜となって残留し、エッチングマスクとして機能する（図 9 (d) ) 。

次に、開口部をクリーニング液 ACT NP-K101 (ACT社製）を用いて洗浄した後、第 2の絶縁膜 904と第 1の絶縁膜 903と力らなる第 1の積層層間絶縁膜 91を一括して、酸素濃度 10 p pm以下の N ₂雰囲気中にて 400 でで 60分間の加熱処理を施し、最終的な熱硬化を行なう。

これにより、積層層間絶縁膜 91から低温で発生する脱離ガス成分やビアに残留したクリーニング液成分等はすべて放出させることができ、次工程である配線等を形成する金属膜形成プロセスに対して、ポイズンドビア発生等の悪影響を排除することができる。

次に、接続孔に、良く知られた CVD法を用いてタングステン 906の埋め込みを行なう。このとき、第 2の絶縁膜 904の表面に形成された不要なタングステンを、研磨剤として S EM I— S PERSE ^(R) W2000 (Ca b o t社製）を用いた化学機械研磨法（CMP法）を用いて除去する。その結果、第 2の絶縁膜 904はほとんど研磨されない。即ち、この膜 904はエッチングに対して研磨ストッパとして働き、研磨は第 2の絶縁膜 904が露出した時点で実質的に停止する（図 9 (e) ) 。

次に、アルミ合金膜からなる第 2の配線層 907を形成する（図 9 (f) ) 。同様にして、多層の積層構造を形成することになるが、上記した工程を繰り返し、第 2の積層層間絶縁層 92、第 3の配線層 910、第 3の積層層間絶縁層 9 3、第 4の配線層 912、第 4の積層層間絶縁層 94、第 5の配線層 914を順次形成する（図 9 (g) 〜図 9 ( j ) ) 。

但し、第 4の積層層間絶縁層 94を構成する有機絶縁膜の膜厚は 800 n m、ラダーシリコーン系ポリマーの膜厚は 200 nmとした。

図面は省略するが、更にパッシベーシヨン膜の形成、接続用パッドの開口形成等を行って、有機絶縁膜とラダーシリコーン系ポリマーとの積層層間絶縁膜を有する半導体装置が作製される。

本実施例では積層層間絶縁膜が 4層の場合について述べたが、上記工程を繰り返すことによって、更に多層配線構造を形成することが出来る。

以上により、従来の無機系絶縁膜を用いた場合に比較して、より層間容量の小さい多層配,線構造を有する半導体装置を実現することが出来、その結果として高速の動作が可能になる。

実施例 9

第 9の実施例は、先に示した実施例 8において、第 4及ぴ第 5の配線層に C u を用いた場合である。従って、実施例 8と同一の工程を省略して、第 4の配茅泉層の形成工程以降を、図 10を用いて説明する。

図 9と同様の部分には同一の符号が付してある。

図 10 (a) は第 3の積層層間絶縁膜 93までが形成された状態を表わしている。

次に、第 4の積層層間絶縁膜 101を形成する。有機絶縁膜材料として FLARE™ (Ho n e y we 1 1社製）を用い、実施例 8の場合と同様の方法で、半熱硬化状態の絶縁膜 1001 (莫厚 300 nm) を形成する。

次に、上記式（IV) のラダーシリコーン系ポリマー材料（数平均分子量 (Mn) =3060、重量平均分子量（Mw) =4058、 y (Mw/Mn) = 1. 33) を用い、実施例 7または 8で示した方法を用いて絶縁膜 1 002を形成する。

尚、レジストパターン（図示せず）の形成時、同時にアルカリ可溶性官能基を有するラダーシリコーン系ポリマーからなる絶縁膜 1002もパターニングすることができる。また、絶縁膜 1001の酸素プラズマエッチング時、上記したレジストパターンは除去されるが、絶縁膜 1 002はエッチングされず、エツチング用のマスクとして機能する。

次に、前述の方法で熱処理を行ない、第 4の積層層間絶縁膜 101が出来上がる（図 10 (b) ) 。

第 4の積層層間絶縁膜 101に形成した開口に、第 4の配線層として C u 10 03を既知の CVD法を用いて埋め込み、第 4の積層層間絶縁膜 101の表面に存在する不要な C u 1003を、前述の CMP技術を用いて除去する（図 1 0 (c) ) 。

次に、第 5の積層層間絶縁膜 102を上述の方法により形成する。ただし、レジストとしては接続孔形成用のレジスト TDUR— P 03 6 (東京応化工業 (株）製）を用いる。

次に、第 5の積層層間絶縁膜 102に形成した接続孔に C u 1005を埋め込み、図 10 (c) の場合と同様の方法で第 5の積層層間絶縁膜 102における表面の不要な Cu 1005を除去する（図 1 0 (d) ) 。

同様にして、第 6の積層層間絶縁膜 103及び第 5の配線層 1007を形成する（図 10 (e) ) 。

更に、図面を省略するが、パッシベーション膜の形成、接続用パッドの開口形成等を行って、アルミ ·銅混合配線の半導体装置が完成する。

本実施例においては、実施例 8で説明した場合と同様の効果を示すことは言うまでもない。

実施例 10 第 10の実施例は、実施例 9における最上層配線を C uデュアルダマシン法により形成した場合であって、実施例 9と同様の形成工程についてはその説明を省略し、第 5の積層層間絶縁膜の形成工程以降を説明する。

図 1 1は実施例 10である半導体装置を説明するための工程図である。

図 1 1 (a) は、第 5の積層層間絶縁膜 1 10に接続孔を形成したところである。

次に、第 5の積層層間絶縁膜 1 10上に、有機絶縁膜材料 FLARE ^TM (Hon e y we 1 1社製）を用いて、前述の方法で半熱硬化状態の絶縁膜 1 1 01 (膜厚 400 nm) を形成する。

次に、この膜 1101の上に、上記式（m) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =2032、重量平均分子量（Mw) = 2576、 T/ (Mw/Mn) = 1. 27) からなる絶縁膜 1 102 (膜厚 l O O nm) を同様の方法で形成する。そして、実施例 1で述べた方法を用いて、レジストパターン 1 103をマスクにして絶縁膜 1 102に開口を形成する（図 1 1 (b) ) 。

更に、パターン化された絶縁膜 1 102をマスクにして前述と同様の方法で有機絶縁膜 1 101に開口を形成する。このとき、同時にレジストパターン 1 10 3は除去される。そして、絶縁膜 1 101と絶縁膜 1 102からなる第 6の積層層間絶縁膜 1 1 1を酸素濃度 10 p pm以下の N ₂雰囲気中にて 400°C、 60 分間の加熱を施し、最終的な熱硬化処理を行なう（図 1 1 (c) ) 。

次に、上記のヴィァホールと配線溝に Cu 1 104を埋め込み、最上層のラダーシリコーン系ポリマーからなる絶縁膜 1 102上の不要な Cu膜を CM P法を用いて除去することにより、接続用プラグと配線 1 104を同時に形成する（図 1 1 ( ）。

更に、図面を省略するが、パッシベーシヨン膜の形成、接続用パッドの開口形成等を行って、アルミ ·銅混合配線の半導体装置が作製される。

上記した構造により、何れの積層層間絶縁膜も従来の無機系絶縁膜に比較してその比誘電率が小さいので、層間容量を低減させることが可能であるばかりでなく、有機金属ポリマーからなる第 2の絶縁膜を 350 °C未満の半熱硬化の状態で加工した後に 350°C以上で最終硬化させるので、例えば第 1の積層層間絶縁膜の形成工程が次工程である第 2の積層層間絶縁膜の形成に対して、脱離ガス成分等による悪影響を及ぼすことを回避することが出来る。そして、その結果、例えばボイズンドビアとよばれる埋め込み不良やコンタクト不良及び抵抗値増加を抑制することが可能である。

実施例 1 1

図 12は第 11の実施例である半導体 DRAM (Dynamic Random Access Memory) 素子を説明するための断面図である。

型半導体基板 1201上の素子分離領域に、良く知られたドライエッチング法を用いて深さ 300〜400 nm程度の溝 1202を選択的に形成する。

次に、溝 1202の内壁に生じたエッチングダメージ層を除去するために、例えば 850°C〜900°C程度のゥエツト酸化法による薄い酸化膜（1 Onm程度） 1203を形成し、その後、溝 1202内を含む基板 1 201の主面に、例えばォゾンぉよびテトラエトキシシランをソースガスに用いたプラズマ C Vひ法で 300〜 400n m程度の酸化膜 1204を形成する。

次に、酸化膜 1204を化学機械研磨（CMP) 法を用いて研磨を行い、溝 1 202以外の領域の酸ィ匕膜 1204を除去して、溝 1202中に酸化膜 1204 を残存させる。

次に、基板 1201のメモリアレイ形成領域にリンを選択的にイオンうち込みを行い、 n型ゥエル領域 1 205を形成する。その後、 n型ゥエル領域 1205 の主面にボロンを選択的にイオン打ち込み、 p型ゥエル領域 1 206を形成する。次に、基板 1201上に 850°C程度のゥエツト酸化処理を施して、 p型ゥェル領域 1 206の表面に 7 nm程度の酸ィ匕膜からなるゲート絶縁膜 1 207を形成する。そして、ゲート絶縁膜 1207上にグート電極 1 208を形成する。この工程において、ゲート電極 1208と一体化されたヮード線も一緒に形成される。

ゲート電極 1208およびヮード線 (WL) は、 70n m程度のリンが導入された多結晶シリコン膜を CVD法で形成してから、その上に 50 nm程度のタンダステンナイトライド膜および 100 nm程度のタングステン膜をスパッタ法で形成する。そして、更にその上に 1 5 0 nm程度の窒化シリコン膜からなるキヤップ絶縁膜 1 2 0 9を CVD法で形成した後、これらの膜をパターニングすることによって完成する。

次に、 P型ゥエル領域 1 2 0 6の主面上に 5 0 nm〜 1 00 nm程度の窒化シリコン膜を C VD法で形成した後、窒化シリコン膜に良く知られた R I E

(Reactive Ion Etching) を用いて異方性エッチングを施し、ゲート電極 1 2 0 8の側壁にサイドウォーノレスぺーサ 1 2 1 1を形成する。この工程において、サィドウォールスぺーサ 1 2 1 1はワード線（WL) の側壁にも形成される。次に、 n型半導体領域 1 2 1 0の主面にヒ素をイオン打ち込みし、 n型半導体領域 1 2 1 2を形成する。この工程により、 LDD構造のメモリセル選択用電界効果トランジスタが形成される。

次に、 P型半導体基板 1 2 0 1の主面上に第 1の層間絶縁膜 1 2 1 3を形成する。第 1の層間絶縁膜 1 2 1 3として、上記式（m) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) = 2 0 3 2、重量平均分子量（Mw) = 2 5 7 6、 y (Mw/Mn) = 1. 2 7 (検出器として紫外線吸収を使用した液体クロマトグラフ法による分子量測定結果） ) をスピン塗布し、 1 50 °C、 2 00 °Cのホットプレート上で順次各 1分間の加熱を行なう。次に、 n型半導体領域 1 2 1 2上の第 1の層間絶縁膜 1 2 1 3を選択的に除去する。即ち、第 1の層間絶縁膜 1 2 1 3上に接続孔形成用のレジスト TDUR— P 0 3 6 (東京応化工業（株）製）をスピン塗布してから、 8 0°Cのホットプレ一ト上で 1. 5分間加熱した後、既知の r Fレーザーステツパによる露光及び NMD- 3 (東京応化工業（株）製）による現像を行い、接続孔 1 2 1 4Aおよぴ接続孔 1 2 1 4 B形成用のレジストパターンを形成する。

次に、上記レジストパターンをマスクにして、少なくとも C F ₄を含むプラズマガスを用いて第 1の層間絶縁膜 1 2 1 3をエッチングし、接続孔 1 2 1 4Aおょぴ接続孔 1 2 1 4 Bを形成する。その後、レジスト膜を酸素アツシングにより完全に除去し、接続孔 1 2 1 4A、接続孔 1 2 1 4 Bのそれぞれの内部に導電プラグ 1 2 1 5を形成する。導電プラグ 1 2 1 5は第 1の層間絶縁膜 1 2 1 3上に不純物が導入された多結晶シリコン膜を CVD法で形成した後、この多結晶シリコン膜を CMP法を用いて研磨することによって形成される。

次に、接続孔 1 214 A内の導電プラグ 1 215と電気的に接続されるビット線（BL) を形成する。そして、ビット線（BL) 上を含む第 1の層間絶縁膜 1 213上に第 2の層間絶縁膜 121 6を形成する。この第 2の層間絶縁膜 1 21 6は、第 1の層間絶縁膜 121 3と同様の方法で形成される。そして、さらにその上に窒化シリコン膜 1 219を形成する。

次に、導電プラグ 1 215上の第 2の層間絶縁膜 1216及ぴ窒ィヒシリコン膜 1219をドライエッチング法で選択的に除去して接続孔 121 7を形成し、その後、接続孔 121 7の内部に導電プラグ 1218を形成する。導電プラグ 12 18は、導電プラグ 1215と同様の方法で形成される。

次に、導電プラグ 1218を含む第 2の層間絶縁膜 1 216上に、既知の手法によりキャパシタを形成する。

次に、第 3の層間絶縁膜 1220として S i LK^iM (Dow

Ch em i c a l社製）をスピン塗布し、 180°C、 320°Cのホットプレート上で順次各 1分間の加熱を行い、半熱硬ィ匕状態の膜（膜厚 600 nm) を形成する。

次に、第 3の層間絶縁膜 1220上に、上記式（IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =3060、重量平均分子量 (Mw) =4058、 γ (Mw/Mn) =1. 33) をスピン塗布し、 90°Cのホットプレート上で加熱を行って、第 4の層間絶縁膜 1221 (膜厚 1 00 nm) を形成する。

次に、第 4の層間絶縁膜 1221上に接続孔形成用のレジスト TDUR— P 0 36 (東京応化工業（株）製）をスピン塗布し、 80°Cのホットプレート上で 1. 5分間加熱した後、既知の Kr Fレーザーステツパによる露光及ぴ NMD— 3 (東京応化工業（株）製）による現像を行い、接続孔形成用のレジストパターンを形成する。この時、同時にアルカリ可溶性官能基を有する第 4の層間絶縁膜 1 221もパターニングすることができる。

そして、 1 20°Cのホットプレート上で 1. 5分間加熱してから、レジストパターンと第 4の層間絶縁膜 1 221とをマスクとして、〇₂プラズマガスを用いて第 3の層間絶縁 S莫 1220に開口を形成する。この時、同時にレジストパターンがエッチングされてなくなるが、パターユングされた第 4の層間絶縁膜 1 22 1は有機官能基の部分が酸化分解されて、酸化シリコン膜に相当するような膜に改質され、 o₂プラズマガスではエッチングされないので、エッチングマスクとしての機能を果たす。

次に、上記の開口部をクリーニング液 ST— 250 (ACS I社製）を用いて洗浄した後、第 4の層間絶縁膜 1221と第 3の層間絶縁膜 1220とからなる積層層間絶縁膜を一括して、酸素濃度 50 p pm以下の N₂雰囲気中にて 400 °Cで 30分間加熱処理を施し、最終的な熱硬化処理を行なう。

上記したプロセスにより、積層層間絶縁膜から低温で発生する脱離ガス成分やビアに残留したクリーユング液成分等はすべて放出させることができ、次工程である配線等を形成する金属膜形成プロセスに対して、ポイズンドビア発生等の悪影響を排除することが出来る。

次に、接続孔に CVD法を用いてタングステン 1 222を埋め込む。そして、研磨剤として S EM I— SPERSE ^(R) W2000 (C a b o t社製）を用いた化学機械研磨 (CMP) を行うことにより、第 4の層間絶縁膜 1221上の不要なタングステンを除去する。その結果、第 4の層間絶縁膜 1221の表面はほとんど研磨されず、即ち、第 4の層間絶縁膜 1 221が研磨ストツバとして働き、研磨は第 4の層間絶縁膜 1221が露出した時点で実質的に停止する。

次に、最上層の配線としてアルミ合金膜を形成し、このアルミ合金膜をパターニングして、上層配線 1 223を形成する。

そして、パッシベーシヨン膜として、上層配線 1 223を含む第 4の層間絶縁膜 1221の表面を覆うようにして CVD法による S i N膜l 224 (膜厚 1 5 O Onm) を形成し、更に、その上にチップコート膜としての感光性ポリイミド膜 PL— H708 (日立化成工業（株）製） 1225を形成する。尚、このポリイミド膜 1225には、スクライブラインとボンディングパッド部に対応させた開口が予め形成されている。

最後に、良く知られたプレードダイシング法により、先のスクライブラインに沿って個々のチップに切り出し、半導体メモリ装置が完成する。尚、図 1 2に示したメモリ装置において、その周辺部にはガードリング 1 2 2 2が形成されている。即ち、第 1の絶縁膜 1 2 1 3、第 2の絶縁膜 1 2 1 6、第 3の絶縁膜 1 2 2 0、第 4の絶縁膜 1 2 2 1を貫通して設けられた導電プラグ (タングステンの埋め込み成長によって形成される）の一方の端が上部電極 1 2 2 3に接続され、他方の一端が；型ゥエル領域 1 2 0 6に接するようにして設けられている。これにより、中央部に設けられたメモリ領域が外部からの不要な雑音によって誤動作が生じないようにしている。

上記したように、個々の半導体領域を分離し、更に多層の配線層を形成するための層間絶縁膜として、ラダーシリコーン系ポリマーからなる絶縁膜もしくは有機絶縁膜とラダーシリコーン系ポリマーからなる絶縁膜との積層絶縁膜を用い、これらは第 6の実施例で述べた場合と同様の方法を用いて形成されている。その結果、層間の容量を従来良く用いられた無機系絶縁膜に比較して低くすることが出来る。そして配線層を伝播する信号の遅延を抑制することによって、半導体メモリ素子をより高速で駆動させることが可能になる。

実施例 1 2

図 1 3は第 1 2の実施例である半導体メモリ素子の断面図である。実施例 1 1 との違いは、積層層間絶縁膜として下層に設けられた絶縁膜 1 3 2 0に、有機絶縁膜 F L A R E ^TM (H o n e y w e 1 1社製） 1 3 2 0を用いたことである。また、周辺部に設けられたガードリング 1 3 2 2の一端は上層配線 1 3 2 3に接続されているが、他方の一端が p型ゥエル領域の内部に埋め込まれるようにして形成されている。

実施例 1 1の場合と同様に、層間の容量を従来良く用いられた無機系絶縁膜に比較して低くすることが出来るばかりでなく、配線層を伝播する信号の遅延が抑制されることによって、半導体メモリ素子をより高速で駆動させることが可能になることは言うまでもない。そして、ガードリングの構造から明らかのように、外部雑音に対するメモリ領域の保護が第 1 1の実施例よりも更に効果的に作用する。

実施例 1 3

図 1 4は第 1 3の実施例である半導体ロジック素子の断面図である。半導体基板 1 401上に既知の S T I (Shallow Trench Isolation) を用いて素子分離膜領域 1402を形成し、この素子分離膜領域 1402内部に M〇 Sトランジスタ 1 403を形成する。そして、既知の CVD法を用いて 5 0 nra程度のシリコン酸化膜 1404と 5 00 n m程度の B P SG (ボロン 'リン 'シリケイトガラス）膜 1 405とを、 MOS トランジスタ 1403を含み、半導体基板 1 40 1の表面に順次形成した後、例えば 800〜900°Cの窒素雰囲気でリフローァニールする。

次に、例えばシリカ砥粒を用いた化学機械研磨法（CMP法）を用いて B P S G膜 1 405の表面を平坦化研磨した後、コンタクトホールを形成し、このコンタクトホール内に、 CVD法によりタングステンの埋め込みを行い、導電プラグ 1 406を形成する。この時、 B P S G膜 1405の表面上に存在する不要なタングステンは既知のエッチバック法により除去されている。

次に、 B P SG膜 1 405の上に、パターニングされたアルミ合金からなる上層配線層 1407を形成する。

次に、有機絶縁膜材料 FLARE ^TM (Ho n e y we 1 1社製）をスピン塗布し、 1 50 °C、 200 °C、 250。Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態にある第 1の絶縁膜 1408 (膜厚 500 nm) を形成する。

次に、第 1の絶縁膜 1408上に上記式 (IV) で表される分子構造を有し、感光剤を含むラダーシリコーン系ポリマー材料（数平均分子量（M n ) = 3060、重量平均分子量（Mw) =40 58、 7 (Mw/Mn) = 1. 3 3 (検出器として紫外線吸収を使用した液体クロマトグラフ法による分子量測定結果））をスピン塗布し、例えば 90°Cのホットプレート上で 1分間の加熱処理を行なって、第 2の絶縁膜 1 409 (膜厚 1 00 n m) を形成する。

上述した第 1の絶縁膜 1408及ぴ第 2の絶縁膜 1409はいずれもスピン塗布法を用いて形成されるため、その表面の平坦性は素子形成上十分であって、従来良く行なわれていた一般的なェツチパックや CM P等の平坦化工程を省くことができる。従つて、上述した第 1の絶縁膜 1408及ぴ第 2の絶縁膜 1 409は、 V、ずれも半熱硬化状態でのパターニングが可能となる。次に、第 2の絶縁膜 1 4 0 9上に配線形成用レジスト T D U R—P 0 8 0 (東京応化工業（株）製）をスピン塗布し、例えば 9 0 °Cのホットプレート上で 1 . 5分間加熱した後、既知の r Fレーザーステツパによる露光及び NMD— 3 (東京応化工業（株）製）による現像を行い、配線形成用のレジストパターンを形成する。

次に、 1 0 0 °Cのホットプレート上で 1 . 5分間加熱処理を行なった後、 0 ₂ プラズマガスを用いて第 2の絶縁膜 1 4 0 9をマスクとして第 1の絶縁膜 1 4 0 8に開口を形成する。このとき、同時に第 2の絶縁膜 1 4 0 9を構成する有機官能基の部分が酸化分解され、その表面はあたかも酸化シリコン膜に類似の膜に改寳され、この膜は o ₂プラズマガスによりエッチングされないので、エッチングマスクとしての機能を果たすようになる。

上述したドライエッチングの条件は、例えば下記の条件が好適である。即ち、

R Fパワー： 9 0 0 W、圧力： 1 . 5 T o r r、基板温度： 3 5 °C、 O ₂流量：

3 7 5 0 s c c mである。

次に、上記の開口部をクリーニング液 S T— 2 5 0 (A C S I社製）を用いて洗浄した後、第 2の絶縁膜 1 4 0 9と第 1の絶縁膜 1 4 0 8とからなる積層層間絶縁膜を、酸素濃度 1 0 p p m以下の N ₂雰囲気中にて 4 0 0 °Cで 6 0分間の加熱を施し、最終的な熱硬化を行なう。

上記したプロセスによって、積層層間絶縁膜から低温で発生する脱離ガス成分やビアに残留したクリーニング液成分等はすべて放出させることができ、次工程である金属配線プロセスに対して、ボイズンドビア発生等の悪影響を排除することが出来る。

次に、上記した接続孔に、 C V D法を用いてタングステンを埋め込み、導電プラグ 1 4 1 0を形成する。この時、第 2の絶縁膜 1 4 0 9の上部に存在する不要なタングステンは既知のエッチパック法によって除去される。

次に、導電プラグ 1 4 1 0と電気的な接続を行なうようにしてアルミ合金からなるパターン化された上層配線 1 4 1 1を形成する。

以下、上記の工程を繰り返して 3層の積層層間絶縁膜を形成する。そして、通常の C VD法を用いて S i N膜からなるパッシベーション膜 1 4 1 6 (膜厚 1 5 O O n m) 及び感光性ポリイミド P L— H 7 0 8 (日立化成工業（株）製）からなるチップコート膜 1 4 1 7を、上記した積層層間絶縁膜を包み覆うようにして順次形成する。チップコート膜 1 4 1 7には、スクライブラインとボンディングパッド部に対応する位置に開口が予め形成されており、既知のブレードダイシング法を用いて個々のチップを切り出して分離することにより、半導体ロジック装置が完成する。

層間容量は従来の無機系絶縁膜を用いた場合に比較して遥かに小さくすることが出来る。また、積層層間絶縁膜を半熱硬化状態で導電プラグ形成用の開口を形成した後、改めて最終的な熱硬化処理を行なうため、次工程での導電プラグの埋め込み形成時に離脱ガス等の影響を排除することが可能となり、その結果として従来良く問題とされたポイズンドビアとよばれる埋め込み不良ゃコンタクト不良及び抵抗値増加を抑制することが出来る。

また、実施例 8や実施例 9の場合と同様に、配線層を伝播する信号の遅延を抑制することが出来るので、本実施例である半導体口ジック装置をより高速で駆動させることが可能になる。

実施例 1 4

図 1 5は第 1 4の実施例である半導体ロジック素子の断面図である。実施例 1 3との違いは、積層層間絶縁膜の下層に配置した有機絶縁膜が S i L K™ (D o w C h e m i c a l製） 1 5 0 8であり、また、積層層間絶縁膜を覆うようにして設けられた窒化シリコン膜 1 5 1 6が半導体基板 1 5 0 1の内部まで埋め込まれて形成されていることである。

実施例 1 3の場合と同様に、層間容量を従来の場合に比較して小さくすることによつて配線層を伝播する信号の遅延を抑制させ、より高速で半導体ロジック素子を駆動させることが可能であるばかりでなく、保護膜である窒化シリコン膜を半導体基板の内部に埋め込むことによって、実施例 1 3よりも外部からの雑音を受けることなく、確実な駆動が可能である。

実施例 1 5

図 1 6は第 1 5の実施例を説明するための断面図であって、実施例 1 3で説明した半導体口ジック素子をウェハレベルチップサイズパッケージ構造に用いた場合である。

本実施例において、ポリイミドチップコート膜 1 604に開口部を形成した半導体素子上に、例えばスパッタリング法を用いて、 N i膜（膜厚約 50 nm) 、 C u膜（膜厚約 1. 2 μ m) を順次堆積し、再配列配線層 1 605を形成する。次に、再配列配線層 1 605上に有機絶縁膜材料 B CB™ (Dow

Ch emi c a l製）をスピン塗布した後、 80°C、 1 50°C、 200°Cのホットプレート上で順次各 1分間の加熱処理を行ない、半熱硬化状態の第 1の絶縁膜 1606 (S莫厚 3 μπι) を形成する。

この第 1の絶縁膜 1 606に、上記式（m) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) =2032、重量平均分子量（Mw) =2576、 (Mw/Mn) =1. 27 (検出器として紫外線吸収を使用した液体クロマトグラフ法による分子量測定結果））をスピン塗布し、 9

0°C、 140°Cのホットプレート上で各 1分間加熱処理を行なって、第 2の絶縁膜 1607 (膜厚 l O O nm) を形成する。

次に、第 2の絶縁膜 1607上に、既知のフォトリソグラフィ一法を用いてレジストパターン (図示せず) を形成する。

続いて、一般的なドライエッチング装置を使用し、レジストパターンをマスクとして CF₄ (95%) Ζθ₂ (5%) の混合ガスによって第 2の絶縁膜 1 60

7に所定のパターンを形成する。

引続き、レジストパターンとパターン化された第 2の絶縁膜 1607をマスクとして、 0₂プラズマガスにより第 1の絶縁膜 1606に開口を形成する。この時、同時にレジストパターンは除去される。

次に、開口部をクリーニング液 ST— 250 (ACS I社製）を用いて洗浄した後、第 2の絶縁膜 1 607及ぴ第 1の絶縁膜 1606からなる積層層間絶縁膜を一括して、酸素濃度 10 p pm以下の N ₂雰囲気中にて例えば 400°Cで 60 分間の加熱処理を行ない、最終的な熱硬化処理を行なう。

その後、上記した積層層間絶縁膜の一部に開口を設け、その開口にアンダーバンプメタル層 1 608、ハンダバンプ 1609を通常の方法で形成し、再配列配線層 1605とハンダバンプ 1609とがアンダーバンプメタノレ層 1608を介して電気的に接続させる。

上記の工程を経て、ウェハレベルチップサイズパッケージ構造の半導体素子が完成する。

図 1 6には図示されていないが、ハンダバンプ 1 6 0 9を介して外部の配線等と電気的に接続されて、各種の電気信号の受け渡しが行なわれる。この時、積層層間絶縁膜の容量が信号の伝播に大きな影響を及ぼすが、本実施例における積層層間絶縁膜は従来の無機系絶縁膜に比較してその比誘電率が小さいため、上記した影響を極力低減することが出来る。即ち、本実施例においては、従来の場合よりも信号の遅延を抑制し、高速での動作が可能になる。

実施例 1 6

図 1 7は第 1 6の実施例を説明するための断面図であって、実施例 1 3で説明した半導体口ジック素子をウェハレベルチップサイズパッケージ構造に用いた場合である。

半導体ロジック素子のポリイミド膜 1 7 0 4上に、再配列配線 1 7 0 5を形成し、更にその上にポリイミド絶縁膜 1 7 0 6が設けられている。そして、このポリイミド絶縁膜層 1 7 0 6を貫いて再配列配線 1 7 0 5の一部の領域で電気的な接続を行なうためのアンダーバンプメタル層 1 7 0 7が設けられ、このアンダーバンプメタル層 1 7 0 7の上にハンダバンプ 1 7 0 8が形成されている。

実施例 1 5との違いは、再配列配線 1 7 0 5上に設けられた絶縁膜がポリイミド絶縁膜 1 Ί 0 6で構成されていることである。

高速駆動の可能な半導体ロジック素子そのものは実施例 1 3または実施例 1 4 で述べた方法によってウェハ上に形成することが出来るため、本実施例によってゥェハの状態でハンダバンプを有する半導体ロジックパッケージ装置が実現する。これにより、従来、半導体ロジック素子個別にハンダバンプを設けてパッケ一ジ構造を作り込んでいたのに対して、ウェハの状態で最終形態の半導体ロジック製品を完成させることが出来るので、従来に比較して極めて効率良く生産することが可能になり、その結果、半導体口ジック製品の高速化及ぴ低コスト化に貢献することが出来る。

実施例 1 7 第 1 7の実施例であるマルチチップモジュールについて、図 1 8に示した断面図を用いて説明する。

セラミック基板 1 806の内層配線 1 802の上部おょぴ下部に N iめっきによる上部電極 1 803および下部電極 1 804を形成し、更に、この下部電極 1 804に A uメツキ層 1 805を形成する。

更に、上部電極 1 803を形成した側に、真空蒸着を用いてアルミニウム膜を形成し、既知のフォトエッチング技術により形成した所定のパターンを有する第 1の配線層 1 8 07 (膜厚 2 /zm) を形成した。

次に、第 1の配線層 1 807を含むセラミック基板 1 806の上に、有機絶縁膜 B C B丄 ^M (D o w Ch em i c a l社製）をスピン塗布した後、 8 0 °C、 1 50°C、 200°Cのホットプレート上で順次各 1分間の加熱処理を行い、半熱硬化状態にある第 1の絶縁膜 1 808 莫厚 4 /zm) を形成する。

次に、この第 1の絶縁膜 1 808上に、ポジ型レジスト感光剤を含み、上記式 (IV) で表される分子構造を有するラダーシリコーン系ポリマー材料（数平均分子量（Mn) = 3060、重量平均分子量 (Mw) =4058、 y (Mw/

Mn) = 1. 3 3) をスピン塗布した後、 9 0°Cのホットプレート上でプリべ一クを行って、第 2の絶縁膜 1 809 (膜厚 5 00 n m) を形成する。

次に、既知の Kr Fレーザーステツパによる露光及ぴ NMD— 3 (東京応化工業（株）製）による現像を行い、アルカリ可溶性官能基を有しポジ型レジスト感光剤を含む第 2の絶縁膜 1 809をパターニングする。

そして、 1 00°Cのホットプレート上で 1分間加熱した後、第 2の絶縁膜 1 8

0 9をマスクとして、 O ₂プラズマガスにより第 1の絶縁膜 1 808に開口を形成する。この時、第 2の絶縁膜 1 809を構成する官能基の部分が酸ィヒ分解され、酸化シリコン相当の膜に改質される。この膜は O ₂プラズマガスによりエツチングされないので、第 2の絶縁膜はエッチングマスクとして作用する。

次に、開口部をクリーニング液 ST— 250 (ACS I社製）を用いて洗浄した後、第 2の絶縁膜 1 809及ぴ第 1の絶縁膜 1 808からなる第 1の積層層間絶縁膜を一括して、酸素濃度 1 0 p pm以下の N ₂雰囲気中にて 400°Cで 6 0 分間の加熱処理を行ない、最終的な熱硬化を施す。次に、所定のパターンを有する第 2の配線層 1 8 1 0 (膜厚 2 μ πι) を、上記の開口を介して形成し、第 2の配線層 1 8 1 0と第 1の配線層 1 8 0 7とが電気的に接続されるように形成する。

以下同様にして、第 2の積層層間絶縁膜 1 8 1 1、第 3の積層層間絶縁膜 1 8 1 3を形成する。

次に、第 3の積層層間絶縁膜 1 8 1 3の接続孔に、通常の方法を用いて、例えば真空蒸着法を用いて C r (0. 0 7 μ πι) /N i - Cu (0. 7 μ τα) 層 1 8 1 4を、及ぴメツキ法を用いて N i ZAu層 1 8 1 5を順次形成して、上部電極とし、マルチチップモジュール基板を得ることができる。

上記した積層層間絶縁膜 1 8 1 1、 1 8 1 3等を構成する何れの絶縁膜も従来の無機系絶縁膜に比較してその比誘電率が小さいので、層間容量を低減させることが出来、配線を伝播する信号の遅延を極力低減させることが可能になる。

更にまた、積層層間絶縁膜を先ず 3 5 0°C未満の半熱硬化の状態でエッチング加工し、その後 3 50°C以上で最終硬化させることによって、脱離ガス成分等が次工程、例えば配線形成工程に及ぼす悪影響を排除することが出来る。その結果、例えば従来の方法で問題とされたボイズンドビアとよばれる埋め込み不良ゃコンタクト不良及び抵抗値増加を抑制することが出来るので、高品質のマルチチップモジュールを実現することが可能になる。

実施例 1 8

図 1 9は、第 1 8の実施例である樹脂封止された半導体メモリ装置を説明するための構造図である。

実施例 1 1または実施例 1 2によって得られた半導体メモリ素子 1 9 0 1の表面に、下部にポリアミドイミドエ一テルの接着層を持つポリイミドフィルム 1 9 04上に支持された外部端子 1 9 0 3を、例えば 400°Cの温度にて熱圧着で接続した。

次に、华導体メモリ素子 1 9 0 1のボンディングパッド部と外部端子 1 9 0 3 との間を通常のワイヤーポンダーを用いて金 JHI 9 05を酉己,锒する。

そして、半導体メモリ素子 1 9 0 1、外部端子 1 90 3、金線 1 9 0 5等を覆うように、シリカ含有エポキシ系樹脂を用いて、樹脂封止部 1 9 0 6を形成した。 2 .

樹脂封止の条件は、例えば成形温度 1 8 0 °C、成型圧力 7 0 k g / c m で行つた。

最後に、外部端子 1 9 0 3の一部を所定の形状に折り曲げることにより、 D R AM (Dynamic Random Access Memory) の L O C型樹脂封止の完成品を得た。樹脂封止された半導体メモリ素子の層間絶縁膜には、比誘電率の小さい有機金属ポリマーからなる絶縁膜が使用されているので、メモリ素子の特性として実施例 1 1または実施例 1 2で説明した同様の効果を奏することは言うまでもなく、更に樹脂封止されているので外部環境に対して安定な特性を発揮することが可能である。

図 2 0に、第 1 9の実施例である樹脂封止された半導体ロジック装置の断面図である。

実施例 1 3または実施例 1 4で得られた半導体口ジック装置 2 0 0 1を、別途設けられているダイボンディング工程におけるリードフレームに固定する。その後、半導体口ジック装置 2 0 0 1に設けられたボンディングパッド部とリードフレームの外部端子 2 0 0 5の間をワイヤーポンダーを用いて金線 2 0 0 4を配線した。

次に、日立化成工業（株）製のシリカ含有ビフヱニル系エポキシ樹脂を用いて、半導体口ジック装置 2 0 0 1、外部端子 2 0 0 5等を包み込むように樹脂封止部 2 0 0 3を形成した。封止条件は、成型温度 1 8 0 °C、成型圧力 7 0 k g / c m ²であるが、これに限定されるものではない。

最後に、外部端子 2 0 0 6を所定の形に折り曲げることにより、樹脂封止型半導体ロジック装置の完成品が得られる。

樹脂封止された半導体口ジック装置の層間絶縁膜の一部には、比誘電率の小さ V、有機金属ポリマーからなる絶縁膜が使用されているので、ロジック装置の特性として実施例 1 3または実施例 1 4で説明した場合と同様の効果を奏することは言うまでもなく、更に樹脂封止されているので外部環境に対して安定した高速動作特性を発揮することが可能である。

以上、実施例を用いて詳細に説明したが、本発明並びに実施例を達成するための諸条件等はこれらの実施例になんら限定されるものではない。産業上の利用可能性

以上説明したように、従来の C V D法で形成される無機系絶縁膜よりも比誘電率の低い有機金属ポリマーを塗布法を用いて形成することにより、簡便に、かつ層間容量の低減を図った高速応答の可能な半導体装置を実現することが出来る。また、本発明においては、層間絶縁膜を半熱硬化の状態で加工した後、最終的な熱硬化を行なうことにより、次工程の配線形成工程への影響を排除することが出来る。

Claims

請求の範囲

1. 配線層と層間絶縁膜層とを備えた半導体装置であって、前記層間絶縁膜層が有機絶縁膜で形成された第 1の絶縁膜を下層に、有機金属ポリマーで形成された第 2の絶縁膜を上層に積層した層からなることを特徴とする半導体装置。

2. 配線層と層間絶縁膜層とを備えた半導体装置であって、前記層間絶縁膜層が有機金属ポリマーで形成された第 2の絶縁膜であることを特徴とする半導体装

3. 請求の範囲 1において、前記有機絶縁膜の比誘電率が 3 . 5以下であることを特徴とする半導体装置。

4. 請求の範囲 1において、前記有機金属ポリマーの比誘電率が 4. 0未満であることを特徴とする半導体装置。

5. 請求の範囲 2において、前記有機金属ポリマーの比誘電率が 4 . 0未満であることを特徴とする半導体装置。

6. 請求の範囲 1において、前記第 1の絶縁膜と前記第 2の絶縁膜の少なくとも何れか一方が、塗布法を用いて形成されてなることを特徴とする半導体装置。

7. 請求の範囲 2において、前記有機金属ポリマーからなる第 2の絶縁膜が、塗布法を用いて形成されてなることを特徴とする半導体装置。

8. 請求の範囲 1において、前記第 2の絶縁膜の膜厚が、前記第 1の絶縁膜の膜厚以下であることを特徴とする半導体装置。

9. 請求の範囲 1において、前記有機絶縁膜で形成された第 1の絶縁膜が熱硬化性樹脂からなり、加熱硬化によつて形成されてなることを特徴とする半導体装

10. 請求の範囲 1において、前記有機金属ポリマーで形成された第 2の絶縁膜力酸素を主成分とするプラズマガスに曝された後、加熱硬化によって形成されてなることを特徴とする半導体装置。

11. 請求の範囲 2において、前記有機金属ポリマーで形成された第 2の絶縁膜力酸素を主成分とするプラズマガスに曝された後、加熱硬化によって形成されてなることを特徴とする半導体装置。

12. 請求の範囲 1において、前記第 1の絶縁膜が開口を有し、該開口が前記第 2の絶縁膜をマスクとして、酸素を主成分とするプラズマガスを用いてドライエツチング法により形成されてなることを特徴とする半導体装置。

13. 請求の範囲 1において、前記有機金属ポリマーが有機官能基を有し、該有機官能基が酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理とによつて分解除去されてなることを特徴とする半導体装置。

14. 請求の範囲 2において、前記有機金属ポリマーが有機官能基を有し、該有機官能基が酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理とによつて分解除去されてなることを特徴とする半導体装置。

15. 請求の範囲 1において、前記第 2の絶縁膜が、酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理とによって、膜硬度を向上せしめてなることを特徴とする半導体装置。

16. 請求の範囲 2において、前記第 2の絶縁膜が、酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理とによって、膜硬度を向上せしめてなることを特徴とする半導体装置。

17. 請求の範囲 1において、前記有機金属ポリマーがラダーシリコーン系ポリマーであることを特徴とする半導体装置。

18. 請求の範囲 2において、前記有機金属ポリマーがラダーシリコーン系ポリマーであることを特徴とする半導体装置。

19. 請求の範囲 1 7において、前記ラダーシリコーン系ポリマーが、下記式 ( I ) の分子構造を有する高分子材料であることを特徴とする半導体装置、伹し、式（I ) 中の Rはアルカリ可溶性基を含む有機基を表わし、 nは繰返し単位を表わす 2以上の正数である。 R ヽ

I a SΟ R 1 Ιi 一 O

( i )

O o

o

I

R n

20. 請求の範囲 1 8において、前記ラダーシリコーン系ポリマーが、下記式 ( I ) の分子構造を有する高分子材料であることを特徴とする半導体装置、伹し、式（I) 中の Rはアルカリ可溶性基を含む有機基を表わし、 nは,橾返し単位を表わす 2以上の正数である。

ヽ

( I )

I

厘 Si O

I

R n

21. 請求の範囲 1 7において、前記ラダーシリコーン系ポリマーが、下記式 ( Π ) の分子構造を有する高分子材料であることを特徴とする半導体装置、但し、式（I) 中の R'は有機基を表わし、 nは繰返し単位を表わす 2以上の正数である。

23. 請求の範囲 1において、前記第 2の絶縁層が、ラダーシリコーン系ポリマ一と感光剤とからなる感光性樹脂材料で形成されてなることを特徴とする半導体

24. 請求の範囲 2において、前記第 2の絶縁層が、ラダーシリコーン系ポリマ -と感光剤と力らなる感光性樹脂材料で形成されてなることを特徴とする半導体

25. 配線層と層間絶縁膜層とを備えた電子回路装置であって、前記層間絶縁膜層が有機絶縁膜で形成された第 1の絶縁膜を下層に、有機金属ポリマーで形成された第 2の絶縁膜を上層に積層した層からなることを特徴とする電子回路装置。

26. 板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成する工程と、該第 1 の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜上に開口形成用レジストパターンを形成する工程と、該レジストパターンをマスクとして前記第 2の絶縁膜に開口を形成する工程と、前記レジストと前記第 2の絶縁膜とをマスクとして、ドライエッチング処理を用いて前記第 1の絶縁膜に開口を形成し、かつ前記レジストを除去する工程と、前記第 1の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えたことを特徴とする半導体装置の製造方法。

27. 請求の範囲 2 6において、前記有機金属ポリマーが下記式（Π ) で表される分子構造を有するラダーシリコーン系ポリマー材料からなることを特徴とする半導体装置の製造方法、

伹し、式（Π ) 中の R'は有機基を表わし、 nは繰返し単位を表わす 2以上の正数である。

28. 基板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成する工程と、該第 1の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜上に開口形成用レジストパターンを形成し、かつ前記第 2の絶縁膜に開口を形成する工程と、ドライエッチング処理を用いて前記第 1の絶縁膜に開口を形成し、力つ前記レジストを除去する工程と、前記第 1の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えてなることを特徴とする半導体装置の製造方法。

29. 請求の範囲 2 8において、前記有機金属ポリマー材料が下記式（I ) で表される分子構造を有するラダーシリコーン系ポリマー材料からなることを特徴とする半導体装置の製造方法、

但し、式（I ) 中の Rはアルカリ可溶性基を含む有機基を表わし、 nは繰返し単位を表わす 2以上の正数である。

30. 基板上に有機絶縁膜材料を塗布して第 1の絶縁膜を形成する工程と、該第 1の絶縁膜上に有機金属ポリマー材料を塗布して第 2の絶縁膜を形成する工程と、該第 2の絶縁膜に開口を形成する工程と、該第 2の絶縁膜をマスクとして、ドラィェツチング処理を用いて前記第 1の絶縁膜に開口を形成する工程と、前記第 1 の絶縁膜と前記第 2の絶縁膜とを加熱硬化する工程を備えてなることを特徴とする半導体装置の製造方法。

31. 請求の範囲 3 0において、前記有機金属ポリマーが、アルカリ可溶性基を含む有機官能基を有するラダーシリコーン系ポリマーと感光剤とからなる感光性樹脂材料であることを特徴とする半導体装置の製造方法。

32. 請求の範囲 2 6において、前記第 1の絶縁膜または前記第 2の絶縁膜に開口を形成する工程が、接続孔形成または溝配線用溝形成の少なくともレヽずれかの工程であることを特徴とする半導体装置の製造方法。

33. 請求の範囲 2 8において、前記第 1の絶縁膜または前記第 2の絶縁膜に開口を形成する工程が、接続孔形成または溝配線用溝形成の少なくともいずれかの工程であることを特徴とする半導体装置の製造方法。

34. 請求の範囲 3 0において、前記第 1の絶縁膜または前記第 2の絶縁 S莫に開口を形成する工程が、接続孔形成または溝配線用溝形成の少なくともいずれかの工程であることを特徴とする半導体装置の製造方法。

35. 請求の範囲 2 6において、前記第 1の絶縁膜を 3 5 0 °C未満の温度範囲で加熱硬化した後、該第 1の絶縁膜に開口を形成することを特徴とする半導体装置の製造方法。

36. 請求の範囲 2 8において、前記第 1の絶縁膜を 3 5 0 °C未満の温度範囲で加熱硬化した後、該第 1の絶縁膜に開口を形成することを特徴とする半導体装置の製造方法。

37. 請求の範囲 3 0において、前記第 1の絶縁膜を 3 5 0 °C未満の温度範囲で加熱硬ィヒした後、該第 1の絶縁膜に開口を形成することを特徴とする半導体装置の製造方法。

38. 請求の範囲 2 6において前記第 1の絶縁膜に開口を形成した後、該第 1の絶縁膜を 3 5 0 °C以上の温度範囲で加熱硬化することを特徴とする半導体装置の製造方法。

39. 請求の範囲 2 8において前記第 1の絶縁膜に開口を形成した後、該第 1の絶縁膜を 3 5 0 °C以上の温度範囲で加熱硬化することを特徴とする半導体装置の製造方法。

40. 請求の範囲 3 0において前記第 1の絶縁膜に開口を形成した後、該第 1の絶縁膜を 3 5 0 °C以上の温度範囲で加熱硬化することを特徴とする半導体装置の製造方法。

41. 請求の範囲 2 6において、前記第 1の絶縁膜の開口が、酸素を主成分とするドライエツチング法を用いて行われることを特徴とする半導体装置の製造方法。

42. 請求の範囲 2 6において、前記第 2の絶縁膜の膜厚が前記第 1の絶縁膜の膜厚以下であることを特徴とする半導体装置の製造方法。

43. 請求の範囲 2 6において、前記第 2の絶縁膜を、酸素を主成分とするブラズマガスに曝した後、加熱硬化処理を行うことを特徴とする半導体装置の製造方法。

44. 請求の範囲 2 6において、前記第 2の絶縁膜をマスクとして、酸素を主成分とするプラズマガスを用いたドライエッチング処理を行うことによって、前記第 1の絶縁膜に開口を形成することを特徴する半導体装置の製造方法。

45. 請求の範囲 2 6において、前記有機金属ポリマーが有機官能基を有してなり、酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理を行うことによつて前記有機官能基を分解除去することを特徴とする半導体装置の製造方法。

46. 請求の範囲 2 6において、前記第 2の絶縁膜を、酸素を主成分とするプラズマガスを用いたドライエッチング処理と加熱処理を行うことによって、前記第 2の絶縁膜の膜硬度を向上させることを特徵とする半導体装置の製造方法。

47. メモリ素子を内蔵させた半導体基板と、該半導体基板上に積層された層間絶縁層と、上層配線と、配線材から構成され、周辺部からの吸湿透湿を防ぐための素子周辺を囲う隔壁 (以下ガードリングと称する) とを備え、前記層間絶縁層が有機絶縁膜からなる絶縁膜を下層に、かつラダーシリコーン系ポリマーからなる絶縁膜を上層に積層してなり、前記メモリ素子の最外周領域に配置された前記ガードリングの一端が前記上層配線に接続され、かつ他方に一端が前記半導体基板の内部に埋め込まれるように形成されてなることを特徴とする半導体メモリ装置。

48. MO Sトランジスタを内蔵させた半導体基板と、該半導体基板上に形成された B P S G層と、配 ,線層と、層絶縁層と、保護膜とを備え、前記 B P S G層と前記層間絶縁層とを貫通して設けられた導電ブラグが、前記配線層を介して前記半導体基板に接続されてなり、力つ前記層間絶縁層が有機絶縁膜からなる絶縁膜を下層に、ラダーシリコーン系ポリマーからなる絶縁膜を上層に積層してなり、前記 B P S G層及び前記層間絶縁膜の端部を覆うようにして前記保護膜が設けられてなることを特徴とする半導体装置。

49. 請求の範囲 4 8において、前記保護膜の一端が、前記半導体基板の内部に埋め込まれてなることを特徴とする半導体装置。

50. 請求の範囲 4 8において、前記保護膜が窒化シリコン膜であることを特徴とする半導体装置。