WO2001009950A1 - Semiconductor package unit - Google Patents

Description

明 細 書 半導体パッケージュニット 技術分野

本発明は、 半導体の多集積化に対応できる半導体パッケージュニットに関する 。 また本発明は、 特に従来の半導体パッケージと同一の空間容積内に少なくとも 倍のメモリ一容量の半導体チップを搭載、 格納できる新規な半導体パッケージュ ニットに関する。 背景技術

近年、 半導体デバイスの高集積化、 多ピン化、 小型化、 また、 電子機器の小型 •軽量化に伴い、 高密度の実装基板が要求されるようになってきており、 それを 可能にするために、 配線基板の多層化、 配線密度の向上、 チップの積層構造に関 する研究 ·開発が盛んに行われるようになってきている。

このような、 多層化方法は、 パッケージ形態の変遷と共に多少変化しているが 、 従来の方法は概ね 1パッケージに 1チップを組みこんだものでチップ容量が増 加しない限りパッケージ当りの容量は増加できないという問題があることが指摘 されていた。

この状態を改善する方法として、 例えば特開平 1 0— 1 6 3 4 1 4号公報では 、 半導体モジュール間を複数個の接合部を介して電気的に接続し、 各半導体モジ ユール間に設けられた接合部間を電気的に接続することで所定の機能を有する複 数個の電極を構成し、 半導体チップの有する端子接合部までの接続パターンを各 半導体モジュールで異ならせることで、 複数個の電極のいずれかを各半導体チッ プの固有電極として構成し、 また半導体チップに、 接合部と電気的に接続するパ ッドを配置し、 半導体チップの有する端子からパッドまでの接続パターンを各半 導体モジュールで異ならせ、 さらに接合部間の接続パターンを各半導体モジユー ルで異ならせることで複数個の電極のいずれかを各半導体チップの固有電極とし て構成するというものである。

すなわち、 この提案によれば、 第一のフィルムキヤリャ半導体モジュールと第 ¾ 二のフィルムキヤリャ半導体モジュールのァウタリード位置に、 チップ選択用配 線パターンを形成したスぺ一サを介在させて各フィルムキヤリャ半導体モジユー ルを電気的に接続することにより、 従来パッケージと同様の実装及び実装空間で 2倍のメモリ一容量を有することができ、 さらにスぺ一サをフィルムキヤリャ半 導体モジュールとほぼ同等厚さにすれば、 スぺーサを介して 2個以上のフィルム 10 キヤリャ半導体モジュールを積層することができるので、 パッケージ当りのチッ プ容量をさらに増大させることができるというものである。

また、 特開平 1 0— 2 2 3 6 8 3号公報の提案はフィルムキヤリャのインナー リードがある面と、 半導体チップの入出力面がある面を向かい合わせ、 かつデバ イスホールを半導体チップが通り抜けられない程に小さくすることにより、 半導 体チップとフィルムキヤリャの絶縁フィルムが接触するまで層間隔を狭くできる から、 空間容積が减つて実質的にパッケージ内の容量が増加するというものであ る。

し力 し、 特開平 1 0— 1 6 3 4 1 4号公報の提案による方法では 1個の半導体 チップは 1のバンプとそれに接続したインナーリード部を介して電気的に接続し0 ているので、 この形式の構造を採用する限りにおいては、 各チップ間に存在する 空間を埋めることはできず、 従って積層個数が増えれれば増えるほど、 この空間 容積も増大していくことになるので、 積層による効果を十分に活用することがで きないことになる。

また、 特開平 1 0— 2 2 3 6 8 3号公報提案の方法では、 バイァホールとの層^ 間接続を半田ボールで行っている関係で、 この部分の空間の活用が不充分である という問題がある。 本発明は、 このような複数のチップを積層していく場合に生ずる、 チップ間に 存在する空間容積を可及的に少なくすることにより、 従来からの問題を解決しよ うというもので、 この方法の採用によって半導体パッケージ内のチップ容量を従 来方法の少なくとも 2倍にすることができることになる。 発明の開示

本発明の半導体パッケージは、 パッケージュニット用のクラッド板を湿式法で エッチングしてクラッド板表面に回路を形成し、 該回路と前記クラッド板の上下 に設置した半導体チップとを接続して一体化したことを特徴とする。 さらに本ュ ( 0 ニットを、 プリント基板等に積層することによって多数個の半導体チップを一体 化させたュニットを製造することができる。

本発明のュニットを形成するためのクラッド板は、 銅箔とニッケル箔を複数組 合せたクラッド板からなることが好ましく、 具体的にはこのクラッド板の材質は 銅 （C u ) 箔とニッケル （N i ) 箔の組合せ、 例えば C u Z N i / C u / N i / ( 5 C uからなるクラッド板を使用することが好ましい。 図面の簡単な説明

図 1は、 本発明の一実施の形態に係る半導体パッケージュニットの製造方法の 工程説明図のうち、 未加工のクラッド材の断面図である。 図 2は、 本発明の第一

D.0 の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、 柱 状導体形成用レジストを銅層上に塗布した状態を示した断面図である。 図 3は、 本発明の第一の実施形態に係る半導体パッケージュニットの製造方法の工程説明 図のうち、 表面銅層の選択エッチングを行って柱状導体を形成した状態を示した 断面図である。 図 4は、 本発明の第一の実施形態に係る半導体パッケージュニッ

^5 トの製造方法の工程説明図のうち、 ニッケル層の選択エッチングを行った後の状 態を示した断面図である。 図 5は、 本発明の第一の実施形態に係る半導体パッケ ージュニットの製造方法の工程説明図のうち、 絶縁樹脂を塗布して表層を研磨し た後の状態を示した断面図である。 図 6は、 本発明の第一の実施形態に係る半導 体パッケージュニットの製造方法の工程説明図のうち、 反対の面にも柱状導体を 形成した状態を示した断面図である。 図 7は、 本発明の第一の実施形態に係る半

¾ 導体パッケージユニットの製造方法の工程説明図のうち、 反対面のニッケル層を 選択的にエッチングした後の状態を示した断面図である。 図 8は、 本発明の第一 の実施形態に係る半導体パッケージュニットの製造方法の工程説明図のうち、 回 路パターン形成用フォトレジスト樹脂を地付した後の状態を示した断面図である 。 図 9は、 本発明の第一の実施形態に係る半導体パッケージユニットの製造方法

10 の工程説明図のうち、 回路パターンをエッチングにより形成した後の状態を示し た断面図である。 図 1 0は、 本発明の第一の実施形態に係る半導体パッケージュ ニットの製造方法の工程説明図のうち、 回路を形成した反対面に絶縁樹脂を塗布 して、 その上面を研磨した状態を示した断面図である。 図 1 1は、 本発明の第一 の実施形態に係る半導体パッケージュニッ 卜の製造方法の工程説明図のうち、 実 装基板の両面に半導体チップを搭載、 接続し、 さらにプリント基板上に搭載した 状態を示した断面図である。 図 1 2は、 本発明の第二の実施形態に係る半導体パ ッケージュニッ トの製造方法の工程説明図のうち、 未加工のクラッド材の断面図 である。 図 1 3は、 本発明の第二の実施形態に係る半導体パッケージユニットの 製造方法の工程説明図のうち、 柱状導体及びリードフレーム形成用レジストを鋦 0 層上に塗布した状態を示した断面図である。 図 1 4は、 本発明の第二の実施形態 に係る半導体パッケージュニットの製造方法の工程説明図のうち、 表面銅層の選 択エッチングを行って柱状導体及びリードフレームラインを形成した状態を示し た断面図である。 図 1 5は、 本発明の第二の実施形態に係る半導体パッケージュ ニットの製造方法の工程説明図のうち、 ニッケル層の選択エッチングを行った後5 の状態を示した断面図である。 図 1 6は、 本発明の第二の実施形態に係る半導体 パッケージュニッ トの製造方法の工程説明図のうち、 絶縁樹脂を塗布して表層を 研磨した後の状態を示した断面図である。 図 1 7は、 本発明の第二の実施形態に 係る半導体パッケージュニッ 卜の製造方法の工程説明図のうち、 反対の面にも柱 状導体及びリードフレームラインを形成した状態を示した断面図である。 図 1 8 は、 本発明の第二の実施形態に係る半導体パッケージュニットの製造方法の工程

¾ 説明図のうち、 反対面のニッケル層を選択的にエッチングした後の状態を示した 断面図である。 図 1 9は、 本発明の第二の実施形態に係る半導体パッケージュニ ットの製造方法の工程説明図のうち、 回路パターン及びリ一ドブレームライン形 成用フォ トレジスト樹脂を地付した後の状態を示した断面図である。 図 2 0は、 本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明

| 0 図のうち、 回路パターンをエッチングにより形成した後の状態を示した断面図で ある。 図 2 1は、 本発明の第二の実施形態に係る半導体パッケージユニットの製 造方法の工程説明図のうち、 基板を絶縁樹脂で塗布、 充填した後の状態を示した 断面図である。 図 2 2は、 本発明の第二の実施形態に係る半導体パッケージュニ ットの製造方法の工程説明図のうち、 基板上に半導体チップを搭載し、 端部をリ ードフレーム加工した状態を示した断面図である。 図 2 3は、 本発明に使用する クラッド金属板の製造装置の断面正面図である。 発明を実施するための最良の形態

前記クラッド板は、 導体層等を形成する鋦箔材とエッチングストップ層を形成 20 するニッケル箔材又はニッケルめっき積層体と共に、 0 . 1〜 3 %の圧下率で圧 接して作製したもので、 作成後に真空槽内で前記銅箔と前記ニッケル箔又はニッ ゲルめつき層の接合面を予め活性化処理した後、 前記銅箔と前記二ッケル箔又は 二ッケル層を積層して 0 . 1〜 3 %の圧下率で冷間圧接することによって形成す る。

¾ その際、 前記活性化処理を、 ① 1 3 . 3〜0 . 0 1 3 3 P a の極低圧不活性ガ ス雰囲気中で、 ②接合面を有する前記銅箔と前記ニッケル層をそれぞれアース接 地した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間に 1〜5 0 MHzの 交流を印加してグロ一放電を行わせ、 ③かつ、 前記グロ一放電によって生じたプ ラズマ中に露出される電極の面積が、 電極 Bの面積の 1ノ 3以下で、 ④スパッタ ェツチング処理することによって行ったものを使用することが好ましい。

このクラッド板を塩化第二鉄、 塩化第二銅、 又は硫酸 +過酸化水素の 1又は 2 以上の組合せからなる水溶液を湿式エッチング液として使用して、 クラッド板の 表面を選択的にェツチング処理して柱状導体を形成し、 さらに配線層を形成する 。 また、 クラッド板のエッチング部分に絶縁樹脂を塗布することによってクラッ ド板の強度を増すことができる。 特に、 パッケージユニットを 2以上積層して多 層パッケージとして使用する場合に強度上好ましい。 さらに、 本発明のパッケ一 ジユニッ トの外周をェポキシ樹脂等でカバーして完全密閉パッケージを形成する こともできる。

以下、 添付図に示す実施の形態を参照して、 本発明を具体的に説明する。 まず 、 本発明の実施の一形態に係る半導体パッケージユニットの構造について、 図 1

I 0及び図 1 1を参照して説明する。 図示するように、 銅箔から形成される配線層 (厚み 1 0〜 1 0 0 μ ιηが好ましい ） となる銅箔層 1 9の両面には、 エツチン グス トッパーとなるニッケルめっき層 （厚み◦. 5〜3 x mが好ましい） 若しく はニッケル箔層 （厚さ 5〜 1 0 Ai m) 2 0、 2 1が接合され、 ベースのコアを形 成している。

o 次に、 配線層となる銅箔層 1 9の上部には半導体チップ 1との接続用バンプ 1 8 (厚み 1 0〜1 0 0 /z mが好ましい） が形成され、 また配線層のプリント基板 側には絶縁樹脂からなる実装基板 4 1が形成され、 接続用バンプ 1 7 (厚み 1 0 〜1 0 0 // mが好ましい） の下部にはもう一方のチップ 2が接続されていて、 さ らにプリント基板の下部には半田バンプ 3が形成されている。

^ 次に、 上記した半導体パッケージユニットの製造方法について、 図 2 3を用い て説明する。 最初に 3層のクラッド板形成について説明する。 まず、 半導体パッ ケージュニットを製造する際に内部導体層となる銅層 1 9 (厚み 1 0〜 1 0 0 /X mが好ましい） の両面にエッチングストッパー層 2 0、 2 1となる厚さ 0 . 5 〜3 . 0 μ πιのニッケルめっき層を形成する。 このニッケルめっきは、 銅箔の両 面に通常用いられるニッケルめっきを施す。

& 又、 ニッケルめっき層の代わりにニッケル箔を使用する場合は、 図 2 3に示す クラッド板製造装置を用いて、 まず、 銅箔の片面に厚さ 5〜 1 0 μ mのニッケル 箔を圧着する。 さらに反対面にニッケル箔を圧着し、 N i箔ノ C u箔 N i箔の 3層クラッド板を形成する。 なお、 以下の記載では説明の便宜上、 ニッケルめつ き銅箔の場合について説明する。

1 0 次に、 両面にニッケルめっきを施した鋦箔材 （N i Z C u Z N iの 3層のクラ ッド板） 2 2を、 図 2 3に示すクラッド板製造装置における一方の巻き戻しリー ル 2 3に巻き付ける。 また、 柱状導体 1 7となる銅箔材 2 4を他方の巻き戻しリ ール 2 5に巻き付ける。

両巻き戻しリール 2 3、 2 5から、 ニッケルめっき銅箔材 2 2と銅箔材 2 4を

1 同時に巻き戻し、 その一部をエッチングチャンバ 2 6内に突出した電極ロール 2 7、 2 8に巻き付け、 エッチングチャンバ 2 6内において、 スパッタエッチング 処理して活性化する。 その後圧延ロール 2 9 , 3 0によってニッケルめっき銅箔 材 2 2と銅箔材 2 4とが圧着され、 クラッド板 3 1を巻き取りロール 3 2に巻き 取る。 この圧着接合により、 C u Z N iノ C uノ N iの 4層のクラッド板が形成

20 される。 この際の活性化処理は、 本出願人が先に特開平 1— 2 2 4 1 8 4号公報 で開示したように、 ① 1 3 . 3〜0 . 0 1 3 3 P a の極低圧不活性ガス雰囲気中 で、 ②接合面を有するニッケルめっき鋇箔材 2 2と銅箔材 2 4をそれぞれアース 接地した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間に 1〜5 0 MHz の交流を印加してグロ一放電を行わせ、 ③かつ、 前記グロ一放電によって生じた

^5 プラズマ中に露出される電極の面積が、 電極 Bの面積の 1 Z 3以下で、 ④スパッ タェツチング処理することによつて行う。 次に、 この 4層構造を有するクラッド板を再度巻き戻しリール 2 3に巻き付け る。 また、 接続用バンプ 1 8となる銅箔材 3 3 (図 1参照） を卷戻しリール 2 5 に巻き付ける。 両卷き戻しリール 2 3、 2 5から 4層のクラッド板と鋇箔材をそ れぞれ巻き戻し、 その一部をエッチングチャンバ 2 6内に突出した電極ロール 2

^ 7、 2 8に巻き付け、 エッチングチャンバ 2 6内において、 クラッド板のニッケ ル面と銅箔材の表面をスパッタエツチング処理し活性化する。

この場合も、 活性化処理は、 同様に、 ① 1 3 . 3〜0 . O l 3 3 P aの極低圧 不活性ガス雰囲気中で、 ②接合面を有するクラッド板 3 1と銅箔材 3 3をそれぞ れァ一ス接地した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間に 1〜5

! 0 0 MHzの交流を印加してグロ一放電を行わせ、 ③かつ、 前記グロ一放電によつ て生じたプラズマ中に露出される電極の面積が、 電極 Bの面積の 1ノ 3以下で、 ④スパッタエッチング処理することによって行う。

その後圧延ロール 2 9， 3 0によって、 クラッド板 2 2のニッケル面と銅箔材 2 4とが圧着され、 巻き取り口一ル 3 2に巻き取る。 この圧着接合により、 C u / N i / C u /N i Z C uの 5層のクラッド板が形成される。

上記の操作により、 図 1に示すように、 5層構造を有するクラッド板 3 4が製 造される。

このように、 図 2 3のクラッド板製造装置を使用して圧接を繰返し行うことに より、 鏑 ニッケルノ銅ノニッケル 鋦という順番で、 鋦層を表裏層に設け、 中 20 間層にニッケル層を介した多層のクラッド板を製造することができる。

さらに、 上記巻き戻しリールを 3台以上設け、 これらのリールに銅箔材ゃニッ ケル箔材などを設置し、 3台以上のリールから箔材の供給を同時に受けることに より、 1回の圧接で多層構造のクラッド板を製造することができる。

次に、 クラッド板 3 4を所望の大きさに切断した後、 図 2〜図 1 1を参照して 説明する以下の工程を経て、 半導体パッケージユニットを製造する。 図 2〜図 1 1は、 この発明における第一の実施形態を説明するためのものである。 まず、 図 2に示すように、 鋦箔材 2 4の表面にフォトレジス ト膜 3 5を形成し た後、 露光 '現像する。 次に図 3に示すように、 銅箔材 2 4の選択エッチングを 行い、 銅箔材 2 4を柱状導体 1 8を残して溶解、 除去する。 この場合のエツチン グ液としては硫酸 +過酸化水素水溶液または過硫酸アンモニゥム水溶液を使用す ることが好ましい。 なお、 エッチング処理はエッチング水溶液中に被処理体を浸 漬して行うが、 エッチング水溶液をスプレー噴霧、 又は被エッチング面上に滴下 して行っても良い。 スプレー噴霧、 滴下の場合にはレジスト処理は最上層のみを スピナ一コ一ト等の方法で実施すれば十分である。 エッチング液中に浸漬してェ ツチング処理する場合には 5 のエッチング液浴中に 1〜 1 0分間程度浸漬ェ

\ 0 ツチングするが、 個々の浴温度、 浸漬時間については作業量、 時間等によって最 適条件を定めることができる。

次に図 4に示すように、 ニッケル層 2 0を選択エッチングにより除去する。 ェ ツチング液としては、 例えばメルテックス社製メルストリップ N— 9 5 0等の市 販ニッケルエッチング剤を使用する。 その後、 図 5に示すようにエポキシ樹脂ま たはポリイミ ド樹脂を絶縁樹脂 3 9として塗布し、 次いで絶縁樹脂層 3 9の表面 を均一にするよう研磨を行う。 なお、 この際に柱状導体 1 8の頭部が表面に露出 するようにして、 同時に残存しているレジスト膜を除去する。

次に図 6に示すように、 実装基板のもう一方の面についても同様の処理を行う 。 すなわち、 銅箔材 3 3の表面にフォ トレジス ト膜 （図示しない） を形成した後0 、 露光 '現像し、 次いで銅箔材 3 3の選択エッチングを行い、 柱状導体 1 7を残 して銅箔材 3 3を除去する。 この場合のエッチング液としては硫酸 +過酸化水素 水溶液または過硫酸アンモニゥム水溶液を使用することが好ましい。

次に、 図 7に示すようにさらにニッケル層 2 1を選択エッチングにより除去す る。 この場合のエッチング液も、 前記同様、 メルテックス社製メルストリップ N — 9 5 0等の市販ニッケルエッチング剤を使用する。

次に、 これらの処理の終了した基板の表面に回路を形成するために、 図 8に示 すようにフォ トレジス ト膜 3 7を塗布、 露光、 現像を行った後、 図 9に示すよう に銅箔 1 9を選択エッチング処理して回路を形成する。 この場合の選択エツチン グ液としては塩化第二鉄水溶液、 硫酸 +過酸化水素水溶液等を使用することがで きる。 この処理によって配線層が形成される。 この後、 図 1 0に示すようにェポ ^ キシ榭脂またはポリイミ ド樹脂を絶縁樹脂 3 9として塗布し、 次いで絶緣樹脂層 3 9の表面を均一にするよう研磨を行う。 なお、 この際に柱状導体 1 7の頭部が 表面に露出するようにして、 同時に残存しているレジスト膜を除去する。

最後に図 1 1に示すように、 市販半導体チップ 1と 2を、 導電粒子を含む異方 性導電接着剤によって配線層の両表面に接続し、 チップを両面に搭載した実装基 10 板 4 0を絶縁層で被覆したプリント基板 4 1上に搭載して、 パッケージユニット とする。 なお、 プリント基板下部は半田ボール 3によって他の基板と接続し、 さ らに積層して半導体パッケージとすることができる。 また、 この実装基板上の半 導体チップ 1、 2は必要に応じてエポキシ榭脂、 ポリイミ ド樹脂等の絶縁樹脂を 使用して包埋処理することもできる。

! ¾ 次に本発明の第二の実施形態に係るパッケージュニットの製造について図 1 2 〜図 2 2を用いて説明する。 第二の実施形態はクラッド板の両面両端部分をエツ チングによって削除することなく、 クラッド板の厚さを一定に維持するようにす るものである。 このようにする理由は図 2 2に示すようにクラッド板を半導体パ ッケージユニッ トのリードフレーム代替に使用するためである。 なお、 この実施

10 形態においても、 クラッド板の製造方法は前記、 第一の実施形態と同じであるの でその記載については省略する。

まず、 図 1 3に示すように、 鋇箔材 2 4の表面にフォトレジスト膜 3 5を形成 した後、 露光 '現像する。 この場合に、 第一の実施形態と異なるのは、 この第二 の実施形態では基板両端部にリードフレーム形成用のフォトレジスト膜 3 6を形 2^ 成することである。 次に図 1 4に示すように、 銅箔材 2 4の選択エッチングを行 レ、、 銅箔材 2 4を柱状導体 1 8及びリードフレーム 3 8を残して溶解、 除去する 。 この場合のエッチング液としては硫酸 +過酸化水素水溶液または過硫酸アンモ ニゥム水溶液を使用することが好ましい。 この場合のエッチング処理条件は第一 の実施形態の場合と同じである。

次に図 1 5に示すように、 ニッケル層 2 0を第一の実施形態同様、 選択エッチ & ングにより除去し、 その後、 図 1 6に示すようにエポキシ樹脂またはポリイミ ド 樹脂を絶縁樹脂 3 9として塗布し、 次いで絶縁樹脂層 3 9の表面を均一にするよ う研磨を行う。 なお、 この際に柱状導体 1 8の頭部が表面に露出するようにして 、 同時に残存しているレジス ト膜を除去する。

次に図 1 7に示すように、 実装基板のもう一方の面についても同様の処理を行 \0 う。 すなわち、 銅箔材 3 3の表面にフォトレジス ト膜 （図示しない） を形成した 後、 露光 '現像し、 次いで銅箔材 3 3の選択エッチングを行い、 柱状導体 1 7及 びリードフレーム 3 8を残して銅箔材 3 3を除去する。 この場合のエッチング液 としては硫酸 +過酸化水素水溶液または過硫酸ァンモニゥム水溶液を使用するこ とが好ましい。

次に、 図 1 8に示すようにさらにニッケル層 2 1を選択エッチングにより除去 する。 この場合のエッチング液も、 前記第一の実施形態の場合と同様である。 次に、 これらの処理の終了した基板の表面に回路を形成するために、 図 1 9に 示すようにフォ卜レジスト膜 3 7を塗布、 露光、 現像を行った後、 図 2 0に示す ように銅箔 1 9を選択エッチング処理して回路を形成する。 この場合の選択エツ 20 チング条件も、 第一の実施形態の場合と同様であり、 この後、 図 2 1に示すよう にエポキシ榭脂またはポリイミ ド樹脂を絶縁樹脂 3 9として塗布し、 次いで絶縁 榭脂層 3 9の表面を均一にする。

最後に、 市販半導体チップを、 第一の実施形態の場合と同様にして導電粒子を 含む異方性導電接着剤によって配線層の両表面に接続し、 チップを両面に搭載し 2 た実装基板とする。 チップ 1、 2を両面に搭載した実装基板は図 2 2のようにな り、 この場合にはチップ 1、 2はエポキシ樹脂またはポリイミ ド樹脂等の絶縁樹 脂層 4 2によって被覆する。 なお、 この第二の実施形態においては、 図 1 8等に おけるリードフレーム部分 3 8を折り曲げて、 図 2 2の端部 4 3のようにしてパ ッケージュニットとして使用する。 このようにしたリードフレーム付きパッケ一 ジュニットをスぺ一サ一等を介して多数連接し、 半導体パッケージとして使用す ることができる。 産業上の利用可能性

以上説明してきたように、 請求項 1記載のクラッド板を使用してその両面にチ ップを搭載したパッケージュニットとすることによって、 積層時の空間を効果的 に排除することができ、 半導体パッケージ全体の容量を増加させることができる

。 また、 本発明で使用するクラッド板は圧接品を使用する関係で製造コス トの低 减を図ることができ、 さらにこのクラッド板を用いて選択エッチングを行うこと によって半導体パッケージュニットを容易に製造することができるので、 製作費 用も低廉である。

Claims

請 求 の 範 囲

1 . クラッド板を選択的にエッチングして半導体チップ接続用バンプ、 配線層 を形成し、 前記クラッド板の両面に半導体チップを搭載した半導体パッケージュ ニット。

2 . 前記クラッド板が鋦/ニッケルノ銅 Zニッケル 銅の 5層である請求項 1 記載の半導体パッケージュニット。