[go: up one dir, main page]

WO2001093339A1 - Misfet - Google Patents

Misfet Download PDF

Info

Publication number
WO2001093339A1
WO2001093339A1 PCT/JP2000/008156 JP0008156W WO0193339A1 WO 2001093339 A1 WO2001093339 A1 WO 2001093339A1 JP 0008156 W JP0008156 W JP 0008156W WO 0193339 A1 WO0193339 A1 WO 0193339A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
active region
concentration
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2000/008156
Other languages
English (en)
French (fr)
Inventor
Toshiya Yokogawa
Makoto Kitabatake
Osamu Kusumoto
Kunimasa Takahashi
Takeshi Uenoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to AU14167/01A priority Critical patent/AU1416701A/en
Priority to DE60031173T priority patent/DE60031173T2/de
Priority to US10/048,344 priority patent/US6617653B1/en
Priority to JP2002500456A priority patent/JP3527503B2/ja
Priority to EP00976351A priority patent/EP1286398B1/en
Publication of WO2001093339A1 publication Critical patent/WO2001093339A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/228—Channel regions of field-effect devices of FETs having delta-doped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P32/172—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Definitions

  • the present invention relates to a MISFET formed using a compound semiconductor layer, and more particularly to a MISFET suitable for use in high breakdown voltage and large current applications.
  • Silicon carbide (silicon carbide, SiC) is a semiconductor having a larger band gap than silicon (Si), so it can withstand high voltages and has a high melting point. Due to these characteristics, silicon carbide is a semiconductor material that is expected to be applied to next-generation power devices, high-frequency devices, and high-temperature operating devices. In addition, it is known that the crystal structure of silicon carbide can have various structures such as cubic 3C—SiC, hexagonal 6H—SiC, and 4H—SiC. I have.
  • FIG. 12 is a cross-sectional view showing a schematic structure of a conventional n-channel metal oxide semiconductor (MOS) -FET (field effect transistor) using silicon carbide.
  • MOS metal oxide semiconductor
  • FIG. 12 shows a cross-sectional view showing a schematic structure of a conventional n-channel metal oxide semiconductor (MOS) -FET (field effect transistor) using silicon carbide.
  • MOS metal oxide semiconductor
  • FIG. 12 shows a cross-sectional view showing a schematic structure of a conventional n-channel metal oxide semiconductor (MOS) -FET (field effect transistor) using silicon carbide.
  • MOS metal oxide semiconductor
  • MO SFETs formed on SiC substrates have higher withstand voltage characteristics than MO SFETs formed on Si substrates, and have high value as power devices capable of flowing large currents, It is also expected to be used as a device. Solution issues
  • the above-mentioned conventional MOS FET has a problem peculiar to a semiconductor device having a compound semiconductor layer. That is, many interface states and charges exist at the interface between the gate insulating film 104 and the channel dove SiC layer 102 in the conventional n-channel M 0 SFET. These adversely affect the ideal MOS device characteristics.
  • a SiO 2 film thermal oxide film formed by thermal oxidation of the Si substrate is used as a gate insulating film in a MO SFET formed on a Si substrate.
  • thermal oxide film since there are dangling bonds of Si atoms on the surface of the Si substrate, some interface states exist at all, but the density of the interface states is about 10%. It is known to be around 1Q .
  • FIG. 13 shows the gate electrode 105, the gate insulating film 104, and the channel doped SiC layer 10 during carrier running in the conventional n-channel MOSFET, that is, in the inversion state.
  • FIG. 2 is an energy band diagram in FIG.
  • the MOSFET threshold is increased by the high-density interface states and the positive charges trapped by fixed charges.
  • the carriers (electrons) traveling through the channel are affected by the interaction with the charge, which causes a reduction in channel mobility and deterioration of device characteristics such as transconductance and high-frequency response. Will happen.
  • the p-channel type M 0 SFET there was a problem that a negative charge was moved in the gate insulating film and device characteristics were deteriorated.
  • An object of the present invention is to provide a semiconductor device having an MISFET structure provided on a compound semiconductor substrate, which ensures high-speed operation and high withstand voltage, as well as an interface state between a gate insulating film and a channel region and a fixed state. It is an object of the present invention to provide a semiconductor device having excellent electrical characteristics by taking measures to avoid adverse effects on transistor characteristics due to the presence of electric charges.
  • the first MISFET of the present invention includes: a compound semiconductor layer provided on a substrate; two high-concentration doped layers provided separately in the compound semiconductor layer and each containing a first conductivity type impurity; An active region provided between the two high-concentration doped layers and containing a second conductivity type impurity; a gate insulating film provided on the active region; A gate electrode provided on the gate insulating film, wherein the active region includes at least one first semiconductor layer functioning as a carrier running region, and the first region includes a high-concentration carrier impurity.
  • At least one second semiconductor layer having a thickness smaller than that of the first semiconductor layer and capable of distributing the carrier by the quantum effect is alternately stacked, and a region of the active region that is in contact with the gate insulating film is It is occupied by the first semiconductor layer.
  • the impurity concentration in the first semiconductor layer is low, scattering of impurity ions in the first semiconductor layer is reduced, so that particularly high channel mobility can be obtained.
  • the impurity concentration of the first semiconductor layer is low, the number of charges of the second conductivity type trapped in the gate insulating film and near the interface between the gate insulating film and the active region is also reduced, and carriers due to the charges are reduced. The effect of hindering running is reduced.
  • the carrier spreads due to the quantum effect charges of the first conductivity type are trapped by impurities in the second semiconductor layer, so that the vicinity of the interface between the gate insulating film and the gate insulating film and the active area is trapped. This makes it possible to compensate for the effect of the carrier of the second conductivity type trapped in the carrier on the traveling of the carrier. Therefore, it is possible to further increase the channel mobility.
  • the entire active region is depleted in the off state and no carrier is present in the active region. Is defined, and a high withstand voltage value can be obtained in the entire active region.
  • the gate insulating film and the gate electrode cover a bottom surface and a side surface of the trench.
  • a compound semiconductor layer provided on a substrate, a gate insulating film provided on the compound semiconductor layer, and Two high-concentration dove layers, each containing a first conductivity type impurity, and a first conductivity-type impurity provided between the two high-concentration dope layers in the compound semiconductor layer.
  • a first active region functioning as a carrier traveling region including: a gate electrode provided on the gate insulating film; and the first active region includes at least one first semiconductor layer. And at least one layer containing a carrier impurity at a higher concentration than the first semiconductor layer and having a thickness smaller than that of the first semiconductor layer and capable of leaching carriers into the first semiconductor layer by a quantum effect. And two second semiconductor layers.
  • the carrier wave function localized in the second semiconductor layer has a certain degree of spread. become.
  • the carriers are distributed not only in the second semiconductor layer but also in the first semiconductor layer.
  • the carrier is constantly supplied to the first and second semiconductor layers. Is done. Since carriers flow through the first semiconductor layer having a low impurity concentration, high channel mobility can be obtained by reducing impurity ion scattering.
  • the entire first active region is depleted, and the carrier does not exist in the first active region.
  • the withstand voltage is defined by the first semiconductor layer having a low impurity concentration, and the first active region is formed. A high breakdown voltage is obtained in the entire region. Therefore, in the MISFET functioning as an ACCUFET configured to flow a large current between the first and second high-concentration doped layers using the first active region of the first conductivity type, a high channel mobility is obtained. And high withstand voltage can be realized at the same time.
  • the region is taken into a gate insulating film formed by thermally oxidizing the first semiconductor layer. Since the impurity concentration is also reduced, the number of charges of the second conductivity type trapped in the gate insulating film is also reduced, and the effect of the charges on the carrier traveling is reduced.
  • the second active region includes a plurality of first semiconductor layers, a carrier impurity having a higher concentration than the first semiconductor layer, a film thickness smaller than that of the first semiconductor layer, and a carrier of a carrier due to a quantum effect.
  • the substrate is provided integrally with the compound semiconductor layer, and further includes a trench formed by engraving the compound semiconductor layer, and the gate insulating film and the gate electrode cover a bottom surface and a side surface of the trench.
  • the thickness of the second semiconductor layer is preferably one monolayer or more and less than 20 nm.
  • the thickness of the first semiconductor layer is preferably about 100 nm or more and about 100 nm or less.
  • FIG. 1 is a cross-sectional view showing a schematic structure of the ⁇ -channel type M 0 S F ⁇ of the first embodiment.
  • FIGS. 2A and 2B are diagrams schematically showing the relationship between the aluminum concentration profile and the carrier distribution in the depth direction of the active region having the basic structure according to the first embodiment
  • FIGS. FIG. 4 is a partial band diagram showing a shape of a valence band edge along a depth direction.
  • FIG. 3 is an energy band diagram of the gate electrode, the gate insulating film, and the active region in the inversion state of the n-channel MOSFET of the first embodiment.
  • FIGS. 4A to 4D are cross-sectional views illustrating the steps of manufacturing the n-channel MOSFET according to the first embodiment.
  • FIGS. 5A and 5B are diagrams schematically showing the relationship between the nitrogen concentration profile and the carrier distribution in the depth direction of the active region in the first modification of the first embodiment
  • FIG. FIG. 6 is a partial band diagram showing the shape of the conduction band edge along the depth direction of FIG. 6.
  • FIG. 6 is a band diagram showing the energy band structure of the p.channel type MOSFET in the inversion state according to the modification of the first embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of ACCUFET in the second embodiment.
  • FIG. 8 is a cross-sectional view showing the structure of ACCUFET in a first modification of the second embodiment.
  • FIGS. 9A and 9B are a plan view and a cross-sectional view of a vertical power MOSFET according to the third embodiment.
  • FIGS. 10 (a) to 10 (c) show the steps up to the formation of an active region composed of a stacked film of an S-doped layer and an undoped layer in the manufacturing process of the vertical type MOS SFET of the third embodiment.
  • FIG. 10 (a) to 10 (c) show the steps up to the formation of an active region composed of a stacked film of an S-doped layer and an undoped layer in the manufacturing process of the vertical type MOS SFET of the third embodiment.
  • FIGS. 11 (a) to 11 (c) show an active region formed of a laminated film of a ⁇ 5 doped layer and an AND layer in the manufacturing process of the vertical type MOS SFET of the third embodiment. It is sectional drawing which shows a subsequent process.
  • FIG. 12 is a cross-sectional view showing a structure of an n-channel type MOS FET using conventional silicon carbide (SiC).
  • FIG. 13 is an energy band diagram of the gate electrode, the gate insulating film and the channel-doped SiC layer in the inversion state in the conventional n-channel type MOS FET.
  • FIG. 14 is a diagram showing a dopant concentration distribution in the depth direction of the active region formed in the first experimental example.
  • FIG. 15 is a diagram showing the results of measurement of the impurity concentration of the short-circuit diode in the first experimental example by the CV method.
  • FIG. 16 is a diagram showing a measurement result of a band edge photoluminescence spectrum of the S-doped layer in the 6H—SiC substrate according to the first experimental example.
  • Figures 17 (a) and 17 (b) show the 6H—SiC in the first experimental example, respectively. It is data showing the temperature dependence of the electron mobility and the electron concentration of the layer.
  • Figure 18 is data showing the temperature dependence of the electron mobility of Samples A and B in the first experimental example.
  • FIGS. 19 (a) and (b) show the results of simulating the band structure at the conduction band edge in sample A in the first experimental example, and the results of simulating the carrier concentration distribution.
  • FIGS. 20 (a) and (b) are a diagram showing the result of simulating the band structure at the conduction band edge in sample B in the first experimental example, and a diagram showing the result of simulating the carrier concentration distribution.
  • FIG. 21 is a cross-sectional view of AC CUFET in the second experimental example.
  • FIG. 22 is a diagram showing an IV characteristic of the ACCUFET created in the second experimental example.
  • FIG. 23 is a diagram showing the gate voltage dependence of the effective channel mobility obtained by calculation based on the data of FIG. Best Embodiment
  • FIG. 1 is a cross-sectional view showing a schematic structure of an n-channel MOSFET of the present embodiment.
  • aluminum is doped on a p-type SiC substrate 11 on which aluminum (p-type impurity) having a concentration of 1 ⁇ 10 18 atoms ⁇ cm ⁇ 3 is doped.
  • P-type active region 12 and n-type source region 13 a and drain region 1 formed by injecting nitrogen at a concentration of 1 ⁇ 10 18 cm— 3 into a part of active region 12.
  • the SiC substrate 11 is doped with a high-concentration P-type impurity in order to make it possible to easily achieve a homogeneous contact with the back electrode 17.
  • this p-type impurity is It is not necessary to dope the entire C substrate 11, and it may be doped only at the lower end of the SiC substrate 11. Alternatively, the SiC substrate 11 may be doped with a low concentration of a p-type impurity. Further, since it is not always necessary to provide the back surface electrode 17, when there is no back surface electrode, the entire SoC substrate may be an AND layer.
  • the feature of this embodiment is that the lower part of the active region 12 is an undoped layer having a thickness of about 150 nm, and the upper part of the active region is , A high-concentration (for example, 1 ⁇ 10 18 atoms ⁇ cm ⁇ 3 ) aluminum doped aluminum layer 12 a having a thickness of about 110 11111 and an AND 6 H—Si
  • This is a laminated portion formed by alternately laminating five andobence layers 12b each made of C single crystal and having a thickness of about 5 O nm.
  • the p-type doped layer 12a in the laminated portion is formed as thin as possible so that carriers can seep into the undoped layer 12b due to the quantum effect. Special effects can be exhibited.
  • FIGS. 2A and 2B schematically show the relationship between the carrier concentration distribution and the concentration profile of aluminum as a P-type impurity in the depth direction of the stacked portion in the active region 12 having the basic structure in the present embodiment.
  • a partial band diagram showing a shape of a valence band edge along a depth direction of a stacked portion in the active region 12.
  • the concentration of aluminum in the doping layer 12 b (low-concentration doped layer) is set to 5 ⁇ 10 15 atoms ⁇ cm 3
  • the p-type doping layer 12 a high-concentration This is a model created in the case where the concentration of aluminum in the layer is 1 ⁇ 10 18 atoms ⁇ cm 3 .
  • the impurity concentration profile of the p-type doped layer 12a has a substantially S-function shape with respect to the underlayer of the AND-type layer 12b as shown in FIG. 2 (a). That is, the p-type doped layer 12a is a so-called ⁇ 5 doped layer.
  • the valence band edge of the entire active region 12 is equal to the valence band edge of the p-type doped layer 12a indicated by the broken line in FIG. The shape connects the valence band edge.
  • the impurity concentration of the p-type doped layer 12a is so high that its valence band edge is higher than the Fermi level E f.
  • the impurity concentration of the p-type doped layer 12a is The substance concentration does not necessarily have to be so high.
  • the p-type doped layer In 12a As shown in FIG. 2A, in the laminated portion in the active region 12 of the present embodiment, since the thickness of the P-type doped layer 12a is as thin as about 10 nm, the p-type doped layer In 12a, a quantum level due to the quantum effect is generated, and the wave function of holes localized in the p-type doped layer 12a, which is a quantum well, has a certain extent. That is, as shown by the broken line in the figure, the distribution state is such that holes exist not only in the p-type dove layer 12a but also in the AND-p layer 12b. As a result, a negative charge is trapped in the impurities in the p-type dove layer 12a.
  • the thickness of the p-type doping layer 12a is extremely large. Since it is thin, it can be considered that the width of the depletion layer of the entire stacked portion in the active region 12 is determined depending on the impurity concentration of the AND layer 12b. In other words, in general, the lower the impurity concentration, the steeper the slope of the conduction band edge and the wider the depletion layer. As a result, the entire stacked portion in the active region 12 is depleted. Therefore, in the MOS FET of the present embodiment, a large breakdown voltage can be obtained with respect to the voltage between the source and the drain.
  • FIG. 3 shows a state in which a positive voltage V is applied to the gate electrode 15 in the n-channel MOSFET of the present embodiment and carriers travel, that is, when the gate electrode 15 and the gate insulating layer are in an inverted state.
  • FIG. 3 is an energy band diagram for a film 14 and an active region 12.
  • the gate insulating film of the MOSFET is almost always an oxide film formed by heat treatment of the substrate, the gate insulating film 14 formed by thermally oxidizing the AND layer 12 b is included in the gate insulating film 14. It is believed that the trapped charge is small.
  • p-type impurities for example, Al and B
  • n-type impurities for example, N and P
  • the impurity layer necessary for threshold control in a normal MOSFET is provided in the undoped layer 12b occupying most of the channel layer.
  • the threshold value can be properly controlled even if the impurity concentration is lower than the impurity concentration.
  • the concentration of the impurity (A 1, which is a p-type impurity in this embodiment) taken into the gate insulating film 14 during the thermal oxidation is low, the concentration in the gate insulating film 14 as the thermal oxide film is low.
  • the number of positive fixed charges generated is reduced compared to conventional MOSFETs.
  • the charge trapped in the interface state existing in the region near the interface between the gate insulating film 14 and the AND layer 12 b immediately below (the positive charge in this case) is also However, this is reduced compared to a case where a certain level of impurity concentration is used for threshold control as in a normal MOSFET.
  • the impurities in the p-type doped layer 12a (In this embodiment, aluminum atoms)
  • the action of the charge trapped near the interface between the gate insulating film and the active region in the gate insulating film is compensated by the charge trapped in the gate insulating film, and the carrier travels. Suppressing the hindering action also improves channel mobility.
  • the positive charge trapped by the impurities in the heavily doped layer (6-doped layer) causes the gate insulating film and the The effect of the negative charge trapped near the interface between them can be compensated.
  • the effect of improving the channel mobility and the withstand voltage by the above-mentioned effects enables high withstand voltage, low on-resistance, large current capacity and high mutual conductance to be realized, and low power consumption and high gain. It is possible to form a MOSFET with a voltage. In addition, according to the present embodiment, it is expected that the high-frequency characteristics are naturally improved by improving the channel mobility.
  • the uppermost layer of the stacked portion of the active region 12 is a band-up layer 12 b having a thickness of 50 nm, but the present invention is not limited to such an embodiment.
  • the uppermost layer of the stacked portion of the active region may be an underlayer having a thickness of about 50 nm to 200 nm, and the thickness of the uppermost layer emphasizes either withstand voltage or current amount. Can be adjusted as appropriate.
  • FIGS. 4A to 4D are cross-sectional views illustrating the steps of manufacturing the n-channel MOS FET according to the present embodiment. It should be noted that a specific device for alternately stacking an And-doped layer (low-concentration doped layer) and a heavily-doped doped layer (6-doped layer) using the 6H—SiC layer is used. The method and method are as described in the specification and the drawings of Patent Application 2000-58964.
  • a p-type SiC substrate 11 is prepared.
  • the main surface of the SiC substrate 11 coincides with the ⁇ 11-1-20 ⁇ plane (plane).
  • a 4H—SiC substrate having the specified orientation is used.
  • the diameter of the SiC substrate 11 is 25 mm.
  • the SiC substrate 11 was thermally oxidized at 110 ° C. for about 3 hours in a steam atmosphere bubbled with oxygen at a flow rate of 5 (1 / min), and the thickness of the surface was reduced to about 40 ° C.
  • the pulse valve for supplying the doving gas is completely closed.
  • an approximately 150 nm-thick and single-crystal SiC single crystal layer 12 b (low-concentration dopant layer) is formed.
  • Layer is grown epitaxially.
  • a doping gas for example, trimethyl aluminum (Al (CH 3 )
  • doping gas is stored in a high-pressure cylinder, and a pulse valve is provided between the high-pressure cylinder and the doping gas supply pipe.
  • the pulse valve is opened and the gas containing aluminum, which is a p-type impurity (doping gas), is supplied in a pulsed manner without changing the conditions such as the supply amount of diluent gas, source gas, and temperature into the chamber.
  • a p-type doped layer 12a (highly doped layer) having a thickness of about 10 nm is formed on the front surface of the SiC substrate 11.
  • the doping gas is supplied in a pulse form directly above the SiC substrate 11 in the chamber 1 by repeatedly opening and closing the pulse valve while supplying the raw gas and the dilution gas. can do.
  • the supply of the doping gas is stopped, that is, while the pulse valve is completely closed, the propane gas and the silane gas are mixed with the SiC substrate 1a.
  • an undoped layer 12 b (low-concentration doped) of about 5 O nm thick made of undoped SiC single crystal is formed on the main surface of the SiC substrate 11. Layer is epitaxially grown.
  • the p-type drive layer 12a is formed by introducing the doping gas (hydrogen gas containing trimethylaluminum) by simultaneously opening and closing the pulse valve while supplying the raw material gas, and Is closed, the doping gas is not supplied, and the supply of the source gas alone is repeated 40 times each to form the doping layer 12 b, whereby the p-type doping layer 12 a and the A stacked portion in the active region 12 is formed by alternately stacking five drive layers 12 b with five layers.
  • the doping gas hydrogen gas containing trimethylaluminum
  • the average aluminum concentration in the stack occupying the top of the active region 12, that is, the stack of the 1 O nm thick ⁇ ⁇ ⁇ -doped layer and the 5 O nm thick amplifier layer, is about 1 X 100 ”atoms ⁇ cm ⁇ 3 , and the total thickness of this laminated portion after thermal oxidation is 300 ⁇ m.
  • the top layer of the above-mentioned laminated portion is an end-to-end layer It is 1 2b.
  • the thickness of the undoped layer 12b occupying the uppermost layer of the laminated portion may be about 50 nm thicker than the other undoped layers 12b.
  • the thickness of the uppermost undoped layer 12b can be determined.
  • an implantation mask 19 made of a silicon oxide film or the like covering the gate electrode formation region and having an opening at a portion serving as a source / drain region is formed on the active region 12.
  • the substrate is heated to a temperature of 500 to 800 ° C., and nitrogen ions are implanted from above the injection mask 19.
  • annealing for activating the impurities is performed at a temperature of 150 ° C. for 10 minutes, so that the ⁇ -type impurity concentration is about 1 ⁇ 10 18 atoms ⁇ cm— 3 in the source region 13. a and the drain region 13 b are formed.
  • the source region 13 a and the drain region 13 b For example, the temperature is 5 0 0, the acceleration voltage and the dose amount of ions, respectively, 3 0 ke V and 5 X 1 0 13 atoms' cm- 2, 6 0 ke V and 6 x 1 0 13 atoms ⁇ cm one 2 , 100 keV and 8 ⁇ 10 13 atoms * cm— 2 , 110 keV and 5 ⁇ 10 13 at oms.cm— 2 , 130 keV and 10 ⁇ 10 “atoms.
  • the surface layer of the active region 12 is cleaned by performing RCA cleaning or the like, and then is heated to about 110 ° C.
  • a thermal oxide film with a thickness of about 30 nm A gate insulating film 14 is formed.
  • a portion of the gate insulating film 14 located above the source region 13a and the drain region 13b is removed to provide an opening, and Ni formed in the opening by a vacuum deposition method is formed.
  • a source electrode 16a and a drain electrode 16b made of an alloy film are formed.
  • an annealing is performed at 100 ° C. for 3 minutes.
  • Ni is vapor-deposited on the gate insulating film 14 to form a gate electrode 15 having a gate length of about 5 ⁇ m and made of an Ni film.
  • the gate voltage dependence of the relationship between the drain current and the drain voltage (current-voltage characteristics) of the MO SFET formed by the above-described process was examined.
  • the relationship between the source electrode 16a and the drain electrode 16b was determined.
  • a switching operation based on an appropriate current-voltage characteristic between the source and drain according to the voltage applied to the gate electrode 15 is performed. Obtained.
  • a stable drain current can be obtained without breakdown even when the drain voltage is 200 V or higher, and the breakdown voltage in the off state is 600 V or higher. Yes, the on-resistance was also reduced to 1 m ⁇ ⁇ cm 2 .
  • a conventional MO SFET (p-type channel-doped SiC layer 102 having an impurity concentration of 1 ⁇ 10 17 cm— 3 ) having a structure shown in FIG.
  • the transconductance of the MOS SFET was examined.
  • the mutual conductivity of the MOS FET of this embodiment is about three times that of the conventional MOS FET. Queerance was obtained.
  • the action of the negative charge trapped near the interface between the gate insulating film and the active region is formed by forming a P-channel MOSFET in which the conductivity type of each part in the first embodiment is reversed. Can compensate.
  • an n-type SiC substrate is replaced with a high-concentration n-type impurity (for example, nitrogen) instead of the p-type active layer.
  • FIG. 5 (a) and 5 (b) are diagrams schematically showing the relationship between the concentration profile of nitrogen, which is an n-type impurity, in the depth direction of the active region and the carrier distribution in the present modification
  • FIG. FIG. 4 is a partial band diagram showing a shape of a conduction band edge along a depth direction.
  • FIG. 5A particularly high electron mobility is obtained in the AND layer because impurity ion scattering in the AND layer is reduced.
  • FIG. 5 (b) the conduction band edge of the entire active region has a shape connecting the conduction band edge of the n-type doped layer and the conduction band edge of the undoped layer indicated by a broken line in the figure. In the state where the entire active region is depleted, naturally, there are no carriers in the AND layer and the n-type doped layer. Will be shown.
  • FIG. 6 shows the case where a positive voltage V is applied to the substrate side of the p-channel MOSFET of the present modification and carriers travel, that is, when the gate electrode and the gate are in an inverted state.
  • FIG. 4 is an energy band diagram in a first insulating film and an active region.
  • the thickness of the n-doped layer is as thin as about 10 nm, so that the potential of this active region is increased.
  • a quantum level is generated in the layer due to the quantum effect, and this potential barrier has a certain degree of smooth slope, and the wave function of electrons localized in the potential has a certain degree of spread. Positive charges are trapped in the impurities of one layer.
  • the same operation as that of the n-channel MOSFET described above occurs, so that the gate insulating film or the gate insulating film and the active region
  • the channel mobility is also improved by compensating for the effects of the negative charges that are traversed or rubbed near the interface of.
  • ACCUFET Accelulation Mode FET
  • FIG. 7 is a cross-sectional view illustrating the structure of the ACCUFET according to the present embodiment.
  • a p-type SiC substrate 30 doped with aluminum (p-type impurity) having a concentration of 1 ⁇ 10 18 atoms ⁇ cm ⁇ 3 has an average concentration of about 1 ⁇ 1 0 1 7 atoms - cm one third aluminum and lower active regions 3 1 of p-type doped, is formed on the lower active region 3 1 average density of about 1 X 1 0 1 7 atoms ⁇ cm- 3 nitrogen Is doped n Type active region 32, n type source region 33a formed by injecting nitrogen at a concentration of 1 ⁇ 10 18 cm 3 into upper active region 32 and lower active region 31.
  • a gate insulating film 3 4 consisting of S i 0 2 formed on the upper active region 3 2
  • gate electrode 3 consisting of N i alloy film formed on the gate insulating film 34 5
  • source electrode 36a and a drain electrode 36b made of a Ni alloy film that make ohmic contact with the source region 33a and the drain region 33b, respectively, and an ohmic contact on the back surface of the SiC substrate 30.
  • a backside electrode 37 made of a contacting Ni alloy film.
  • the lower active region 31 has a thickness of about 10 nm containing a high concentration (for example, 1 ⁇ 10 18 atoms ⁇ cm— 3 ) of aluminum.
  • Type Doping layer 31 a and And-doping SiC single crystal and about 50 nm-thick and doping layer 31 b are alternately laminated about 40 layers each. Have been.
  • the thickness of the tool is about 240 nm.
  • the p-type doped layer 31a is formed as thin as possible so that carriers can ooze into the AND layer 31b due to the quantum effect, as shown in Fig. 3 (a). A negative charge is trapped in the p-type dopant layer 31a as the carriers seep out.
  • the upper active region 32 has a high concentration (for example, 1 ⁇ 10 18 atoms ⁇ cm 3 ) of an n-type It is formed by alternately stacking 5 layers each of a doping layer 32 a and an about 5 O nm thick AND layer 32 b made of AND SiC single crystal. . That is, the total thickness is about 300 nm. Then, a quantum level is generated in the n-type doped layer 32a by the quantum effect, and the wave function of the electrons localized in the n-type doped layer 32a has a certain extent. As a result, as shown by the broken line in FIG.
  • the distribution state is such that electrons exist not only in the n-type doped layer 32a but also in the undoped layer 32b.
  • the potential of the upper active region 32 is increased, and when the electrons spread from the n-type doped layer 32 a to the undoped layer 32 b due to the quantum effect, the n-type doped layer becomes Electrons are constantly supplied to 32a and the undoped layer 32b. Since electrons flow through the AND layer 32b having a low impurity concentration, high channel mobility can be obtained by reducing impurity ion scattering.
  • the entire upper active region 32 is empty.
  • the withstand voltage is determined by the undoped layer 32b having a low impurity concentration, and a high withstand voltage is obtained in the entire upper active region 32. . Therefore, in the ACCUFET configured to flow a large current between the source-drain regions 33a and 33b using the upper active region 32, high channel mobility and high withstand voltage are simultaneously realized. Is possible.
  • the gate insulating film 34 and the gate insulating film can be formed. It is possible to improve the channel mobility by reducing the charge transferred to and from the vicinity of the interface between the film and the upper active region 32, to improve the channel mobility by reducing the impurity ion scattering, and to improve the breakdown voltage. it can.
  • the saturation current amount was higher than that of the n-channel M 0 SFET of the first embodiment. Was found to have further increased.
  • stable de Rei down current is obtained without a breakdown in the drain voltage is 4 0 0 V or more, the dielectric breakdown voltage in the off state is a 6 0 0 V or more, even the on-resistance of 1 ⁇ ⁇ cm 2 A low value could be achieved.
  • AC CUFET is characterized by a large saturation current value and a small on-resistance.
  • One of the major reasons that AC CUFET has not yet been put into practical use is that it has poor pressure resistance in the off state.
  • a high withstand voltage in the off state can be ensured by using the laminated structure of the three-doped layer and the amp layer as described above. It can be said that a great step forward has been made in the practical application of the technology.
  • the manufacturing process of the ACCUFET according to the present embodiment is basically the same as the manufacturing process of the n-channel MOSFET according to the first embodiment, and therefore the description is omitted.
  • the lower active region 31 formed by alternately stacking 6-doped layers and the AND layer is provided, but the lower active region is not necessarily required. Further, a uniformly doped low-concentration doping layer or an undoping layer may be used instead of the lower active region. It may be provided. However, by providing the lower active region 31 in which the five-dove layers and the AND layers are alternately stacked, the breakdown voltage in the region below the channel can be further increased.
  • FIG. 8 is a cross-sectional view showing the structure of ACCUFET in this modification.
  • an active region having a structure similar to that of the lower active region 31 is formed on the upper active region 32, that is, a P-type transistor.
  • An active region 3 1 ′ is provided immediately below which is formed by laminating three layers of a doped layer 31 a and an undoped layer 31 b.
  • the other structure is the same as the ACCUFET of the second embodiment shown in FIG.
  • the upper active region 32 serves as a channel layer
  • the low-concentration impurities in the immediately lower active region 3 1 ′ are located immediately below the gate insulating film 34.
  • 3 lbs of undoped layer containing increases the channel mobility by reducing the charges trapped near the interface between the gate insulating film 34 and the gate insulating film and the upper active region, and suppresses impurity ion scattering.
  • the channel mobility can be improved, and the breakdown voltage can be improved by the depletion of the entire channel layer in the off state.
  • FIGS. 9A and 9B are plan views of the vertical power MOSFET according to the present embodiment.
  • FIG. 9A shows a planar state when the source electrode 49 is removed and the interlayer insulating film 48 is treated as a transparent body.
  • the vertical power MOS FET of the present embodiment has a structure in which many cells are arranged in a matrix. Then, an n-type SiC substrate 40 on which nitrogen (n-type impurity) having a concentration of 1 ⁇ 10 18 atoms.cm 3 is doped, and a concentration of approximately 1 ⁇ 10 18 atoms.cm 3 formed on the SiC substrate 40.
  • n- type S i C layer 4 is formed on the 1 concentration about 1 X 1 0 16 atoms Cm 3 nitrogen-doped p-type SiC layer 42, and a concentration of about 1 ⁇ 10 18 atomscm 3 formed by ion implantation in p-type SiC layer 42 Is formed by ion implantation in a region of the p + type SiC layer 42 between the n + type source region 44 and the source region 44 of the two cells, and a concentration of about 1 ⁇ 10 18 atoms ⁇ c P + -type contact region 45 containing m- 3 aluminum and n--type Si C layer 41 through p-type Si C layer 42 Trench 51 and trench 51
  • the average concentration of the d-layer and the a-layer is formed along the side and bottom surfaces.
  • a source electrode 49 made of a Ni alloy film and a drain electrode 50 made of a Ni alloy film covering the back surface of the SiC substrate 40 are provided.
  • the active region 43 includes a high-concentration (for example, 1 ⁇ 10 “atoms ⁇ cm 3 ) aluminum type doped layer 43 a having a thickness of about 11011111 and an undoped SiC single crystal. And undoped layers 43 b having a thickness of about 5 ⁇ are alternately laminated, each having a thickness of about 300 nm, that is, the total thickness is about 300 nm. Since the p-type doped layer 43a is formed as thin as possible so that carriers can seep into the AND layer 43b due to the quantum effect, as shown in Fig. 2 (a), the carrier Negative charges are trapped in the p-type doped layer 43 a as the liquid seeps out.
  • a high-concentration for example, 1 ⁇ 10 “atoms ⁇ cm 3
  • a voltage is applied between the drain electrode 50 and the source electrode 49 in a state where a via is added to the polysilicon gate electrode 47, so that the gate insulating film 46 is formed.
  • Carriers (electrons) travel in the active region 43 interposed between the p-type SiC layer 42 and the n-type SiC layer 41.
  • the current between the source and the drain is modulated by the voltage applied to the gate electrode 47, and the switching operation is obtained.
  • the charge trapped near the interface between the gate insulating film 46 and the gate insulating film and the active region is reduced, so that the channel mobility is improved.
  • the AND layer 43b which occupies most of the active region 43, has a small amount of impurities, channel mobility is improved by reducing impurity ion scattering, and the withstand voltage in the off state is also improved.
  • a negative charge is trapped in the impurity of the p-type doped eyebrow 43a in the active region 43, the positive charge trapped near the interface between the gate insulating film 46 and the active region 43 is trapped. By compensating the action, the channel mobility can be further improved.
  • the drain voltage is 700 V or more
  • a stable drain current can be obtained without breakdown, and the breakdown voltage in the off state is 100 V or more.
  • the transconductance near the threshold voltage was found to be about three times higher than that with a uniformly doped active region.
  • the on-resistance has been reduced.
  • improvements in characteristics such as an improvement in channel mobility by about three times, have been achieved, and it has become possible to form a MOS FET with features such as low current consumption, low voltage drive, and high gain.
  • FIGS. 10 (a) to (c) and FIGS. 11 (a) to (c) are cross-sectional views showing the steps of manufacturing the vertical MO SFET of the present embodiment.
  • the n-type SiC substrate 40 is doped with nitrogen at a concentration of 2 ⁇ 10 17 atoms ⁇ cm— 3 by in-situ doping to form the n-type SiC substrate 40.
  • the p-type S i C layer 42 is epitaxially grown while doping aluminum with a concentration of 1 ⁇ 10 16 atoms ⁇ cm ⁇ 3 by in-situ doping. Let it.
  • the pulse pulp is simultaneously opened and closed while supplying the raw material gas according to the procedure described in the first embodiment, and the doping gas (hydrogen containing trimethylaluminum) is supplied. Gas) to form the p-type doping layer 43a, and the pulse valve in the closed state to form the doping layer 43b by only supplying the source gas without supplying the doping gas.
  • an active region 43 formed by alternately laminating five p-type doped layers 43a and undoped layers 43b is formed.
  • the average aluminum concentration in the active region 43 is about lxl 0 17 atoms ⁇ cm 3 , and the total thickness of the active region 43 is 30 O nm.
  • the surface of the active region 43 is thermally oxidized at a temperature of about 110 ° C. to form a thermal oxide film. Furthermore, after depositing a polysilicon film thereon, the thermal oxide film and the polysilicon film are patterned to form a gate insulating film 46 filling the trench 51 and a polysilicon gate electrode 47. I do. At this time, a part of the thermal oxide film and the polysilicon film is left at an intermediate portion between the two cells, and this is used as an ion implantation mask 54.
  • nitrogen ions are implanted into the p-type SiC layer 42 from above the gate electrode 47 and the ion implantation mask 54 to contain nitrogen at a concentration of 1 ⁇ 10 18 atoms ⁇ cm 3.
  • An n + type source region 44 is formed.
  • the source region 44 a has an ion accelerating voltage and a dose amount of 30 keV and 5 ⁇ 10 13 atoms ⁇ c to 60 keV and 6 ⁇ 1 0 "atoms. cm- 2, 1 0 0 ke V and 8 x 1 0 13 atoms. cm- 2, 1 1 0 ke V and 5 x 1 0" atoms.
  • a mold contact region 45 is formed.
  • the vertical power MOS FET in which a plurality of cells are arranged on one substrate has been described.
  • one cell may be provided on one substrate.
  • one cell or a plurality of cells are cut and used as a single vertical power MOSFET in the semiconductor chip, J, and gate states. You can also.
  • Other Embodiment 1
  • the gate insulating film is constituted by a thermal oxide film.
  • the present invention is not limited to such an embodiment, and the gate insulating film is oxidized and nitrided in an atmosphere containing nitrogen.
  • the present invention can be applied to a case where an oxide film or an oxynitride film made of another material such as a silicon oxynitride film, a tungsten oxide film, or the like is formed.
  • the present invention includes not only a semiconductor device provided on a SiC substrate but also a compound of a plurality of elements such as GaAs, GaN, AlGaAs, SiGe, SiGeC, and the like.
  • the present invention can be applied to all semiconductor devices provided on a compound semiconductor substrate.
  • the active region in which the S doped layer and the lightly doped layer (including the AND layer) are stacked is provided below the gate insulating film to reduce impurity ion scattering, By using the depletion of the entire channel region in the off state and the traverse and stub of the charge to the impurities in the five-doped layer, the channel mobility and the withstand voltage can be improved.
  • the undoped layer (low-concentration doped) in the active region is used.
  • the first semiconductor layer and the second semiconductor layer of the present invention are not necessarily common to each other, the However, it is not necessary to configure the carrier with the same material, but since the gradient of the potential barrier between the two layers becomes smooth, the carrier is distributed directly over the entire active region. It becomes easier.
  • the substrate itself does not need to be made of a semiconductor.
  • a single-crystal compound semiconductor layer is formed on an insulating substrate such as a GaN layer on a sapphire substrate. You can use what is being done.
  • a trench is provided in the substrate, and a gate electrode and a gate insulating film are formed in the trench, so that a current flows from the front electrode to the back electrode.
  • An ACCUFET may be formed.
  • each active region consisting of a laminated film of a five-doped layer and a low-concentration doped layer (including an under-doped layer) must be provided along the gate insulating film. Thereby, the same effect as the effect of the second embodiment can be exerted.
  • the active region is formed using nitrogen or aluminum as the high-concentration doping layer, but the low-concentration doped layer (including the undoped layer) of the active region,
  • a driving gas containing another element for example, phosphorus (P), boron (B), etc. may be used.
  • the present invention uses not only the CVD method but also other methods such as sputtering, vapor deposition, MBE, etc., to form a low-concentration doped layer (including an AND layer), a thinner layer, Thick enough to allow the carrier to ooze into the low-concentration doping layer due to the effect (depending on the material, but less than about 20 nm on the SiC substrate) High-concentration doping layer laminated Can also be applied.
  • the thickness of the low-concentration doped layer (including the AND layer) may be as thick as about 100 or as thin as the quantum effect occurs.
  • the values of the impurity concentrations of the low-concentration doped layer and the high-concentration doped layer are not limited to the values described in the above embodiments. That is, if the difference in impurity concentration between the high-concentration doped layer and the low-concentration doped layer is equal to or more than a predetermined value (for example, about one digit), the effect of the present invention can be obtained.
  • a predetermined value for example, about one digit
  • a first experimental example regarding the basic characteristics of an active region having a 5-dove layer will be described in order to confirm the effects of the present invention.
  • the first experimental example roughly two types of the active region are described. created a substrate having an active region. Part one, thickness plurality of n-type nitrogen concentration is 1 x 1 0 18 atoms ⁇ cm- 3 in 1 0 nm ⁇ 5-doped layer (high concentration de one flop layer ) And a plurality of AND layers (low-concentration doped layers) having a thickness of 50 nm, and a sample A having an active region formed by laminating the same.
  • Sample B having an active region in which a doped layer and a plurality of undoped layers each having a thickness of 10 O nm are laminated, and this active region is measured in order to measure basic characteristics of the active region.
  • a Schottky electrode is provided over the area to form two types of Schottky diodes. As described above, by making the ratio of the thickness of the five-doped layer to the undoped layer common to the samples A and B to 1: 5, the average impurity concentration of the samples A and B can be reduced.
  • an active region (channel region) formed by laminating a plurality of 5-doped layers and a plurality of AND layers is also referred to as a d-doped channel layer.
  • FIG. 14 is a diagram showing the dopant concentration distribution in the depth direction of the active region of Sample B formed in this experimental example. As described above, the pulse when forming the lead layer was formed. The period during which valve 20 is open (pulse width) is 120 2s, and the period when valve 20 is closed
  • the nitrogen concentration of the ampoule layer can be stably controlled to a constant concentration.
  • the profile of the impurity concentration shown in the figure is a ⁇ 5 doped layer extracted from a stack of a ⁇ -doped layer with a thickness of 10 nm and an undoped layer with a thickness of 5 O nm.
  • the concentration profile in the depth direction is almost vertically symmetrical. It has been shown that the doping memory effect (residual effect of the dopant) during CVD epitaxial growth can be ignored by the morphological epitaxial method, and the planar capacities of the 6-doped layer by the CV method.
  • Li a concentration Ri 1. 5 X 1 0 12 c m- 2 der, about flat wire carrier Ria concentration resulting et a from the measurement of Hall coefficient 2. 5 X 1 0 12 cm- 2 relatively rather good in The half-width of this pulse-shaped profile is formed to be 12 nm, indicating a remarkable steepness.
  • FIG. 16 is a diagram showing a measurement result of band edge photoluminescence spectrum of a lead layer in a 6H—SiC substrate. This spectrum was obtained at a temperature of 8 ° C, and a 0.5 mW He-Cd laser was used as the excitation source.
  • the spectrum obtained from the undoped layer obtained by laminating a 10-nm thick (5 doped layer and a 50 nm thick andove layer) and the l-m thick It is compared with the spectrum obtained from the loop. As shown in the figure, both spectrum patterns have the same intensity of emission peak in the same wavelength region, and thus it can be seen that both have the same impurity concentration.
  • the undoped layer in the stacked structure composed of the ⁇ -doped layer and the ⁇ doped layer shows almost no increase in the impurity concentration due to the diffusion of the impurity from the 5-doped layer.
  • the layers are stacked while maintaining the impurity concentration profile.
  • the impurity concentration of the AND one flop layer, Ru der 5 xl 0 le atoms' that is controlled to a low value of about cm 3. That is, in the data shown in Fig. 4, the impurity concentration of the undoub layer is detected to be on the order of 10 17 atom scm 3 , which is an error caused by the limit of the measurement sensitivity by SIMS. .
  • the impurity concentration of the undoped layer in the active region obtained by alternately stacking the undoped layer and the undoped layer of the present invention is 5 ⁇ 10 “atoms”. ⁇ It was confirmed that the concentration was as low as about cm 3 .
  • Figures 17 (a) and (b) are data showing the temperature dependence of the electron mobility and the temperature dependence of the electron concentration of the H-SiC layer, respectively.
  • the data marked with a triangle indicate a ⁇ 5 doped layer with a thickness of 10 nm (the dopant is nitrogen) and an AND layer with a thickness of 5 O nm. This is a short time study on the 6H—SiC layer (sample A), which is formed by stacking layers.
  • the data of Kokuin are data for a low-concentration uniformly doped layer of 6 H—S i C (1.8 ⁇ 10 16 cm 3 ), and the data for ⁇ are 6 H—S i C It is a night of the high-concentration uniform doping layer (1.3 X 10 18 cm- 3 ). As shown in Figs.
  • the low-concentration uniformly doped layer (1.8 X 10 16 c Hi " 3 ) of 6H—SiC has a low impurity concentration
  • the mobility of electrons is high due to the small scattering of the carrier from the impurities when the carrier travels, while the high concentration uniform doping layer of 6 H—SiC (1.3 X 10 18 cm 3 In (2), since the impurity concentration is high, the electron mobility is low due to the large scattering of the carrier from the impurities during the traveling of the carrier, that is, the carrier concentration and the traveling characteristics of the carrier are trade-offs with each other.
  • the electron concentration is as high as the high-concentration uniform-doped layer and the electron mobility is high. That is, the active region of the present invention It can realize high electron mobility while having a high electron concentration, indicating that the structure is suitable for the region where the electrons of diodes and transistors travel.
  • the carrier is a hole
  • there is no difference from the case of the electron so it is considered that high hole mobility can be realized while increasing the hole concentration in the five p-type layers. Can be.
  • FIG. 18 shows a sample A having an active region formed by laminating the above-described five-doped layer having a thickness of 10 nm and an undoped layer having a thickness of 50 nm, and a (5-doped) layer having a thickness of 20 nm.
  • This is data showing the temperature dependence of electron mobility in Sample B having an active region formed by laminating a layer and an amp layer having a thickness of 10 O nm. Is measured in the temperature range of 77 to 300 K.
  • the ratio of the thickness of the 5 doped layer to the thickness of the AND layer in each of the samples A and B is 1 unit.
  • FIGS. 20 (a) and (b) show the results of simulating the band structure at the conduction band edge in sample ⁇ ⁇ ⁇ having a ⁇ -doped layer having a thickness of 20 nm, and simulating the carrier concentration distribution. It is a figure which shows the result of one shot. As shown in Fig. 19 (a) and Fig.
  • the electrons are V-shaped Coulombs sandwiched between positively charged donor layers. It is confined to a potential (quantum well) and a quantum state is formed in this well, the effective mass of the electron is 1.1, and the relative permittivity of the 6H—SiC layer is 9.66. .
  • the carrier concentration of the background of 6 H- S i C layer used in the undoped layer is about 1 X 1 0 15 cm 3
  • the carrier concentration of the n-type 6-de one flop layer is the IX 1 0 18 cm 3 . As shown in Fig.
  • FIG. 21 is a cross-sectional view showing the structure of the ACCUFET in this experimental example.
  • a P-type SiC substrate 60 doped with aluminum (p-type impurity) having a concentration of 1 ⁇ 10 18 atoms ⁇ c nT 3 , a concentration of about 9 ⁇ 1 0 15 atoms cm ⁇ 3 aluminum doped p-type lower active region 6 1, and nitrogen formed n-type upper active region 6 2 formed on lower active region 6 1
  • An ⁇ -type source region 63 a and a drain region 63 b formed by injecting nitrogen at a concentration of 1 ⁇ 10 18 c ⁇ 3 into the upper active region 62 and the lower active region 61.
  • a gate insulating film 6 4 consisting of S i 0 2 formed on the active region 6
  • a gate electrode 6 5 consisting of N i alloy film formed on the gate insulating film 6 4, the source region 6 3 a And the drain region 63 b, respectively.
  • the source electrode 66 a and the drain electrode 66 b made of a Ni alloy film and the ohmic contact on the back surface of the SiC substrate 60 are formed.
  • a back electrode 6 7 consisting Kukon Yuku Tosuru N i alloy films.
  • the ion accelerating voltage and the ion dose are set to 30 keV and 5 ⁇ 10 13 atoms cm 2 , 60 keV and 6 keV, respectively.
  • x 10 13 atom s.cm, 10 0 ke V and 8 X 10 13 atoms-cm to 11 0 ke V and 5 x 10 13 atomscm to 13 30 ke V and 10 x 1 0 is formed by 13 atoms ⁇ cm, 1 8 0 ke V and 1 5 x 1 0 13 atoms' cm, 2 4 0 ke V and 1 0 x 1 0 13 multistage ion implantation using the atom s ⁇ cm 2 .
  • the gate length 1 ⁇ of the gate electrode 65 is 5/111
  • the gate width W g is 180 ⁇ m
  • the thickness of the gate insulating film 64 is about 40 nm
  • it is made of p-type SiC.
  • the thickness of the lower active region 61 is 5 m.
  • the upper active region 62 contains a high concentration (1 ⁇ 10 1 atoms / cm 3 ) of nitrogen and has a thickness of about 10 nm. It is constituted by alternately stacking five layers each of a gate layer 62 a and an AND layer 62 b having a thickness of about 5 O nm made of AND single crystal SiC. In other words, the total thickness is about 3 OO nm
  • This ACCUFET is a normally-off type with a threshold voltage of 4.2 V.
  • the lower active region 61 in the ACCUFET having the structure shown in FIG. 7 is formed as a uniform doping layer without providing a (5 doping layer).
  • Figure 22 shows the IV characteristics (change characteristics of the drain current with respect to the change of the drain voltage) when the gate bias V g is changed in steps of 5 V from 5 V to 25 V for the ACCUFET of this experimental example.
  • FIG. As can be seen from the I-V characteristics, a large drain current of about 220 mA / mm is obtained even when the gate bias is set to a relatively low value of 15 V for power devices. That is, it was confirmed that the current driving force of the ACCUFET of the present invention was large.
  • Fig. 23 is a diagram showing the gate voltage dependence of the effective channel mobility obtained by calculation based on the data in Fig. 22.
  • the ACCUFET of this experimental example has an effective channel mobility of 50 (cm 2 / V s) or more even when the gate bias is increased.
  • the current driving force of the FET is proportional to the effective channel mobility, but the ACCUFET of this experimental example has a structure in which the ⁇ -doped layer and the undoped layer are alternately stacked as described above. From high It can be seen that the effective channel mobility is exhibited, and as a result, a large current driving force is exhibited.
  • the thickness of the high-concentration drive layer can be less than 20 nm for one or more monolayers when using a SiC layer. I found it to be good. Further, the thickness of the low-concentration doping layer (including the ampoule layer) is preferably not less than about 1 O nm and not more than about 10 O nm. The thickness of these high-concentration doped layers and low-concentration doped layers can be appropriately selected according to the type and purpose of active elements (diodes, transistors, etc.) formed by using these layers. it can.
  • a semiconductor layer other than the SiC layer for example, a GaAs layer, an AlGaAs layer, a GaN layer, an AlGaN layer, a SiGe layer, a SiGeC layer, or the like.
  • the thickness of the high-concentration dove layer (three-doped layer) is determined appropriately according to the material. For example, when a GaAs layer is used, one monolayer (5 doped layers can be provided. Generally, as long as the carrier supply capability can be maintained properly, the same thickness can be used. In order to increase the pressure value, it is preferable that the thickness of the high-concentration doping layer (three-doping layer) be as small as possible.
  • the semiconductor device of the present invention is used for devices such as a MOS FET, an AC CU FET, a vertical MO SF: ET, and a DMOS device mounted on an electronic device, in particular, a device handling a high-frequency signal and a power device. You.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

曰月糸田 ¾
M I S F E T 技術分野
本発明は、 化合物半導体層を利用して形成される M I S F Ε Τに係り、 特に、 高耐圧， 大電流用に使用するために適した M I S F E Tに関する。 背景技術
炭化珪素 （シリコンカーバイ ド， S i C) は、 珪素 （S i ) に比べてバンドギ ヤップが大きい半導体であることから高電圧に耐え、 かつ、 融点も高い。 このよ うな特性から、 炭化珪素は、 次世代のパワーデバイスや高周波デバイス， 高温動 作デバイス等の応用が期待されている半導体材料である。 また、 炭化珪素の結晶 構造は、 立方晶系の 3 C— S i Cや六方晶系の 6 H— S i C、 4 H— S i C等の 多種の構造をとりうることが知られている。
図 1 2は、 従来の炭化珪素を用いた nチャネル型の MO S (Metal Oxide Semi conductor ) - F E T (電界効果型トランジスタ） の概略的な構造を示す断面図 である。 同図に示すように、 濃度 1 x 1 0 "atoms · cm 3のアルミニウム （p 型不純物） がド一プされた p型の S i C基板 1 0 1の上には、 ェピタキシャル成 長法により形成され、 濃度 5 X 1 016 c m 3のアルミニウム （p型不純物） を含 む p型のチャネルドープ S i C層 1 0 2と、 チャネルド一プ S i C層 1 0 2内に 濃度 1 X 1 018cm 3の窒素 ( n型不純物) をドープして形成された n型のソ一 ス領域 1 0 3 a及びドレイン領域 1 0 3 bと、 チャネルド一プ S i C層 1 0 2の 上に形成された S i 02 からなるゲート絶縁膜 1 0 4と、 ゲート絶縁膜 1 04の 上に形成された N i合金膜からなるゲート電極 1 0 5と、 ソース領域 1 0 3 a及 びドレイン領域 1 0 3 bにそれぞれォ一ミックコンタク トする N i合金膜からな るソース電極 1 0 6 a及びドレイン電極 1 0 6 bと、 S i C基板 1 0 1の裏面に ォーミヅクコンタク トする N i合金膜からなる裏面電極 1 0 7とを備えている。 この構造において、 ソース電極 1 0 6 aと ドレイン電極 1 0 6 bとの間に一定 の電圧を加え、 ゲート電極 1 0 5に電圧 （ゲート電圧） を印加することにより、 ゲート電圧に応じて、 ソース領域 1 0 3 a—ドレイン領域 1 0 3 b間の電流が変 調され、 スイ ッチング動作が得られる。 特に、 S i C基板上に形成された MO S F E Tは、 S i基板上に形成される MO S F E Tに比べて高耐圧特性を有し、 大 電流を流せるパワーデバイスとしての価値が高いとともに、 高周波用のデバイス としても期待されている。 解決課題
ところで、 S i C基板上に高速動作するパワーデバイスを設ける場合、 その用 途について、 さらなるチャネル移動度の向上と耐圧の向上とが要望されている。 これらは、 S i Cだけでなく、 G aA s， G aN, S i Ge， S i Ge Cなど、 化合物半導体層を活性領域として用いた半導体装置全般について、 産業界から継 続して要求される課題となっている。
加えて、 上記従来の MO S F E Tには、 化合物半導体層を有する半導体装置に 特有の不具合もあった。 すなわち、 上記従来の nチャネル型 M 0 S F E Tにおけ るゲ一ト絶縁膜 1 0 4—チャネルドーブ S i C層 1 0 2間の界面には、 多くの界 面準位や電荷が存在し、 これらが理想 MO Sデバイス特性に悪影響を及ぼす。 一 般に、 S i基板上に形成される MO S F E Tにおけるゲート絶縁膜は、 S i基板 の熱酸化によって形成される S i 02 膜 （熱酸化膜） を用いている。 この熱酸化 膜の場合、 S i基板表面の S i原子のダングリングボンドが存在するために、 ど う してもある程度の界面準位が存在するが、 その界面準位の密度は約 1 01Q個程 度であることが知られている。
一方、 S i C層の表面を熱酸化しても、 S i 02 膜 （熱酸化膜） が形成される が、 S i C層とその上の S i 02 膜との間の界面には、 1 012個程度の界面準位 や固定電荷が存在することが知られている。 すなわち、 S i基板上におけるより も 2桁程度多い界面準位や固定電荷が存在することになる。 その原因は、 S i C 層の表面上においては、 本来熱酸化の際に除去されるべき炭素などが不純物とし て残留することや、 熱酸化される S i C層中のキャリア用不純物 （n型， 又は p 型不純物） が熱酸化膜中に取り込まれることにあると考えられている。 図 1 3は、 従来の nチャネル型 M O S F E Tにおけるキヤリァ走行時、 つまり 、 反転状態のときのゲ一ト電極 1 0 5， ゲ一ト絶縁膜 1 0 4及びチャネルド一プ S i C層 1 0 2におけるエネルギーバンド図である。 図 1 3に示すように、 従来 の nチャネル型 M O S F E Tにおいては、 ゲ一ト絶縁膜 1 0 4中において、 高密 度の界面準位や固定電荷にトラップされた正の電荷によって、 M O S F E Tのし きい値電圧などが変動するとともに、 チャネルを走行するキヤリァ (電子） が電 荷との相互作用による影響を受けて、 チャネル移動度の低下や、 相互コンダクタ ンス， 高周波応答性などのデバイス特性の劣化が生じることになる。 同様に、 p チャネル型 M 0 S F E Tにおいては、 ゲ一ト絶縁膜中に負の電荷がトラヅブされ 、 デバイス特性が劣化するという不具合がみられた。
また、 S i C基板を用いたデバイスだけでなく、 G a A s , G a Nなどの化合 物半導体基板を用いたデバイスにも同様の不具合が存在する。 化合物半導体の場 合、 構成元素が単一でないことも一因となっていると考えられるが、 現在のとこ ろ、 化合物半導体基板の表面に形成した酸化膜をゲート絶縁膜として用いても、 デバイスとして実用化しうるような特性を得ることは困難である。 また、 M O S F E Tだけでなく、 酸窒化膜， 窒化膜， 他の金属酸化膜 （例えばタンタル酸化膜 など） をゲート絶縁膜として用いた場合にも、 正又は負の電荷のトラップによつ て同様の不具合が生じるおそれがある。 発明の開示
本発明の目的は、 化合物半導体基板の上に設けられる M I S F E T構造を有す る半導体デバイスにおいて、 高速動作性と高耐圧性とを確保すると共に、 ゲート 絶縁膜—チャネル領域間の界面準位や固定電荷の存在に起因する トランジスタ特 性への悪影響を回避するための手段を講ずることにより、 電気的諸特性の優れた 半導体デバイスの提供を図ることにある。
本発明の第 1の M I S F E Tは、 基板上に設けられた化合物半導体層と、 上記 化合物半導体層内に互いに離間して設けられ各々第 1導電型不純物を含む 2つの 高濃度ドープ層と、 上記 2つの高濃度ド一プ層に挟まれて設けられ第 2導電型不 純物を含む活性領域と、 上記活性領域の上に設けられたゲート絶縁膜と、 上記ゲ ート絶縁膜の上に設けられたゲート電極とを備え、 上記活性領域は、 キャリア走 行領域として機能する少なく とも 1つの第 1の半導体層と、 高濃度のキヤリァ用 不純物を含み上記第 1の半導体層よりも膜厚が薄く量子効果によるキヤリァの分 布が可能な少なくとも 1つの第 2の半導体層とを交互に積層して構成され、 上記 活性領域のうち上記ゲート絶縁膜と接する領域は上記第 1の半導体層によって占 められている。
この構造により、 第 1の半導体層における不純物濃度が低いことから、 第 1の 半導体層における不純物イオン散乱は少なくなるために、 特に高いチャネル移動 度が得られる。 一方、 第 1の半導体層の不純物濃度が低いことから、 ゲート絶縁 膜中ゃゲート絶縁膜一活性領域間の界面付近にトラツプされる第 2導電型の電荷 の数も低減され、 電荷によるキャリアの走行への妨害作用が小さくなる。 また、 量子効果によってキヤリァが広がったときには、 第 2の半導体層内の不純物に第 1導電型の電荷がトラップされるので、 ゲ一ト絶縁膜中ゃゲート絶縁膜一活性領 域間の界面付近にトラップされた第 2導電型の電荷によるキヤ リァの走行への作 用を補償することが可能になる。 したがって、 チャネル移動度をより一層高める ことが可能になる。
しかも、 活性領域における平均的な不純物濃度が高いにも拘わらず、 オフ状態 では活性領域全体が空乏化され、 活性領域にはキヤリァが存在しなくなるので、 不純物濃度の低い第 1の半導体層によって耐圧が規定され、 活性領域全体におい て高い耐圧値が得られることになる。
上記基板を上記化合物半導体層と一体的に設け、 上記化合物半導体層を堀り込 んでなる トレンチをさらに備えた場合には、 上記ゲート絶縁膜及び上記ゲート電 極は上記トレンチの底面及び側面を覆うように形成しておいて、 上記 2つの高濃 度ドープ層のうち一方を上記化合物半導体層の上面部に設け、 他方を上記化合物 半導体層の裏面部に設けることにより、 上述の活性領域の機能を利用して、 小面 積で、 低消費電流， 低電圧駆動， 高利得という特性を有する縦型パワー M I S F E Tを得ることができる。
本発明の第 2の M I S F E Tは、 基板上に設けられた化合物半導体層と、 上記 化合物半導体層の上に設けられたゲート絶縁膜と、 上記化合物半導体層内で互い に離間して設けられ各々第 1導電型不純物を含む 2つの高濃度ドーブ層と、 上記 化合物半導体層内で上記 2つの高濃度ド一プ層に挟まれて設けられ第 1導電型不 純物を含むキヤリァ走行領域として機能する第 1の活性領域と、 上記ゲ一ト絶縁 膜の上に設けられたゲート電極とを備え、 上記第 1の活性領域は、 少なく とも 1 つの第 1の半導体層と、 上記第 1の半導体層よりも高濃度のキヤリァ用不純物を 含み上記第 1の半導体層よりも膜厚が薄く量子効果による上記第 1の半導体層へ のキャリアの浸みだしが可能な少なくとも 1つの第 2の半導体層とを積層して構 成されている。
この構造により、 第 1の活性領域においては、 量子効果によって第 2の半導体 層に量子準位が生じ、 第 2の半導体層中の局在するキヤリァの波動関数はある程 度の広がりを持つようになる。 その結果、 キャリアが第 2の半導体層だけでなく 第 1の半導体層にも存在するような分布状態となる。 この状態で、 活性領域のポ テンシャルが高められ、 量子効果によって第 2の半導体層から第 1の半導体層に キヤリァが広がった状態になると、 第 1， 第 2の半導体層に絶えずキヤリァが供 給される。 そして、 キャリアが不純物濃度の低い第 1の半導体層を流れるので、 不純物イオン散乱の低減により、 高いチャネル移動度が得られる。 一方、 オフ状 態では第 1の活性領域全体が空乏化され、 第 1の活性領域にはキヤリァが存在し なくなるので、 不純物濃度の低い第 1の半導体層によって耐圧が規定され、 第 1 の活性領域全体において高い耐圧値が得られることになる。 よって、 第 1導電型 の第 1の活性領域を利用して第 1， 第 2の高濃度ド一プ層間に大電流を流すよう に構成された A C C U F E Tとして機能する M I S F E Tにおいて、 高いチヤネ ル移動度と、 高い耐圧とを同時に実現することが可能になる。
上記第 1の活性領域のうち上記ゲート絶縁膜と接する領域が上記第 1の半導体 層によって占められていることにより、 第 1の半導体層を熱酸化して形成される ゲート絶縁膜中に取り込まれる不純物の濃度も低くなるので、 ゲート絶縁膜中に トラップされる第 2導電型の電荷の数も低減され、 電荷によるキヤリァの走行へ の妨害作用が小さくなる。
上記第 1の活性領域と上記ゲート絶縁膜との間の領域、 及び上記第 1の活性領 域を挟んで上記ゲ一ト絶縁膜と対向する領域のうち少なくともいずれか一方の領 域に設けられ、 第 2導電型不純物を含む第 2の活性領域をさらに設けることによ り、 チャネル下方における耐圧をより高めることが可能になる。
上記第 2の活性領域が、 複数の第 1の半導体層と、 上記第 1の半導体層よりも 高濃度のキヤリァ用不純物を含み上記第 1の半導体層よりも膜厚が薄く量子効果 によるキヤリァの分布が可能な少なくとも 1つの第 2の半導体層とを積層して構 成されていることにより、 オフ状態においては第 2の活性領域全体に空乏層が広 がることで、 耐圧がさらに向上する。
上記基板を、 上記化合物半導体層と一体的に設け、 上記化合物半導体層を堀り 込んでなる トレンチをさらに備え、 上記ゲ一ト絶縁膜及び上記ゲ一ト電極を上記 トレンチの底面及び側面を覆うように形成しておき、 上記 2つの高濃度ドーブ層 のうち一方を上記化合物半導体層の上面部に設け、 他方を上記化合物半導体層の 裏面部に設けることにより、 上述の第 1 , 第 2の活性領域の機能を利用して、 小 面積で、 低消費電流， 低電圧駆動， 高利得という特性を有する縦型パワー M I S F E Tを得ることができる。
上記第 2の半導体層が S i C層である場合には、 上記第 2の半導体層の厚みは 、 1モノレイヤ一以上で 2 0 n m未満であることが好ましい。
上記第 1の半導体層が S i C層である場合には、 上記第 1の半導体層の厚みは 、 約 1 0 n m以上で約 1 0 0 n m以下であることが好ましい。
図面の簡単な説明
図 1は、 第 1の実施形態の ηチャネル型 M 0 S F Ε Τの概略的な構造を示す断 面図である。
図 2 ( a ) ， （b ) は、 第 1の実施形態における基本構造を有する活性領域の 深さ方向におけるアルミニウムの濃度プロファイルとキャリア分布との関係を模 式的に示す図、 及び活性領域の深さ方向に沿った価電子帯端の形状を示す部分バ ンド図である。
図 3は、 第 1の実施形態の nチャネル型 M O S F E Tにおける反転状態のとき のゲート電極， ゲ一ト絶縁膜及び活性領域におけるエネルギーバンド図である。 図 4 ( a ) 〜 （d ) は、 第 1の実施形態における nチャネル型 M O S F E Tの 製造工程を示す断面図である。 図 5 (a) , (b) は、 第 1の実施形態の第 1の変形例における活性領域の深 さ方向における窒素の濃度プロファイルとキヤリァ分布との関係を模式的に示す 図、 及び活性領域の深さ方向に沿った伝導帯端の形状を示す部分バンド図である 図 6は、 第 1の実施形態の変形例における p.チャネル型 MO S F E Tの反転状 態時におけるエネルギーバンド構造を示すバンド図である。
図 7は、 第 2の実施形態における A C C U F E Tの構造を示す断面図である。 図 8は、 第 2の実施形態の第 1の変形例における A C C U F E Tの構造を示す 断面図である。
図 9 (a) , (b) は、 第 3の実施形態における縦型パワー MO S F E Tの平 面図及び断面図である。
図 1 0 (a) 〜 （ c ) は、 第 3の実施形態の縦型 MO S F E Tの製造工程のう ち S ド一プ層とアンドープ層との積層膜からなる活性領域を形成するまでの工程 を示す断面図である。
図 1 1 (a) ~ ( c ) は、 第 3の実施形態の縦型 MO S F E Tの製造工程のう ち <5 ド一プ層とアンド一ブ層との積層膜からなる活性領域を形成した後の工程を 示す断面図である。
図 1 2は、 従来の炭化珪素 （S i C) を用いた nチャネル型 MO S F E Tの構 造を示す断面図である。
図 1 3は、 従来の nチャネル型 MO S F E Tにおける反転状態のときのゲ一ト 電極， ゲート絶縁膜及びチャネルド一プ S i C層におけるエネルギーバンド図で ある。
図 1 4は、 第 1の実験例において形成された活性領域の深さ方向のドーパント 濃度分布を示す図である。
図 1 5は、 第 1の実験例におけるショ ヅ トキ一ダイオードについての C— V法 による不純物濃度測定を行なった結果を示す図である。
図 1 6は、 第 1の実験例に係る 6 H— S i C基板中の S ド一プ層のバン ド端フ ォトルミネヅセンススぺク トルの測定結果を示す図である。
図 1 7 (a) ， （b) は、 それぞれ順に、 第 1の実験例における 6 H— S i C 層の電子移動度の温度依存性と電子濃度の温度依存性とを示すデータである。 図 1 8は、 第 1の実験例におけるサンプル A， Bにおける電子移動度の温度依 存性を示すデータである。
図 1 9 (a) , (b ) は、 第 1の実験例におけるサンプル Aにおける伝導帯端 のバンド構造をシミュレ一ションした結果を示す図、 及びキヤリァ濃度分布をシ ミュレ一シヨンした結果を示す図である。
図 2 0 (a) ， （b) は、 第 1の実験例におけるサンプル Bにおける伝導帯端 のバンド構造をシミュレーションした結果を示す図、 及びキヤリァ濃度分布をシ ミュレーシヨンした結果を示す図である。
図 2 1は、 第 2の実験例における A C CUF E Tの断面図である。
図 2 2は、 第 2の実験例で作成した A C C U F E Tの I _ V特性を示す図であ る。
図 2 3は、 図 2 2のデータに基づく計算によって得られた， 実効チャネル移動 度のゲ一ト電圧依存性を示す図である。 最良の実施形態
—第 1の実施形態一
まず、 量子効果が発現するほど急峻な濃度プロファイルをもつた ドープ層と アンドープ層 （低濃度ド一ブ層） とを積層した構造を nチャネル型 MO S F E T に応用した例である第 1-の実施形態について説明する。
図 1は、 本実施形態の nチャネル型 MO S F E Tの概略的な構造を示す断面図 である。 同図に示すように、 濃度 1 X 1 018atoms · c m— 3のアルミニウム （p 型不純物） がド一プされた p型の S i C基板 1 1の上には、 アルミニウムがド一 プされた P型の活性領域 1 2と、 活性領域 1 2の一部に濃度 1 X 1 018 c m— 3の 窒素を注入して形成された n型のソース領域 1 3 a及びド レイン領域 1 3 bと、 活性領域 1 2の上に形成された S i 02 からなるゲ一ト絶縁膜 1 4と、 ゲ一ト絶 縁膜 1 4の上に形成された N i合金膜からなるゲ一ト電極 1 5 と、 ソース領域 1 3 a及びドレイン領域 1 3 にそれそれォーミヅクコンタク トする N i合金膜か らなるソース電極 1 6 a及びドレイン電極 1 6 bと、 S i C基板 1 1の裏面にォ —ミックコンタク トする N i合金膜からなる裏面電極 1 7とを備えている。 なお 、 S i C基板 1 1には、 裏面電極 1 7とのォ一ミヅクコンタク トを実現しやすく するために高濃度の P型不純物がド一プされているが、 この p型不純物は S i C 基板 1 1全体に ド一ブする必要はなく、 S i C基板 1 1の下端部のみに ド一プさ れていてもよい。 あるいは、 S i C基板 1 1に低濃度の p型不純物がドープされ ていてもよい。 さらに、 裏面電極 1 7を必ずしも設ける必要はないので、 裏面電 極がない場合には、 S i C基板全体がアンド一プ層であってもよい。
ここで、 本実施形態の特徴は、 図 1の右方に拡大して示すように、 活性領域 1 2の下部は、 厚みが約 1 5 0 0 nmのアンドープ層であり、 活性領域の上部は、 高濃度 （例えば 1 X 1 018atoms · c m-3) のアルミ二ゥムを含む厚みが約 1 0 11111の 型ド一プ層 1 2 aと、 アンド一プの 6 H— S i C単結晶からなる厚み約 5 O nmのアンドーブ層 1 2 bとを交互に各々 5層ずつ積層してなる積層部であ る点である。 そして、 積層部中の p型ド一プ層 1 2 aは、 量子効果によるアンド ープ層 1 2 bへのキャリアの浸みだしが可能な程度に薄く形成されていることか ら、 以下のような特殊な効果を発揮することができる。
図 2 ( a) ， (b ) は、 本実施形態における基本構造を有する活性領域 1 2中 の積層部の深さ方向における P型不純物であるアルミニゥムの濃度プロファイル とキヤリァ分布との関係を模式的に示す図、 及び活性領域 1 2中の積層部の深さ 方向に沿った価電子帯端の形状を示す部分バンド図である。 ここでは、 例えば、 アン ド一プ層 1 2 b (低濃度ドープ層） におけるアルミニウムの濃度を 5 X 1 0 15 atoms · c m 3とし、 p型ド一プ層 1 2 a (高濃度ド一プ層） のアルミニウム の濃度を 1 x 1 018 atoms · c m 3とした場合について作成したモデルである。 ここで、 p型ドープ層 1 2 aの不純物濃度プロファイルを図 2 (a) に示すよ うにアン ド一プ層 1 2 bの下地に対してほぼ S関数的な形状であるとする。 つま り、 p型ド一プ層 1 2 aをいわゆる <5 ドープ層としている。 また、 図 2 ( b ) に 示すように、 活性領域 1 2全体の価電子帯端は、 図中破線で示す p型ドープ層 1 2 aの価電子帯端とアンド一ブ層 1 2 bの価電子帯端とを接続する形状になる。 なお、 p型ドープ層 1 2 aの不純物濃度は、 その価電子帯端がフェルミレベル E f よりも上方になる程度に濃くするのが好ましいが、 p型ド一プ層 1 2 aの不純 物濃度は必ずしもそれほど濃くなくてもよい。
図 2 ( a ) に示すように、 本実施形態の活性領域 1 2中の積層部においては、 P型ド一プ層 1 2 aの厚みが 1 0 n m程度と薄いことから、 p型ドープ層 1 2 a において量子効果に起因した量子準位が生じ、 量子井戸である p型ドープ層 1 2 a中に局在するホールの波動関数はある程度の広がりを持つようになる。 つまり 、 図中破線で表されるように、 ホールが p型ドーブ層 1 2 aだけでなくアンド一 プ層 1 2 bにも存在するような分布状態となる。 その結果、 p型ドーブ層 1 2 a 中の不純物には負の電荷がトラヅプされる。
一方、 ゲ一ト電極 1 5にほとんど電圧が印加されない状態つまりオフ状態にお いて、 ソース領域 1 3 aと ドレイン領域 1 3 bとの間に電圧が印加された場合を 考える。 このとき、 ドレイン領域 1 3 aと活性領域 1 2中の積層部との間に空乏 層が広がるが、 本実施形態の nチャネル型 M O S F E Tでは、 p型ド一プ層 1 2 aの厚みが極めて薄いことから、 活性領域 1 2中の積層部全体の空乏層幅はアン ド一プ層 1 2 bの不純物濃度に依存して決定されると考えてよい。 つまり、 一般 に不純物濃度が低いほど伝導帯端の傾斜が緩やかになり空乏層幅は当然広くなる ので、 アンドーブ層 1 2 bから広がった空乏層が狭い p型ドープ層 1 2 aを両側 から浸食する状態となる結果、 活性領域 1 2中の積層部全体が空乏化されること になる。 よって、 本実施形態の M O S F E Tにおいては、 ソース ' ドレイン間の 電圧に対して大きな耐圧値が得られる。
図 3は、 本実施形態の nチャネル型 M O S F E Tにおけるゲ一ト電極 1 5に正 の電圧 Vが印加されて、 キャリアが走行する時、 つまり、 反転状態のときのゲー ト電極 1 5 , ゲート絶縁膜 1 4及び活性領域 1 2におけるエネルギーバンド図で ある。
図 3に示す反転状態においては、 印加電圧 Vに対応するポテンシャル e Vによ つて下方に曲げられた伝導帯端の端部に電子が集まり、 この電子がソース領域 1 3 aとドレイン領域 1 3 bとの間の電位差に応じ、 活性領域 1 2のチャネル層と なる部分を走行することになる。 そのとき、 キャリア （ここでは電子） の濃度は ゲ一ト絶縁膜 1 4の直下において高濃度で下方に向かうほど低濃度になるように 分布するので （図 3参照） 、 実際上、 ゲート絶縁膜 1 4直下の領域であるアンド —プ層 1 2 bがほぼチャネル層の大部分を占めることになる。 ところが、 アンド —プ層 1 2 bにはほとんど不純物がド一プされていないので、 アンド一ブ層 1 2 bを走行するキャリア （電子） に対する不純物イオン散乱は少なくなる。 つまり 、 活性領域 1 2におけるキャリアの走行を妨げる不純物イオン散乱が少なくなる ことで、 高いチャネル移動度が得られる。
また、 M O S F E Tのゲート絶縁膜はほとんどの場合、 基板の熱処理によって 形成される酸化膜であることから、 アンド一プ層 1 2 bを熱酸化して形成された ゲ一ト絶縁膜 1 4中にトラヅプされる電荷は少ないと考えられる。 例えば、 p型 の S i C層の上に熱酸化膜を形成した場合には、 p型 S i C層中に存在する p型 不純物 （例えば A l ， Bなど） が酸化膜中に取り込まれることで、 酸化膜中には 正の固定電荷が生じる。 一方、 n型 S i C層の上に熱酸化膜を形成した場合には 、 n型 S i C層中に存在する n型不純物 （例えば N ， Pなど） が酸化膜中に取り 込まれることで、 酸化膜中には負の固定電荷が生じる。 ところが、 本実施形態の 活性領域のような構造を有する場合には、 チャネル層の大部分を占めるアン ドー プ層 1 2 bには、 通常の M O S F E Tにおいてしきい値制御のために必要な不純 物濃度よりも低い不純物濃度しか含んでいなくてもしきい値を適正に制御しうる 。 その結果、 熱酸化の際にゲート絶縁膜 1 4中に取り込まれる不純物 （本実施形 態では p型不純物である A 1 ) の濃度は低いので、 熱酸化膜であるゲート絶縁膜 1 4中に生じる正の固定電荷の数が、 従来の M O S F E Tに比べて低減される。 また、 ゲ一ト絶縁膜 1 4の直下にあるアンド一ブ層 1 2 bとの間の界面付近の領 域に存在する界面準位に トラップされる電荷 （この場合には正の電荷） も、 通常 の M O S F E Tのようにしきい値制御のためにある程度高い不純物濃度を有する 場合に比べて低減する。
しかも、 図 2 ( a ) に示すように、 p型ドープ層 1 2 a中の不純物に負の電荷 がトラヅプされると、 M O S F E Tの動作状態では主として不純物イオン散乱の 少ないアンド一プ層 1 2 bを電子が走行することになる。 その結果、 図 3に示す ように、 活性領域 1 2の積層部中に滞留する負の電荷がゲート絶縁膜中の正の固 定電荷や、 ゲート絶縁膜一活性領域間の界面付近にトラップされている正の電荷 による電界を打ち消すように作用する。 つまり、 p型ドープ層 1 2 a中の不純物 (本実施形態ではアルミニウム原子） にトラップされた電荷によって、 ゲート絶 縁膜中ゃゲ一ト絶縁膜—活性領域間の界面付近に トラップされている電荷の作用 が補償されて、 キャリアの走行を妨げる作用を抑制することによつても、 チヤネ ル移動度が向上する。
なお、 チャネル層が n型不純物を含む pチャネル型 M O S F E Tにおいては、 高濃度ドープ層 （6 ドープ層） 中の不純物にトラップされた正の電荷によって、 ゲート絶縁膜中や、 ゲート絶縁膜—活性領域間の界面付近にトラップされる負の 電荷の作用を補償することができる。
そして、 上述のような作用によるチャネル移動度の向上効果と耐圧の向上効果 とによって、 高耐圧で低オン抵抗， 大電流容量， 高相互コンダクタンスが実現で き、 低消費電力， 高利得という特長をもった M O S F E Tを形成することが可能 となる。 また、 本実施形態により、 チャネル移動度の向上によって高周波特性も 当然向上することが期待される。
なお、 本実施形態では、 活性領域 1 2の積層部の最上層を厚みが 5 0 n mのァ ンド一プ層 1 2 bとしたが、 本発明は斯かる実施形態に限定されるものではない 。 例えば、 活性領域の積層部の最上層を厚みが 5 0 n m— 2 0 0 n m程度のアン ド一プ層としてもよく、 この最上層の厚みは耐圧性と電流量とのうちいずれを重 視するかによって適宜調整することができる。
なお、 上述の効果は、 活性領域におけるアンド一ブ層に代えて低濃度ド一プ層 (本実施形態においては P型の低濃度ド一プ層） を設けても得ることができる。 その点については、 後述する。
次に、 本実施形態の M O S F E Tの製造工程について説明する。 図 4 ( a ) - ( d ) は、 本実施形態における nチャネル型 M O S F E Tの製造工程を示す断面 図である。 なお、 6 H— S i C層を用いて、 アン ド一プ層 （低濃度ド一プ層） と 高濃度ド一プ層 （6 ドープ層） とを交互に積層するための具体的な装置や方法は 、 特許出願 2 0 0 0— 5 8 9 6 4号の明細書及び図面に記載されているとおりで ある。
まず、 図 4 ( a ) に示す工程で、 p型の S i C基板 1 1を準備する。 本実施形 態においては、 S i C基板 1 1 として、 主面が { 1 1 -2 0 } 面 （ 面） に一致 した方位を有する 4 H— S i C基板を用いる。 ただし、' 主面が （ 0 0 0 1) 面 （ C面） から数度ずれた方位を有する S i C基板を用いてもよい。 S i C基板 1 1 の直径は 2 5 mmである。 まず、 流量 5 ( 1/m i n) の酸素によってバブリ ン グされた水蒸気雰囲気中で、 S i C基板 1 1を 1 1 0 0 °Cで 3時間ほど熱酸化し 、 表面に厚みが約 4 0 nmの熱酸化膜を形成した後、 バッファー ド弗酸 （弗酸 ： フ ヅ化アンモニゥム水溶液 = 1 ： 7 ) により、 その熱酸化膜を除去する。 そして 、 CVD装置のチャンバ一内に S i C基板 1 1を設置し、 チャンバ一内を 1 0一6 P a程度 1 0— 8Torr) の真空度になるまで減圧する。
次に、 図 4 (b) に示す工程で、 チャンバ一内に希釈ガスとして流量 2 ( 1/ m i n) の水素ガスと流量 1 ( 1/m i n) のアルゴンガスとを供給し、 チャン バー内の圧力を 0. 0 9 3 3 MP aとして、 基板温度を約 1 6 0 0 °Cに制御する 。 水素ガス及びアルゴンガスの流量は上述の一定値に保持しながら、 原料ガスと して流量が 2 (m 1 /m i n) のプロパンガスと、 流量が 3 (m 1 /m i n ) の シランガスとをチヤンバ一内に導入する。 原料ガスは流量 5 0 (m l/m i n) の水素ガスで希釈されている。 このとき、 ドービングガス供給用のパルスバルブ を完全に閉じておく。 これにより、 S i C基板 1 1の主面の上に、 アン ド一プの S i C単結晶からなる厚み約 1 5 0 0 nmのアン ド一プ層 1 2 b (低濃度 ド一プ 層） をェビタキシャル成長させる。
ただし、 特許出願 2 0 0 0— 5 8 9 64号の明細書及び図面に記載されている ように、 ドーピングガスとして例えばト リメチルアルミニウム （A l ( C H3 )
3 を約 1 0 %含む水素ガスを供給可能にするために、 ドーピングガスを高圧ボン べに収納しておいて、 高圧ボンベと ドーピングガス供給用配管との間にパルスバ ルブが設けられている。
次に、 チャンバ一内への希釈ガス， 原料ガスの供給量， 温度などの条件は変え ずに、 パルスバルブを開いて p型不純物であるアルミニウムを含むガス （ ドーピ ングガス） をパルス状に供給することにより、 S i C基板 1 1のま面の上に、 厚 み約 1 0 nmの p型 ドープ層 1 2 a (高濃度ド一プ層） を形成する。 そして、 原 料ガス及び希釈ガスを供給しながら、 パルスバルブを繰り返し開閉することによ つて、 ドーピングガスをチャンバ一内の S i C基板 1 1の直上にパルス状に供給 することができる。
そして、 p型 ドープ層 1 2 aのェピタキシャル成長が終了すると、 ドーピング ガスの供給を停止させて、 つま り、 パルスバルブを完全に閉じた状態で、 プロパ ンガスとシランガスとを S i C基板 1 1の上に供給することにより、 S i C基板 1 1の主面の上に、 アン ドープの S i C単結晶からなる厚み約 5 O n mのアン ド —プ層 1 2 b (低濃度ド一プ層） をェピタキシャル成長させる。
このようにして、 原料ガスを供給しながら同時にパルスバルブを開閉して ドー ビングガス （ ト リメチルアルミニウムを含む水素ガス） を導入することによる p 型ド一ブ層 1 2 aの形成と、 パルスバルブを閉じた状態にして ドーピングガスを 供給しないで原料ガスの供給のみによるアン ド一プ層 1 2 bの形成とを各々 4 0 回ずつ繰り返すことにより、 p型ド一プ層 1 2 aとアン ド一ブ層 1 2 bとを交互 に 5層ずつ積層してなる活性領域 1 2中の積層部を形成する。 活性領域 1 2中の 上部を占める積層部、 つま り厚さ 1 O n mの ό ドープ層と厚さ 5 O n mのアン ド —プ層との積層部、 における平均のアルミニウム濃度は、 約 1 X 1 0 " atoms · c m— 3であり、 この積層部の熱酸化終了後における トータルの厚みは、 3 0 0 η mである。 このとき、 上述の積層部の最上層にはアン ド一プ層 1 2 bとなってい る。
なお、 積層部の最上層を占めているアン ドープ層 1 2 bの厚みを他のアン ドー プ層 1 2 bより も 5 0 n m程度厚く してもよい。 ただし、 この場合には M O S F E Tのしきい値電圧が高くなるので、 ゲ一ト絶縁膜一活性領域間の界面の界面順 位の悪影響によるチャネル移動度としきい値電圧とを所望の条件に調整するよう に、 最上部のアン ドープ層 1 2 bの厚みを决めることができる。
次に、 図 4 ( c ) に示す工程で、 活性領域 1 2の上に、 ゲート電極形成領域を 覆い、 ソース ' ドレイ ン領域となる部分を開口したシリコン酸化膜などからなる 注入マスク 1 9 を形成した後、 基板温度を 5 0 0〜 8 0 0 °Cの間に加熱して、 注 入マスク 1 9の上方から窒素のイオン注入を行なう。 さらに、 不純物の活性化の ためのァニールを温度 1 5 0 0 °Cで 1 0分間行なうことによ り、 η型不純物濃度 が約 1 x 1 0 1 8 atoms · c m— 3のソース領域 1 3 aと ドレイ ン領域 1 3 bとを形 成する。 このとき、 ソース領域 1 3 a及びドレイ ン領域 1 3 bは、 具体的には、 例えば温度が 5 0 0 で、 イオンの加速電圧及びドーズ量を、 それぞれ、 3 0 k e V及び 5 X 1 013 atoms ' c m— 2、 6 0 k e V及び 6 x 1 013 atoms · c m一2 、 1 0 0 k e V及び 8 x 1 013atoms * c m— 2、 1 1 0 k e V及び 5 x 1 013at oms . c m— 2、 1 3 0 k e V及び 1 0 x 1 0 "atoms . c m— 2、 1 8 0 k e V及 び 1 5 x 1 013atoms - cm"2, 2 4 0 k e V及び 1 0 x 1 013atoms * c m一2 とした多段のイオン注入によって形成されている。
次に、 図 4 (d) に示す工程で、 注入マスク 1 9を除去した後、 R CA洗浄な どを行なって活性領域 1 2の表面層を清浄化した後、 約 1 1 0 0 °Cの温度下で活 性領域 1 2の最上層のアンド一プ層 1 2 bの表面部 （約 1 5 ηπιの厚み分） を熱 酸化することにより、 厚みが約 3 0 nmの熱酸化膜からなるゲート絶縁膜 1 4を 形成する。 次に、 ゲ一ト絶縁膜 1 4のうちソース領域 1 3 a及びドレイン領域 1 3 bの上方に位置する部分を除去して開口部を設け、 開口部に真空蒸着法により 形成された N i合金膜からなるソース電極 1 6 a及びドレイン電極 1 6 bを形成 する。 さらに、 ソース， ドレイン電極 1 6 a， 1 6 bと活性領域 1 2とのォ一ミ ヅクコン夕ク トをとるために 1 0 0 0 °Cで 3分間ァ二一ルを行なう。 続いて、 ゲ ―ト絶縁膜 1 4の上に N iを蒸着して、 N i膜からなるゲート長約 5〃mめゲー ト電極 1 5を形成する。
上述の工程によって形成された MO S F E Tについて、 ドレイン電流とドレイ ン電圧との関係 （電流電圧特性） のゲート電圧依存性などを調べたところ、 ソー ス電極 1 6 aと ドレイン電極 1 6 bとの間に一定電圧を加え、 ゲ一ト電極 1 5に 電圧を印加することにより、 ゲート電極 1 5に印加する電圧に応じて、 適正なソ —ス一ドレイン間の電流一電圧特性によるスィツチング動作が得られた。 そして 、 本実施形態の nチャネル型 M 0 S F E Tでは、 ドレイン電圧が 20 0 V以上に おいてもブレークダウンなしに安定なドレイン電流が得られ、 オフ状態における 絶縁破壊電圧は 6 0 0 V以上であり、 オン抵抗も 1 m Ω · c m2 に低減された。 また、 比較のために、 図 1 2に示す構造を有する従来の MO S F E T (p型チ ャネルドープ S i C層 1 0 2の不純物濃度が 1 x 1 017 cm— 3) と、 本実施形態 の MO S F E Tとについて、 相互コンダクタンスを調べた。 その結果、 本実施形 態の MO S F E Tにおいては、 従来の MO S F E Tに比べて約 3倍の相互コンダ ク夕ンスが得られた。
すなわち、 上述のような本実施形態の nチャネル型 M O S F E Tにおけるチヤ ネル移動度の向上効果によって、 高い相互コンダクタンスが実現できることが確 認された。
—第 1の実施形態の変形例—
上記図 1に示す nチャネル型 M O S F E Tの構造を応用して、 チャネル移動度 の高い pチャネル型 M O S F E Tを構成することも可能である。
この場合には、 第 1の実施形態における各部の導電型を逆にした Pチャネル型 M O S F E Tを形成することにより、 ゲート絶縁膜一活性領域間の界面付近にト ラヅプされる負の電荷の作用を補償することができる。
すなわち、 図 1に示す p型の S i C基板 1 1に代えて n型の S i C基板を、 p 型ド一ブ層に代えて高濃度の n型不純物 （例えば窒素） が ό ド一プされた n型ド ープ層を、 n型のソース領域 1 3 a及びドレイン領域 1 3 bに代えて p型の不純 物 （例えばアルミニウム） を注入して形成される p型のソース領域及びド レイ ン 領域を設ければよい。 そして、 （5 ド一プ層である n型ド一ブ層とアンド一ブ層と を積層した構造の基本的な効果により、 不純物イオン散乱の低減によるチャネル 移動度の向上と、 耐圧性の向上とを図ることができる。
図 5 ( a ) , ( b ) は、 本変形例における活性領域の深さ方向における n型不 純物である窒素の濃度プロファイルとキヤリァ分布との関係を模式的に示す図、 及び活性領域の深さ方向に沿った伝導帯端の形状を示す部分バンド図である。 図 5 ( a ) に示すように、 アンド一プ層における不純物イオン散乱は少なくな るために、 アンド一プ層においては特に高い電子移動度が得られる。 また、 図 5 ( b ) に示すように、 活性領域全体の伝導帯端は、 図中破線で示す n型ドープ層 の伝導帯端とアンドープ層の伝導帯端とを接続する形状になる。 そして、 活性領 域全体が空乏化された状態においては、 当然のことながらアンド一プ層及び n型 ド一プ層にはキャリアが存在しないので、 第 1の実施形態と同様に、 高い耐圧性 を示すことになる。
図 6は、 本変形例の pチャネル型 M O S F E Tにおける基板側に正の電圧 Vが 印加されて、 キャリアが走行する時、 つまり、 反転状態のときのゲート電極， ゲ 一ト絶縁膜及び活性領域におけるエネルギーバンド図である。
図 6に示す反転状態においては、 印加電圧 Vに対応するポテンシャル e Vによ つて上方に曲げられた価電子帯端の端部にホールが集まり、 このホールがソース 領域—ドレイン領域間の電位差に応じ、 活性領域のチャネル層となる部分を走行 することになる。 そのとき、 キャリア （ここではホール） の濃度はゲート絶縁膜 の直下において高濃度で下方に向かうほど低濃度になるように分布するので （図 6参照） 、 すでに説明した nチャネル型 M O S F E Tの場合と同様の作用によつ て、 高いチャネル移動度が得られる。
また、 不純物濃度の低いアン ド一プ層を熱酸化して形成されるゲート絶縁膜中 の固定電荷の数も低減されるので、 チャネル層を走行するホールに対する作用も 小さくなり、 チャネル移動度が向上する。 また、 図 5 ( a ) に示すように、 nド ープ層の厚みが 1 0 n m程度と薄いことから、 この活性領域のポテンシャルが高 められ、 キャリアが走行する状態においては、 n型ドープ層において量子効果に 起因した量子準位が生じ、 このポテンシャル障壁はある程度のなめらかな傾斜を 有するとともに、 ポテンシャル中に局在する電子の波動関数はある程度の広がり を持つようになる結果、 n型ド一ブ層の不純物中に正の電荷がトラップされる。 そして、 n型ド一ブ層の不純物中にトラヅブされた正の電荷によって、 すでに説 明した nチャネル型 M O S F E Tと同様の作用が生じ、 ゲート絶縁膜中や、 ゲ一 ト絶縁膜一活性領域間の界面付近にトラ、ソブされている負の電荷による作用を補 償することによつても、 チャネル移動度が向上する。
一第 2の実施形態一
次に、 （5 ドープ層とアンド一ブ層との積層構造を利用した大電流のスィッチン グトランジスタとして機能する A C C U F E T ( Accumulation Mode F E T ) に 関する第 2の実施形態について説明する。
図 7は、 本実施形態における A C C U F E Tの構造を示す断面図である。 同図 に示すように、 濃度 1 X 1 0 1 8 atoms · c m— 3のアルミニウム （p型不純物） が ドープされた p型の S i C基板 3 0の上には、 平均濃度約 1 X 1 0 1 7 atoms - c m一3のアルミニウムがドープされた p型の下部活性領域 3 1 と、 下部活性領域 3 1の上に形成され平均濃度約 1 X 1 0 1 7 atoms · c m— 3の窒素がドープされた n 型の上部活性領域 3 2と、 上部活性領域 3 2及び下部活性領域 3 1内に濃度 1 X 1 0 18c m 3の窒素を注入して形成された n型のソ一ス領域 3 3 a及びドレイン 領域 3 3 bと、 上部活性領域 3 2の上に形成された S i 02 からなるゲート絶縁 膜 3 4と、 ゲート絶縁膜 34の上に形成された N i合金膜からなるゲート電極 3 5と、 ソース領域 3 3 a及びドレイン領域 3 3 bにそれぞれォーミ ヅクコンタク トする N i合金膜からなるソース電極 3 6 a及びドレイ ン電極 3 6 bと、 S i C 基板 3 0の裏面にォーミ ヅクコンタク トする N i合金膜からなる裏面霞極 3 7と を備えている。
ここで、 図 7の右方に拡大して示すように、 下部活性領域 3 1は、 高濃度 （例 えば 1 x 1 018atoms · cm—3) のアルミニウムを含む厚みが約 1 0 nmの： 型 ド一プ層 3 1 aと、 アンド一プの S i C単結晶からなる厚み約 5 0 nmのアン ド —プ層 3 1 bとを交互に、 約 4 0層ずつ積層して構成されている。 そして、 トー 夕ル厚みが約 2 4 0 0 nmである。 そして、 p型ドープ層 3 1 aは、 量子効果に よるアンド一プ層 3 1 bへのキャリアの浸みだしが可能な程度に薄く形成されて いることから、 図 3 (a) に示すように、 キャリアのしみ出しに伴って p型ドー プ層 3 1 aには負の電荷がトラヅプされる。
一方、 図 7の左方に拡大して示すように、 上部活性領域 3 2は、 高濃度 （例え ば 1 X 1 0 18atoms · c m 3) の窒素を含む厚みが約 1 0 nmの n型ド一プ層 3 2 aと、 アンド一プの S i C単結晶からなる厚さ約 5 O nmのアンド一プ層 3 2 bとを交互に、 各々 5層ずつ積層して構成されている。 つまり、 トータル厚みが 約 3 0 0 nmである。 そして、 量子効果によって n型ド一ブ層 3 2 aに量子準位 が生じ、 n型ド一プ層 3 2 a中の局在する電子の波動関数はある程度の広がりを 持つようになる。 その結果、 図 5に破線で示すように、 電子が n型ド一プ層 3 2 aだけでなくアン ドープ層 3 2 bにも存在するような分布状態となる。 この状態 で、 上部活性領域 3 2のポテンシャルが高められ、 量子効果によって n型ド一プ 層 3 2 aからアン ドープ層 3 2 bに電子が広がつた状態になると、 n型ド一プ層 3 2 a, アンドープ層 3 2 bに絶えず電子が供給される。 そして、 電子が不純物 濃度の低いアンド一プ層 3 2 bを流れるので、 不純物イオン散乱の低減により、 高いチャネル移動度が得られる。 一方、 オフ状態では上部活性領域 3 2全体が空 乏化され、 上部活性領域 3 2には電子が存在しなくなるので、 不純物濃度の低い アンドーブ層 3 2 bによって耐圧が規定され、 上部活性領域 3 2全体において高 い耐圧値が得られることになる。 よって、 上部活性領域 3 2を利用してソース - ドレイン領域 3 3 a , 3 3 b間に大電流を流すように構成された A C C U F E T において、 高いチャネル移動度と、 高い耐圧とを同時に実現することが可能にな る。
また、 図 5 (a) に示すごとく、 アンド一プ層 3 2 bにおける不純部濃度が低 いことから、 上部活性領域 3 2をチャネル層として用いることにより、 ゲート絶 縁膜 3 4やゲート絶縁膜—上部活性領域 3 2間の界面付近に トラ、ソプされる電荷 の低減によるチャネル移動度の向上と、 不純物イオン散乱の低減によるチャネル 移動度の向上と、 耐圧性の向上とを図ることができる。
さらに、 本実施形態の A C C U F E Tについての電流電圧特性 （ドレイン電流 とドレイン電圧との関係） のゲート電圧依存性を調べたところ、 第 1の実施形態 における nチャネル型 M 0 S F E Tに比べて飽和電流量がさらに増大しているこ とがわかった。 さらに、 ドレイン電圧が 4 0 0 V以上においてもブレークダウン なしに安定なド レイ ン電流が得られ、 オフ状態における絶縁破壊電圧は 6 0 0 V 以上であり、 オン抵抗も 1 πιΩ · c m2 という低い値が実現できた。
特に、 AC CUF E Tは、 飽和電流値が大きくオン抵抗が小さい点に特徴があ るが、 まだ実用化に至っていない大きな理由の 1つとして、 オフ状態における耐 圧性に乏しいという難点がある。 ところが、 本実施形態の A C CUF E Tでは、 上述のように 3 ドープ層とアンド一プ層との積層構造を利用することによって、 オフ状態における高い耐圧性を確保することができるので、 A C CU F E Tの実 用化に大きく前進したといえよう。
なお、 本実施形態の A C C U F E Tの製造工程は、 基本的に第 1の実施形態に おける nチャネル MO S F E Tの製造工程とほとんど変わらないので、 説明を省 略する。
なお、 本実施形態においては、 6 ドープ層とアンド一プ層とを交互に積層して なる下部活性領域 3 1を設けたが、 下部活性領域は必ずしもなくてもよい。 また 、 下部活性領域に代えて均一にドープされた低濃度ド一プ層又はアン ド一プ層を 設けてもよい。 ただし、 5 ドーブ層とアンド一プ層とを交互に積層してなる下部 活性領域 3 1を設けることにより、 チャネル下方領域における耐圧をより高める ことができる。
—第 2の実施形態の変形例—
図 8は、 本変形例における A C C U F E Tの構造を示す断面図である。 この変 形例においては、 図 7に示す第 2の実施形態の A C C U F E Tにおいて、 上部活 性領域 3 2の上に、 下部活性領域 3 1 と同様の構造を有する活性領域、 つまり、 P型ド一プ層 3 1 aとアンドープ層 3 1 bとを 3層ずつ積層してなる直下活性領 域 3 1 ' を備えている。 その他の構造については、 図 7に示す第 2の実施形態の A C C U F E Tと同じである。
本変形例の A C C U F E Tにおいては、 第 2の実施形態と同様に上部活性領域 3 2がチャネル層となり、 かつ、 ゲート絶縁膜 3 4の直下方には直下活性領域 3 1 ' 中の低濃度の不純物を含むアンドープ層 3 l bが存在するので、 ゲート絶縁 膜 3 4やゲート絶縁膜一上部活性領域間の界面付近にトラッブされる電荷の低減 によるチャネル移動度の向上と、 不純物イオン散乱の抑制作用によるチャネル移 動度の向上と、 オフ状態におけるチャネル層全体の空乏化作用による耐圧の向上 とを図ることができる。
また、 ポテンシャルが高められたときには、 図 2 ( a ) に示すごとく直下活性 領域 3 1 ' における p型ド一ブ層 3 l a中の不純物に負の電荷がトラヅプされる ので、 ゲート絶縁膜 3 4—直下活性領域 3 1 ' 間の界面付近にトラップされる正 の電荷の作用を補償することにより、 さらにチャネル移動度の向上を図ることが できる。 特に、 第 2の実施形態に比べると、 ゲート絶縁膜 3 4の直下に負の電荷 をトラップした不純物を含む直下活性領域 3 1 ' の p型ドープ層 3 1 aが存在す るので、 ゲート絶縁膜 3 4—直下活性領域 3 1 ' 間の界面付近にトラップされる 正の電荷の作用を補償する効果をより顕著に発揮することができる。
一第 3の実施形態一
次に、 δ ド一プ層とアンドーブ層との積層構造を利用した縦型 M O S F Ε Τに 関する第 3の実施形態について説明する。
図 9 ( a ) , ( b ) は、 本実施形態における縦型パワー M O S F E Tの平面図 及ぴ断面図である。 ただし、 図 9 (a) においては、 ソース電極 4 9を除去し、 かつ、 層間絶縁膜 4 8を透明体として扱ったときの平面状態を示している。
図 9 (a) , (b ) に示すように、 本実施形態における縦型パワー MO S F E Tは、 多数のセルをマト リ ヅクス状に配置した構造を有している。 そして、 濃度 1 x 1 018 atoms . c m 3の窒素 （n型不純物） がド一ブされた n型の S i C基 板 4 0と、 S i C基板 4 0の上に形成され濃度約 2 X 1 0 "atoms · c m 3の窒 素がド一プされた n- S i C層 4 1 と、 n- 型 S i C層 4 1の上に形成され濃度 約 1 X 1 016 atoms · c m 3の窒素がド一プされた p型 S i C層 4 2と、 p型 S i C層 4 2内にィオン注入により形成され濃度約 1 x 1 018atoms · c m 3の窒 素を含む n+ 型ソース領域 44と、 p型 S i C層 4 2のうち 2つのセルのソース 領域 44同士の間に挟まれた領域にイオン注入により形成され濃度約 1 X 1 018 atoms · c m-3のアルミニウムを含む p + 型コン夕ク ト領域 4 5と、 p型 S i C 層 4 2を貫通して n - 型 S i C層 4 1に達する トレンチ 5 1 と、 トレンチ 5 1の 側面及び底面に沿って形成され d ド一プ層及びアン ド一プ層の積層膜からなる平 均濃度約 2 X 1 017atoms · c m 3のアルミニウムを含む活性領域 4 3と、 活性 領域 43の上に形成された S i 02 からなるゲート絶縁膜 4 6と、 ゲート絶縁膜 4 6の上に形成されたポリシリコンからなるゲート電極 4 7と、 ゲート電極 4 7 を覆う層間絶縁膜 4 8と、 基板上を覆い、 各セルの n+ 型ソース領域 44及び p + 型コンタク ト領域 4 5にコンタク トする N i合金膜からなるソース電極 4 9と 、 S i C基板 4 0の裏面を覆う N i合金膜からなるドレイン電極 5 0とを備えて いる。
そして、 上記活性領域 4 3は、 高濃度 （例えば 1 X 1 0 "atoms · c m 3) の アルミニウムを含む厚みが約 1 011111の 型ド一プ層 4 3 aと、 アンドープの S i C単結晶からなる厚み約 5 Ο ηπιのアンドープ層 4 3 bとを交互に、 各々 5層 ずつ積層して構成されている。 つま り、 ト一タル厚みが約 3 0 0 nmである。 そ して、 p型ドープ層 4 3 aは、 量子効果によるアンド一プ層 4 3 bへのキャリア の浸みだしが可能な程度に薄く形成されていることから、 図 2 (a) に示すよう に、 キヤリァのしみ出しに伴って p型ド一プ層 4 3 aには負の電荷がトラヅプさ れる。 本実施形態の縦型パワー MO S F E Tによると、 ポリシリコンゲート電極 47 にバイァスを付加した状態で、 ドレイン電極 50とソース電極 4 9との間に電圧 を印加することにより、 ゲート絶縁膜 4 6と p型 S i C層 4 2及び n- 型 S i C 層 4 1との間に介在する活性領域 43をキャリア （電子） が走行する。 そして、 ゲ一ト電極 4 7に印加される電圧によってソース ' ドレイン間の電流が変調され 、 スイッチング動作が得られる。 このとき、 上記第 1の実施形態で説明したよう に、 ゲ一ト絶縁膜 4 6中ゃゲート絶縁膜一活性領域間の界面付近にトラップされ る電荷が低減されることからチャネル移動度が向上し、 また、 活性領域 4 3の大 部分を占めるアンド一プ層 4 3 bには不純物が少ないことから不純物イオン散乱 の低減によるチャネル移動度が向上し、 かつ、 オフ状態における耐圧も向上する 。 しかも、 活性領域 4 3内の p型ドープ眉 4 3 aの不純物に負の電荷がトラヅプ されるので、 ゲ一ト絶縁膜 46一活性領域 4 3間の界面付近にトラップされる正 の電荷の作用を補償することにより、 さらに、 チャネル移動度の向上を図ること ができる。
この時、 ドレイン電圧が 7 0 0 V以上においてもブレークダウンなしに安定な ドレイン電流が得られ、 オフ状態においての絶縁破壊電圧は 1 0 00 V以上であ る。 さらに、 しきい値電圧付近の相互コンダクタンスは、 均一ドープの活性領域 を設けたものに比べて、 約 3倍近く高くなつていることが分かった。 また、 オン 抵抗も低減されている。 その結果、 チャネル移動度も約 3倍向上するなどの特性 向上が達成でき、 低消費電流、 低電圧駆動、 高利得という特長をもった MO S F E Tを形成することが可能となった。
次に、 本実施形態における縦型パワー MO S F E Tの製造方法について説明す る。 図 1 0 (a) ~ ( c ) 及び図 1 1 ( a) ~ ( c ) は、 本実施形態の縦型 MO S F E Tの製造工程を示す断面図である。
まず、 図 1 0 (a) に示す工程で、 n型の S i C基板 40の上に in- situ ドー プによって濃度 2 X 1 017atoms · cm— 3の窒素をドープしながら n - 型 S i C 層 4 1をェピタキシャル成長させた後、 in- situ ド一プによって濃度 1 x 1 016 atoms · c m— 3のアルミニウムを ドープしながら p型 S i C層 42をェピタキシ ャル成長させる。 次に、 図 1 0 (b) に示す工程で、 ト レンチ形成領域を開口したシリ コン酸化 膜 5 1及び N i膜 5 2からなるェ ヅチングマスクを形成し、 ガス種として C F4 と 02 とを用いた反応性イオンェ ヅチングを行なって、 p型 S i C層 4 2を貫通 し、 n- 型 S i C層 4 1の途中に達する トレンチ 5 1を形成する。
次に、 図 1 0 ( c ) に示す工程で、 第 1の実施形態において説明した手順に従 つて、 原料ガスを供給しながら同時にパルスパルプを開閉して ドーピングガス （ ト リ メチルアルミニウムを含む水素ガス） を導入することによる p型ド一プ層 4 3 aの形成と、 パルスパルブを閉じた状態にして ド一ピングガスを供給しないで 原料ガスの供給のみによるアン ド一プ層 4 3 bの形成とを各々 5回ずつ繰り返す ことによ り、 p型ド一プ層 4 3 aとアン ドープ層 4 3 bとを交互に 5層ずつ積層 してなる活性領域 4 3を形成する。 活性領域 4 3における平均のアルミニウム濃 度は、 約 l x l 017atoms · cm 3であり、 活性領域 4 3の トータルの厚みは、 3 0 O nmである。
次に、 図 1 1 (a) に示す工程で、 約 1 1 0 0 °Cの温度下で活性領域 4 3の表 面部を熱酸化することにより、 熱酸化膜を形成する。 さ らに、 その上にポリシリ コン膜を堆積した後、 熱酸化膜及びポリシリコン膜をパターニングして、 ト レン チ 5 1を埋めるゲー ト絶縁膜 4 6 とポリシリコンゲート電極 4 7 とを形成する。 このとき、 2つのセルの中間部位に熱酸化膜及びポリシリコン膜の一部を残して 、 これをイオン注入マスク 5 4とする。 そして、 ゲート電極 4 7及びィオン注入 マスク 5 4の上から p型 S i C層 4 2内に窒素イオン （N+ ) の注入を行なって 、 濃度 1 X 1 018 atoms · c m 3の窒素を含む n+ 型のソース領域 44を形成す る。 このとき、 ソース領域 44 aは、 温度が 5 0 0 °Cで、 イオンの加速電圧及び ドーズ量を、 それぞれ、 3 0 k e V及び 5 x 1 013 atoms · c ~ 6 0 k e V 及び 6 x 1 0 "atoms . cm— 2、 1 0 0 k e V及び 8 x 1 013atoms . c m— 2、 1 1 0 k e V及び 5 x 1 0 "atoms . c m— 2、 1 3 0 k e V及び 1 0 x 1 013at oms - c m~\ 1 8 0 k e V及び 1 5 x 1 013atoms - c m"\ 24 0 k e V及 び 1 0 x 1 013atoms . cm 2とした多段のイオン注入によって形成されている 次に、 図 1 1 (b ) に示す工程で、 イオン注入マスク 54のみを除去した後、 基板上にシリコン酸化膜からなる層間絶縁膜 48を堆積し、 イオン注入マスクで 覆っていた領域を開口する。 そして、 層間絶縁膜 4 8の上から p型 S i C層 4 2 内にアルミニウムイオン （ A 1 + ) を注入.して、 濃度 1 x 1 0 18 atoms - cm-3 のアルミニウムを含む p + 型コンタクト領域 4 5を形成する。
次に、 図 1 1 (c ) に示す工程で、 層間絶縁膜 4 8のうち n+ ソース領域 44 の一部の上にある部分のみをエッチングにより除去してから、 真空蒸着装置を用 いることによって、 N i合金膜を基板の表面及び裏面に堆積し、 ソース電極 4 9 と ドレイ ン電極 5 0を形成した。
なお、 本実施形態においては、 1つの基板上に複数のセルを並べた縦型パワー MO S F E Tについて説明したが、 1つの基板に 1つのセルを設けたものでもよ い。 また、 図 9に示すように複数のセルを 1つの基板に形成した後、 1つのセル 又は複数のセル毎に切断して、 半導体チ、J、 プ状態で 1つの縦型パワー MO S F E Tとして使用することもできる。 一その他の実施形態一
上記各実施形態においては、 ゲート絶縁膜を熱酸化膜により構成したが、 本発 明はかかる実施形態に限定されるものではなく、 ゲート絶縁膜を窒素を含む雰囲 気中で酸化， 窒化することによって形成されるシリコン酸窒化膜をはじめ、 タン 夕ル酸化膜などの他の材料からなる酸化膜， 酸窒化膜によって構成した場合にも 適用することができる。
本発明は、 S i C基板上に設けられる半導体装置だけではなく、 例えば GaA s , GaN， A l G aA s , S i G e , S i G e Cなど、 複数の元素の化合物か らなる化合物半導体基板上に設けられる半導体装置全般に適用することができる 。 その場合にも、 S ド一プ層と低濃度ド一プ層 （アンド一ブ層を含む） とを積層 した活性領域をゲート絶縁膜の下方に備えていることにより、 不純物イオン散乱 の低減， オフ状態におけるチャネル領域全体の空乏化， 5 ド一プ層の不純物への 電荷のトラ、ソブを利用して、 チャネル移動度の向上と耐圧の向上とを図ることが できる。
上記第 1〜第 3の実施形態においては、 活性領域中のアンドープ層 （低濃度ド —プ層） と (5 ド一ブ層 （高濃度ドープ層） とを同じ材料である S i Cによって構 成したが、 本発明の第 1半導体層と第 2の半導体層とは必ずしも互いに共通の材 料によって構成する必要はない。 ただし、 両者を互いに共通の材料によって構成 することにより、 2つの層の間のポテンシャル障壁の傾斜がなめらかになるので 、 キヤリァを活性領域全体に直って分布させることが容易となる。
上記第 1， 第 2の実施形態において、 基板自体が半導体によって構成されてい る必要は必ずしもなく、 例えばサファイア基板上の G a N層など、 絶縁性の基板 上に単結晶の化合物半導体層が形成されているものを利用することができる。 上記第 2の実施形態において、 第 3の実施形態のごとく基板にトレンチを設け 、 ゲート電極及びゲート絶縁膜をトレンチ内に形成して、 表面電極から裏面電極 に電流が流れるようにした縦型の A C C U F E Tを形成してもよい。 その場合に も、 （5 ド一プ層と低濃度ド一プ層 （アン ド一プ層を含む） との積層膜からなる各 活性領域がゲ一ト絶縁膜に沿って設けられていることにより、 第 2の実施形態の 効果と同じ効果を発揮することができる。
上記第 1〜第 3の実施形態においては、 高濃度ド一プ層として窒素又はアルミ 二ゥムを用いて活性領域を形成したが、 活性領域の低濃度ドープ層 （アンドープ 層を含む） ， 高濃度ド一ブ層のいずれにおいても、 他の元素 （例えばリン （P ) , ボロン （B ) など） を含むド一ビングガスを用いても差し支えない。
本発明は、 C V D法だけでなくスパッタリング法， 蒸着法， M B E法などの他 の方法を用いて、 低濃度ド一プ層 （アンド一プ層を含む） と、 それよりも厚みが 小さく， 量子効果による低濃度ド一プ層へのキヤリァの浸みだしが可能な程度に 厚みの薄い （材料によって異なるが、 S i C基板では 2 0 n m程度以下） 高濃度 ド一プ層とを積層したものにも適用することができる。 そして、 低濃度ド一プ層 (アンド一プ層を含む） の厚みは、 1 0 0 程度に厚くてもよいし、 量子効果 が生じる程度に薄くてもよい。
その際、 低濃度ドープ層と高濃度ドープ層との不純物濃度の値は上記各実施形 態に示す値に限定されるものではない。 すなわち、 高濃度ド一プ層と低濃度ドー ブ層との不純物濃度の差が所定値 （例えば 1桁程度） 以上であれば、 本発明の効 果を得ることができる。 実験例
一第 1の実験例—
以下、 本発明の効果を確認するために行なった（5 ドーブ層を有する活性領域の 基本的特性に関する第 1の実験例について説明する。 第 1の実験例においては、 大まかに言って 2種類の活性領域を有する基板を作成した。 その 1つは、 厚みが 1 0 nmで窒素濃度が 1 x 1 018atoms · c m— 3である複数の n型 <5 ドープ層 （ 高濃度ド一プ層） と、 厚みが 5 0 nmの複数のアンド一ブ層 （低濃度ドープ層） とを積層してなる活性領域を有するサンプル Aである。 もう 1つは、 厚みが 2 0 nmの複数の（5 ド一プ層と、 厚みが 1 0 O nmの複数のアンドープ層とを積層し てなる活性領域を有するサンプル Bである。 そして、 活性領域の基本的な特性を 測定するために、 この活性領域の上にショッ トキー電極を設けて、 2種類のショ ヅ トキーダイオードを形成している。 このように、 サンブル Aと Bとにおける（5 ド一ブ層とアンドープ層との厚みの比をいずれも 1 ： 5と共通化することにより 、 サンプル A , Bの平均的な不純物濃度を同じにしている。 なお、 以下の説明に おいては、 複数の 5 ドープ層と複数のアンド一プ層とを積層してなる活性領域 （ チャネル領域） を d ド一プチャネル層ともいう。
図 1 4は、 本実験例において形成されたサンプル Bの活性領域の深さ方向のド —パント濃度分布を示す図であって、 上述のように、 ό ド一プ層を形成する際の パルスバルブ 2 0が開いている期間 （パルス幅） を 1 2 0〃 s、 閉じている期間
(パルスとパルスとの間隔） を 4m sとしている。 同図の濃度プロファイルは、 二次イオン質量分析装置 （S I MS ) を用いて測定した結果得られたものである 。 同図において、 横軸は基板の最上面からの深さ （ m) を表し、 縦軸はドーパ ントである窒素の濃度 （atoms · c m— 3) を表している。 同図に示すように、 本 実験例の方法で形成された各 5 ドーブ層における窒素 （N) の濃度はほぼ均一で あり （約 1 X 1 018atoms ' c m一3) 、 しかもアンド一ブ層から（5ドープ層に遷 移する領域、 5 ドープ層からアンド一プ層に遷移する領域のいずれにおいても、 極めて急峻な不純物濃度の変化を示している。 なお、 図 1 4のデータは、 パルス バルブが開いている期間 （パルス幅） を 1 2 0〃 sとして、 キャリアガスとして 窒素ガスを流しながら形成したドープ層について得られたデ一夕であるために、 図 1 4に示される窒素のピ一ク濃度は 1 x 1 018 atoms · c m— 3程度であるが、 パルスバルブが開いている期間 （パルス幅） を 1 1 0 s程度の時間にすること によ り、 窒素のピーク濃度を 1 x 1 019 atoms · c m— 3程度に高めることが可能 である。 また、 キャ リアガスとしての窒素ガスを流せば、 アン ド一プ層の窒素濃 度を 1 X 1 0 16 atoms · c m— 3程度に制御することも容易である。 キヤ リァガス を流してアン ド一プ層にもある程度の流量の窒素を供給することにより、 アン ド —プ層の窒素濃度を安定して一定濃度に制御できる利点もある。
図 1 5ほ、 窒素の濃度が 1 x 1 018atoms · c m— 3の場合における（5 ド一プ層 のプロファイルを詳細に調べるために、 ショ ヅ トキ一ダイオードについての C一 V法による不純物濃度測定を行なった結果を示す図である。 C一 V法による測定 は、 径が 3 0 0 mの円形 N iショ ヅ トキー電極を有するショ ヅ トキ一ダイォー ドに、 バイアスを、 0. 5 Vから一 0. 2 Vまでの間と、 一 0. 2 Vから一 2 V の間とに変化させ、 これに重畳して微小振幅の 1 MH zの高周波信号を印加して 行なった。 そして、 同図に示す不純物濃度のプ□ファイルは、 厚さが 1 0 nmの δ ド一ブ層と厚さが 5 O nmのアン ドープ層とを積層したものから抜き出した <5 ドープ層についてのものである。 同図に示すように、 深さ方向の濃度プロフアイ ルはほぼ上下対称形であり、 本発明の実施形態のェビタキシャル方法によって、 CVDによるェビタキシャル成長中の ドーピングメモリ効果 （ ド一パン トの残留 効果） が無視できることを示している。 そして、 C— V法による 6 ド一プ層の平 面的なキャ リ ア濃度は 1. 5 X 1 0 12 c m-2であ り、 ホール係数の測定から得ら れた平面的なキヤ リァ濃度約 2. 5 X 1 012 c m— 2に比較的よ く一致している。 そして、 このパルス状のプロファイルの半値幅は、 1 2 nmと形成されており、 顕著な急峻性を示している。
図 1 6は、 6 H— S i C基板中の ά ド一プ層のバン ド端フォ トルミネヅセンス スぺク トルの測定結果を示す図である。 このスぺク トルは温度 8 Κの下で得られ たものであり、 励起源として強度 0. 5 mWの H e— C dレーザ一が用いられて いる。 ここでは、 厚さ 1 0 nmの（5 ドープ層と厚さ 5 0 nmのアン ドーブ層とを 積層したもののアン ドープ層から得られたスぺク トルと、 厚さ l〃mのアン ド一 プ層から得られたスペク トルとを比較している。 同図に示すように、 両者のスぺ ク トルパターンが同じ波長領域で同じ強度の発光ピークを有しているので、 両者 の不純物濃度が同じであることがわかる。 言い換えると、 ί ド一プ層とアン ド一 プ層とからなる積層構造中のアンドープ層には、 5 ド一ブ層からの不純物の拡散 による不純物濃度の上昇がほとんどみられず、 ほぼ所望の不純物濃度プロフアイ ルを維持しながら積層されていることがわかる。 特筆すべきは、 アンド一プ層の 不純物濃度が、 5 x l 0 leatoms ' c m 3程度の低い値に制御されている点であ る。 すなわち、 図 4に示すデータでは、 アン ドーブ層の不純物濃度が 1 017atom s · c m 3オーダ一であるように検出されているが、 それは S I MSによる測定 感度の限界により生じた誤差である。 そして、 P L法を用いることにより、 本発 明の ά ド一プ層とアンド一プ層とを交互に積層して得られる活性領域中のアンド —プ層の不純物濃度が 5 X 1 0 "atoms · c m 3程度の低濃度であることが確認 された。
図 1 7 ( a) , ( b ) は、 それぞれ順に、 H— S i C層の電子移動度の温度依 存性と電子濃度の温度依存性とを示すデータである。 図 1 7 (a) , (b) にお いて、 〇印のデータは、 厚みが 1 0 nmの <5 ド一プ層 （ドーパントは窒素） と、 厚みが 5 O nmのアンド一ブ層とを積層してなる 6 H— S i C層 （サンプル A) についてのデ一夕である。 國印のデータは、 6 H— S i Cの低濃度均一ドープ層 ( 1. 8 X 1 016 c m 3) についてのデ一夕であり、 ▲印のデ一夕は 6 H— S i Cの高濃度均一ド一プ層 （ 1. 3 X 1 018 c m -3) についてのデ一夕である。 図 1 7 (a) , ( b ) に示すように、 6 H— S i Cの低濃度均一ドープ層 （ 1. 8 X 1 01 6 c Hi"3) においては、 不純物濃度が低いので、 キャリアの走行時にキヤ リァが不純物から受ける散乱が小さくなることにより、 電子の移動度が大きい。 一方、 6 H— S i Cの高濃度均一ド一プ層 （ 1. 3 X 1 018c m 3) においては 、 不純物濃度が高いので、 キャリアの走行時にキャリアが不純物から受ける散乱 が大きくなることにより、 電子移動度が小さい。 つま り、 キャリア濃度とキヤリ ァの走行特性とは、 互いにトレードオフの関係にある。 それに対し、 サンプル A の活性領域中の S ド一プ層においては、 高濃度均一ド一プ層と同程度に電子濃度 が高く、 かつ、 電子の移動度が高いことがわかる。 すなわち、 本発明の活性領域 は、 高い電子濃度を有していながら、 高い電子移動度を実現することができるの で、 ダイオードやトランジス夕の電子が走行する領域に適した構造となっている ことがわかる。 なお、 キャリアがホールである場合にも、 原理的には電子の場合 と変わりがないので、 p型の 5層におけるホール濃度を高く しつつ、 高いホール 移動度を実現することができると考えることができる。
図 1 8は、 上述の厚みが 1 0 nmの 5 ド一プ層と厚みが 5 0 nmのアンドープ 層とを積層してなる活性領域を有するサンプル Aと、 厚みが 2 0 nmの（5 ドープ 層と厚みが 1 0 O nmのアン ド一プ層とを積層してなる活性領域を有するサンプ ル Bとにおける電子移動度の温度依存性を示すデータである。 この電子移動度の デ一夕は、 温度 7 7〜3 0 0 Kの範囲において測定されている。 上述のように、 サンプル Aと Bとにおける 5 ドープ層とアンド一プ層との厚みの比をいずれも 1
： 5 と共通化してサンプル A , Bの平均的な不純物濃度を同じにしているにも拘 わらず、 同図に示すように、 サンプル Aにおける電子移動度は、 サンプル Bにお ける電子移動度に比べて大きいことがわかる。 特に、 低温領域においては、 サン プル Bにおける電子移動度は、 温度が低くなるにしたがって、 イオン化された不 純物による散乱のために低下しているが、 サンプル Aにおいては、 温度が低くな つても高い電子移動度が維持されていることが示されている。
図 1 9 ( a) , (b ) は、 厚みが 1 0 nmの ό ド一プ層を有するサンブル Aに おける伝導帯端のバン ド構造をシミュレ一ションした結果を示す図、 及びキヤリ ァ濃度分布をシミュレ一シヨンした結果を示す図である。 図 2 0 (a) ， (b) は、 厚みが 2 0 n mの δ ド一ブ層を有するサンプル Βにおける伝導帯端のバンド 構造をシミュレ一シヨンした結果を示す図、 及びキヤリァ濃度分布をシミュレ一 シヨンした結果を示す図である。 図 1 9 (a) ， 図 2 0 (a) に示すように、 （5 ド一プ層に対して直交する断面においては、 電子は、 正にチャージしたドナ一層 によって挟まれた V型のクーロンポテンシャル （量子井戸） に閉じ込められ、 こ の井戸内で量子状態が形成される。 電子の実効質量は 1 . 1であり、 6 H— S i C層の比誘電率は 9. 6 6である。 アンドープ層に用いられる 6 H— S i C層の バックグラウンドのキャリア濃度は約 1 X 1 015 c m 3であり、 n型 6 ド一プ層 のキャリア濃度は I X 1 018c m 3である。 図 1 9 ( b ) に示すように、 厚みが 1 0 nmの（5 ドープ層 （サンプル A ) にお いては、 2次元電子が 2つの δ ド一プ層によって挟まれたアンド一ブ層にまで広 く分布していて、 電子濃度が 2 x 1 016 m— 3以上の領域は界面から 2 5 nmの範 囲である。 つまり、 図 5 (a) において模式的に描かれているキャリアの分布状 態と一致しており、 キャ リアが d ドーブ層からアンドープ層にまで浸みだしてい ることがわかる。
一方、 図 2 0 ( b ) に示すように、 厚みが 2 O nmの厚い <5 ド一プ層 （サンプ ル B) においては、 電子の波動関数によって規定されるキャリアの存在確率の高 い領域と、 イオン化散乱中心を有する 5 ド一プ層とが強くォ一バーラヅプしてい て、 電子濃度が 2 X 1 0 16 c m— 3以上の領域は界面から 1 1 nmの範囲である。 つまり、 キャリアの 3 ド一プ層からアンド一プ層への浸みだしが比較的少ないこ とがわかる。 一第 2の実験例—
第 2の実験例においては、 第 1の実験例で示されるような高い電子の移動度を 示す 6 ド一プ層を有する活性領域を MO S F E Tのチャネル領域として用いる例 について説明する。
図 2 1は、 本実験例における A C C U F E Tの構造を示す断面図である。 同図 に示すように、 濃度 1 x 1 018atoms ■ c nT3のアルミニウム （ p型不純物） が ド一プされた P型の S i C基板 6 0の上には、 濃度約 9 X 1 015 atoms · c m一 3 のアルミニウムがド一プされた p型の下部活性領域 6 1 と、 下部活性領域 6 1の 上に形成され窒素がド一プされた n型の上部活性領域 6 2と、 上部活性領域 6 2 及び下部活性領域 6 1内に濃度 1 X 1 018 c ΠΤ3の窒素を注入して形成された η 型のソース領域 6 3 a及びドレイン領域 6 3 bと、 上部活性領域 6 の上に形成 された S i 02 からなるゲート絶縁膜 6 4と、 ゲート絶縁膜 6 4の上に形成され た N i合金膜からなるゲート電極 6 5と、 ソース領域 6 3 a及びドレイン領域 6 3 bにそれぞれォーミ ックコン夕ク トする N i合金膜からなるソース電極 6 6 a 及びドレイン電極 6 6 bと、 S i C基板 6 0の裏面にォーミックコン夕ク トする N i合金膜からなる裏面電極 6 7とを備えている。 ソース領域 6 3 a及びドレイ ン領域 6 3 bは、 温度が 5 0 0 °Cで、 イオンの加速電圧及びドーズ量を、 それそ れ、 3 0 k e V及び 5 X 1 0 13atoms ' c m 2, 6 0 k e V及び 6 x 1 0 13atom s . c m 、 1 0 0 k e V及び 8 X 1 0 13atoms - c m~ 1 1 0 k e V及び 5 x 1 013 atoms · c m~ 1 3 0 k e V及ぴ 1 0 x 1 0 13atoms · c m 、 1 8 0 k e V及び 1 5 x 1 0 13atoms ' c m 、 2 4 0 k e V及び 1 0 x 1 0 13atom s · c m 2とした多段のイオン注入によって形成されている。
ここで、 ゲート電極 6 5のゲ一ト長1^ は 5 / 111 , ゲート幅 W gは 1 8 0〃m , ゲート絶縁膜 6 4の厚みは約 4 0 nm、 p型 S i Cからなる下部活性領域 6 1 の厚みは 5 mである。
また、 図 2 1の左方に拡大して示すように、 上部活性領域 6 2は、 高濃度 （ 1 X 1 0 1 "atoms · c m 3) の窒素を含む厚みが約 1 0 nmの n型ド一ブ層 6 2 a と、 アンド一プの S i C単結晶からなる厚さ約 5 O nmのアンド一プ層 6 2 bと を交互に、 各々 5層ずつ積層して構成されている。 つまり、 ト一タル厚みが約 3 O O nmである。 この A C C U F E Tは、 ノ一マリ一オフ型であり、 しきい値電 圧は 4. 2 Vである。
つまり、 本実験例においては、 図 7に示す構造を有する A C C U F E Tにおけ る下部活性領域 6 1には (5 ド一ブ層を設けずに、 均一ド一プ層としている。
図 2 2は、 本実験例の A C C U F E Tについて、 ゲ一トバイアス V gを 5 V から 2 5 Vまで 5 V刻みに変えたときの I V特性 （ドレイン電圧の変化に対す る ドレイン電流の変化特性） を示す図である。 この I — V特性からわかるように 、 ゲートバイアスが 1 5 Vとパワーデバイスでは比較的低い値に設定しても、 2 2 0 m A/mm程度の大きなドレイン電流が得られている。 つまり、 本発明の A C C U F E Tの電流駆動力が大きいことが確認された。
図 2 3は、 図 2 2のデータに基づく計算によって得られた， 実効チャネル移動 度のゲート電圧依存性を示す図である。 同図に示すように、 本実験例の A C C U F E Tは、 ゲートバイアスを高く したときでも 5 0 ( c m2 /V s ) 以上の実効 チャネル移動度を有することが確認されている。 つま り、 F E Tの電流駆動力は 実効チャネル移動度に比例するが、 本実験例の A C C U F E Tは、 上述のような δ ド一プ層とアンドープ層とを交互に積層した構造を有していることから、 高い 実効チャネル移動度を発揮し、 その結果、 大きな電流駆動力を発揮していること がわかる。
以上の実験例や他のシミュレ一ションデ一夕などを総合すると、 高濃度 ド一ブ 層の厚みは、 S i C層を用いる場合には、 1モノ レイヤー以上で 2 0 nm未満で あることが好ま しいことがわかった。 また、 低濃度ド一プ層 （アン ド一ブ層を含 む） の厚みは、 約 1 O nm以上で約 1 0 O nm以下であることが好ま しい。 これ らの高濃度 ドープ層と低濃度ド一ブ層の厚みは、 それそれ、 これらを利用して形 成される能動素子 （ダイオード， トランジスタなど） の種類や目的に応じて適宜 選択することができる。
また、 S i C層以外の半導体層、 例えば G aA s層， A l G aA s層， G aN 層， A l G aN層， S i G e層， S i G e C層などの場合には、 高濃度 ドーブ層 (3 ドープ層） の厚みはその材料に応じて適正な厚みが定められる。 例えば、 G aA s層を用いる場合には、 1モノ レイヤ一の（5 ドープ層を設けることができる 。 一般的には、 キャ リアの供給能力を適正に維持できさえすれば、 同じ厚みで耐 圧値を向上させるためには、 高濃度 ド一プ層 （3 ド一プ層） の厚みは薄いほど好 ま しいといえる。 産業上の利用可能性
本発明の半導体装置は、 電子機器に搭載される MO S F E T， AC CU F E T ， 縦型MO S F：E T， DMO Sデバイスなどのデバイス、 特に、 高周波信号を扱 うデバイスや、 パヮ一デバイスに利用される。

Claims

言青 求 の 範 囲
1 . 基板上に設けられた化合物半導体層と、
上記化合物半導体層内に互いに離間して設けられ各々第 1導電型不純物を含む 2つの高濃度ドープ層と、
上記 2つの高濃度ド一プ層に挟まれて設けられ第 2導電型不純物を含む活性領 域と、
上記活性領域の上に設けられたゲート絶縁膜と、
上記ゲ一ト絶縁膜の上に設けられたゲ一ト電極とを備え、
上記活性領域は、 キヤリァ走行領域として機能する少なく とも 1つの第 1の半 導体層と、 高濃度のキヤリァ用不純物を含み上記第 1の半導体層よりも膜厚が薄 く量子効果によるキヤリアの分布が可能な少なくとも 1つの第 2の半導体層とを 交互に積層して構成され、
上記活性領域のうち上記ゲ一ト絶縁膜と接する領域は上記第 1の半導体層によ つて占められていることを特徴とする M I S F E T。
2 . 請求項 1の M I S F Ε Τにおいて、
上記基板は、 上記化合物半導体層と一体的に設けられており、
上記化合物半導体層を堀り込んでなる トレンチをさらに備え、
上記ゲ一ト絶縁膜及び上記ゲート電極は上記トレンチの底面及び側面を覆うよ うに形成されており、
上記 2つの高濃度ド一ブ層のうち一方は、 上記化合物半導体層の上面部に設け られ、 他方は上記化合物半導体層の裏面部に設けられていることを特徴とする Μ
I S F Ε Τ。
3 . 基板上に設けられた化合物半導体層と、
上記化合物半導体層の上に設けられたゲート絶縁膜と、
上記化合物半導体層内で互いに離間して設けられ各々第 1導電型不純物を含む 2つの高濃度ド一ブ層と、
上記化合物半導体層内で上記 2つの高濃度ドーブ層に挟まれて設けられ第 1導 電型不純物を含むキヤリァ走行領域として機能する第 1の活性領域と、 上記ゲ一ト絶縁膜の上に設けられたゲ一ト電極とを備え、
上記第 1の活性領域は、 少なくとも 1つの第 1の半導体層と、 上記第 1の半導 体層よりも高濃度のキヤリァ用不純物を含み上記第 1の半導体層よりも膜厚が薄 く量子効果による第 1の半導体層へのキヤリァの浸みだしが可能な少なく とも 1 つの第 2の半導体層とを積層して構成されていることを特徴とする M I S F E T
4 . 請求項 3の M I S F E Tにおいて、
上記第 1の活性領域のうち上記ゲ一ト絶縁膜と接する領域は上記第 1の半導体 層によって占められていることを特徴とする M I S F E T。
5 . 請求項 3又は 4の M I S F Ε Τにおいて、
上記第 1の活性領域と上記ゲ一ト絶縁膜との間の領域、 及び上記第 1の活性領 域を挾んで上記ゲ一ト絶縁膜と対向する領域のうち少なくともいずれか一方の領 域に設けられ、 第 2導電型不純物を含む第 2の活性領域をさらに備えていること を特徴とする M I S F E T o
6 . 請求項 5の M I S F E Tにおいて、
上記第 2の活性領域は、 複数の第 1の半導体層と、 上記第 1の半導体層よりも 高濃度のキヤリァ用不純物を含み上記第 1の半導体層よりも膜厚が薄く量子効果 によるキヤリァの分布が可能な少なくとも 1つの第 2の半導体層とを積層して構 成されていることを特徴とする M I S F E T。
7 . 請求項 3— 5のうちいずれか 1つの M I S F Ε Τにおいて、
上記基板は、 上記化合物半導体層と一体的に設けられており、
上記化合物半導体層を堀り込んでなる トレンチをさらに備え、
上記ゲート絶縁膜及び上記ゲート電極は上記トレンチの底面及ぴ側面を覆うよ うに形成されており、 上記 2つの高濃度ド一プ層のうち一方は、 上記化合物半導体層の上面部に設け られ、 他方は上記化合物半導体層の裏面部に設けられていることを特徴とする M I S F E T。
8. 請求項 1一 7のうちいずれか 1つの半導体装置において、
上記第 2の半導体層は、 S i C層であり、
上記第 2の半導体層の厚みは、 1モノレイヤ一以上で 2 0 nm未満であること を特徴とする半導体装置。
9. 請求項 1— 7のうちいずれか 1つの半導体装置において、
上記第 1の半導体層は、 S i C層であり、
上記第 1の半導体層の厚みは、 約 1 0 nm以上で.約 1 0 0 nm以下であること を特徴とする半導体装置。
PCT/JP2000/008156 2000-05-31 2000-11-20 Misfet Ceased WO2001093339A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AU14167/01A AU1416701A (en) 2000-05-31 2000-11-20 Misfet
DE60031173T DE60031173T2 (de) 2000-05-31 2000-11-20 Misfet
US10/048,344 US6617653B1 (en) 2000-05-31 2000-11-20 Misfet
JP2002500456A JP3527503B2 (ja) 2000-05-31 2000-11-20 半導体装置
EP00976351A EP1286398B1 (en) 2000-05-31 2000-11-20 Misfet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-161598 2000-05-31
JP2000161598 2000-05-31

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10/048,344 A-371-Of-International US6617653B1 (en) 2000-05-31 2000-11-20 Misfet
US10048344 A-371-Of-International 2000-11-20
US10/459,807 Continuation US6864507B2 (en) 2000-05-31 2003-06-12 Misfet

Publications (1)

Publication Number Publication Date
WO2001093339A1 true WO2001093339A1 (en) 2001-12-06

Family

ID=18665600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/008156 Ceased WO2001093339A1 (en) 2000-05-31 2000-11-20 Misfet

Country Status (10)

Country Link
US (2) US6617653B1 (ja)
EP (2) EP1286398B1 (ja)
JP (1) JP3527503B2 (ja)
KR (1) KR100708028B1 (ja)
CN (1) CN100345306C (ja)
AT (1) ATE341836T1 (ja)
AU (1) AU1416701A (ja)
DE (1) DE60031173T2 (ja)
TW (1) TW475268B (ja)
WO (1) WO2001093339A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003028110A1 (en) * 2001-09-14 2003-04-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1189287A4 (en) * 2000-03-03 2003-05-21 Matsushita Electric Industrial Co Ltd SEMICONDUCTOR DEVICE
WO2004008512A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JPWO2002043157A1 (ja) * 2000-11-21 2004-04-02 松下電器産業株式会社 半導体装置およびその製造方法
JP2005294701A (ja) * 2004-04-02 2005-10-20 Sharp Corp 固体撮像素子およびその製造方法
JP2013502739A (ja) * 2009-08-27 2013-01-24 クリー インコーポレイテッド チャネルを空乏化する界面電荷を有するゲート絶縁層を備えたトランジスタ及び関連した製造方法
JP2019062140A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
CN111092119A (zh) * 2018-10-24 2020-05-01 半导体元件工业有限责任公司 用于降低氮化镓晶体管中栅极电压振荡的可变电阻

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6852602B2 (en) * 2001-01-31 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor crystal film and method for preparation thereof
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
JP2005005580A (ja) * 2003-06-13 2005-01-06 Renesas Technology Corp 半導体装置
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7410846B2 (en) 2003-09-09 2008-08-12 International Business Machines Corporation Method for reduced N+ diffusion in strained Si on SiGe substrate
CN1307707C (zh) * 2003-09-19 2007-03-28 中国科学院上海微系统与信息技术研究所 一种含镁锌氧的金属－绝缘层－半导体结构及制备工艺
US7074657B2 (en) * 2003-11-14 2006-07-11 Advanced Micro Devices, Inc. Low-power multiple-channel fully depleted quantum well CMOSFETs
GB0403934D0 (en) * 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP3945519B2 (ja) * 2004-06-21 2007-07-18 東京エレクトロン株式会社 被処理体の熱処理装置、熱処理方法及び記憶媒体
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
KR100613294B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP5055771B2 (ja) * 2005-02-28 2012-10-24 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US20060260956A1 (en) * 2005-05-23 2006-11-23 Bausch & Lomb Incorporated Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
CN100593243C (zh) * 2005-10-19 2010-03-03 三菱电机株式会社 Mosfet以及mosfet的制造方法
US8258632B1 (en) * 2005-10-24 2012-09-04 Lawrence Livermore National Security, Llc Optically-initiated silicon carbide high voltage switch with contoured-profile electrode interfaces
US7893541B2 (en) * 2005-10-24 2011-02-22 Lawrence Livermore National Security, Llc Optically initiated silicon carbide high voltage switch
JP2009530843A (ja) 2006-03-20 2009-08-27 エスティーマイクロエレクトロニクス エス．アール．エル． 半導体電界効果トランジスタ、メモリセル、およびメモリ素子
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
JP2008108785A (ja) * 2006-10-23 2008-05-08 Nec Electronics Corp 半導体装置およびその製造方法
US7795691B2 (en) 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
EP2139031A4 (en) * 2008-02-22 2011-11-30 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
DE202010018325U1 (de) 2010-03-23 2015-08-18 Sumitomo Electric Industries, Inc. Halbleitervorrichtung
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
TW201240016A (en) * 2011-03-25 2012-10-01 Taiwan Semiconductor Co Ltd Manufacturing method of semiconductor substrate
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6239250B2 (ja) 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
KR20140122328A (ko) * 2013-04-09 2014-10-20 에스케이하이닉스 주식회사 반도체 기판 및 제조 방법과, 이를 이용한 반도체 장치 및 제조 방법
JP6168945B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
TWI626746B (zh) * 2014-04-03 2018-06-11 財團法人工業技術研究院 半導體結構
JP6526528B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN105470288B (zh) * 2015-10-14 2018-10-19 西安电子科技大学宁波信息技术研究院 Delta沟道掺杂SiC垂直功率MOS器件制作方法
WO2018220741A1 (ja) * 2017-05-31 2018-12-06 三菱電機株式会社 半導体装置の製造方法
DE102018107568B4 (de) * 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
US11107951B2 (en) * 2019-03-06 2021-08-31 Bolb Inc. Heterostructure for light emitting device or photodetector and light-emitting device employing the same
CN113707773B (zh) * 2019-03-06 2022-04-15 博尔博公司 异质结构以及采用异质结构的发光器件
US11145772B2 (en) 2019-03-11 2021-10-12 At&T Intellectual Property I, L.P. Device for photo spectroscopy having an atomic-scale bilayer
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
CN114303249B (zh) 2019-09-12 2025-08-15 苏州晶湛半导体有限公司 垂直型器件的制作方法
US10909298B1 (en) * 2020-04-15 2021-02-02 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Well contact cell with doped tap region separated from active region, and methods to form same
US11798983B2 (en) * 2021-07-19 2023-10-24 United Semiconductor Japan Co., Ltd. Semiconductor device with deeply depleted channel and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626328A (en) * 1969-04-01 1971-12-07 Ibm Semiconductor bulk oscillator
JPS5395571A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Semiconductor device
JPH0271563A (ja) * 1988-09-06 1990-03-12 Sony Corp 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ
JPH07263708A (ja) * 1994-03-24 1995-10-13 Nec Corp トンネルトランジスタ
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
US5977564A (en) * 1996-10-16 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
US5212104A (en) 1991-04-26 1993-05-18 Siemens Aktiengesellschaft Method for manufacturing an mos transistor
JPH0513446A (ja) 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
US5488237A (en) 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
US6498376B1 (en) * 1994-06-03 2002-12-24 Seiko Instruments Inc Semiconductor device and manufacturing method thereof
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US6674131B2 (en) 2000-06-27 2004-01-06 Matsushita Electric Industrial Co., Ltd. Semiconductor power device for high-temperature applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626328A (en) * 1969-04-01 1971-12-07 Ibm Semiconductor bulk oscillator
JPS5395571A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Semiconductor device
JPH0271563A (ja) * 1988-09-06 1990-03-12 Sony Corp 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ
JPH07263708A (ja) * 1994-03-24 1995-10-13 Nec Corp トンネルトランジスタ
US5977564A (en) * 1996-10-16 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Metal-oxide-semiconductor capacitance-voltage characteristics and band offsets for Si1-gammaCgamma/Si heterostructures", APPLIED PHYSICS LETTERS, vol. 72, no. 18, May 1998 (1998-05-01), pages 2286 - 2288, XP002936759 *
See also references of EP1286398A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989553B2 (en) 2000-03-03 2006-01-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an active region of alternating layers
EP1189287A4 (en) * 2000-03-03 2003-05-21 Matsushita Electric Industrial Co Ltd SEMICONDUCTOR DEVICE
US6690035B1 (en) 2000-03-03 2004-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an active region of alternating layers
JPWO2002043157A1 (ja) * 2000-11-21 2004-04-02 松下電器産業株式会社 半導体装置およびその製造方法
US6995397B2 (en) 2001-09-14 2006-02-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
WO2003028110A1 (en) * 2001-09-14 2003-04-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7507999B2 (en) 2002-07-11 2009-03-24 Panasonic Corporation Semiconductor device and method for manufacturing same
CN100353498C (zh) * 2002-07-11 2007-12-05 松下电器产业株式会社 半导体器件及其制造方法
EP1968104A3 (en) * 2002-07-11 2008-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing same
WO2004008512A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 半導体装置及びその製造方法
JP2005294701A (ja) * 2004-04-02 2005-10-20 Sharp Corp 固体撮像素子およびその製造方法
JP2013502739A (ja) * 2009-08-27 2013-01-24 クリー インコーポレイテッド チャネルを空乏化する界面電荷を有するゲート絶縁層を備えたトランジスタ及び関連した製造方法
JP2019062140A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
CN111092119A (zh) * 2018-10-24 2020-05-01 半导体元件工业有限责任公司 用于降低氮化镓晶体管中栅极电压振荡的可变电阻

Also Published As

Publication number Publication date
JP3527503B2 (ja) 2004-05-17
CN100345306C (zh) 2007-10-24
AU1416701A (en) 2001-12-11
EP1684359A3 (en) 2006-10-25
US6864507B2 (en) 2005-03-08
CN1367937A (zh) 2002-09-04
EP1684359A2 (en) 2006-07-26
US20030227061A1 (en) 2003-12-11
EP1286398A1 (en) 2003-02-26
KR20020020949A (ko) 2002-03-16
KR100708028B1 (ko) 2007-04-16
EP1684359A9 (en) 2006-12-27
EP1286398B1 (en) 2006-10-04
ATE341836T1 (de) 2006-10-15
DE60031173T2 (de) 2007-01-18
DE60031173D1 (de) 2006-11-16
US6617653B1 (en) 2003-09-09
TW475268B (en) 2002-02-01
EP1286398A4 (en) 2003-02-26

Similar Documents

Publication Publication Date Title
WO2001093339A1 (en) Misfet
JP4463482B2 (ja) Ｍｉｓｆｅｔ及びその製造方法
JPWO2001093339A1 (ja) Ｍｉｓｆｅｔ
JP3527496B2 (ja) 半導体装置
JP5678485B2 (ja) 半導体装置
US6580125B2 (en) Semiconductor device and method for fabricating the same
US5001536A (en) Semiconductor device
JPWO2001067521A1 (ja) 半導体装置
JP4224423B2 (ja) 半導体装置およびその製造方法
KR20000006005A (ko) 비소화갈륨계반도체본체위에산화층을구비한아티클,및아티클의제조방법
CN103155156A (zh) 半导体器件及其制造方法
CN112447857A (zh) 碳化硅场效应晶体管
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
US20060216879A1 (en) Method for manufacturing junction semiconductor device
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN120264825A (zh) 碳化硅场效应晶体管
JP2008098674A (ja) 半導体装置
US9048103B2 (en) Method for producing semiconductor device
CN120035171B (zh) 混合栅极高电子迁移率晶体管、制备方法与其测试方法
CN113990920B (zh) 一种具有壳核结构的氮化物功率半导体器件及其制备方法
JP2005085872A (ja) 半導体素子及びその製造方法
JPH11204777A (ja) 半導体装置
JPH01257372A (ja) 絶縁ゲート型電界効果トランジスタ
JP2003303974A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10048344

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027001356

Country of ref document: KR

Ref document number: 008111928

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2000976351

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027001356

Country of ref document: KR

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWP Wipo information: published in national office

Ref document number: 2000976351

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000976351

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027001356

Country of ref document: KR