JPH0513446A - 化合物半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、広い温度範囲において電子移動度
等の特性に変化がない、高速、高周波回路に適するトラ
ンジスタを構成できる化合物半導体装置を提供すること
を目的とする。 【構成】半絶縁性のＧa Ａs 単結晶基板11上に、ｉ−Ｇ
aＡs のバッファ層12およびｉ−Ａl Ｇa Ａs の障壁層1
3を形成し、その上にｉ−Ｇa Ａs 層141 〜146と、この
ｉ−ＧＡs 層141 〜146 の表面にＳi をドープして構成
したデルタドープ層151 〜155 とを交互に積層した多層
構造を形成する。そして、その上に障壁層16およびキャ
ップ層17を形成し、ゲート電極21形成した後不純物を注
入することによってｎ⁺層221 、222 を形成し、ソース
電極23およびドレイン電極24を形成することで電界効果
型トランジスタが構成されるようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特に広い温度域にお
いて電子移動度等の特性が安定して設定されるようにし
た化合物半導体装置に関する。

【０００２】

【従来の技術】Ｇa Ａs 電界効果型トランジスタを用い
て構成された高速論理ＩＣにおいて、このＩＣの動作速
度の上限が、このＩＣを構成するトランジスタのスイッ
チング速度から計算される速度限界よりも遅くなるもの
であることが知られている。

【０００３】このＩＣの動作速度が遅くなる原因は、Ｉ
Ｃを構成する電界効果型トランジスタの電流供給能力が
小さいためであり、トランジスタの負荷となる次段のト
ランジスタの入力容量や配線の浮遊容量を放電する速度
が、トランジスタのスイッチング速度より遅くなるため
である。

【０００４】この様な問題を解決するためには、トラン
ジスタの負荷容量駆動能力を高める必要がある。このた
め、トランジスタの能動層のキャリア（Ｎチャンネルの
電界効果型トランジスタの場合は電子、Ｐチャンネルの
電界効果型トランジスタの場合は正孔）濃度を高めるこ
とが必要となる。ここで、Ｇa Ａs 系の化合物半導体装
置において、不純物原子を１原子層にドープしたデルタ
ドープ構造では、高いキャリア濃度が得られることが知
られている。

【０００５】デルタドープ構造のトランジスタにおいて
は、デルタドープ層を表面から１０〜１００nm程度の範
囲に設定している。この様な構造では、キャリアの移動
度の温度特性が、不純物のドープ量によって大きく変化
する。したがって、移動度の温度依存性の小さい条件で
は、キャリア濃度および移動度が一義的に決まるように
なり、性能を向上させることができない。

【０００６】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、特にデルタドープ構造を有
するトランジスタの相互コンダクタンスおよびしきい値
電圧の温度依存性を改善し、広い温度範囲にわたって電
子移動度等のトランジスタ特性に変化のない、高速およ
び高周波回路に適用可能な化合物半導体装置を提供しよ
うとするものである。

【０００７】

【課題を解決するための手段】この発明に係る化合物半
導体装置は、例えばＧa Ａs 単結晶でなる半導体基板上
にバッファ層を介して多層構造層を形成するもので、こ
の多層構造層は一単位とされる母材半導体層を積層して
構成したもので、このそれぞれの母材半導体層の積層界
面に、この半導体層の１原子層内に異種の原子をドープ
してドープ層を形成するもので、このドープ層が少なく
とも２層形成されるよう複数段積層するようにしてい
る。

【０００８】

【作用】この様に構成される化合物半導体装置において
は、異種原子をドープして形成したデルタドープ層を１
層ではなく複数層形成して多層構造層を構成するように
しているものであるため、電子移動度の温度依存性が改
善されるものであり、キャリアの濃度をトランジスタの
目的に応じて所望の値に設定できるようになる優れた特
徴を有する。

【０００９】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はエピタキシャル成長基板によって構成
された電界効果型トランジスタの断面構造を示している
もので、まずこのエピタキシャル成長基板の構造を、そ
の製造工程にしたがって説明する。

【００１０】ここで、エピタキシャル成長は分子線エピ
タキシャル成長法（ＭＢＥ法）によって形成するもので
あるが、ＭＯＣＶＤ法（有機金属気相成長方）等の原子
層オーダの成長制御が可能な手段であれば、適宜使用可
能である。

【００１１】まず、半絶縁性Ｇa Ａs 半導体の単結晶基
板11を用意し、この単結晶基板11上に不純物をドープし
ないｉ−Ｇa Ａs によるバッファ層12を、厚さ０．５μ
ｍでエピタキシャル成長によって形成する。

【００１２】この様にバッファ層12が成長されたなら
ば、このバッファ層12上に障壁層13を厚さ３００nmで形
成するもので、この障壁層13は、Ａｌ_0.3 Ｇa _0.7 Ａs
で構成される。

【００１３】この障壁層13の上には、不純物をドープし
ないｉ−Ｇa Ａs 層141 を厚さ６nmで成長させた後、こ
の成長のために開かれていたＧa 蒸発源のシャッタを閉
じ、これと同時もしくは数秒後にＳi 蒸発源のシャッタ
を６０秒間開き、Ｓi ドーピング層151 を形成し、１つ
のデルタドープ層が形成されるようにする。

【００１４】次に、再びこのＳi 蒸発源のシャッタを閉
じると共に、Ｇa 蒸発源のシャッタを開いてｉ−Ｇa Ａ
s 層142 を６nm成長させ、このＧa 蒸発源シャッタを閉
じた後Ｓi 蒸発源のシャッタを６０秒間開き、Ｓi ドー
ピング層152 を形成する。この様な工程を５回繰り返す
ことによって、不純物をドープしないｉ−Ｇa Ａs 層14
1 〜145 (14)およびＳi ドーピング層151 〜155 (15)を
交互に配置した多層構造が形成され、最後にさらにｉ−
Ｇa Ａs 層146 を形成してこの多層構造層が完成され
る。

【００１５】すなわち、この多層構造層は一単位となる
ｉ−Ｇa Ａs 層を母材半導体層として積層しているもの
で、この母材半導体層の積層界面において、この母材半
導体層の少なくとも１原子層内に異種原子をドープして
ドーピング層（デルタドープ層）を形成するようになる
もので、このデルタドープ層が５層形成されるようにな
っている。

【００１６】この様な多層構造部の上には、ｉ−Ａl
_0.3 Ｇa_0.7 Ａs の障壁層16（バリア層）を３０nmの厚
さで形成し、最後にｉ−Ｇa Ａs キャップ層17を形成し
て、このエピタキシャル成長基板が完成される。

【００１７】この様なエピタキシャル成長基板を用いて
電界効果型トランジスタを構成するもので、まずエピタ
キシャル成長基板の表面、すなわちキャップ層17の表面
上の全面にＷＳi _x （ｘ＝０．６）の薄膜を厚さ３０nm
となるように高周波スパッタリングによって形成し、こ
の薄膜を反応性イオンエッチングによってパターンエッ
チングすることにより、ゲート電極21を形成する。

【００１８】この様にゲート電極21が形成されたなら
ば、このゲート電極12をマスクとして用い、キャップ層
17の表面からＳi イオンを注入し、９００℃で５秒間ア
ニールしてドープされたＳi を活性化し、ｎ⁺層221 、2
22 （図に鎖線で囲まれた点の集合で示す領域）を形成
する。

【００１９】そして、キャップ層17の表面のｎ⁺層221
および222 に対応するソースおよびドレイン部分に、Ａ
u Ｇe ４０nm、Ａu １５０nmで形成し、４５０℃で９０
秒間のシンタを行うことで、ソース電極23およびドレイ
ン電極24を形成する。

【００２０】図２は上記のように構成されたエピタキシ
ャル成長基板における電子移動度の温度依存性を示して
いる。この図から明らかなように、電子の移動度は７７
Ｋ〜３５０Ｋの範囲で１０２０〜９５０cm² ／Vsという
極めて狭い範囲に収まるようになる。また、シートキャ
リア濃度も２×１０¹³cm^-2と、デルタドープ層が１層の
場合よりも大きい。

【００２１】この様な現象は次のようなことが要因とな
る。まず、デルタドープ層を１層から２層以上の多層と
することにより、シートキャリア濃度は層の数の倍数に
することができる。したがって、このデルタドープ層の
間隔を適当な値に選定することができる。

【００２２】実施例においては、デルタドープ層の数は
５層に設定されたが、この層数は２層以上ならば同様の
効果が発揮される。図３はデルタドープ層が１層の場合
と２層の場合の移動度の温度依存性を比較して示してい
るもので、デルタドープ層を２層にすることによって、
１層の場合に比較して温度依存性が極めて小さくなって
いることが理解できる。

【００２３】このデルタドープ層の間隔は、実施例にお
いては６nmとしたが、１００nm以内ならば同様の効果が
発揮され、その間隔が狭いほど２次元フォノン化の効果
は顕著になることが期待できる。図４はデルタドープ層
が１層の場合と２層の場合のシートキャリア濃度の温度
依存性を示しているものであるが、必要なシートキャリ
ア濃度はデルタドープ層の数を複数層化することによっ
て達成できる。

【００２４】ｎ型のＡl Ｇa Ａs 層とこれに接するＧa
Ａs 層との界面では、Ａl Ｇa ＡｓとＧa Ａs とはバン
ドギャップ（禁制帯幅）が異なり、Ａl Ｇa Ａs の方が
バンドギャップが大きい。このため、Ａl Ｇa Ａｓから
電子親和力の大きいＧa Ａs側に電子が移動するように
なるもので、禁制帯幅が大きいほど絶縁性が大きくな
る。

【００２５】これを実施例に対応してみると、図１にお
いてデルタドープ層を含むＧa Ａs層14は、Ａl Ｇa Ａs
層13および16によって挟持された構造となっている。
したがって、禁制帯幅の大きなＡl Ｇa Ａs 層13および
16側へ電子が入り難くなり、Ｇa Ａs 層14側に電子が閉
じ込められた状態となる。すなわち、シートキャリア濃
度が向上する。また、Ａl Ｇa Ａs 層16が存在するた
め、ゲート電極21の直下はショットキー障壁が大きくな
り、ゲート耐圧が向上されるようになる。

【００２６】尚、実施例では単結晶基板11をＧa Ａs に
よって構成したが、特にＧa Ａs に限らず、Ｓi 、Ｇe
、Ｉn Ｐ等の半導体一般に適用できる。また、デルタ
ドープする不純物原子は、実施例に示したＳi に限るも
のではない。

【００２７】また、図１で示した構造において障壁層13
をはぶいた構造とすることも可能であり、また障壁層16
をはぶいた構造とすることもできる。そのいずれにおい
ても温度特性が改善される効果が得られる。また、障壁
層16およびキャップ層17をそれぞれ構成するｉ−Ａl Ｇ
a Ａs 層およびｉ−Ｇa Ａs 層をｎ型に構成して、電界
効果型トランジスタを構成するに際してイオン注入を行
わない構造とすることもできる。

【００２８】

【発明の効果】以上のようにこの発明に係る化合物半導
体装置によれば、広い温度範囲にわたって電子移動度等
のトランジスタ特性に変化のない、高速および高周波回
路に適用可能なトランジスタが構成できるようになる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る化合物半導体によっ
て構成された電界効果型トランジスタを示す断面図。

【図２】実施例で示した化合物半導体の電子移動度、シ
ートキャリア濃度の温度依存性を説明する図。

【図３】デルタドープ層を１層にした場合と２層にした
場合の電子移動度の温度依存性を比較して示す図。

【図４】デルタドープ層を１層にした場合と２層にした
場合のシートキャリア濃度の温度依存性を比較して示す
図。

【符号の説明】

11…単結晶基板（Ｇa Ａs ）、12…バッファ層、13、16
…障壁層、14、141 〜146 …ｉ−Ｇa Ａs 層、15、151
〜155 …Ｓi ドーピング層、17…キャップ層、21…ゲー
ト電極、221 、222 …ｎ⁺層、23…ソース電極、24…ド
レイン電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 寛 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 この半導体基板上に形成されたバッファ層と、 このバッファ層上に形成された多層構造層とを具備し、 この多層構造層は、一単位となる母材半導体層を複数の
   層に積層構成したもので、その母材半導体層は、各々そ
   の積層界面でこの母材半導体層の少なくとも１原子層内
   に異種原子をドープして形成されたドープ層を有し、 このドープ層が少なくとも２層設定されるように前記母
   材半導体層が積層されるようにしたことを特徴とする化
   合物半導体装置。
2. 【請求項２】 前記多層構造層を構成する一単位の母材
   半導体層は、その積層界面に前記ドープ層を挟むように
   前記母材半導体層よりも広い禁制帯幅を有する半導体層
   を有していることを特徴とする請求項１記載の化合物半
   導体装置。