TWM642378U - 半導體封裝載板結構 - Google Patents
半導體封裝載板結構 Download PDFInfo
- Publication number
- TWM642378U TWM642378U TW112200145U TW112200145U TWM642378U TW M642378 U TWM642378 U TW M642378U TW 112200145 U TW112200145 U TW 112200145U TW 112200145 U TW112200145 U TW 112200145U TW M642378 U TWM642378 U TW M642378U
- Authority
- TW
- Taiwan
- Prior art keywords
- convex
- insulating layer
- substrate structure
- semiconductor package
- concave
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000001788 irregular Effects 0.000 claims description 6
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 46
- 239000012792 core layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
Abstract
本創作揭露一種半導體封裝載板結構，其包括一絕緣層以及一線路增層結構。線路增層結構係與絕緣層相結合，且線路增層結構之至少一側係包括有複數之圖案化對外電性連接墊。圖案化對外電性連接墊係嵌入於絕緣層內，且其中之一側面露出於絕緣層之一表面。其中，圖案化對外電性連接墊之周身表面係並列設有呈縱向延伸之複數凹部及/或複數凸部，且凹部係為凹槽，凸部係為凸條。
Description
本創作係關於一種半導體裝置，特別關於一種半導體封裝載板結構。
平面網格陣列(Land Grid Array，LGA)封裝是一種積體電路的表面安裝技術。相較於球柵陣列(Ball Grid Array，BGA)封裝具有更輕薄的封裝外觀，特別適用於要求高電氣性能的應用。
圖1A係顯示一種習知的平面網格陣列封裝10之一示意圖。平面網格陣列封裝10包括有一絕緣部111以及一導電部112。隨著平面網格陣列封裝10為了滿足高功率的需求，絕緣部111與導電部112之接觸面113之面積增加。在如此的條件下，將如圖1B所示，在封裝製程中可靠度驗證或於封裝時容易導致絕緣部111與導電部112之接觸面產生裂紋C1或分離之狀況。該異常狀況除了可能降低電氣效能之外，嚴重者甚至會造成封裝載板結構損壞以及可靠度問題。
因此，如何提供一種半導體封裝載板結構，以避免上述問題的發生，實屬當前重要課題之一。
本創作之一目的，係提供一種半導體封裝載板結構，通過將周身設計為不規則結構，而能夠避免結構中不同的元件之間發生裂紋或分離的缺陷。
為達上述目的，本創作提供一種半導體封裝載板結構，其包括一絕緣層以及一線路增層結構。線路增層結構係與絕
緣層相結合，且線路增層結構之至少一側係包括有複數之圖案化對外電性連接墊。圖案化對外電性連接墊係嵌入於絕緣層內，且其中之一側面露出於絕緣層之一表面。其中，圖案化對外電性連接墊之周身表面係並列設有呈縱向延伸之複數凹部及/或複數凸部，且凹部係為凹槽，凸部係為凸條。
於一實施例中，半導體封裝載板結構係為一平面網格陣列封裝載板(LGA)結構。
於一實施例中，其中凹部與凸部之一截面形狀分別係呈矩形、三角形、弧形、不規則形或其組合。
於一實施例中，其中凹部係為截面呈向內擴展的凹槽，凸部係為截面呈向外擴展的凸條。
於一實施例中，其中絕緣層之材質包含有機感光型介電材料、有機非感光型介電材料及/或無機氧化物材料。
於一實施例中，其中線路增層結構復包括有複數之圖案化導電柱，且圖案化導電柱之周身表面，係並列設有呈縱向延伸之複數凹部及/或複數凸部，該凹部係為凹槽，該凸部係為凸條。
於一實施例中，其中圖案化導電柱之凹部與凸部之一截面形狀分別係呈矩形、三角形、弧形、不規則形或其組合。
於一實施例中，圖案化導電柱之凹部係為截面呈向內擴展的凹槽，凸部係為截面呈向外擴展的凸條。
承上所述，本創作之半導體封裝載板結構係利用凹凸配合之結構而增加絕緣層與線路增層結構之間的接觸面積或是嵌合干涉力，進而增加結合力，也因此能夠避免絕緣層與線路增層結構之間產生裂紋或分離，進而可強化半導體封裝載板結構之可靠度。
10:平面網格陣列封裝
111:絕緣部
112:導電部
113:接觸面
20:半導體封裝載板結構
210:核心層
211:第一面
212:第二面
220:第一增層結構
2201:第一安裝表面
221:第一絕緣層
222:第一線路增層結構
2221:圖案化對外電性連接墊
2211:表面
230:第二增層結構
2301:第二安裝表面
231:第二絕緣層
232:第二線路增層結構
2321:圖案化導電柱
240:導電連接層
251:凸部
252:凹部
260:保護層
270:晶片
271:導電凸塊
C1:裂紋
〔圖1A〕與〔圖1B〕係顯示習知的一種半導體封裝載板結構之示意圖。
〔圖2〕係顯示依據本創作較佳實施例之一種半導體封裝載板結構之一剖面示意圖。
〔圖3〕係顯示依據本創作較佳實施例之一種半導體封裝載板結構之底面之一平面示意圖。
〔圖4A〕為本創作之半導體封裝載板結構之第一第一線路增層結構之周身具有複數凸部之一局部立體示意圖。
〔圖4B〕為本創作之半導體封裝載板結構之第一絕緣層具有對應於凸部之複數凹部之一局部立體示意圖。
〔圖5A〕至〔圖5C〕為本創作之半導體封裝載板結構之凹部與凸部之組合之變化態樣示意圖。
〔圖6A〕至〔圖6B〕為本創作之半導體封裝載板結構之凹部與凸部之截面形狀之變化態樣示意圖。
〔圖7〕係顯示本創作之半導體封裝載板結構還具有保護層之一示意圖。
為了使所屬技術領域中具有通常知識者能瞭解本創作的內容，並可據以實現本創作的內容，茲配合適當實施例及圖式說明如下。
請參閱圖2與圖3所示，圖2係本創作較佳實施例之一半導體封裝載板結構20之一剖面示意圖，圖3係半導體封裝載板結構20之底面之一平面示意圖。半導體封裝載板結構20係包括一核心層210以及設置於核心層210之上下兩側之一第一增層結構220以及一第二增層結構230。第一增層結構220係設置於核心層210之第一面211上，第二增層結構230係設置於核心層210之第二面212上。第一增層結構220與第二增層結構230係通過一導電連接層240穿過核心層210而相互電性連接。需注意者，在一些實施例中，核心層210以及導電連接層240係非為必要者，半導體封裝載板結構亦可僅由第一增層結構與第二增層結構堆疊設置而成(即為Coreless封裝載板)。
第一增層結構220具有一第一絕緣層221以及一第一
線路增層結構222，並且在遠離核心層210之第一面211之一側係為一第一安裝表面2201。第一絕緣層221係包覆第一線路增層結構222，而外露於第一絕緣層221之部分第一線路增層結構222之一側係為圖案化對外電性連接墊2221。由圖2可知，圖案化對外電性連接墊2221係嵌入於第一絕緣層221內，且圖案化對外電性連接墊2221之其中之一側面露出於第一絕緣層221之一表面2211。在其他實施例中，第一增層結構220可具有複數層堆疊設置的第一絕緣層221以及第一線路增層結構222，其層數非為限制者。
請參閱圖4A與圖4B，其係分別顯示部分之第一絕緣層221以及部分之第一線路增層結構222之一局部立體示意圖。如圖4A所示，第一線路增層結構222之圖案化對外電性連接墊2221之周身表面係並列設有呈縱向延伸之複數凸部251，其係呈凸條之態樣。如圖4B所示，第一絕緣層221則具有對應之複數凹部252，其係呈凹槽之態樣。呈凸條之凸部251係與呈凹槽之凹部252相結合。值得一提的是，前述的縱向係與第一安裝表面2201約呈垂直之方向。
圖5A至圖5C係顯示半導體封裝載板結構20之底面之局部放大示意圖。圖5A係顯示第一絕緣層221具有凹部252，第一線路增層結構222具有凸部251之實施態樣。圖5B係顯示第一絕緣層221具有凸部251，第一線路增層結構222具有凹部252之實施態樣。圖5C則係顯示第一絕緣層221與第一線路增層結構222分別同時具有凸部251與凹部252之實施態樣。
上述說明係以凸部251與凹部252之截面形狀為圓弧形為例，特別是截面形狀呈互相嵌合干涉之圓弧形。換言之，凸部251例如係為截面呈向外擴展的凸條，凹部252例如係為截面呈向內擴展的凹槽。在其他實施例中，凸部251與凹部252之截面形狀亦可呈其他形狀，例如包括但不限於三角形(如圖6A所示)、矩形(如圖6B所示)或不規則形(圖未示出)。另外，在其他實施例中，同一半導體封裝載板結構20中亦可同時具有相同或不同截面形狀之凸部251與凹部252，並未加以限制。
通過凸部251與凹部252，能夠增加第一絕緣層221與第一線路增層結構222的接觸面積並且可以形成粗糙接觸面，或是藉由嵌合時彼此之干涉作用，以增加兩者之間的結合力，進而避免產生裂紋。
請再參閱圖2，第二增層結構230具有堆疊設置之一第二絕緣層231以及一第二線路增層結構232，並且在遠離核心層210之第二面212之一側係為一第二安裝表面2301。與第一增層結構220相同的是第二增層結構230可具有複數層堆疊設置的第二絕緣層231與第二線路增層結構232，其層數非為限制者。第二線路增層結構232係可包括複數圖案化導電柱2321。圖案化導電柱2321之周身表面係並列設有呈縱向延伸之複數凸部251，而第二絕緣層231具有複數凹部252。於本實施例中，凸部251係為凸條，凹部252係為凹槽，與上述之第一增層結構220類似，第二線路增層結構232與第二絕緣層231之凸部251及凹部252之實施態樣亦與可與上述具有相同的變化態樣。
在其他實施例中，導電連接層240亦可類似於上述之圖案化導電柱2321而具有複數凸部及/或凹部，而核心層210可具有對應之複數凹部及/或凸部，藉由嵌合時彼此的干涉作用進而增加結合力。其中，凸部與凹部的實施方式及變化均同上述，於此不再加以贅述。
再參閱圖2，半導體封裝載板結構20還包括一晶片270，其可通過複數導電凸塊271而電性連接於第二增層結構230之第二安裝表面2301。其中，導電凸塊271例如包括但不限於焊球、金凸塊或導電膠等具有導電功能之連接元件。
本實施例之半導體封裝載板結構20係可為一平面網格陣列封裝載板結構，上述之第一安裝表面2201與第二安裝表面2301係可用以電性連接晶片或是其他封裝載板結構之用，並且可應用於例如但不限於電源管理積體電路(power management IC，PMIC)。
另外，請再參閱圖7所示，半導體封裝載板結構20還
可包括一保護層260，其係可形成於部分之第一安裝表面2201上以暴露部分之第一線路增層結構222之圖案化對外電性連接墊2221。保護層260係作為防焊層之用，並可保護第一線路增層結構222以避免或延緩氧化反應。
另外，上述之第一絕緣層221、第二絕緣層231之材質係可包括有機感光型介電材料或有機非感光型介電材料，其例如包括包含有玻璃纖維以及有機樹脂之絕緣材料。其中，有機樹脂例如包括但不限於BT、FR4或FR5等之基材或預浸材(prepreg)之環氧樹脂、有機基材ABF(Ajinomoto Build-up Film)、環氧模壓樹脂(Epoxy Molding Compound，EMC)、膜狀EMC或聚醯亞胺(Polyimide，PI)。部分之絕緣層之材質亦可包括微米或奈米級之無機氧化物材料，例如矽氧化物(SiOx)、鎳氧化物(NiO)或銅氧化物。在某些特定的實施例中各絕緣層可選擇相同或不同的材料而組成。
綜上所述，本創作之一種半導體封裝載板結構係在絕緣層與線路增層結構之接觸面設置連接結構，以凸部與凹部相互配合之方式增加接觸面積，或是藉由嵌合時彼此的干涉作用，進而增加結合力，以避免產生裂紋而增加可靠度，尤其適用於大面積、高功率的電子裝置。
上述之實施例僅用來列舉本創作之實施態樣，以及闡釋本創作之技術特徵，並非用來限制本創作之保護範疇。任何熟悉本項技術者可輕易完成之改變或均等性之安排均屬於本創作所主張之範圍，本創作之權利保護範圍應以申請專利範圍為準。
20:半導體封裝載板結構
210:核心層
211:第一面
212:第二面
220:第一增層結構
2201:第一安裝表面
221:第一絕緣層
2211:表面
222:第一線路增層結構
2221:圖案化對外電性連接墊
230:第二增層結構
2301:第二安裝表面
231:第二絕緣層
232:第二線路增層結構
2321:圖案化導電柱
240:導電連接層
251:凸部
252:凹部
270:晶片
271:導電凸塊
Claims (8)
- 一種半導體封裝載板結構，包含：一絕緣層；以及一線路增層結構，與該絕緣層相結合，且該線路增層結構之至少一側，係包括有複數之圖案化對外電性連接墊，該圖案化對外電性連接墊係嵌入在該絕緣層內，且其中之一側面露出於該絕緣層之一表面；其中，該圖案化對外電性連接墊之周身表面係並列設有呈縱向延伸之複數凹部及/或複數凸部，且該凹部係為凹槽，該凸部係為凸條。
- 如請求項1所述之半導體封裝載板結構，係為一平面網格陣列封裝載板結構。
- 如請求項1所述之半導體封裝載板結構，其中該凹部與該凸部之一截面形狀分別係呈矩形、三角形、弧形、不規則形或其組合。
- 如請求項1所述之半導體封裝載板結構，其中該凹部係為截面呈向內擴展的凹槽，該凸部係為截面呈向外擴展的凸條。
- 如請求項1所述之半導體封裝載板結構，其中該絕緣層之材質包含一有機感光型介電材料、一有機非感光型介電材料及/或一無機氧化物材料。
- 如請求項1所述之半導體封裝載板結構，其中該線路增層結構復包括有複數之圖案化導電柱，且該圖案化導電柱之周身表面，係並列設有呈縱向延伸之複數凹部與及/或複數凸部，該凹部係為凹槽，該凸部係為凸條。
- 如請求項6所述之半導體封裝載板結構，其中該圖案化導電柱之該凹部與該凸部之一截面形狀分別係呈矩形、三角形、弧形、不規則形或其組合。
- 如請求項6所述之半導體封裝載板結構，其中該圖案化導電柱之該凹部係為截面呈向內擴展的凹槽，該凸部係為截面呈向外擴展的凸條。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112200145U TWM642378U (zh) | 2023-01-06 | 2023-01-06 | 半導體封裝載板結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112200145U TWM642378U (zh) | 2023-01-06 | 2023-01-06 | 半導體封裝載板結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM642378U true TWM642378U (zh) | 2023-06-11 |
Family
ID=87804615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112200145U TWM642378U (zh) | 2023-01-06 | 2023-01-06 | 半導體封裝載板結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM642378U (zh) |
-
2023
- 2023-01-06 TW TW112200145U patent/TWM642378U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI460834B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| US20170373021A1 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| KR101496920B1 (ko) | 반도체 장치 | |
| TW201501265A (zh) | 層疊式封裝件及其製法 | |
| TW201409640A (zh) | 層疊封裝結構及其製作方法 | |
| TW201417642A (zh) | 連接基板及層疊封裝結構 | |
| TW201830608A (zh) | 晶片封裝結構及其製造方法 | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| TW201528453A (zh) | 半導體封裝件及其製法 | |
| TWI758756B (zh) | 封裝載板及其製作方法 | |
| US7327018B2 (en) | Chip package structure, package substrate and manufacturing method thereof | |
| CN219226288U (zh) | 半导体封装载板结构 | |
| TWI438880B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| US10008441B2 (en) | Semiconductor package | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| TWI819440B (zh) | 電子封裝件及其製法 | |
| TWM642378U (zh) | 半導體封裝載板結構 | |
| US11670574B2 (en) | Semiconductor device | |
| CN117936500A (zh) | 电子封装件及其制法与基板结构 | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| CN115497881A (zh) | 半导体封装及其制造方法 | |
| US20250285952A1 (en) | Electronic package and manufacturing method thereof | |
| CN223829838U (zh) | 电子封装件及其基板结构 |