CN219226288U - 半导体封装载板结构 - Google Patents
半导体封装载板结构 Download PDFInfo
- Publication number
- CN219226288U CN219226288U CN202320028443.6U CN202320028443U CN219226288U CN 219226288 U CN219226288 U CN 219226288U CN 202320028443 U CN202320028443 U CN 202320028443U CN 219226288 U CN219226288 U CN 219226288U
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- insulating layer
- convex
- package substrate
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000001788 irregular Effects 0.000 claims description 6
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 44
- 239000012792 core layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种半导体封装载板结构，其包括一绝缘层以及一线路增层结构。线路增层结构与绝缘层相结合，且线路增层结构的至少一侧包括有多个图案化对外电性连接垫。图案化对外电性连接垫嵌入于绝缘层内，且其中的一侧面露出于绝缘层的一表面。其中，图案化对外电性连接垫的周身表面并列设有呈纵向延伸的多个凹部及/或多个凸部，且凹部为凹槽，凸部为凸条。
Description
技术领域
本实用新型关于一种半导体装置，特别关于一种半导体封装载板结构。
背景技术
平面网格阵列（Land Grid Array，LGA）封装是一种积体电路的表面安装技术。相较于球栅阵列（Ball Grid Array，BGA）封装具有更轻薄的封装外观，特别适用于要求高电气性能的应用。
图1A显示一种现有的平面网格阵列封装10的一示意图。平面网格阵列封装10包括有一绝缘部111以及一导电部112。随着平面网格阵列封装10为了满足高功率的需求，绝缘部111与导电部112的接触面113的面积增加。在如此的条件下，将如图1B所示，在封装制作中可靠度验证或于封装时容易导致绝缘部111与导电部112的接触面产生裂纹C1或分离的状况。该异常状况除了可能降低电气效能之外，严重者甚至会造成封装载板结构损坏以及可靠度问题。
因此，如何提供一种半导体封装载板结构，以避免上述问题的发生，实属当前重要课题之一。
实用新型内容
本实用新型的一目的，是提供一种半导体封装载板结构，通过将周身设计为不规则结构，而能够避免结构中不同的元件之间发生裂纹或分离的缺陷。
为达上述目的，本实用新型提供一种半导体封装载板结构，其包括一绝缘层以及一线路增层结构。线路增层结构与绝缘层相结合，且线路增层结构的至少一侧包括有多个图案化对外电性连接垫。图案化对外电性连接垫嵌入于绝缘层内，且其中的一侧面露出于绝缘层的一表面。其中，图案化对外电性连接垫的周身表面并列设有呈纵向延伸的多个凹部及/或多个凸部，且凹部为凹槽，凸部为凸条。
于一实施例中，半导体封装载板结构为一平面网格阵列封装载板（LGA）结构。
于一实施例中，其中凹部与凸部的一截面形状分别呈矩形、三角形、弧形、不规则形或其组合。
于一实施例中，其中凹部为截面呈向内扩展的凹槽，凸部为截面呈向外扩展的凸条。
于一实施例中，其中绝缘层的材质包括有机感光型介电材料、有机非感光型介电材料及/或无机氧化物材料。
于一实施例中，其中线路增层结构还包括有多个图案化导电柱，且图案化导电柱的周身表面，并列设有呈纵向延伸的多个凹部及/或多个凸部，该凹部为凹槽，该凸部为凸条。
于一实施例中，其中图案化导电柱的凹部与凸部的一截面形状分别呈矩形、三角形、弧形、不规则形或其组合。
于一实施例中，图案化导电柱的凹部为截面呈向内扩展的凹槽，凸部为截面呈向外扩展的凸条。
承上所述，本实用新型的半导体封装载板结构利用凹凸配合的结构而增加绝缘层与线路增层结构之间的接触面积或是嵌合干涉力，进而增加结合力，也因此能够避免绝缘层与线路增层结构之间产生裂纹或分离，进而可强化半导体封装载板结构的可靠度。
附图说明
图1A与图1B显示现有的一种半导体封装载板结构的示意图；
图2显示依据本实用新型较佳实施例的一种半导体封装载板结构的一剖面示意图；
图3显示依据本实用新型较佳实施例的一种半导体封装载板结构的底面的一平面示意图；
图4A为本实用新型的半导体封装载板结构的第一线路增层结构的周身具有多个凸部的一局部立体示意图；
图4B为本实用新型的半导体封装载板结构的第一绝缘层具有对应于凸部的多个凹部的一局部立体示意图；
图5A至图5C为本实用新型的半导体封装载板结构的凹部与凸部的组合的变化态样示意图；
图6A至图6B为本实用新型的半导体封装载板结构的凹部与凸部的截面形状的变化态样示意图；
图7显示本实用新型的半导体封装载板结构还具有保护层的一示意图。
附图标记说明：
10:平面网格阵列封装
111:绝缘部
112:导电部
113:接触面
20:半导体封装载板结构
210:核心层
211:第一面
212:第二面
220:第一增层结构
2201:第一安装表面
221:第一绝缘层
222:第一线路增层结构
2221:图案化对外电性连接垫
2211:表面
230:第二增层结构
2301:第二安装表面
231:第二绝缘层
232:第二线路增层结构
2321:图案化导电柱
240:导电连接层
251:凸部
252:凹部
260:保护层
270:晶片
271:导电凸块
C1:裂纹。
具体实施方式
为了使所属技术领域技术人员能了解本实用新型的内容，并可据以实现本实用新型的内容，现配合适当实施例及图式说明如下。
请参阅图2与图3所示，图2是本实用新型较佳实施例的一半导体封装载板结构20的一剖面示意图，图3是半导体封装载板结构20的底面的一平面示意图。半导体封装载板结构20包括一核心层210以及设置于核心层210的上下两侧的一第一增层结构220以及一第二增层结构230。第一增层结构220设置于核心层210的第一面211上，第二增层结构230设置于核心层210的第二面212上。第一增层结构220与第二增层结构230通过一导电连接层240穿过核心层210而相互电性连接。需注意，在一些实施例中，核心层210以及导电连接层240非为必要，半导体封装载板结构也可仅由第一增层结构与第二增层结构堆叠设置而成(即为Coreless封装载板)。
第一增层结构220具有一第一绝缘层221以及一第一线路增层结构222，并且在远离核心层210的第一面211的一侧为一第一安装表面2201。第一绝缘层221包覆第一线路增层结构222，而外露于第一绝缘层221的部分第一线路增层结构222的一侧为图案化对外电性连接垫2221。由图2可知，图案化对外电性连接垫2221嵌入于第一绝缘层221内，且图案化对外电性连接垫2221的其中的一侧面露出于第一绝缘层221的一表面2211。在其他实施例中，第一增层结构220可具有多个层堆叠设置的第一绝缘层221以及第一线路增层结构222，其层数非为限制。
请参阅图4A与图4B，其分别显示部分的第一绝缘层221以及部分的第一线路增层结构222的一局部立体示意图。如图4A所示，第一线路增层结构222的图案化对外电性连接垫2221的周身表面并列设有呈纵向延伸的多个凸部251，其呈凸条的态样。如图4B所示，第一绝缘层221则具有对应的多个凹部252，其呈凹槽的态样。呈凸条的凸部251与呈凹槽的凹部252相结合。值得一提的是，前述的纵向与第一安装表面2201约呈垂直的方向。
图5A至图5C显示半导体封装载板结构20的底面的局部放大示意图。图5A显示第一绝缘层221具有凹部252，第一线路增层结构222具有凸部251的实施态样。图5B显示第一绝缘层221具有凸部251，第一线路增层结构222具有凹部252的实施态样。图5C则显示第一绝缘层221与第一线路增层结构222分别同时具有凸部251与凹部252的实施态样。
上述说明以凸部251与凹部252的截面形状为圆弧形为例，特别是截面形状呈互相嵌合干涉的圆弧形。换言之，凸部251例如为截面呈向外扩展的凸条，凹部252例如为截面呈向内扩展的凹槽。在其他实施例中，凸部251与凹部252的截面形状也可呈其他形状，例如包括但不限于三角形（如图6A所示）、矩形（如图6B所示）或不规则形（图未示出）。另外，在其他实施例中，同一半导体封装载板结构20中也可同时具有相同或不同截面形状的凸部251与凹部252，并未加以限制。
通过凸部251与凹部252，能够增加第一绝缘层221与第一线路增层结构222的接触面积并且可以形成粗糙接触面，或是通过嵌合时彼此的干涉作用，以增加两者之间的结合力，进而避免产生裂纹。
请再参阅图2，第二增层结构230具有堆叠设置的一第二绝缘层231以及一第二线路增层结构232，并且在远离核心层210的第二面212的一侧为一第二安装表面2301。与第一增层结构220相同的是第二增层结构230可具有多个层堆叠设置的第二绝缘层231与第二线路增层结构232，其层数非为限制。第二线路增层结构232可包括多个图案化导电柱2321。图案化导电柱2321的周身表面并列设有呈纵向延伸的多个凸部251，而第二绝缘层231具有多个凹部252。于本实施例中，凸部251为凸条，凹部252为凹槽，与上述的第一增层结构220类似，第二线路增层结构232与第二绝缘层231的凸部251及凹部252的实施态样也可与上述具有相同的变化态样。
在其他实施例中，导电连接层240还可类似所述的图案化导电柱2321而具有多个凸部及/或凹部，而核心层210可具有对应的多个凹部及/或凸部，通过嵌合时彼此的干涉作用进而增加结合力。其中，凸部和凹部的实施及变化均同上述，于此不再赘述。
再参阅图2，半导体封装载板结构20还包括一晶片270，其可通过多个导电凸块271而电性连接于第二增层结构230的第二安装表面2301。其中，导电凸块271例如包括但不限于焊球、金凸块或导电胶等具有导电功能的连接元件。
本实施例的半导体封装载板结构20可为一平面网格阵列封装载板结构，上述的第一安装表面2201与第二安装表面2301可用以电性连接晶片或是其他封装载板结构之用，并且可应用于例如但不限于电源管理积体电路（power management IC，PMIC）。
另外，请再参阅图7所示，半导体封装载板结构20还可包括一保护层260，其可形成于部分的第一安装表面2201上以暴露部分的第一线路增层结构222的图案化对外电性连接垫2221。保护层260作为防焊层之用，并可保护第一线路增层结构222以避免或延缓氧化反应。
另外，上述的第一绝缘层221、第二绝缘层231的材质可包括有机感光型介电材料或有机非感光型介电材料，其例如包括包括有玻璃纤维以及有机树脂的绝缘材料。其中，有机树脂例如包括但不限于BT、FR4或FR5等的基材或预浸材（prepreg）的环氧树脂、有机基材ABF（Ajinomoto Build-up Film）、环氧模压树脂（Epoxy Molding Compound，EMC）、膜状EMC或聚酰亚胺（Polyimide，PI）。部分的绝缘层的材质也可包括微米或纳米级的无机氧化物材料，例如硅氧化物（SiOx）、镍氧化物（NiO）或铜氧化物。在某些特定的实施例中各绝缘层可选择相同或不同的材料而组成。
综上所述，本实用新型的一种半导体封装载板结构在绝缘层与线路增层结构的接触面设置连接结构，以凸部与凹部相互配合的方式增加接触面积，或是通过嵌合时彼此的干涉作用，进而增加结合力，以避免产生裂纹而增加可靠度，尤其适用于大面积、高功率的电子装置。
上述的实施例仅用来列举本实用新型的实施态样，以及阐释本实用新型的技术特征，并非用来限制本实用新型的保护范畴。任何本领域的技术人员可轻易完成的改变或均等性的安排均属于本实用新型所主张的范围，本实用新型的权利保护范围应以权利要求书范围为准。
Claims (8)
1.一种半导体封装载板结构，其特征在于，包括：
一绝缘层；以及
一线路增层结构，与该绝缘层相结合，且该线路增层结构的至少一侧，包括有多个图案化对外电性连接垫，该图案化对外电性连接垫嵌入在该绝缘层内，且其中的一侧面露出于该绝缘层的一表面；
其中，该图案化对外电性连接垫的周身表面并列设有呈纵向延伸的多个凹部及/或多个凸部，且该凹部为凹槽，该凸部为凸条。
2.如权利要求1所述的半导体封装载板结构，其特征在于，为一平面网格阵列封装载板结构。
3.如权利要求1所述的半导体封装载板结构，其特征在于，该凹部与该凸部的一截面形状分别呈矩形、三角形、弧形、不规则形或其组合。
4.如权利要求1所述的半导体封装载板结构，其特征在于，该凹部为截面呈向内扩展的凹槽，该凸部为截面呈向外扩展的凸条。
5.如权利要求1所述的半导体封装载板结构，其特征在于，该绝缘层的材质包括一有机感光型介电材料、一有机非感光型介电材料及/或一无机氧化物材料。
6.如权利要求1所述的半导体封装载板结构，其特征在于，该线路增层结构还包括有多个图案化导电柱，且该图案化导电柱的周身表面，并列设有呈纵向延伸的多个凹部与及/或多个凸部，该凹部为凹槽，该凸部为凸条。
7.如权利要求6所述的半导体封装载板结构，其特征在于，该图案化导电柱的该凹部与该凸部的一截面形状分别呈矩形、三角形、弧形、不规则形或其组合。
8.如权利要求6所述的半导体封装载板结构，其特征在于，该图案化导电柱的该凹部为截面呈向内扩展的凹槽，该凸部为截面呈向外扩展的凸条。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320028443.6U CN219226288U (zh) | 2023-01-06 | 2023-01-06 | 半导体封装载板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320028443.6U CN219226288U (zh) | 2023-01-06 | 2023-01-06 | 半导体封装载板结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219226288U true CN219226288U (zh) | 2023-06-20 |
Family
ID=86738545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320028443.6U Active CN219226288U (zh) | 2023-01-06 | 2023-01-06 | 半导体封装载板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219226288U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119650543A (zh) * | 2025-02-17 | 2025-03-18 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
| CN119764285A (zh) * | 2025-02-28 | 2025-04-04 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
-
2023
- 2023-01-06 CN CN202320028443.6U patent/CN219226288U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119650543A (zh) * | 2025-02-17 | 2025-03-18 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
| CN119650543B (zh) * | 2025-02-17 | 2025-05-30 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
| CN119764285A (zh) * | 2025-02-28 | 2025-04-04 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| CN101159254B (zh) | 半导体装置 | |
| CN1063579C (zh) | 半导体装置 | |
| KR101069499B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN107978569B (zh) | 芯片封装结构及其制造方法 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| TW201417642A (zh) | 連接基板及層疊封裝結構 | |
| TWI496258B (zh) | 封裝基板之製法 | |
| CN219226288U (zh) | 半导体封装载板结构 | |
| US7786571B2 (en) | Heat-conductive package structure | |
| US8803304B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN113496966A (zh) | 电子封装件 | |
| TWI819582B (zh) | 電子封裝件及其基板結構 | |
| CN111490025B (zh) | 电子封装件及其封装基板与制法 | |
| TWI438880B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| US20100219522A1 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| KR100533763B1 (ko) | 반도체패키지 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| CN117936500A (zh) | 电子封装件及其制法与基板结构 | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| TWI815639B (zh) | 電子封裝件及其製法 | |
| TWM642378U (zh) | 半導體封裝載板結構 | |
| KR20110080491A (ko) | 반도체 칩 패키지 제조방법 | |
| TW201519335A (zh) | 半導體封裝件及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |