TWI911479B

TWI911479B - 半導體裝置的製作方法

Info

Publication number: TWI911479B
Application number: TW111131805A
Authority: TW
Inventors: 林大鈞; 蔡馥郁; 蔡濱祥; 邱崇益
Original assignee: 聯華電子股份有限公司
Priority date: 2022-05-20
Filing date: 2022-08-24
Publication date: 2026-01-11

Abstract

一種半導體裝置的製作方法包括下列步驟。在III-V族化合物半導體層上形成閘極結構。通過退火製程形成閘極矽化物層與源極/汲極矽化物層。閘極矽化物層形成在閘極結構上，源極/汲極矽化物層形成在III-V族化合物半導體層上，且閘極矽化物層的材料組成不同於源極/汲極矽化物層的材料組成。

Description

半導體裝置的製作方法

本發明係有關於一種半導體裝置的製作方法，尤指一種包括III-V族化合物半導體層的半導體裝置的製作方法。

III-V族化合物半導體由於其半導體特性而可應用於形成許多種類的積體電路裝置，例如高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor，HEMT)。在高電子遷移率電晶體中，兩種不同能帶隙(band-gap)的半導體材料係結合而於接面(junction)形成異質接面(heterojunction)而為載子提供通道。近年來，氮化鎵(GaN)系列的材料由於擁有較寬能隙與飽和速率高的特點而適合應用於高功率與高頻率產品。氮化鎵系列的高電子遷移率電晶體由材料本身的壓電效應產生二維電子氣(2DEG)，其電子速度及密度均較高，故可用以增加切換速度。此外，III-V族化合物半導體電晶體的結構有許多不同的設計以對應不同的產品需求，而對應的製程方法也因此複雜化而導致對於生產良率或/及生產成本的負面影響。

本發明提供了一種半導體裝置的製作方法，利用退火製程一併形成材料組成不同的閘極矽化物層與源極/汲極矽化物層，從而達到製程簡化的效果。

本發明之一實施例提供一種半導體裝置的製作方法，包括下列步驟。在一III-V族化合物半導體層上形成一閘極結構。通過一退火製程形成一閘極矽化物層與一源極/汲極矽化物層。閘極矽化物層形成在閘極結構上，源極/汲極矽化物層形成在III-V族化合物半導體層上，且閘極矽化物層的材料組成不同於源極/汲極矽化物層的材料組成。

以下本發明的詳細描述已披露足夠的細節以使本領域的技術人員能夠實踐本發明。以下闡述的實施例應被認為是說明性的而非限制性的。對於本領域的一般技術人員而言顯而易見的是，在不脫離本發明的精神和範圍的情況下，可以進行形式及細節上的各種改變與修改。

在進一步的描述各實施例之前，以下先針對全文中使用的特定用語進行說明。

用語“在…上”、“在…上方”和“在…之上”的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物上而且還包括在某物上且其間有其他居間特徵或層的含義，並且“在…上方”或“在…之上”不僅表示在某物“上方”或“之上”的含義，而且還可以包括其在某物“上方”或“之上”且其間沒有其他居間特徵或層(即，直接在某物上)的含義。

說明書與請求項中所使用的序數例如“第一”、“第二”等用詞，是用以修飾請求項之元件，除非特別說明，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

用語“蝕刻”在本文中通常用來描述用以圖案化材料的製程，使得在蝕刻完成後的材料的至少一部分能被留下。當“蝕刻”一材料時，該材料的至少一部分在蝕刻結束後可被保留。與此相反的是，當“移除”材料時，基本上所有的材料可在過程中被除去。然而，在一些實施例中，“移除”可被認為是一個廣義的用語而包括刻蝕。

在下文中使用術語“形成”或“設置”來描述將材料層施加到基底的行為。這些術語旨在描述任何可行的層形成技術，包括但不限於熱生長、濺射、蒸發、化學氣相沉積、磊晶生長、電鍍等。

請參閱第1圖至第8圖。第1圖至第8圖所繪示為本發明一實施例之半導體裝置的製作方法示意圖，其中第2圖繪示了第1圖之後的狀況示意圖，第3圖繪示了第2圖之後的狀況示意圖，第4圖繪示了第3圖之後的狀況示意圖，第5圖繪示了第4圖之後的狀況示意圖，第6圖繪示了第5圖之後的狀況示意圖，第7圖繪示了第6圖之後的狀況示意圖，而第8圖繪示了第7圖之後的狀況示意圖。如第8圖所示，本實施例的半導體裝置101的製作方法可包括下列步驟。在一III-V族化合物半導體層12上形成一閘極結構20G。然後，通過一退火製程形成一閘極矽化物層36與一源極/汲極矽化物層56。閘極矽化物層36形成在閘極結構20G上，源極/汲極矽化物層56形成在III-V族化合物半導體層12上，且閘極矽化物層36的材料組成不同於源極/汲極矽化物層56的材料組成。通過同一個退火製程一併形成材料組成不同的閘極矽化物層36與源極/汲極矽化物層56，可減少使用退火製程的次數或/及降低退火製程對於半導體裝置的負面影響，故可達到製程簡化或/及提升半導體裝置電性表現的效果。

進一步說明，本發明的半導體裝置的製作方法可包括但並不限於下列步驟。如第1圖所示，可在一基底10上依序形成III-V族化合物半導體層12、一III-V族化合物阻障層14、一閘極材料層20、一第一金屬層32以及一第一矽層34。換句話說，閘極材料層20可被視為在一垂直方向D1上形成在III-V族化合物半導體層12上，第一金屬層32可被視為在垂直方向D1上形成在閘極材料層20上，而第一矽層34可被視為在垂直方向D1上形成在第一金屬層32上。基底10可包括矽基底、碳化矽(SiC)基底、氮化鎵(gallium nitride，GaN)基底、藍寶石(sapphire)基底或其他適合材料所形成之基底。在一些實施例中，在形成III-V族化合物半導體層12之前，可先在基底10上形成一緩衝層(未繪示)，而緩衝層可包括例如氮化鎵、氮化鋁鎵(alumium gallium nitride，AlGaN)、氮化鋁銦(alumium indium nitride，AlInN)或其他適合之緩衝材料，但並不以此為限。換句話說，緩衝層可在垂直方向D1位於基底10與III-V族化合物半導體層12之間。

在一些實施例中，III-V族化合物半導體層12可包括氮化鎵、氮化銦鎵(indium gallium nitride，InGaN)或其他適合的III-V族化合物半導體材料，III-V族化合物阻障層14可包括氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁(alumium nitride，AlN)其他適合的III-V族化合物材料。在一些實施例中，閘極材料層20可包括P型摻雜III-V族化合物材料，例如P型摻雜氮化鋁鎵、P型摻雜氮化鎵或其他適合的P型摻雜III-V族化合物材料，但並不以此為限。此外，P型摻雜III-V族化合物材料中的P型摻雜物可包括二茂鎂(cyclopentadienyl magnesium，Cp ₂Mg)、鎂、鈹(Be)、鋅(Zn)、上述材料的組合或其他適合的P型摻雜物。此外，第一金屬層32與第一矽層34可用於形成上述的閘極矽化物層，故第一金屬層32的材料可依據所要形成的閘極矽化物層的材料組成而進行調整。舉例來說，第一金屬層32可包括鎳、鈷、鉑或其他適合的金屬材料，而第一矽層34可為純矽層，例如單晶矽層、多晶矽層、非晶矽層或其他結構的矽層，但並不以此為限。

在一些實施例中，上述的垂直方向D1可被視為基底10的厚度方向，基底10在垂直方向D1上可具有相對的一上表面10T與一底表面10B，而上述的III-V族化合物半導體層12、III-V族化合物阻障層14、閘極材料層20、第一金屬層32以及第一矽層34可形成在上表面10T的一側。與垂直方向D1大體上正交的水平方向(例如水平方向D2以及其他與垂直方向D1正交的方向)可大體上與基底10的上表面10T或/及底表面10B平行，但並不以此為限。在本文中所述在垂直方向D1上相對較高的位置或/及部件與基底10的底表面10B之間在垂直方向D1上的距離可大於在垂直方向D1上相對較低的位置或/及部件與基底10的底表面10B之間在垂直方向D1上的距離，各部件的下部或底部可比此部件的上部或頂部在垂直方向D1上更接近基底10的底表面10B，在某個部件之上的另一部件可被視為在垂直方向D1上相對較遠離基底10的底表面10B，而在某個部件之下的另一部件可被視為在垂直方向D1上相對較接近基底10的底表面10B。

如第1圖至第3圖所示，在第一矽層34形成之後，可對第一矽層34、第一金屬層32以及閘極材料層20進行一圖案化製程91，用以分別形成一矽圖案34P、一金屬圖案32P以及閘極結構20G。在一些實施例中，可在第一矽層34形成之後，在第一矽層34上形成一圖案化遮罩層80，並利用圖案化遮罩層80進行圖案化製程91，但並不以此為限。此外，圖案化製程91可包括一個或多個蝕刻步驟，分別對第一矽層34、第一金屬層32以及閘極材料層20進行蝕刻，從而形成矽圖案34P、金屬圖案32P以及閘極結構20G。舉例來說，在第一矽層34被圖案化製程91圖案化而成為矽圖案34P之後，可利用矽圖案34P或/及剩下的圖案化遮罩層80為蝕刻遮罩進行蝕刻步驟91S，對第一金屬層32或第一金屬層32與閘極材料層20進行圖案化。在一些實施例中，圖案化遮罩層80可在蝕刻步驟91S之前被移除或在蝕刻步驟91S中被蝕刻而不再位於矽圖案34P上，故蝕刻步驟91S可被視為使用矽圖案34P為蝕刻遮罩的蝕刻步驟，但並不以此為限。換句話說，圖案化製程91包括利用矽圖案34P為蝕刻遮罩的蝕刻步驟91S，而第一金屬層32可被蝕刻步驟91S蝕刻而成為金屬圖案32P。

值得說明的是，本發明中用以形成閘極結構20G、金屬圖案32P以及矽圖案34P的方法可包括但並不限於上述步驟。換句話說，可利用其他適合的方法形成如第3圖中所繪示的閘極結構20G、金屬圖案32P以及矽圖案34P。此外，當第一矽層34、第一金屬層32以及閘極材料層20被圖案化製程91圖案化而分別成為矽圖案34P、金屬圖案32P以及閘極結構20G時，矽圖案34P、金屬圖案32P以及閘極結構20G在垂直方向D1上的投影圖案的形狀或/及面積可大體上彼此相同，但並不以此為限。此外，矽圖案34P、金屬圖案32P以及閘極結構20G的材料組成可分別與第一矽層34、第一金屬層32以及閘極材料層20的材料組成相同，金屬圖案32P可被視為形成在閘極結構20G上，而矽圖案34P可被視為形成在金屬圖案32P上。在形成閘極結構20G、金屬圖案32P以及矽圖案34P之後，可形成一鈍化層40覆蓋閘極結構20G、金屬圖案32P、矽圖案34P、III-V族化合物阻障層14以及III-V族化合物半導體層12，而鈍化層40可包括氧化矽、氮化矽、四乙氧基矽烷(tetraethoxy silane，TEOS)或其他適合的絕緣材料。

如第4圖至第6圖所示，在鈍化層40形成之後可進行退火製程92，鈍化層40可在退火製程92中覆蓋閘極結構20G、金屬圖案32P、矽圖案34P、III-V族化合物阻障層14以及III-V族化合物半導體層12，而金屬圖案32P與矽圖案34P可通過退火製程92而被轉變成閘極矽化物層36。在一些實施例中，退火製程92可包括快速熱處理(rapid thermal processing，RTP)或其他適合的熱處理方式。在一些實施例中，閘極矽化物層36可包括矽化鎳、矽化鈷、矽化鉑或其他適合的導電矽化物材料。此外，本發明中用以形成閘極矽化物層36的方法可包括但並不限於上述形成金屬圖案32P與矽圖案34P的方式。換句話說，在一些實施例中，也可視設計需要利用其他的材料層通過退火製程92而形成閘極矽化物層36。此外，在一些實施例中，在退火製程92之前，可形成一開孔OP貫穿III-V族化合物半導體層12上的鈍化層40，而在開孔OP形成之後，可形成一第二矽層52，並在第二矽層52上形成一第二金屬層54。第二矽層52的至少一部分可形成在開孔OP中，而第二矽層52與第二金屬層54可通過退火製程92而被轉變成源極/汲極矽化物層56。

在一些實施例中，第二金屬層54的材料可依據所要形成的源極/汲極矽化物層56的材料組成而進行調整。舉例來說，源極/汲極矽化物層56可包括矽化鈦、矽化鉭、矽化鈦鋁或其他適合的導電矽化物材料，第二金屬層54可因此包括鈦、鉭、鈦鋁合金或其他適合的金屬材料，而第二矽層52可為純矽層，例如單晶矽層、多晶矽層、非晶矽層或其他結構的矽層，但並不以此為限。換句話說，由於閘極矽化物層36的材料組成不同於源極/汲極矽化物層56的材料組成，故金屬圖案32P的材料組成(也就是第一金屬層32的材料組成)也不同於第二金屬層54的材料組成。在一些實施例中，第二矽層52可共形地(conformally)形成在鈍化層40上且共形地形成在開孔OP中，而第二金屬層54可共形地形成在第二矽層52上，但並不以此為限。此外，第二矽層52可還形成在位於閘極結構20G之上的鈍化層40上，故在退火製程之後，源極/汲極矽化物層56可還形成在位於閘極結構20G之上的鈍化層40上，但並不以此為限。

在一些實施例中，用以使金屬圖案32P與矽圖案34P被轉變成閘極矽化物層36的製程溫度可大體上等於或低於用以使第二矽層52與第二金屬層54被轉變成源極/汲極矽化物層56的製程溫度，藉此使退火製程92可用以一併形成閘極矽化物層36與源極/汲極矽化物層56。舉例來說，退火製程92的製程溫度可介於攝氏550度至攝氏650度之間，但並不以此為限。此外，本發明中用以形成源極/汲極矽化物層56的方法可包括但並不限於上述形成第二矽層52與第二金屬層54的方式。換句話說，在一些實施例中，也可視設計需要利用其他的材料層通過退火製程92而形成源極/汲極矽化物層56。

如第5圖至第7圖所示，在退火製程92之後，可將形成在位於閘極結構20G之上的鈍化層40上的源極/汲極矽化物層56以及其他部分的源極/汲極矽化物層56移除而形成第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B。在一些實施例中，可在閘極結構20G在水平方向D2上的兩相對側形成開孔OP，而第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B可分別至少部分設置在對應的開孔OP中，故第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B可分別設置在閘極結構20G在水平方向D2上的兩相對側，但並不以此為限。在一些實施例中，開孔OP可還貫穿III-V族化合物阻障層14，故源極/汲極矽化物層56(例如第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B)可直接接觸III-V族化合物半導體層12，但並不以此為限。在一些實施例中，開孔OP可僅貫穿鈍化層40而未貫穿III-V族化合物阻障層14，故III-V族化合物阻障層14的一部分可在垂直方向D1上位於源極/汲極矽化物層56與III-V族化合物半導體層12之間。

如第8圖所示，在第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B形成之後，可形成一介電層60覆蓋鈍化層40、第一源極/汲極矽化物層56A與第二源極/汲極矽化物層56B，並可形成接觸結構CT1、接觸結構CT2以及接觸結構CT3分別對應閘極矽化物層36、第一源極/汲極矽化物層56A以及第二源極/汲極矽化物層56B。接觸結構CT1可在垂直方向D1上貫穿位於閘極矽化物層36上的介電層60與鈍化層40，用以與閘極矽化物層36接觸而形成電性連接。接觸結構CT2可在垂直方向D1上貫穿位於第一源極/汲極矽化物層56A上的介電層60，用以與第一源極/汲極矽化物層56A接觸而形成電性連接。接觸結構CT3可在垂直方向D1上貫穿位於第二源極/汲極矽化物層56B上的介電層60，用以與第二源極/汲極矽化物層56B接觸而形成電性連接。在一些實施例中，介電層60可包括單層或多層的介電材料例如氧化物介電材料或其他適合的介電材料，而各接觸結構可分別包括一阻障層(未繪示)以及一金屬層(未繪示)設置在阻障層上，但並不以此為限。上述的阻障層可包括鈦、氮化鈦、鉭、氮化鉭或其他適合的阻障材料，而上述的金屬層可包括鎢、銅、鋁、鈦鋁合金或其他適合的金屬材料。

通過上述的製作方法，可形成如第8圖所示的半導體裝置101。半導體裝置101可包括上述的基底10、III-V族化合物半導體層12、III-V族化合物阻障層14、閘極結構20G、閘極矽化物層36、鈍化層40、第一源極/汲極矽化物層56A、第二源極/汲極矽化物層56B、介電層60、接觸結構CT1、接觸結構CT2以及接觸結構CT3。在一些實施例中，接觸結構CT1可被視為閘極電極，接觸結構CT2可被視為源極電極，而接觸結構CT3可被視為汲極電極，但並不以此為限。相對地，閘極矽化物層36可被視為閘極電極的接觸墊，第一源極/汲極矽化物層56A可被視為源極電極的接觸墊，而第二源極/汲極矽化物層56B可被視為汲極電極的接觸墊。閘極矽化物層36可用以形成蕭特基接觸(Schottky contact)，而源極/汲極矽化物層56可用以形成歐姆接觸(Ohmic contact)，故閘極矽化物層36的材料組成不同於源極/汲極矽化物層56的材料組成，而源極/汲極矽化物層56的功函數可相對較低以實現歐姆接觸的要求，故閘極矽化物層36的功函數可高於源極/汲極矽化物層56的功函數，但並不以此為限。

綜上所述，在本發明的半導體裝置的製作方法中，可利用退火製程一併形成材料組成不同的閘極矽化物層與源極/汲極矽化物層，藉此可減少使用退火製程的次數或/及降低退火製程對於半導體裝置的負面影響，故可達到製程簡化或/及提升半導體裝置電性表現的效果。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:基底 10B:底表面 10T:上表面 12:III-V族化合物半導體層 14:III-V族化合物阻障層 20:閘極材料層 20G:閘極結構 32:第一金屬層 32P:金屬圖案 34:第一矽層 34P:矽圖案 36:閘極矽化物層 40:鈍化層 52:第二矽層 54:第二金屬層 56:源極/汲極矽化物層 56A:第一源極/汲極矽化物層 56B:第二源極/汲極矽化物層 60:介電層 80:圖案化遮罩層 91:圖案化製程 91S:蝕刻步驟 92:退火製程 101:半導體裝置 CT1:接觸結構 CT2:接觸結構 CT3:接觸結構 D1:垂直方向 D2:水平方向 OP:開孔

第1圖至第8圖所繪示為本發明一實施例之半導體裝置的製作方法示意圖，其中第2圖繪示了第1圖之後的狀況示意圖；第3圖繪示了第2圖之後的狀況示意圖；第4圖繪示了第3圖之後的狀況示意圖；第5圖繪示了第4圖之後的狀況示意圖；第6圖繪示了第5圖之後的狀況示意圖；第7圖繪示了第6圖之後的狀況示意圖；第8圖繪示了第7圖之後的狀況示意圖。

10:基底

10B:底表面

10T:上表面

12:III-V族化合物半導體層

14:III-V族化合物阻障層

20:閘極材料層

20G:閘極結構

36:閘極矽化物層

40:鈍化層

56:源極/汲極矽化物層

D1:垂直方向

D2:水平方向

OP:開孔

Claims

一種半導體裝置的製作方法，包括：在一III-V族化合物半導體層上形成一閘極結構；以及通過一退火製程形成一閘極矽化物層與一源極/汲極矽化物層，其中該閘極矽化物層形成在該閘極結構上，該源極/汲極矽化物層形成在該III-V族化合物半導體層上，該閘極矽化物層的材料組成不同於該源極/汲極矽化物層的材料組成，且該閘極矽化物層與該源極/汲極矽化物層是通過該退火製程一併形成，其中形成該閘極矽化物層的方法包括：在該閘極結構上形成一金屬圖案；在該金屬圖案上形成一矽圖案；以及形成一鈍化層覆蓋該閘極結構、該金屬圖案、該矽圖案以及該III-V族化合物半導體層，其中該退火製程是在該鈍化層形成之後進行，且該金屬圖案與該矽圖案在該鈍化層形成之後通過該退火製程而被轉變成該閘極矽化物層。
如請求項1所述之半導體裝置的製作方法，其中該閘極矽化物層的功函數高於該源極/汲極矽化物層的功函數。
如請求項1所述之半導體裝置的製作方法，其中該閘極矽化物層包括矽化鎳、矽化鈷或矽化鉑。
如請求項1所述之半導體裝置的製作方法，其中該源極/汲極矽化物層包括矽化鈦、矽化鉭或矽化鈦鋁。
如請求項1所述之半導體裝置的製作方法，其中該鈍化層在該退火製程中覆蓋該閘極結構、該金屬圖案、該矽圖案以及該III-V族化合物半導體層。
如請求項1所述之半導體裝置的製作方法，其中形成該閘極結構、該金屬圖案以及該矽圖案的方法包括：在該III-V族化合物半導體層上形成一閘極材料層；在該閘極材料層上形成一第一金屬層；在該第一金屬層上形成一第一矽層；以及對該第一矽層、該第一金屬層以及該閘極材料層進行一圖案化製程。
如請求項6所述之半導體裝置的製作方法，其中該第一矽層、該第一金屬層以及該閘極材料層被該圖案化製程圖案化而分別成為該矽圖案、該金屬圖案以及該閘極結構。
如請求項6所述之半導體裝置的製作方法，其中該圖案化製程包括利用該矽圖案為蝕刻遮罩的一蝕刻步驟，且該第一金屬層被該蝕刻步驟蝕刻而形成該金屬圖案。
如請求項1所述之半導體裝置的製作方法，其中形成該源極/汲極矽化物層的方法包括：形成一開孔貫穿該III-V族化合物半導體層上的該鈍化層；形成一第二矽層，其中該第二矽層的至少一部分形成在該開孔中；以及在該第二矽層上形成一第二金屬層，其中該第二矽層與該第二金屬層通過該退火製程而被轉變成該源極/汲極矽化物層。
如請求項9所述之半導體裝置的製作方法，其中該第二矽層還形成在位於該閘極結構之上的該鈍化層上。
如請求項9所述之半導體裝置的製作方法，其中該源極/汲極矽化物層還形成在位於該閘極結構之上的該鈍化層上，且形成在位於該閘極結構之上的該鈍化層上的該源極/汲極矽化物層在該退火製程之後被移除。
如請求項9所述之半導體裝置的製作方法，其中該金屬圖案的材料組成不同於該第二金屬層的材料組成。
如請求項9所述之半導體裝置的製作方法，其中該第二矽層共形地形成在該鈍化層上且共形地形成在該開孔中。
如請求項9所述之半導體裝置的製作方法，其中該第二金屬層共形地形成在該第二矽層上。
如請求項1所述之半導體裝置的製作方法，其中該閘極結構包括一P型摻雜III-V族化合物材料。
如請求項1所述之半導體裝置的製作方法，其中該退火製程的製程溫度介於攝氏550度至攝氏650度之間。