TWI910555B - 積體封裝體及其形成方法與半導體裝置 - Google Patents

Abstract

提供半導體裝置及其製造方法。半導體裝置包括光學晶粒、雷射晶粒及中介件。光學晶粒具有光子積體電路(PIC)、電子積體電路(EIC)及一或多個第一耦合波導。雷射晶粒具有至少一雷射二極體及一或多個第二耦合波導。使用金屬對金屬接合使光學晶粒及雷射晶片接合到中介件的第一側，其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準。光學膠填充經對準的一或多個第一耦合波導中的所述至少一者與一或多個第二耦合波導中的所述至少一者之間的間隙。

Description

積體封裝體及其形成方法與半導體裝置

本發明是關於積體封裝體及其形成方法與半導體裝置，特別是關於經改良的積體封裝體、積體封裝體的形成方法及積體光學晶片封裝裝置。

電訊號及處理是訊號傳輸及處理的一種技術。近年來，光訊號及處理被用在越來越多的應用中，特別是由於使用光纖相關應用來進行訊號傳輸。

光訊號及處理通常與電訊號及處理結合，以提供成熟的應用。例如，光纖可用於長距離訊號傳輸，而電訊號可用於短距離訊號傳輸以及處理與控制。相應地，形成了長距離光學部件及短距離電學部件積體化的裝置，用於介於光訊號及電訊號之間的轉換以及光訊號及電訊號的處理。因此，封裝體可以包括包括光學裝置的光學(光子)晶粒及包括電子裝置的電子晶粒。

保持在半導體裝置內的光學部件之間的對準對於光能的效率及高品質傳輸特別有利。然而，已知的製造方法可能由於製造製程中部件之間的相對運動而導致未對準。

在一些實施例中，提供一種積體封裝體。所述積體封裝體包括光學晶粒、雷射晶粒、中介件及光學膠。其中，光學晶粒包括光子積體電路、電子積體電路及一或多個第一耦合波導。其中，雷射晶粒包括至少一雷射二極體及一或多個第二耦合波導。其中，使用金屬對金屬接合使光學晶粒接合到中介件的第一側，其中使用金屬對金屬接合使雷射晶粒接合到中介件的第一側，且其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準。光學膠填充介於經對準的一或多個第一耦合波導中的所述至少一者與一或多個第二耦合波導中的所述至少一者之間的間隙。

在一些實施例中，提供一種積體封裝體的形成方法。所述積體封裝體的形成方法包括形成第一接合層在光學晶粒的第一側上，第一接合層包括第一介電層及第一金屬化層，其中光學晶粒包括光子積體電路、電子積體電路及一或多個第一耦合波導；形成第二接合層在雷射晶粒的第一側上，第二接合層包括第二介電層及第二金屬化層，其中雷射晶粒包括至少一雷射二極體及一或多個第二耦合波導；形成第三接合層在中介件的第一側上，第三接合層包括第三介電層及第三金屬化層；對準光學晶粒的第一側及雷射晶粒的第一側於中介件的第一側上，其中光學晶粒的第一接合層及雷射晶粒的第二接合層物理上地接觸中介件的第三接合層，且其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準；形成金屬對金屬接合在介於第一接合層及第三接合層之間及介於第二接合層及第三接合層之間；以及以光學膠填充介於光學晶粒及雷射晶粒之間的空隙。

在一些實施例中，提供一種半導體裝置。所述半導體裝置包括一或多個積體封裝體，其中每個積體封裝體包括光學晶粒、雷射晶粒、中介件及光學膠。其中，光學晶粒包括一或多個光子積體電路；一或多個第一耦合波導，所述一或多個第一耦合波導光學連接到一或多個光子積體電路中的至少一者；以及第一接合層，所述第一接合層包括使用鑲嵌或雙鑲嵌製程形成的第一介電質及第一金屬化層。其中，雷射晶粒包括至少一雷射二極體；一或多個第二耦合波導；以及第二接合層，所述第二接合層包括使用鑲嵌或雙鑲嵌製程形成的第二介電質及第二金屬化層，且其中一或多個第二耦合波導中的至少一者光學連接至雷射二極體。其中，中介件包括第三接合層，所述第三接合層包括第三介電質及第三金屬化層。其中，光學晶粒的第一接合層使用金屬對金屬接合以接合到中介件的第三接合層，其中雷射晶粒的第二接合層使用金屬對金屬接合以接合到中介件的第三接合層，且其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準。其中，光學膠填充介於經對準的一或多個第一耦合波導中的所述至少一者與一或多個第二耦合波導中的所述至少一者之間的間隙，以作為介於光學晶粒及雷射晶粒之間的光學傳輸介質。

以下的揭露內容提供許多不同的實施例或範例，以實施本揭露的不同部件。以下敘述組件(components)及排列(arrangements)的特定範例，以簡化本揭露。當然，這些特定的範例僅為範例，而非用以限定。舉例而言，若是本揭露敘述了將第一部件形成於第二部件上方(over)或上(on)，即表示其可能包括第一部件與第二部件是以直接接觸(in direct contact)的方式來形成的實施例，且亦可能包括了形成其他部件在介於第一部件與第二部件之間，而使第一部件與第二部件可能未直接接觸的實施例。此外，本揭露可以在各種範例中重複元件符號及/或字符。這種重複本身並不限定介於所討論的各種實施例及/或配置之間的關係，而是為了簡化與明確的目的。

再者，為了便於描述，本文可以使用諸如「下方(beneath)」、「之下(below)」、「較下(lower)」、「之上(above)」、「較上(upper)」及其類似用語的空間相關用語，來描述如圖式所顯示的一個元件或一個部件與另一個(些)元件或另一個(些)部件之間的關係。除了圖式中描繪的方向之外，空間相關用語旨在涵蓋裝置在使用中或在操作中的不同方向。設備可以以其他方向來定向(旋轉90度或在其他方向)，且本文使用的空間相關用語可以據此相應地解釋。

現在將關於特定實施例來討論實施例，其中一或多個雷射晶粒及一或多個緊湊型通用光子引擎(COUPE)晶粒嵌入在積體封裝體中。來自雷射晶粒的光被耦合到其他光學裝置，包括COUPE晶粒。然而，本文中呈現的實施例旨在是說明性的並且不旨在將實施例限制於所討論的精確描述。相反地，所討論的實施例可以併入多種實施方式中，並且所有這樣的實施方式完全旨在被包括在實施例的範圍內。

現在參照第1圖，顯示根據一些實施例的第一積體封裝體100的初始結構。在第1圖所示的特定實施例中，第一積體封裝體100包括中介件130、一或多個光學晶粒(COUPE晶粒110)、一或多個雷射晶粒120、在一或多個COUPE晶粒110與一或多個雷射晶粒120之間的光學模製膠140、模製部分150、重佈線層部分160、一組外部連接器170及焊料部分180。未顯示出的額外裝置可以積體化到第一積體封裝體100中，且所示的實施例不限制可能存在的裝置。

第2圖顯示根據一些實施例的例示性COUPE晶粒。COUPE晶粒110可以包括在第一支撐基板230上的第一主動部分220。在一些實施例中，COUPE晶粒110的第一主動部分220包括光子積體電路(PIC－例如，包括利用光能的光學裝置的電路)(未顯示出)、電子積體電路(EIC－例如，沒有光學裝置的裝置)(未顯示出)、以及一或多個第一耦合波導210。COUPE晶粒110還包括接合層，所述接合層包括第一銅接合墊片260及第一介電材料270。

在一些實施例中，一或多個PIC可包括光學部件，諸如額外的光學波導(例如，脊形波導(ridge waveguides)、肋形波導(rib waveguides)、埋置通道波導(buried channel waveguides)、擴散波導(diffused waveguides)等)、耦合器(例如，光柵耦合器(grating couplers)、為具有寬度在大約1nm及大約200nm之間的窄波導的邊緣耦合器(edge couplers)等)、定向耦合器(directional couplers)、光調製器(optical modulators)(例如Mach-Zehnder矽光子開關(Mach-Zehnder silicon-photonic switches)、微機電開關(microelectromechanical switches)、微環諧振器(micro-ring resonators)等)、放大器(amplifiers)、多工器(multiplexors)、解復用器(demultiplexors)、光電轉換器(optical-to-electrical converters)(例如，PN接面(P-N junctions))、電光轉換器(electrical-to-optical converters)、雷射(lasers)、其組合或其類似物。然而，可以使用任何合適的光學部件。

在一些實施例中，第一耦合波導210可以由氮化矽組成(composed of)。第一耦合波導210可以是多層(multi-layer)、多線(multi-line)或溝槽式(trench style)波導。例如，在第2圖所示的實施例中，顯示三層(three-multi-layer)波導。在一實施例中，可以使用例如一或多個光微影遮罩及蝕刻製程，使第一耦合波導210圖案化。然而，可以利用對用於第一耦合波導210的材料進行圖案化的任何合適的方法。例如，可以利用植入製程、對於不同材料的額外沉積及圖案化製程、所有這些製程的組合或其類似製程，且所有這樣的組合完全旨在被包括在實施例的範圍內。

在一實施例中，第一支撐基板230可以是對期望使用的光的波長為透明的支撐材料，諸如矽，且可以使用例如，黏合劑(第2圖中未單獨顯示出)來附接。然而，在其他實施例中，可以使用例如，接合製程，使第一支撐基板230接合到COUPE晶粒110的第一主動部分220。可以使用附接第一支撐基板230的任何合適的方法。在所描述的實施例中，形成COUPE晶粒110的第一主動部分220形成在塊材基板(未顯示出)上，諸如塊材矽或其他半導體材料晶圓、絕緣體上矽(silicon-on-insulator，SOI)晶圓或其類似物，然後在被安裝到第一支撐基板230之後，移除塊材晶圓(例如，藉由背側減薄(back side thinning)、蝕刻或其類似方法)。由於用於形成第一主動部分220的製程步驟是已知的，因此為了清楚及簡要起見，於此不再重複。然而，在本揭露的預期範圍內，第一支撐基板230可以是塊材晶圓，且COUPE晶粒110的第一主動部分220最初形成在所述塊材晶圓之中(in)及其上(upon)(在這種情況下，使COUPE晶粒110的第一主動部分220接合到第一支撐基板230的上述步驟並不是必需的)。

第一支撐基板230可以額外包括耦合透鏡240，耦合透鏡240定位成促進從光纖(第2圖中未顯示出)到在例如，COUPE晶粒110的第一主動部分220內的光柵耦合器的移動。在一實施例中，耦合透鏡240可以藉由使用遮罩及蝕刻製程，對支撐基板的材料(例如，矽)進行成形(shaping)來形成。然而，可以利用任何合適的製程。

如第3A圖所示，在一些實施例中，COUPE晶粒110可以被製造為具有多個晶粒區域，諸如COUPE晶粒區域310a、310b及310c(統稱為310)的較大晶圓或面板形式製造製程的一部分。例如，第3B圖顯示具有九個COUPE晶粒區域310a至310i的圓形晶圓形狀320。在所示的實施例中，九個COUPE晶粒被包括在晶圓上，其允許九個COUPE晶粒110被製造在單一晶圓上並被分割(singulated)。在其他實施例中，可以在單一晶圓上使用較少或更多的晶粒區域。

第4A圖至第4D圖顯示在分割第一積體封裝體100之前，製備用於接合層的COUPE晶粒110的例示性實施例。

根據一些實施例，如第4A圖所示，第一接合層410是由諸如氧化矽、氮化矽或其類似物的第一介電材料形成。可以使用任何合適的方法沉積第一介電材料，諸如化學氣相沉積(chemical vapor deposition，CVD)、高密度電漿化學氣相沉積(High-density plasma chemical vapor deposition，HDPCVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)或其類似製程。然而，可以利用任何合適的材料及沉積製程。第一接合層410隨後可用於介於COUPE晶粒110及中介件130之間的介電質對介電質與金屬對金屬接合。

如第4B圖所示，一旦已經形成第一接合層410，形成第一開口420在第一接合層410的第一介電材料中，以暴露COUPE晶粒110的第一主動部分220中的下層(underlying layers)的導電部分(未顯示出)，以準備形成第一接合墊片4400(如第4D圖所示)在第一接合層410內。一旦已經形成第一開口420在第一介電材料內，可以以晶種層(未顯示出)及第一板金屬430(參照第4C圖)填充第一開口420，以形成第一接合墊片在第一接合層410內。晶種層可毯覆地沉積在第一介電材料及在COUPE晶粒110的第一主動部分220中的下層的經暴露的導電部分(未顯示出)的頂表面及第一開口420的側壁上方。晶種層可以包括銅層。取決於所需的材料，可以使用諸如濺鍍、蒸鍍或電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)或其類似製程，來沉積晶種層。

如第4C圖所示，可以藉由諸如電鍍或化學鍍(electro-less plating)的電鍍製程，沉積第一板金屬430在晶種層(未顯示出)及在第一接合層410中的第一介電材料上方。第一板金屬430可以包括銅、銅合金或其類似物。第一板金屬430可以是填充材料。在晶種層之前，阻障層(未單獨顯示出)可以毯覆地沉積在第一接合層410中的第一介電材料的頂表面及第一開口420的側壁上方。阻障層可以包括鈦、氮化鈦、鉭、氮化鉭或其類似物。

如第4D圖所示，在以第一板金屬430填充第一開口420之後，執行諸如化學機械研磨(chemical mechanical polishing，CMP)的平坦化製程，以移除晶種層及第一板金屬430的多餘部分，形成第一接合墊片440在第一接合層410內。在一些實施例中，接合墊片通孔(bond pad via)(未單獨顯示出)也可以用於使第一接合墊片440與COUPE晶粒110的下層的導電部分連接，並且藉由下層導電部分，使第一接合墊片440與COUPE晶粒110的第一主動部分220內的下層金屬化層連接。

第5A、5B、6A、6B、7圖顯示了可以使用的多步驟分割製程，以便沿著劃線330分割單獨的(individual)COUPE晶粒110，以為接合做準備。

在一實施例中，如第5A圖(側視圖)及第5B圖(在圓形晶圓520上的COUPE晶粒區域的俯視圖)所示，藉由使第一圖案化遮罩510施加到COUPE晶粒區域310來啟動分割製程，其中第一圖案化遮罩510具有與劃線330對準(aligned)的開口。在一些實施例中，在第一圖案化遮罩510中的開口可以在2um及200um之間。

如第6A圖所示，乾蝕刻製程用於在單獨的COUPE晶粒區域310的第一主動部分610之間創造開口，並且至少部分地但不完全地進入至(at least partially, but not fully, into)支撐基板區域620。在一些實施例中，進入支撐基板區域620的部分蝕刻深度可在20um及200um之間。

在一些實施例中，乾蝕刻製程產生實質上為直的輪廓(substantially straight profile)。在本文中，如第6B圖所示(顯示第6A圖的誇示的放大部分)，實質上為直的(substantially straight)意味著與從與COUPE晶粒區域310的頂部的主平面(major plane)為垂直處起的側壁輪廓角(sidewall profile angle)A₁為小於或等於大約10度，且介於主動區域部分蝕刻的頂部處的側壁與第一主動部分610及支撐基板區域620的界面處的側壁之間的距離D₂的差值小於大約100nm。另外，乾蝕刻製程導致在單獨的COUPE晶粒區域310的第一主動部分610及支撐基板區域620之間的界面處的溝槽寬度D₃介於2um及200um之間。

在一些實施例中，蝕刻製程可以在多個步驟中執行，並且可以利用電漿乾式蝕刻製程及/或反應離子蝕刻(reactive ion etch，RIE)。例如，可以執行使用諸如CF₄、C₄F₈、CHF₃或CH₃F的反應氣體的第一反應離子蝕刻，以優先蝕刻穿過(preferentially etch through)COUPE晶粒的第一接合層410及第一主動部分610的介電部分。在一些情況中，藉由第一乾蝕刻形成的溝槽的深度可以在3um至30um之間。然後，可以使用諸如SF₆或NF₃的氣體來執行第二反應離子蝕刻，以優先蝕刻(preferentially etch)到支撐基板中20um及200um之間。除了其他製程參數之外，蝕刻的深度可以藉由改變蝕刻製程的時間來控制。在一些實施例中，可以執行第三蝕刻，其中第三蝕刻是濕式蝕刻，以修復由乾蝕刻製程導致的COUPE晶粒中的任何表面缺陷。

如第7圖所示，從COUPE晶粒區域310移除第一圖案化遮罩510(此處未顯示出)。可以藉由可接受的灰化或剝離製程，諸如使用氧電漿或其類似製程，來移除第一圖案化遮罩510。

在一些實施例中，在部分蝕刻製程之後，清潔並翻轉COUPE晶粒晶圓520(如第5B圖中所示)，以完成多步驟分割製程。如第8圖所示，藉由沿著劃線330鋸切(sawing)，例如，在第一COUPE晶粒區域310a及第二COUPE晶粒區域310b之間、以及在第二COUPE晶粒區域310b及第三COUPE晶粒區域310c之間，完全分割(fully singulated)COUPE晶粒區域310。鋸切僅穿透(penetrates only)在晶圓520上形成的COUPE晶粒的支撐基板區域620，其深度足以與乾蝕刻製程期間形成的溝槽重疊。在一些實施例中，鋸切深度可以在80um及650um之間，其取決於支撐基板的尺寸及製造/製程要求。鋸切使每個COUPE晶粒區域與相鄰的COUPE晶粒區域完全分割，並產生經分割的(singulated)COUPE晶粒110(如第2圖所示)。在一些實施例中，鋸縫寬度(width of the saw kerf)K₁為10um至200um。然而，鋸縫寬度K₁應比乾蝕刻溝槽的寬度D₃(第6B圖中所示)更寬。

在一些實施例中，如第9圖所示，鋸片(saw blade)具有弧形輪廓(rounded profile)，使得沿著劃線330(如第8圖所示)鋸切產生的經分割的COUPE晶粒110具有第一支撐基板230，且所述第一支撐基板230具有頂部側壁部分820、中間側壁部分830及底部側壁部分840。頂部側壁部分820實質上為直的，且最接近第一主動部分220(由於上文參照第6A圖及第6B圖描述的蝕刻製程)。中間側壁部分830為弧形且為凹入的(concave)。底部側壁部分840實質上為直的。在頂部側壁部分820處的第一支撐基板230具有比在底部側壁部分840處的第一支撐基板230的第二寬度W₂更大的第一寬度W₁。在一些實施例中，可以設想其他鋸片輪廓，諸如階梯形(stepped)、有角度的(angled)、梯形(trapezoidal)(具有水平部分及垂直部分，且其間有具角度的部分)或三角形。

藉由執行上述的多步驟分割製程，經分割的COUPE晶粒110的第一主動部分220的側壁比第一支撐基板230的鋸穿部分(sawed-through portions)更平滑(smoother)。在一些實施例中，經分割的COUPE晶粒110的第一主動部分220的經乾蝕刻側壁的粗糙度小於10nm，並且導致在第一耦合波導210的邊界處的光傳輸率(optical transmission rate)大於或等於99%。相反地，僅使用鋸片來分割COUPE晶粒110可導致大於100nm的側壁粗糙度及小於90%的光傳輸率。因此，當使光能傳輸進或傳出COUPE晶粒時，在主動部分側壁的邊界處，並且具體地在第一耦合波導210的邊界處，存在較低的光學干擾。

第10圖顯示根據一些實施例的例示性雷射晶粒120。雷射晶粒120可以包括在第二支撐基板1030上的第二主動部分1250。在一些實施例中，雷射晶粒120的第二主動部分1250包括雷射二極體1040。雷射二極體1040使藉由電互連1050輸送的電能轉換成光能至一或多個第二耦合波導1010。雷射晶粒120還包括第二接合層，所述第二接合層包括第二銅接合墊片1060及第二介電材料1070。

在一些實施例中，第二耦合波導1010可以由氮化矽組成。第二耦合波導1010可以是多層、多線或溝槽式波導。例如，在第10圖所示的實施例中，顯示三層波導。雷射晶粒的第二耦合波導1010被設計成以與COUPE晶粒110的第一耦合波導210相同的水平及垂直對準方式對準，以在雷射晶粒120及COUPE晶粒110之間耦合光能。在一些實施例中，可以使用例如一或多個光微影遮罩及蝕刻製程，使第二耦合波導1010圖案化。然而，可以利用對用於第二耦合波導1010的材料進行圖案化的任何合適的方法。例如，可以利用植入製程、對於不同材料的額外沉積及圖案化製程、所有這些製程的組合或其類似製程，且所有這樣的組合完全旨在被包括在實施例的範圍內。

在一實施例中，第二支撐基板1030可以是諸如矽的材料，且可以使用例如，黏合劑(第10圖中未單獨顯示出)來附接。然而，在其他實施例中，可以使用例如，接合製程，使第二支撐基板1030接合到雷射晶粒120的第二主動部分1250。可以使用附接第二支撐基板1030的任何合適的方法。與COUPE晶粒110的第一主動部分220一樣，在一些實施例中，雷射晶粒120的第二主動部分1250可以形成在亦作為支撐基板的塊材基板上，且在這種情況中，沒有必要執行上述單獨的接合製程。

如第11圖所示，在一些實施例中，雷射晶粒120可以被製造為具有多個晶粒區域，諸如雷射晶粒區域1110a、1110b及1110c(統稱為1110)的較大晶圓或面板形式製造製程的一部分。類似於第3B圖所示，關於COUPE晶粒110，可以利用圓形晶圓形狀或面板製造方法來在單一晶圓或面板上製造多個雷射晶粒120。可以包括在單一晶圓或面板上的雷射晶粒區域1110的數量僅受晶圓/面板及待製造的雷射晶粒的物理尺寸以及設計原則的限制。

第12A圖至第12D圖顯示製備用於接合在第一積體封裝體100內的經分割的雷射晶粒120的例示性實施例。

根據一些實施例，如第12A圖所示，第二接合層1210是由諸如氧化矽、氮化矽或其類似物的第二介電材料形成。可以使用任何合適的方法沉積第二介電材料，諸如，CVD、高密度電漿化學氣相沉積(HDPCVD)、PVD、原子層沉積(ALD)或其類似製程。然而，可以利用任何合適的材料及沉積製程。第二接合層1210隨後可用於在經分割的雷射晶粒120及中介件130之間的介電質對介電質及金屬對金屬接合。

如第12B圖所示，一旦已經形成第二接合層1210，形成第二開口1220在第二接合層1210中，以暴露雷射晶粒120(參照第10圖)的第二主動部分1250中的下層(underlying layers)的導電部分(未顯示出)及電互連1050，以準備形成第二接合墊片1240 (如第12D圖所示)在第二接合層1210內。一旦已經形成第二開口1220在第二介電材料內，可以以晶種層(未顯示出)及第二板金屬1230填充第二開口1220，以形成第二接合墊片1240在第二接合層1210內。晶種層可毯覆地沉積在第二介電材料及在經分割的雷射晶粒120的第二主動部分1250中的下層的經暴露的導電部分(未顯示出)及電互連1050的頂表面及第二開口1220的側壁上方。晶種層可以包括銅層。取決於所需的材料，可以使用諸如濺鍍、蒸鍍或電漿輔助化學氣相沉積(PECVD)或其類似製程，來沉積晶種層。

如第12C圖所示，可以藉由諸如電鍍或化學鍍的電鍍製程，沉積第二板金屬1230在晶種層(未顯示出)及第二接合層1210中的第二介電材料上方。第二板金屬1230可以包括銅、銅合金或其類似物。第二板金屬1230可以是填充材料。在晶種層之前，阻障層(未單獨顯示出)可以毯覆地沉積在第二接合層1210中的第二介電材料的頂表面及第二開口1220的側壁上方。阻障層可以包括鈦、氮化鈦、鉭、氮化鉭或其類似物。

如第12D圖所示，在以第二板金屬1230填充第二開口1220之後，執行諸如化學機械研磨(CMP)的平坦化製程，以移除晶種層及第二板金屬1230的多餘部分，形成第二接合墊片1240在第二接合層1210內。

第13A圖至第13D圖顯示了可以使用的多步驟分割製程，以便沿著劃線1130分割單獨的雷射晶粒120，以為接合做準備。

在一實施例中，如第13A圖(側視圖)所示，藉由使第二圖案化遮罩1310施加到雷射晶粒區域1110來啟動分割製程，其中第二圖案化遮罩1310具有與劃線1130對準的開口。在一些實施例中，第二圖案化遮罩1310中的開口可以在2um及200um之間。

如第13B圖所示，乾蝕刻製程用於在單獨的雷射晶粒區域1110的第二主動部分1250之間創造開口，並且至少部分地但不完全地進入至第二支撐基板1260。在一些實施例中，進入第二支撐基板1260的部分蝕刻深度可在20um及200um之間。

在一些實施例中，乾蝕刻製程產生實質上為直的輪廓。在本文中，且如第6B圖關於COUPE晶粒110所示，實質上為直的意味著與從與雷射晶粒區域1110的頂部的主平面為垂直處起的側壁輪廓角A₁(如第6B圖關於COUPE晶粒110所示)為小於或等於大約10度，且介於主動區域部分蝕刻的頂部處的側壁與第二主動部分1250及第二支撐基板1260的界面處的側壁之間的距離D₂的差值小於大約100nm。另外，乾蝕刻製程導致在單獨的COUPE晶粒區域310的第一主動部分610及支撐基板區域620之間的界面處的溝槽寬度D₃介於2um及200um之間。

在一些實施例中，蝕刻製程可以在多個步驟中執行，並且可以利用電漿乾式蝕刻製程及/或反應離子蝕刻(RIE)。例如，可以執行使用諸如CF₄、C₄F₈、CHF₃或CH₃F的反應氣體的第四反應離子蝕刻，以優先蝕刻穿過雷射晶粒的第二接合層1210及第二主動部分1250的介電部分。在一些情況中，藉由第四乾蝕刻形成的溝槽的深度可以在3um至30um之間。然後，可以使用諸如SF₆或NF₃的氣體來執行第五反應離子蝕刻，以優先蝕刻至第二支撐基板1260中20um及200um之間。除了其他製程參數之外，蝕刻的深度可以藉由改變蝕刻製程的時間來控制。在一些實施例中，可以執行第六蝕刻，其中第六蝕刻是濕蝕刻，以修復由乾蝕刻製程導致的雷射晶粒中的任何表面缺陷。

如第13C圖所示，從雷射晶粒區域1110移除第二圖案化遮罩1310(此處未顯示出)。可以藉由可接受的灰化或剝離製程，諸如使用氧電漿或其類似製程，來移除第二圖案化遮罩1310。

在一些實施例中，在部分蝕刻製程之後，清潔並翻轉雷射晶粒(未顯示出)，以完成多步驟分割製程。如第13D圖所示，藉由沿著劃線1130鋸切，例如，在第一雷射晶粒區域1110a及第二雷射晶粒區域1110b之間、以及在第二雷射晶粒區域1110b及第三雷射晶粒區域1110c之間，完全分割雷射晶粒區域1110。鋸切僅穿透在晶圓上形成的雷射晶粒的第二支撐基板1260，其深度足以與乾蝕刻製程期間形成的溝槽重疊。在一些實施例中，鋸切深度可以在80um及650um之間，其取決於支撐基板的尺寸及製造/製程要求。鋸切使每個雷射晶粒區域與相鄰的雷射晶粒區域完全分割，並產生經分割的雷射晶粒120(如第10圖所示)。在一些實施例中，鋸縫寬度K₁是10um至200um。然而，鋸縫寬度K₁應比乾蝕刻溝槽的寬度D₃(如第8圖中關於COUPE晶粒所示)更寬。

在一些實施例中，如第14圖所示，鋸片具有弧形輪廓，使得沿著劃線1130(如第13D圖所示)鋸切產生的經分割的雷射晶粒120具有第二支撐基板1030，且所述第二支撐基板1030具有頂部側壁部分1320、中間側壁部分1330及底部側壁部分1340。頂部側壁部分1320實質上為直的，且最接近第二主動部分1250。中間側壁部分1330為弧形且為凹入的。底部側壁部分1340實質上為直的。在頂部側壁部分1320處的第二支撐基板1030具有比在底部側壁部分1340處的第二支撐基板1030的第四寬度W₄更大的第三寬度W₃。在一些實施例中，可以設想其他鋸片輪廓，例如階梯形、有角度的、梯形(具有水平部分及垂直部分，且其間有具角度的部分)或三角形。

藉由執行上述的多步驟分割製程，經分割的雷射晶粒120的第二主動部分1250的側壁比第二支撐基板1030的鋸穿部分更平滑。因此，當使光能傳輸進或傳出雷射晶粒時，在主動部分側壁的邊界處，並且具體地在第二耦合波導1010的邊界處，存在較低的光學干擾。

第15圖顯示中介件130的例示性實施例。中介件130金屬化層形成在第三基板1510上，以電性連接經分割的COUPE晶粒110的第一主動部分220及經分割的雷射晶粒120的第二主動部分1020至控制電路、至彼此以及至隨後附接的裝置(第15圖中未顯示出，但如下參照第20A圖至第20C圖進一步顯示及描述)。

在一實施例中，第三基板1510可以是不僅可以用於結構支撐，而且可以用作磊晶生長上層(overlying)材料的種晶材料的材料，且雖然可使用任何合適的尺寸及材料，但可以是例如，2英寸(inch)或4英寸的材料晶圓。在一實施例中，第三基板1510可以是在後續製程期間用於結構支撐的半導體材料，並且可以是例如，矽晶圓、矽鍺晶圓、絕緣體上覆矽晶圓或其類似物。第三基板1510可以包括摻雜或未摻雜的塊材矽、或絕緣體上覆矽(SOI)基板的主動層。一般而言，SOI基板包括半導體材料層，諸如矽、鍺、矽鍺、SOI、絕緣體上矽鍺(SGOI)或其組合。其他可使用的基板包括多層基板、漸變基板或混合定向(hybrid orientation)基板。

可選地，可以添加主動裝置(此處未示出)到第三基板1510。主動裝置包括各種的主動裝置及被動裝置，諸如電容器、電阻器、電感器或其類似物，其可用於產生第三基板1510的設計期望的結構及功能需求。主動裝置可以使用任何合適的方法形成在第三基板1510內或形成在第三基板1510上。

在一些實施例中，金屬化層由介電材料1550(例如，低介電常數(低k，low dielectric constant，low-k)介電材料、極(extremely)低k介電材料、超(ultre)低k介電材料、其組合或其類似物)及導電材料1540的交替層來形成，且可以藉由任何合適的製程(諸如沉積、鑲嵌、雙鑲嵌等)來形成。然而，可以利用任何合適的材料及製程。在特定實施例中，可以存在用於互連各種光學部件的多層金屬化層，但是金屬化層的精確數量取決於中介件130及第一積體封裝體100的設計。

在一些實施例中，中介件130可以額外包括核心(core)基板及/或介電層1530、以及使在金屬化層中的導電材料1540電性連接到在第三接合層1560中的第三接合墊片1580的接合通孔1520。第三接合層1560更包括第三介電材料1570。第三接合層可以使用上文關於經分割的COUPE晶粒110的第4A圖至第4D圖或關於經分割的雷射晶粒120的第12A圖至第12D圖描述的鑲嵌、雙鑲嵌等製程來形成。

第16圖顯示是經分割的COUPE晶粒110及經分割的雷射晶粒120接合至中介件130。在特定實施例中，經分割的COUPE晶粒110的第一接合層910及經分割的雷射晶粒120的第二接合層1410可以各別使用介電質對介電質及金屬對金屬接合製程接合至中介件130的第三接合層1560。然而，也可以利用任何其他合適的接合製程。

在利用介電質對介電質及金屬對金屬接合製程的特定實施例中，可以藉由活化(activating)經分割的COUPE晶粒110的表面、第一接合層910的表面、經分割的雷射晶粒120的表面、第二接合層1410的表面、中介件的表面、以及第三接合層1560的表面來啟動製程。活化接合層、經分割的COUPE晶粒110、經分割的雷射晶粒120及中介件130的頂表面可包括例如，乾式處理、濕式處理、電漿處理、暴露於惰性氣體電漿、暴露於H₂、暴露於N₂、暴露於O₂、其組合或其類似製程。在使用濕式處理的實施例中，例如，可以使用RCA清潔(RCA cleaning)。在另一實施例中，活化製程可以包括其他類型的處理。活化製程有助於經分割的COUPE晶粒110及經分割的雷射晶粒120接合至中介件130。

在活化製程之後，中介件130、經分割的COUPE晶粒110及經分割的雷射晶粒120可以使用例如，化學沖洗來清潔，然後，經分割的COUPE晶粒110及經分割的雷射晶粒120被對準並放置為與中介件130物理上地接觸。在一些實施例中，經分割的COUPE晶粒110及經分割的雷射晶粒120可以以大約5um至大約100um之間的距離(寬度)D₃放置在中介件130上。

然後，中介件130、經分割的COUPE晶粒110、經分割的雷射晶粒120進行熱處理及接觸壓力，以使經分割的COUPE晶粒110及經分割的雷射晶粒120接合至中介件130。例如，中介件130、經分割的COUPE晶粒110及經分割的雷射晶粒120可經受大約200kPa或更小的壓力以及大約25°C至大約250°C之間的溫度，以熔合(fuse)經分割的COUPE晶粒110及經分割的雷射晶粒120與中介件130。然後，中介件130、經分割的COUPE晶粒110及經分割的雷射晶粒120可以承受處於或高於第一接合墊片440、第二接合墊片1240及第三接合墊片1580的材料的共晶點(eutectic point)的溫度，例如，在大約150°C至大約650°C之間，來熔化金屬。以這種方式，經分割的COUPE晶粒110及經分割的雷射晶粒120與中介件130形成介電質對介電質以及金屬對金屬接合的裝置。在一些實施例中，隨後對經接合的晶粒進行烘烤、退火、壓製或以其他方式處理，以強化或終止接合。

另外，雖然已經描述了用於啟動及強化接合的具體製程，但是這些描述旨在是說明性的並且不旨在限制實施例。相反地，可以利用烘烤、退火、壓製的任何合適的組合或製程的組合。所有這樣的製程完全旨在被包括在實施例的範圍內。

第17圖顯示其中光學膠1610填充物被施加到介於經分割的COUPE晶粒110及經分割的雷射晶粒120之間的空腔的實施例。由於從上述多步驟分割製程取得的經分割的COUPE晶粒110及經分割的雷射晶粒120的側壁的形狀，在頂部(最遠離中介件130)處的介於經分割的COUPE晶粒110及經分割的雷射晶粒120之間的空間大於在底部(最靠近中介件130)處的介於經分割的COUPE晶粒110及經分割的雷射晶粒120之間的空間。因此，光學膠更容易從頂部流動到底部，並完全填充介於經分割的COUPE晶粒110及經分割的雷射晶粒120之間的空腔。另外，由於上述多步驟分割製程，經分割的COUPE晶粒110及雷射晶粒120的乾蝕刻側壁的粗糙度小於10nm。相應地，在第一耦合波導210與光學膠的邊界處以及在第二耦合波導1010與光學膠的邊界處的光學傳輸率大於或等於99%。相較之下，藉由鋸切形成的邊界處的光學傳輸率可導致側壁粗糙度大於100nm，且相關的光學傳輸率小於90%。因此，所揭露的實施例及製程產生更少的製造缺陷，且減少了介於光學耦合晶粒之間的光學傳輸損耗。

由於經分割的COUPE晶粒110、經分割的雷射晶粒120及中介件130的接合層的製備，並且具體地由於上述每個相關接合層的CMP精加工(finishing)，經分割的COUPE晶粒110、經分割的雷射晶粒120及中介件130的表面實現了高水準的共面性(coplanarity)。其結果是，當與利用介於晶粒及中介件之間的微凸塊接合(micro-bump joint)的傳統方法相比時，在回流接合(reflow bonding)製程放置之後，介於經分割的COUPE晶粒110及經分割的雷射晶粒120的對準之間的垂直位移實際上被消除，或至少顯著減少。

介電質對介電質及金屬對金屬接合具有額外的好處，也就是至少部分地由於更強的氧化矽接合，而使各個部件的剛性(rigidity)更硬。與傳統的微凸塊接合相比，介電質對介電質及金屬對金屬接合還可以減少垂直位移。傳統的微凸塊接合在回流期間會出現1um至3um的水平位移。相較之下，介電質對介電質及金屬對金屬接合使水平位移限制在0.2um至0.8um之間。所有這些益處使經分割的COUPE晶粒110的第一耦合波導210與經分割的雷射晶粒120的第二耦合波導1010之間的光學對準得到改善。相對於諸如微凸塊接合的傳統接合方法，這導致更低的光學損耗、更少的製造缺陷、更大的允許設計誤差以及更小尺寸的製造能力。

在一些實施例中，如第18A圖所示，藉由在各種部件上及其周圍形成封裝劑1710來執行填充。在一些實施例中，封裝劑1710至少覆蓋中介件130的頂部，且圍繞經分割的COUPE晶粒110及經分割的雷射晶粒120。在一些實施例中，光學膠1610的頂部也被封裝劑1710覆蓋。封裝劑1710可以由模塑化合物(molding compound)、環氧樹脂(epoxy)或其類似物來形成，且可以藉由壓縮模塑(compression molding)、傳遞模塑(transfer molding)或其類似方法來施加。封裝劑1710可以以液體(liquid)或半液體(semi-liquid)形式施加，且隨後被固化。封裝劑1710可以形成在中介件130上方，使得經分割的COUPE晶粒110、經分割的雷射晶粒120及光學膠1610被埋置(buried)或覆蓋。

在第18B圖中，在一些實施例中，可以對封裝劑1710執行平坦化製程，以暴露經分割的COUPE晶粒110的耦合透鏡240。在一些情況中，也可以暴露經分割的COUPE晶粒110、經分割的雷射晶粒120及/或光學膠1610的最頂表面。在製程變化內的平坦化製程之後，第一積體封裝體100的最頂表面實質上是水平的(level)(例如，平坦的(planar))。平坦化製程可以是例如，化學機械研磨(CMP)、研磨(grinding)製程或其類似製程。在一些實施例中，例如，如果已經暴露經分割的COUPE晶粒110的耦合透鏡240，則可以省略平坦化。可以使用其他製程來實現類似的結果。

在經分割的COUPE晶粒110的耦合透鏡240凹入(recessed below)到經分割的COUPE晶粒110的最頂表面下方的情況中，可以在封裝劑1710上執行進一步的蝕刻、研磨及/或圖案化，以暴露經分割的COUPE晶粒110的耦合透鏡240。

第19A圖及第19B圖顯示第一積體封裝體100的替代後段連接(back-end connection)的可能性。

在一些實施例中，如第19A圖所示，執行基板分離(substrate de-bonding)，以使第三基板1510從中介件130分開(detach)(或「分離(de-bond)」)。根據一些實施例，分離包括照射諸如雷射或紫外(UV)光的光線在離型層(release layer)(未顯示出)上，使得離型層在光線的熱量下分解，且可以移除第三基板1510。

如第1圖所示，可以附接及/或形成重佈線層部分160在中介件130的底部上。重佈線層部分160包括金屬化層190及介電層195，其藉由外部連接器170在中介件及外部部件(第1圖中未顯示出)之間傳遞(route)訊號及電力。在一些實施例中，外部連接器170可以是額外包括焊料(solder)部分180的微凸塊接合的一部分。可以使用任何合適的方法來形成及圖案化重佈線層部分160及外部連接器170。

在其他實施例中，諸如第19B圖中所示，第三基板1510可以替代地保持在中介件130上，並且形成矽通孔(through silicon vias，TSV)1910，以連接中介件130的金屬化層的導電材料1540連接到外部連接器1940。可以添加額外的金屬化層到由額外的介電材料1920及金屬化材料1930組成(consisting of)的中介件130的底部。可以使用任何合適的方法來形成及圖案化矽通孔(TSV)1910、外部連接器1940及額外的介電材料1920與金屬化材料1930。

例如，在可能的實施例中，在製造製程中的任何期望時點，可以形成TSV 1910在第三基板1510內，以提供從第三基板1510的前側(front side)到第三基板1510的背側(back side)的電性連接性(connectivity)。在一實施例中，如關於上述第15圖，可以藉由在形成介電材料1550及導電材料1540的交替層以及第三接合層1560之前，初始形成矽通孔(TSV)開口在第三基板1510中，來形成第二TSV 1910。可以藉由施加並顯影合適的光阻，且移除暴露至期望深度的下層材料的一部分，來形成TSV開口。可以形成TSV開口為延伸到第三基板1510中至比第三基板1510的最終期望高度(eventual desired height)更大的深度處。

一旦已經形成TSV開口在第三基板1510內，可以以襯層(liner)來對TSV開口進行襯底(lined)。雖然可以使用任何合適的介電材料，襯層可以是例如，由四乙氧基矽烷(tetraethylorthosilicate，TEOS)的衍生物形成的氧化物或氮化矽。雖然可以使用其他合適的製程，諸如物理氣相沉積或熱製程，可以使用電漿輔助化學氣相沉積(PECVD)製程來形成襯層。

一旦已經沿著TSV開口的側壁及底部形成襯層，可以形成阻障層，且可以以第一導電材料填充TSV開口的剩餘部分。雖然可以使用其他合適的材料，諸如鋁、合金、經摻雜的多晶矽、其組合或其類似物，第一導電材料可以包括銅。可以藉由電鍍銅到晶種層上、填充及過度填充TSV開口，來形成第一導電材料。一旦已經填充TSV開口，雖然可以使用任何合適的移除製程，可以藉由諸如化學機械研磨(CMP)的平坦化製程，來移除TSV開口之外的多餘襯層、阻障層、晶種層及導電材料。

一旦已經填充TSV開口，在形成介電材料1550及導電材料1540的交替層，且形成第三接合層1560之後，且在接合COUPE晶粒810及雷射晶粒1310到中介件130之後，可以減薄第三基板1510，直到已經暴露TSV 1910。在一實施例中，可以使用例如，化學機械研磨製程、研磨製程或其類似製程，來減薄第三基板1510。此外，一旦已經暴露，可以使用例如，一或多個蝕刻製程，諸如，濕蝕刻製程，來使TSV 1910凹入，以便使第三基板1510凹入，而使TSV 1910延伸出(extend out of)第三基板1510。

在一實施例中，第二外部連接器1940可以放置在第三基板1510上與第二TSV 1910電性連接，且雖然可以使用任何合適的材料，可以是例如，包括諸如焊料1950的共晶材料的球柵陣列(ball grid array，BGA)。可選擇地，可在第三基板1510及外部連接器1940之間使用凸塊下金屬化層(underbump metallization)或額外的金屬化層(第19B圖中未單獨顯示出)。在外部連接器1940包括焊料凸塊1950的實施例中，外部連接器1940可以使用落球(ball drop)方法形成，諸如直接落球(direct ball drop)製程。在另一實施例中，可以藉由先藉由諸如蒸鍍、電鍍、印刷、焊料轉移的任何合適的方法來形成錫層，然後執行回流，以使材料成形為期望的凸塊形狀，來形成焊料凸塊1950。一旦已經形成外部連接器1940，可以執行測試以確保結構適合進一步製程。

已經針對特定上下文，也就是應用於積體晶片上系統(system on integrated chip，SoIC)封裝來描述實施例。然而，其他實施例也可以應用於其他封裝，包括例如，基板上晶圓上晶片(chip on wafer on substrate，CoWoS)封裝或整合扇出(integrated fan-out，InFO)封裝。此外，如第20A圖至第20C圖所示，一或多個第一積體封裝體100還可以被包括在整體封裝(overarching packaging)中。例如，第20A圖顯示其中第一積體封裝體100被包括在InFO封裝2010中的實施例。第20B圖顯示其中多個第一積體封裝體100被包括在CoWoS封裝2020中的實施例。第20C圖顯示其中第一積體封裝體100被包括在覆晶(filp chip)封裝2030中的實施例。本文討論的實施例將提供能夠實現或使用本揭露的發明標的的範例，並且所屬技術領域中具有通常知識者將容易理解的是，變形例可以在保留在不同實施例的預期範圍內。在圖式中相似的元件符號及字符代表相似的部件。雖然方法實施例可以被討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。

藉由利用如上的方法及製程，可以實際上消除或至少顯著減少製造期間發送及接收光訊號/能量的晶粒之間的垂直未對準，並且可以極大地減少製造期間的水平未對準。此外，可以減少因發送及接收光訊號/能量的晶粒之間的介質移動而導致的光損失。因此，利用所描述的製程可以導致更少的製造缺陷，並且允許更小的光學設計要求。

在一些實施例中，一種積體封裝體(integrated package)包括光學晶粒(optical die)、雷射晶粒(laser die)、中介件(interposer)及光學膠(optical glue)。其中，光學晶粒包括光子積體電路(photonic integrated circuit，PIC)、電子積體電路(electronic integrated circuit，EIC)及一或多個(one or more)第一耦合波導(coupling waveguides)。其中，雷射晶粒包括至少一雷射二極體(laser diode)及一或多個第二耦合波導。其中，使用金屬對金屬接合(metal-to-metal bonding)使光學晶粒接合到中介件的第一側，其中使用金屬對金屬接合使雷射晶粒接合到中介件的第一側，且其中一或多個第一耦合波導中的至少一者(at least one)與一或多個第二耦合波導中的至少一者光學對準(optically aligned)。光學膠填充介於經對準的一或多個第一耦合波導中的所述至少一者(the aligned at least one of the one or more first coupling waveguides)與一或多個第二耦合波導中的所述至少一者之間(the at least one of the one or more second coupling waveguides)的間隙(gap)。

在一些實施例中，積體封裝體更包括封裝劑(encapsulant)，其中封裝劑覆蓋中介件且圍繞光學晶粒、雷射晶粒及光學膠。

在一些實施例中，積體封裝體更包括重佈線結構(redistribution structure)，重佈線結構在中介件的與第一側相對的第二側上，其中重佈線結構包括一或多個介電層及一或多個金屬化層(layers of metallization)，且其中一或多個金屬化層電性連接中介件至複數個外部連接器(a plurality of external connectors)。

在一些實施例中，積體封裝體更包括矽基板，矽基板附接到中介件的與第一側相對的第二側上，其中矽基板包括矽通孔(through-silicon vias，TSV)，矽通孔穿過(through)矽基板且電性連接中介件至複數個外部連接器。

在一些實施例中，光學晶粒的至少兩個側壁(at least two sidewalls)包括最接近(closest to)中介件的實質上為直的(substantially straight)第一部分、最遠離(furthest from)中介件的實質上為直的第二部分、以及位於第一部分及第二部分之間的第三部分，且第三部分為漸縮的(tapered)；其中所述至少兩個側壁位於光學晶粒的兩側上，且其中至少兩個側壁中的至少一者和與一或多個第二耦合波導中的所述至少一者光學對準的一或多個第一耦合波導中的所述至少一者相交(intersects)；以及其中光學晶粒在至少兩個側壁的第一部分之間的第一寬度大於光學晶粒在至少兩個側壁的第二部分之間的第二寬度。

在一些實施例中，第三部分為漸縮，以形成弧狀凹入輪廓(rounded concave profile)在介於側壁的第一部分及第二部分之間的光學晶粒的側壁中。

在一些實施例中，光學晶粒及雷射晶粒在中介件上水平地間隔開(horizontally spaced)大約5um與大約100um之間，且光學晶粒及雷射晶粒中的每一個更使用介電質對介電質接合(dielectric-to-dielectric bond)以接合至中介件。

在一些實施例中，一種積體封裝體的形成方法，包括形成第一接合層在光學晶粒的第一側上，第一接合層包括第一介電層及第一金屬化層，其中光學晶粒包括光子積體電路(PIC)、電子積體電路(EIC)及一或多個第一耦合波導；形成第二接合層在雷射晶粒的第一側上，第二接合層包括第二介電層及第二金屬化層，其中雷射晶粒包括至少一雷射二極體及一或多個第二耦合波導；形成第三接合層在中介件的第一側上，第三接合層包括第三介電層及第三金屬化層；對準光學晶粒的第一側及雷射晶粒的第一側於中介件的第一側上，其中光學晶粒的第一接合層及雷射晶粒的第二接合層物理上地接觸中介件的第三接合層，且其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準(optically aligned)；形成金屬對金屬接合(metal-to-metal bond)在介於第一接合層及第三接合層之間及介於第二接合層及第三接合層之間；以及以光學膠填充介於光學晶粒及雷射晶粒之間的空隙(void)。

在一些實施例中，積體封裝體的形成方法更包括在對準光學晶粒的第一側及雷射晶粒的第一側於中介件的第一側上之前，對光學晶粒進行多步驟分割(multi-step singulation)，且多步驟分割包括從第一方向執行乾蝕刻，以在介於至少兩個光學晶粒之間部分地分割(partially singulate)，其中乾蝕刻形成穿過(through)光學晶粒的主動部分以穿透到(penetrating into)光學晶粒中的溝槽(trench)，且其中乾蝕刻部分地穿透(partially penetrates through)附接到光學晶粒的主動部分的光學晶粒的第一基板；以及使用鋸片(saw blade)從與第一方向相對的第二方向鋸穿(sawing through)第一基板的未蝕刻部分(un-etched portion)，其中鋸片形成漸縮(tapered)或弧形(rounded)切割輪廓(cutting profile)在第一基板的切割表面的至少一部分中，且其中鋸片的切割部分的最大寬度大於由乾蝕刻形成的溝槽的最大寬度。

在一些實施例中，積體封裝體的形成方法更包括在對準光學晶粒的第一側及雷射晶粒的第一側於中介件的第一側上之前，對雷射晶粒進行多步驟分割，且多步驟分割包括從第一方向執行乾蝕刻，以在介於至少兩個雷射晶粒之間部分地分割，其中乾蝕刻形成穿過包括雷射二極體的雷射晶粒的主動部分以穿透到雷射晶粒中的溝槽，且其中乾蝕刻部分地穿透附接到雷射晶粒的主動部分的雷射晶粒的第二基板；以及使用鋸片從與第一方向相對的第二方向鋸穿第二基板的未蝕刻部分，其中鋸片形成漸縮或弧形切割輪廓在第二基板的切割表面的至少一部分中，且其中鋸片的切割部分的最大寬度大於由乾蝕刻形成的溝槽的最大寬度。

在一些實施例中，積體封裝體的形成方法更包括形成介電質對介電質接合(dielectric-to-dielectric bond)在介於第一接合層與第三接合層之間及介於第二接合層與第三接合層之間；以及形成封裝劑在中介件上方，其中封裝劑圍繞光學晶粒、雷射晶粒以及光學膠。

在一些實施例中，積體封裝體的形成方法更包括電性連接中介件至複數個外部連接器，且複數個外部連接器在中介件的與光學晶粒及雷射晶粒相對的一側上。

在一些實施例中，電性連接中介件至複數個外部連接器包括從中介件分離(de-bonding)第三基板；形成或附接重佈線結構的第一側在中介件的與光學晶粒及雷射晶粒相對的第二側上，其中重佈線結構包括一或多個介電層及一或多個金屬化層；以及形成複數個外部連接器在重佈線結構的與中介件相對的第二側上，其中重佈線結構的一或多個金屬化層電性連接中介件至複數個外部連接器。

在一些實施例中，電性連接中介件至複數個外部連接器包括形成一或多個矽通孔(TSV)，一或多個矽通孔穿過附接到中介件的與光學晶粒及雷射晶粒相對的第二側的第三基板；以及形成複數個外部連接器在第三基板的與中介件相對的一側上，且其中矽通孔電性連接中介件至複數個外部連接器。

在一些實施例中，一種半導體裝置，包括一或多個積體封裝體，其中每個積體封裝體包括光學晶粒、雷射晶粒、中介件及光學膠。其中，光學晶粒包括一或多個光子積體電路(PIC)；一或多個第一耦合波導，所述一或多個第一耦合波導光學連接(optically connected)到一或多個光子積體電路中的至少一者；以及第一接合層，所述第一接合層包括使用鑲嵌(damascene)或雙鑲嵌(dual damascene)製程形成的第一介電質及第一金屬化層。其中，雷射晶粒包括至少一雷射二極體；一或多個第二耦合波導；以及第二接合層，所述第二接合層包括使用鑲嵌或雙鑲嵌製程形成的第二介電質及第二金屬化層，且其中一或多個第二耦合波導中的至少一者光學連接至雷射二極體。其中，中介件包括第三接合層，所述第三接合層包括第三介電質及第三金屬化層。其中，光學晶粒的第一接合層使用金屬對金屬接合(metal-to-metal bonding)以接合到中介件的第三接合層，其中雷射晶粒的第二接合層使用金屬對金屬接合以接合到中介件的第三接合層，且其中一或多個第一耦合波導中的至少一者與一或多個第二耦合波導中的至少一者光學對準。其中，光學膠填充介於經對準的一或多個第一耦合波導中的所述至少一者與一或多個第二耦合波導中的所述至少一者之間的間隙，以作為(as)介於光學晶粒及雷射晶粒之間的光學傳輸介質(optical transmission medium)。

在一些實施例中，光學晶粒的第一接合層及雷射晶粒的第二接合層中的每一個更使用介電質對介電質接合(dielectric-to-dielectric bond)以接合到中介件的第三接合層，其中所述一或多個積體封裝體更包括封裝劑，其中封裝劑覆蓋中介件且圍繞光學晶粒、雷射晶粒及光學膠，且其中封裝劑與光學晶粒的至少一側壁、雷射晶粒的至少一側壁及光學膠的頂部(top)接觸。

在一些實施例中，所述一或多個積體封裝體更包括附接至中介件的與第三接合層相對的第二側的重佈線結構，其中重佈線結構包括一或多個介電層及一或多個金屬化層，且其中一或多個金屬化層電性連接中介件到複數個外部連接器。

在一些實施例中，所述一或多個積體封裝體更包括附接到中介件的與第三接合層相對的第二側的矽基板，其中矽基板包括電性連接中介件至複數個外部連接器的矽通孔(TSV)。

在一些實施例中，光學晶粒的至少兩個側壁及雷射晶粒的至少兩個側壁包括最接近中介件的實質上為直的第一部分、最遠離中介件的實質上為直的第二部分、以及位於第一部分及第二部分之間的第三部分，且第三部分為漸縮的；其中，所述至少兩個側壁位於光學晶粒及雷射晶粒的兩側上，且其中光學晶粒的至少兩個側壁中的至少一者和與一或多個第二耦合波導中的所述至少一者光學對準的一或多個第一耦合波導中的所述至少一者相交，且其中雷射晶粒的至少兩個側壁中的至少一者和與一或多個第一耦合波導中的所述至少一者光學對準的一或多個第二耦合波導中的所述至少一者相交；其中，光學晶粒在至少兩個側壁的第一部分之間的第一寬度大於光學晶粒在至少兩個側壁的第二部分之間的第二寬度；以及其中，雷射晶粒在至少兩個側壁的第一部分之間的第三寬度大於雷射晶粒在至少兩個側壁的第二部分之間的第四寬度。

在一些實施例中，所述一或多個積體封裝體水平及/或垂直積體化(integrated horizontally and/or vertically)在重佈線層(redistribution layer，RDL)互連(interconnect)上、在矽中介件上、在重佈線層中介件(RDL interposer)上、在局部矽互連(local silicon interconnect)及重佈線層中介件上、或在具有一或多個額外異構積體封裝體(heterogeneous integrated packages)、記憶體(memories)或晶粒(dies)的積體扇出體(integrated fan out)上。

前述揭露內容概述了多個實施例的部件，使所屬技術領域中具有通常知識者可以更佳地了解本揭露的態樣。所屬技術領域中具有通常知識者將理解的是，他們可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到與在本文中介紹的實施例相同的目的及/或達到相同的優點。所屬技術領域中具有通常知識者將亦應理解的是，這些等效的構型並未脫離本揭露的精神與範疇，且在不脫離本揭露的精神與範疇的情況下，可對本揭露進行各種改變、取代或替代。

100:積體封裝體 110,810:緊湊型通用光子引擎晶粒 120,1310:雷射晶粒 130:中介件 140:光學模製膠 150:模製部分 160:重佈線層部分 170:外部連接器 180:焊料部分 190:金屬化層 195,1530:介電層 210:第一耦合波導 220,610:第一主動部分 230:第一支撐基板 240:耦合透鏡 260:第一銅接合墊片 270:第一介電材料 310,310a,310b,310c,310d,310e,310f,310g,310h,310i:緊湊型通用光子引擎晶粒區域 320:晶圓形狀 330,1130:劃線 410,910:第一接合層 420:第一開口 430:第一板金屬 440:第一接合墊片 510:第一圖案化遮罩 520:晶圓 620:支撐基板區域 820,1320:頂部側壁部分 830,1330:中間側壁部分 840,1340:底部側壁部分 1010:第二耦合波導 1020,1250:第二主動部分 1030,1260:第二支撐基板 1040:雷射二極體 1050:電互連 1060:第二銅接合墊片 1070:第二介電材料 1110,1110a,1110b,1110c:雷射晶粒區域 1210,1410:第二接合層 1220:第二開口 1230:第二板金屬 1240:第二接合墊片 1310:第二圖案化遮罩 1510:第三基板 1520:接合通孔 1540:導電材料 1550,1920:介電材料 1560:第三接合層 1570:第三介電材料 1580:第三接合墊片 1610:光學膠 1710:封裝劑 1910:矽通孔 1930:金屬化材料 1940:外部連接器 1950:焊料凸塊 2010:整合扇出封裝 2020:基板上晶圓上晶片封裝 2030:覆晶封裝 A₁:側壁輪廓角 D₂:距離 D₃:寬度 K₁:鋸縫寬度 W₁:第一寬度 W₂:第二寬度 W₃:第三寬度 W₄:第四寬度

根據以下的詳細說明並配合所附圖式閱讀，能夠最好的理解本揭露的態樣。須提醒的是，根據本產業的標準作業，各種部件未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖顯示根據一些實施例的具有嵌入式(embedded)雷射晶粒及緊湊型通用光子引擎(compact universal photonic engine，COUPE)晶粒的第一積體封裝體。 第2、3A、3B、4A~4D、5A、5B、6A、6B、7、8、9圖顯示根據一些實施例的用於整合到第一光學封裝體中的COUPE晶粒的形成及製備。 第10、11、12A~12D、13A~13D、14圖顯示根據一些實施例的用於整合到第一光學封裝體中的雷射晶粒的形成及製備。 第15、16、17、18A、18B、19A、19B圖顯示根據一些實施例的使COUPE晶粒與雷射晶粒接合到中介件上以及使其單元接合到第一積體封裝體中。 第20A、20B、20C圖顯示根據一些實施例的使第一光學封裝體包括在各種裝置中。

130:中介件

210:第一耦合波導

810:緊湊型通用光子引擎晶粒

910:第一接合層

1010:第二耦合波導

1310:第二圖案化遮罩

1410:第二接合層

1560:第三接合層

1610:光學膠

Claims (10)

1. 一種積體封裝體，包括： 一光學晶粒，其中，該光學晶粒包括光子積體電路(PIC)、電子積體電路(EIC)及一或多個第一耦合波導； 一雷射晶粒，其中該雷射晶粒包括至少一雷射二極體及一或多個第二耦合波導； 一中介件，其中使用金屬對金屬接合使該光學晶粒接合到該中介件的一第一側，其中使用金屬對金屬接合使該雷射晶粒接合到該中介件的該第一側，且其中該一或多個第一耦合波導中的至少一者與該一或多個第二耦合波導中的至少一者光學對準；及 一光學膠，填充介於經對準的該一或多個第一耦合波導中的該至少一者與該一或多個第二耦合波導中的該至少一者之間的一間隙。
2. 如請求項1所述的積體封裝體，更包括一封裝劑，其中該封裝劑覆蓋該中介件且圍繞該光學晶粒、該雷射晶粒及該光學膠。
3. 如請求項1所述的積體封裝體，更包括一重佈線結構，該重佈線結構在該中介件的與該第一側相對的一第二側上，其中該重佈線結構包括一或多個介電層及一或多個金屬化層，且其中該一或多個金屬化層電性連接該中介件至複數個外部連接器。
4. 如請求項1所述的積體封裝體，更包括一矽基板，該矽基板附接到該中介件的與該第一側相對的一第二側上，其中該矽基板包括矽通孔(TSV)，該矽通孔穿過該矽基板且電性連接該中介件至複數個外部連接器。
5. 如請求項1所述的積體封裝體，其中該光學晶粒的至少兩個側壁包括最接近該中介件的實質上為直的一第一部分、最遠離該中介件的實質上為直的一第二部分、以及位於該第一部分及該第二部分之間的一第三部分，且該第三部分為漸縮的； 其中該至少兩個側壁位於該光學晶粒的兩側上，且其中該至少兩個側壁中的至少一者和與該一或多個第二耦合波導中的該至少一者光學對準的該一或多個第一耦合波導中的該至少一者相交；以及 其中該光學晶粒在該至少兩個側壁的該第一部分之間的一第一寬度大於該光學晶粒在該至少兩個側壁的該第二部分之間的一第二寬度。
6. 如請求項5所述的積體封裝體，其中該第三部分為漸縮，以形成一弧狀凹入輪廓在介於該側壁的該第一部分及該第二部分之間的該光學晶粒的該側壁中。
7. 一種積體封裝體的形成方法，包括： 形成一第一接合層在一光學晶粒的一第一側上，該第一接合層包括一第一介電層及一第一金屬化層，其中該光學晶粒包括光子積體電路(PIC)、電子積體電路(EIC)及一或多個第一耦合波導； 形成一第二接合層在一雷射晶粒的一第一側上，該第二接合層包括一第二介電層及一第二金屬化層，其中該雷射晶粒包括至少一雷射二極體及一或多個第二耦合波導； 形成一第三接合層在一中介件的一第一側上，該第三接合層包括一第三介電層及一第三金屬化層； 對準該光學晶粒的該第一側及該雷射晶粒的該第一側於該中介件的該第一側上，其中該光學晶粒的該第一接合層及該雷射晶粒的該第二接合層物理上地接觸該中介件的該第三接合層，且其中該一或多個第一耦合波導中的至少一者與該一或多個第二耦合波導中的至少一者光學對準； 形成一金屬對金屬接合在介於該第一接合層及該第三接合層之間及介於該第二接合層及該第三接合層之間；以及 以一光學膠填充介於該光學晶粒及該雷射晶粒之間的一空隙。
8. 如請求項7所述的積體封裝體的形成方法，更包括：在對準該光學晶粒的該第一側及該雷射晶粒的該第一側於該中介件的該第一側上之前，對該光學晶粒進行多步驟分割，且該多步驟分割包括： 從一第一方向執行一乾蝕刻，以在介於至少兩個光學晶粒之間部分地分割，其中該乾蝕刻形成穿過該光學晶粒的一主動部分以穿透到該光學晶粒中的一溝槽，且其中該乾蝕刻部分地穿透附接到該光學晶粒的該主動部分的該光學晶粒的一第一基板；以及 使用一鋸片從與該第一方向相對的一第二方向鋸穿該第一基板的一未蝕刻部分，其中該鋸片形成漸縮或弧形切割輪廓在該第一基板的一切割表面的至少一部分中，且其中該鋸片的一切割部分的最大寬度大於由該乾蝕刻形成的該溝槽的最大寬度。
9. 如請求項7所述的積體封裝體的形成方法，更包括：在對準該光學晶粒的該第一側及該雷射晶粒的該第一側於該中介件的該第一側上之前，對該雷射晶粒進行多步驟分割，且該多步驟分割包括： 從一第一方向執行一乾蝕刻，以在介於至少兩個雷射晶粒之間部分地分割，其中該乾蝕刻形成穿過包括該雷射二極體的該雷射晶粒的一主動部分以穿透到該雷射晶粒中的一溝槽，且其中該乾蝕刻部分地穿透附接到該雷射晶粒的該主動部分的該雷射晶粒的一第二基板；以及 使用一鋸片從與該第一方向相對的一第二方向鋸穿該第二基板的一未蝕刻部分，其中該鋸片形成漸縮或弧形切割輪廓在該第二基板的一切割表面的至少一部分中，且其中該鋸片的一切割部分的最大寬度大於由該乾蝕刻形成的該溝槽的最大寬度。
10. 一種半導體裝置，包括： 一或多個積體封裝體，其中每個積體封裝體包括： 一光學晶粒，其中該光學晶粒包括一或多個光子積體電路(PIC)；一或多個第一耦合波導，該一或多個第一耦合波導光學連接到該一或多個光子積體電路中的至少一者；以及一第一接合層，該第一接合層包括使用鑲嵌或雙鑲嵌製程形成的一第一介電質及一第一金屬化層； 一雷射晶粒，其中該雷射晶粒包括至少一雷射二極體；一或多個第二耦合波導；以及第二接合層，該第二接合層包括使用鑲嵌或雙鑲嵌製程形成的一第二介電質及一第二金屬化層，且其中該一或多個第二耦合波導中的至少一者光學連接至該雷射二極體； 一中介件，其中該中介件包括一第三接合層，該第三接合層包括一第三介電質及一第三金屬化層，其中該光學晶粒的該第一接合層使用金屬對金屬接合以接合到該中介件的該第三接合層，其中該雷射晶粒的該第二接合層使用金屬對金屬接合以接合到該中介件的該第三接合層，且其中該一或多個第一耦合波導中的至少一者與該一或多個第二耦合波導中的至少一者光學對準；以及 一光學膠，其中該光學膠填充介於經對準的該一或多個第一耦合波導中的該至少一者與該一或多個第二耦合波導中的該至少一者之間的一間隙，以作為介於該光學晶粒及該雷射晶粒之間的光學傳輸介質。