[go: up one dir, main page]

TWI890159B - 半導體封裝及其形成方法 - Google Patents

半導體封裝及其形成方法

Info

Publication number
TWI890159B
TWI890159B TW112138223A TW112138223A TWI890159B TW I890159 B TWI890159 B TW I890159B TW 112138223 A TW112138223 A TW 112138223A TW 112138223 A TW112138223 A TW 112138223A TW I890159 B TWI890159 B TW I890159B
Authority
TW
Taiwan
Prior art keywords
dielectric material
substrate
top surface
forming
semiconductor package
Prior art date
Application number
TW112138223A
Other languages
English (en)
Other versions
TW202507957A (zh
Inventor
黃友怡
郭佑豪
張巧君
蔡睿軒
林瑀宏
戴世芃
涂紀誠
余振華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202507957A publication Critical patent/TW202507957A/zh
Application granted granted Critical
Publication of TWI890159B publication Critical patent/TWI890159B/zh

Links

Classifications

    • H10W95/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4283—Electrical aspects with electrical insulation means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4207—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms with optical elements reducing the sensitivity to optical feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G02B6/4293—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements hybrid electrical and optical connections for transmitting electrical and optical signals
    • H10W70/60—
    • H10W72/00—
    • H10W90/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12102—Lens

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一種形成半導體封裝的方法。所述方法包括形成從基板的頂表面凹陷的微透鏡，微透鏡的表面與基板的頂表面之間形成凹形區域。所述方法包括使用旋塗製程沉積填充凹形區域的一部分的第一介電材料。所述方法包括使用化學氣相沉積製程沉積填充凹形區域的剩餘部分並覆蓋基板的頂表面的第二介電材料。所述方法包括平坦化第二介電材料。所述方法包括在平坦化的第二介電材料上以及基板的頂表面之上形成接合層。所述方法包括經由接合層將半導體晶圓接合至基板。

Description

半導體封裝及其形成方法
本揭露實施例是關於一種半導體製造技術，特別是有關於一種包括微透鏡的半導體封裝及其形成方法。
一種信號傳輸和處理的技術是發送和處理電信號(electrical signaling and processing)。另外，近年來，發送和處理光學信號(optical signaling and processing)已被用於越來越多的應用，特別是由於使用光纖相關應用來進行傳輸信號。
發送和處理光學信號通常與發送和處理電信號相結合，以提供成熟的應用。舉例而言，光纖可用於長距離信號傳輸，而電信號可用於短距離信號傳輸以及處理和控制。因此，產生了整合光學構件(components)和電構件的裝置，用於光學信號與電信號之間的轉換以及光學信號和電信號的處理。因此，封裝(也稱為光子封裝)可以包括光學(光子)晶粒和電子晶粒，光學(光子)晶粒包括光學裝置，電子晶粒包括電子裝置。然而，光子封裝的製造面臨許多挑戰。
本揭露一些實施例提供一種形成半導體封裝的方法。所述方法包括形成從基板的頂表面凹陷的微透鏡，其中微透鏡的表面與基板的頂表面之間形成凹形區域。所述方法包括使用旋塗製程沉積填充凹形區域的一部分的第一介電材料。所述方法包括使用化學氣相沉積製程沉積填充凹形區域的剩餘部分並覆蓋基板的頂表面的一第二介電材料。所述方法包括平坦化第二介電材料。所述方法包括在平坦化的第二介電材料上以及基板的頂表面之上形成接合層。所述方法包括經由接合層將半導體晶圓接合至基板。
本揭露一些實施例提供一種形成半導體封裝的方法。所述方法包括形成從基板的頂表面凹陷的微透鏡，其中微透鏡的表面與基板的頂表面之間形成凹形區域。所述方法包括使用旋塗製程沉積填充凹形區域並覆蓋基板的頂表面的介電材料。所述方法包括使用微影製程圖案化介電材料，而僅留下凹形區域中的介電材料的一部分。所述方法包括平坦化已圖案化的介電材料。所述方法包括在平坦化的介電材料上以及基板的頂表面之上形成接合層。所述方法包括經由接合層將半導體晶圓接合至基板。
本揭露一些實施例提供一種半導體封裝，包括基板、微透鏡、第一介電材料、第二介電材料、接合層以及半導體晶圓。微透鏡從基板的頂表面凹陷，其中微透鏡的表面與基板的頂表面之間形成凹形區域。第一介電材料設置於凹形區域上並鄰近於微 透鏡的表面。第二介電材料填充凹形區域並位於第一介電材料之上，其中第二介電材料不同於第一介電材料。接合層形成在基板的頂表面之上並與第二介電材料接觸。半導體晶圓接合至接合層，其中半導體晶圓中包括光學構件。
10:光子封裝
20:光子封裝
30:光子封裝
100:第一(半導體)晶圓
102:埋入式氧化物基板
102A:矽層
102B:氧化物層
102C:基板/晶圓
104:(矽)波導
106:光子構件
107:光柵耦合器
108:介電層
110:光子路由結構
113:接觸件
114:導電特徵
118:介電層
120:重分佈結構
122:電子晶粒
124:晶粒連接件
126:介電材料
127:通孔
128:鈍化層
130:凸塊下金屬層
132:導電連接件
200:第二(半導體)晶圓
202:基板
202A:頂表面
204:微透鏡
205:凹形區域
206:抗反射塗層
206A:第一部分
206B:第二部分
208:(第一)介電材料
208A:第一部分
208B:第二部分
210:(第二)介電材料
212:接合層
212’:接合層
230:感光介電材料
230A:第一部分
230B:第二部分
235:光圖案化製程
240:光罩
DR:不透明區域
310:光子路由結構
312:介電層
314:氮化物波導/氮化矽波導
316:光纖
318:光學膠
G:凹槽
根據以下的詳細說明並配合所附圖式以更好地了解本揭露實施例的概念。應注意的是，根據本產業的標準慣例，圖式中的各種特徵未必按照比例繪製。事實上，可能任意地放大或縮小各種特徵的尺寸，以做清楚的說明。
第1圖至第16圖示出根據一些實施例的一光子封裝的形成過程的中間階段的剖面圖。
第10-1圖示出根據一些實施例的一光子封裝的形成過程的一中間階段的剖面圖。
第17圖至第21圖示出根據一些實施例的一光子封裝的形成過程的中間階段的剖面圖。
第22圖至第26圖示出根據一些實施例的一光子封裝的形成過程的中間階段的剖面圖。
第24-1圖示出根據一些實施例的一光子封裝的形成過程的一中間階段的剖面圖。
以下的揭露內容提供許多不同的實施例或範例以 實施本揭露實施例的不同特徵。以下敘述構件及配置的特定範例，以簡化本揭露實施例的說明。當然，這些特定的範例僅為示範並非用以限定本揭露實施例。舉例而言，在以下的敘述中提及第一特徵形成於第二特徵上或上方，即表示其可包括第一特徵與第二特徵是直接接觸的實施例，亦可包括有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可能未直接接觸的實施例。此外，本揭露可以在各種範例中重複參考符號及/或字母。這種重複是為了簡單和清楚的目的，且其本身並不限定所述的各種實施例及/或配置之間的關係。
此外，在本文中可使用空間相關用語，例如「在...下方」、「下方」、「較低的」、「在...上方」、「較高的」及類似的用語，以便於描述圖式中繪示的一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關用詞也可依此做同樣的解釋。
根據本揭露的一些實施例提供了一種光子封裝及其形成方法。所述光子封裝可以包括透鏡基板以及接合(bonded)至透鏡基板的半導體晶圓，其中透鏡基板可以包括凹陷的微透鏡(recessed micro lens)，其與半導體晶圓內的光學構件光學耦合。在一些實施例中，在透鏡基板的形成過程中，微透鏡的凹形區域(或間隙)可以由通過旋塗製程形成的第一介電材料先部分地填充，然後 由通過化學氣相沉積(chemical vapor deposition,CVD)製程形成的第二介電材料來完全地填充。以此方式，由於旋塗製程的流動性(fluidity)，第一介電材料可以有效地減小透鏡基板的頂表面的表面形貌(即，表面高度差)。如此一來，隨後形成的第二介電材料可以具有相應減小的表面形貌，這有助於提高後續平坦化製程的性能(例如，可以減少製程時間和成本)。在一些其他實施例中，在透鏡基板的形成過程中，微透鏡的凹形區域(concave area)可以僅由通過旋塗製程形成的單一感光(photosensitive)介電材料來填充。以此方式，由於旋塗製程的流動性，感光介電材料也可以有效地減小透鏡基板的頂表面的表面形貌(即，表面高度差)，並且感光介電材料的平坦化區域可以通過光圖案化製程預先限定(pre-defined)。因此，減化了間隙填充製程，並提高了後續平坦化製程的性能。
本文討論的實施例提供了能夠實現或使用本揭露的標的(subject matter)的示例，並且本領域普通技術人員將容易理解可以進行修改，同時保持在不同實施例的預期範圍內。在各個視圖和說明性實施例中，相似的參考符號用於指示相似的元件。儘管方式實施例可以被討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。
第1圖至第16圖示出根據一些實施例的光子封裝10(參見第16圖)的形成過程的中間階段的剖面圖。在一些情況下，光子封裝10可以是半導體封裝或另一結構的一部分。光子封裝10可以提供半導體封裝中的光學信號與電信號之間的輸入/輸出 (input/output,I/O)介面。在一些實施例中，光子封裝10提供用於光子封裝10內的構件(例如，光子構件、積體電路、與外部光纖的耦合等)之間的信號通信的光學網路。在一些情況下，光子封裝10可被認為是“光學引擎(optical engine)”。
首先參考第1圖，根據一些實施例，提供埋入式氧化物(buried oxide,BOX)基板102。埋入式氧化物基板102包括形成在基板102C之上的氧化物層102B，以及形成在氧化物層102B之上的矽層102A。氧化物層102B可以包括或由例如氧化矽等形成。基板102C可以包括例如玻璃、陶瓷、電介質、半導體等或其組合的材料。在一些實施例中，基板102C是半導體基板，例如體型(bulk)半導體基板等，其可以是摻雜的或未摻雜的。在一些實施例中，基板102C的半導體材料可以包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦；或其組合。在第1圖所示的實施例中，基板102C是晶圓，例如矽晶圓。基板/晶圓102C包括邊緣部分(第1圖中未示出，並在第5圖中以虛線示出)，且當從頂部觀看時，邊緣部分形成完整的環。在其他實施例中，也可以使用其他基板，例如多層或梯度基板。
在第2圖中，根據一些實施例，對矽層102A進行圖案化以形成用於多個波導104、多個光子構件106以及多個光柵耦合器107(僅示出了一個波導104、一個光子構件106和一個光柵耦合器107)的矽區域。以此方式，矽層102A在一些情況下可被認為是“光學層”。 可以使用合適的微影和蝕刻技術來圖案化矽層102A。舉例而言，在一些實施例中，可以在矽層102A之上形成硬遮罩層(例如，氮化物層等，未示出)並對其進行圖案化。然而可以使用蝕刻製程將硬遮罩層的圖案轉移到矽層102A。蝕刻製程可以包括乾蝕刻製程及/或濕蝕刻製程，其可以包括非等向性蝕刻製程。在一些實施例中，可以使用不止一種微影和蝕刻製程來圖案化矽層102A。
波導104可以由圖案化矽層102A來形成。舉例而言，可以蝕刻矽層102A以形成限定波導104的凹陷部，其中剩餘的未凹陷部分限定波導104的側壁。在形成多個波導104的一些實施例中，多個波導104可以是分離的波導104或者連接成單個連續結構。在一些實施例中，一個或多個波導104形成連續迴路。
光子構件106可以與波導104整合，並可以與波導104一起形成。光子構件106可以與波導104光學耦合，並可以與波導104內的光學信號相互作用。光子構件106可以包括光子裝置，例如光電檢測器、調變器、其他光子裝置等。舉例而言，光電檢測器可以與波導104光學耦合，以檢測波導104內的光學信號並產生對應於光學信號的電信號。作為另一示例，調變器可以與波導104光學耦合，以接收電信號並通過調變波導104內的光學功率來在波導104內產生對應的光學信號。以此方式，光子構件106可促進光信號向波導104或從波導104的輸入/輸出(I/O)。在其他實施例中，光子構件106可以包括其他主動或被動構件，例如雷射二極體、光學信號分配器(splitters)、移相器(phase shifters)、干涉儀、振盪器或其他類型的光子結構或裝置。
在一些實施例中，可以通過部分蝕刻波導104的區域並在蝕刻區域的剩餘矽上生長磊晶材料來形成光電檢測器。可以使用可接受的微影和蝕刻技術來蝕刻波導104。磊晶材料可以包括例如鍺等半導體材料，其可以是摻雜的或未摻雜的。在一些實施例中，作為光電檢測器形成的一部分，可以執行佈植(implantation)製程以將摻雜劑(例如，p型摻雜劑、n型摻雜劑或兩者的組合)引入到蝕刻區域的矽內。在一些實施例中，可以通過例如部分蝕刻波導104的區域，然後將適當的摻雜劑(例如，p型摻雜劑、n型摻雜劑或兩者的組合)佈植到蝕刻區域的剩餘矽內來形成調變器。在一些實施例中，用於光電檢測器的蝕刻區域和用於調變器的蝕刻區域可以使用一或多個相同的微影或蝕刻步驟來形成。在一些實施例中，用於光電檢測器的蝕刻區域和用於調變器的蝕刻區域可以使用一或多個相同的佈植步驟來佈植。
光柵耦合器107可以與波導104一起形成。光柵耦合器107是允許光學信號及/或光學功率在波導104與另一光子構件(例如，垂直安裝的光纖(例如，第16圖中所示的光纖316))或另一光子系統的波導之間傳輸的光子結構。可以使用可接受的微影和蝕刻技術來形成光柵耦合器107。在一些實施例中，光柵耦合器107是在波導104被限定之後形成。舉例而言，可以在波導104上形成光阻劑並對其進行圖案化，其中光阻劑的圖案對應於光柵耦合器107。然後可以使用圖案化的光阻劑作為蝕刻遮罩對波導104進行一或多個蝕刻製程以形成光柵耦合器107。蝕刻製程可以包括一或多個乾蝕刻製程及/或濕蝕刻製程，其可以包括非等向性蝕刻製程。
在一些實施例中，可以形成其他類型的耦合器(為簡單起見並未示出)，例如在波導104與光子封裝10的其他波導(例如，第14圖中所示的氮化物波導314)之間耦合光學信號的結構。在一些實施例中，也可以形成邊緣耦合器(為簡單起見並未示出)，其允許光學信號及/或光學功率在波導104與水平安裝到光子封裝10的側壁的光子構件(圖中未示出)之間傳輸。這些和其他光子結構也在本揭露的預期範圍內。
在一些情況下，波導104、光子構件106和光柵耦合器107可以統稱為“光子層”或“光子積體電路(photonic integrated circuit,PIC)”。波導104、光子構件106及/或光柵耦合器107的其他配置或佈置也是可能的，並不限於第2圖中所示的那些。
在第3圖中，根據一些實施例，在埋入式氧化物基板102的前側(例如，第3圖中朝上的一側)形成介電層108，以形成光子路由結構110。介電層108形成在波導104、光子構件106、光柵耦合器107以及氧化物層102B之上。介電層108可以由氧化矽、氮化矽等或其組合的一或多層形成，並可以通過任何可接受的沉積製程形成，例如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)、層壓等或其組合。也可以使用通過任何可接受的製程形成的其他介電材料。
在一些實施例中，然後使用例如化學機械拋光(chemical-mechanical polish,CMP)製程、研磨製程等平坦化製程 來減薄介電層108。在一些情況下，較薄的介電層108可以允許光柵耦合器107與垂直安裝的光子構件(例如，第16圖中所示的光纖316)之間更高效的光學耦合。在其他實施例中，平坦化製程可以暴露波導104、光子構件106及/或光柵耦合器107的表面。
由於波導104與介電層108的材料的折射率不同，波導104可以具有高內反射，使得光基本上被限制在波導104內，這取決於光的波長和各個材料的折射率。在一些實施例中，波導104的材料的折射率高於介電層108的材料的折射率。舉例而言，波導104可以包括矽，而介電層108可以包括氧化矽及/或氮化矽。因此，在本文中波導104可以被稱為“矽波導”。
仍參考第3圖，根據一些實施例，在介電層108之上形成重分佈結構120。重分佈結構120是互連結構，其包括一或多個介電層(統稱為“介電層118”)並包括形成在介電層118中的提供互連和電路由的導電特徵114。舉例而言，重分佈結構120的導電特徵114可以提供與例如光子構件106和通孔127(參見第16圖)之類的下方部件及/或例如電子晶粒(參見第4圖)之類的上方部件的電連接。
介電層118可以是例如絕緣層或鈍化層，並可以包括與上述介電層108類似的一或多種材料，例如氧化矽或氮化矽，或者可以包括不同的材料。介電層118及/或介電層108可以對波長適合於在光柵耦合器107與垂直安裝的光纖(例如，第16圖中所示的光纖316)之間傳輸光學信號或光學功率的光透明或幾乎透明。介電層118可以使用與上述用於介電層108的類似的技術或使用不同的技術來形成。
導電特徵114可以包括導電線和通孔，並可以通過鑲嵌製程形成，例如單鑲嵌、雙鑲嵌等。舉例而言，導電特徵114可以通過沉積介電層118然後形成延伸穿過介電層118的開口來形成。可以使用可接受的微影和蝕刻技術來形成開口。根據一些實施例，然後可以在開口中形成導電材料，從而在介電層118中形成導電特徵114。在一些實施例中，例如擴散阻擋層(例如，由鉭、氮化鉭、鈦、氮化鈦等製成的層)的襯層(未示出)可以形成在開口中，並可以使用合適的沉積製程(例如ALD等)來形成。在一些實施例中，然後可以在開口中沉積包括銅或銅合金的晶種層(未示出)。導電特徵114的導電材料可以使用例如電鍍製程形成在開口中。導電材料可以包括金屬或金屬合金，例如銅、銀、金、鎢、鈷、鋁或其合金。可以執行平坦化製程(例如，CMP製程或研磨製程)以沿著介電層118的頂表面去除多餘的導電材料，使得導電特徵114與介電層118的頂表面齊平。然後可以在導電特徵114之上沉積另一介電層118，並可以執行類似的製程以形成附加的導電特徵114。以此方式，可以重複此過程以形成多層介電層118和導電特徵114。在其他實施例中，可以使用其他技術或材料來形成導電特徵114。
在一些實施例中，重分佈結構120的最頂部導電特徵114可以包括導電焊墊(pads)、接合焊墊等。最頂部導電特徵114可以形成在重分佈結構120的最頂部介電層118中。可以在形成最頂部導電特徵114之後執行平坦化製程(例如，CMP製程等)，使得最頂部導電特徵114與最頂部介電層118的表面基本上水平或共面。在一些實施例 中，重分佈結構120的最底部導電特徵114可以包括導電焊墊等。最底部導電特徵114可以形成在重分佈結構120的最底部介電層118中。重分佈結構120可以包括比第3圖中所示更多或更少的介電層118或導電特徵114。
在一些實施例中，重分佈結構120的最底部導電特徵114還包括延伸穿過介電層108並電連接至光子構件106的接觸件113。接觸件113允許電功率或電信號傳輸到光子構件106以及從光子構件106傳輸電信號。以此方式，光子構件106可以將電信號轉換成由波導104傳輸的光學信號，及/或可以將來自波導104的光學信號轉換成電信號。接觸件113可以在形成重分佈結構120的其他最底部導電特徵114之前或之後形成。在一些實施例中，可以使用與上述用於其他最底部導電特徵114的技術或材料類似的技術或材料來形成接觸件113。
在第4圖中，根據一些實施例，將多個電子晶粒122(僅示出了一個電子晶粒122)接合至重分佈結構120。每個電子晶粒122可以是例如可使用電信號與光子構件106通信的半導體裝置、晶粒或晶片。在一些實施例中，電子晶粒122可以處理從光子構件106接收的電信號或者可以生成由光子構件106轉換成光學信號的電信號。電子晶粒122包括晶粒連接件124，其可以是例如導電焊墊、導電柱等。電子晶粒122經由晶粒連接件124接合至重分佈結構120的最頂部導電特徵114(例如，接合焊墊)。
電子晶粒122可以包括用於控制光子構件106的操作的積體電路(未示出)。舉例而言，電子晶粒122可以包括控制器、驅動 器等或其組合。在一些實施例中，電子晶粒122可以包括中央處理單元(central processing unit,CPU)或記憶體功能。在一些實施例中，電子晶粒122包括用於處理從光子構件106(例如，光電檢測器)接收的電信號的積體電路。在一些實施例中，電子晶粒122可以根據從另一裝置或晶粒接收的電信號來控制光子構件106的高頻信號發送。在一些實施例中，電子晶粒122可以是提供串行器/解串器(Serializer/Deserializer,SerDes)功能的電子積體電路(electronic integrated circuit,EIC)等。以此方式，電子晶粒122可以充當光子封裝10內的光學信號與電信號之間的I/O介面的一部分。在一些情況下，本文描述的光子封裝10可被認為是單晶片系統(system-on-chip,SoC)或系統積體電路(system-on-integrated-circuit,SoIC)裝置。電子晶粒122可以例如通過沿著劃線鋸切或切割半導體晶圓(其上形成有多個積體電路晶粒)以將半導體晶圓分成多個單獨的半導體晶粒來獲得。這裡將不再進一步描述電子晶粒122的細節。
在一些實施例中，使用電介質對電介質接合(dielectric-to-dielectric bonding)及/或金屬對金屬接合(metal-to-metal bonding)來將電子晶粒122接合至重分佈結構120。在這樣的實施例中，電介質對電介質接合可以發生在最頂部介電層118與電子晶粒122的接合層(未單獨示出)之間。在接合過程中，金屬對金屬接合也可以發生在電子晶粒122的晶粒連接件124與重分佈結構120的最頂部導電特徵114之間。
在一些實施例中，在執行接合製程之前，對重分佈 結構120及/或電子晶粒122進行表面處理。在一些實施例中，重分佈結構120及/或電子晶粒122的接合表面可以首先利用例如乾處理、濕處理、電漿處理、暴露於惰性氣體、暴露於氫氣(H2)、暴露於氮氣(N2)、暴露於氧氣(O2)等或其組合來活化。然而，可以利用任何合適的活化(activation)製程。在活化製程之後，可以使用例如化學沖洗來清潔重分佈結構120及/或電子晶粒122。然後使用例如取放製程(pick-and-place process)將電子晶粒122與重分佈結構120對準並放置成與重分佈結構120物理接觸。然後可以對重分佈結構120和電子晶粒122進行熱處理及/或將它們彼此緊靠(例如，通過施加接觸壓力)，以接合重分佈結構120和電子晶粒122。舉例而言，重分佈結構120和電子晶粒122可以經受約200kPa或更小的壓力，並經受約200℃至約400℃的範圍內的溫度。然後，重分佈結構120和電子晶粒122可以經受處在或高於最頂部導電特徵114與晶粒連接件124的材料的共晶點的溫度(例如，在約150℃至約650℃的範圍內的溫度)，以熔接(fuse)最頂部導電特徵114與晶粒連接件124。以此方式，重分佈結構120和電子晶粒122的電介質對電介質接合以及金屬對金屬接合形成接合結構。在一些實施例中，接合結構被進一步烘烤、退火、壓制或以其他方式處理以加強或最終確定鍵結(bonds)。
在第5圖中，根據一些實施例，在電子晶粒122和重分佈結構120之上形成介電材料126。介電材料126可以由氧化矽、氮化矽、聚合物等或其組合形成，並可以通過CVD、PVD、ALD、旋塗製程等或其組合來形成。在一些實施例中，介電材料126是間 隙填充材料，其可以包括上述示例材料中的一或多種。在一些實施例中，介電材料126可以是對波長適合於在光柵耦合器107與垂直安裝的光纖(例如，第16圖中所示的光纖316)之間傳輸光學信號或光學功率的光基本上透明的材料。在一些實施例中，介電材料126可以是與介電層118及/或介電層108的材料類似的材料。也可以使用通過任何可接受的製程形成的其他介電材料。然後可以使用例如CMP製程、研磨製程等平坦化製程來平坦化介電材料126。在一些實施例中，平坦化製程可以暴露電子晶粒122，使得電子晶粒122與介電材料126的表面共面。
須瞭解的是，第5圖中所示的所得結構是晶圓的形式(即，尚未被單片化)，因此為了說明的目的，在下文中也將此所得結構稱為第一(半導體)晶圓100，其中包括多個電子晶粒和多個光子晶粒(僅示出了一個電子晶粒122和一個對應的光子晶粒(即，電子晶粒122下面的結構))。上述特徵可以是第一晶圓100的多個裝置晶粒(包括多個光子晶粒以及與其接合的多個電子晶粒122)中的相同裝置晶粒的部分。
還可以包括其他特徵和製程。舉例而言，可以包括測試結構以幫助對3D封裝或3DIC裝置進行驗證測試。測試結構可以包括例如在重分佈層中或基板上形成的測試焊墊(test pads)，其允許對3D封裝或3DIC進行測試、使用探針及/或探針卡等。可以對中間結構以及最終結構進行驗證測試。另外，本文中揭露的結構和方法可以與結合已知良品晶粒(known good dies)的中間驗證的測 試方法結合使用，以改善良率和降低成本。
在一些實施例中，在第5圖中所示的階段(即，在接合至另一晶圓之前)，可以執行邊緣修整製程(未單獨釋出)以修整第5圖中所示的所得結構的基板(即，晶圓)102C的邊緣部分，以形成凹槽G(其為凹槽環)。在一些實施例中，可以在將第一晶圓100接合至另一晶圓(例如，第12圖中所示的第二晶圓200)之後執行邊緣修整製程。可以通過蝕刻製程來執行邊緣修整製程，其可以是電漿蝕刻製程。在部童的實施例中，也可以使用其他合適的邊緣修整製程，例如機械修整製程。稍後將說明凹槽G的功能。
接下來，參考第6圖，根據一些實施例，提供待接合至第5圖所示的第一晶圓100的基板202。基板202可以是能夠提供結構或機械穩定性的剛性結構。基板202的使用可以減少第一晶圓100的翹曲或彎折，從而改善例如波導104或光子構件106等光學結構的性能。在一些實施例中，基板202由對相關波長的光透明的材料(例如，矽)形成，使得光學信號可以通過基板202傳輸。在第6圖所示的實施例中，基板202是晶圓，例如矽晶圓。在其他實施例中，其他合適的材料(例如，氧化矽、金屬、有機核心(core)材料等)可以用於基板202。
第6圖還示出了根據一些實施例的基板202(也稱為透鏡基板202)內的多個微透鏡204(為了簡單起見，僅示出了一個微透鏡204)的形成。微透鏡204可促進光子封裝10中的光柵耦合器107(參見第2圖)與垂直安裝的光纖(例如，第16圖中所示的光纖 316)之間的改進的光學耦合。在一些實施例中，微透鏡204形成在基板202的頂表面202A上(例如，從頂表面202A凹陷)，並且在每個微透鏡204的表面與基板202的頂表面202A之間形成凹形區域(concave area)205。可以使用可接受的微影和蝕刻技術來形成微透鏡204。舉例而言，在一些實施例中，可以在基板202的頂表面202A之上形成硬遮罩層(例如，氮化物層等，未示出)並對其進行圖案化，其中硬遮罩層的圖案對應於微透鏡204。然後可以使用圖案化的硬遮罩層作為蝕刻遮罩在基板202上執行蝕刻製程以形成微透鏡204。蝕刻製程可以是乾蝕刻製程或濕蝕刻製程，其可以包括等向性蝕刻製程。在一些實施例中，可以使用多於一種的微影和蝕刻製程來形成微透鏡204。在一些實施例中，在形成微透鏡204之後，可以使用灰化製程或其他可接受的蝕刻製程從基板202上去除硬遮罩層。或者，在形成微透鏡204之後，硬遮罩層仍然保留下來。
在第7圖中，根據一些實施例，在包括凹陷的微透鏡204的基板202的頂表面202A之上共形地(conformally)形成抗反射塗層(anti-reflection coating,ARC)206。抗反射塗層206可以包括形成在基板202的頂表面202A上的第一部分206A，以及形成在微透鏡204的表面和凹形區域205的側壁上的第二部分206B。抗反射塗層206的存在是為了減少這些表面上發生的光反射(即，減少光損失)，從而提高光子封裝10內的光學耦合效率。儘管繪示為單層，但是抗反射塗層206在一些實施例中為多層結構。抗反射塗層206可以包括由氧化矽、氮化矽、氮氧化矽等或其組合製成的多層 (例如，兩層、三層或更多層)。這些層均可以通過任何可接受的製程(例如，CVD、PVD、ALD或其他可接受的沉積製程)形成為具有合適的厚度。在一些情況下，抗反射塗層206還可以充當後續平坦化製程(參見第10圖)的停止層。在其他實施例中，也可能省略抗反射塗層206。
在第8圖中，根據一些實施例，在形成抗反射塗層206之後，在(每個微透鏡204的)凹形區域205中沉積介電材料208。在一些實施例中，介電材料208(也稱為間隙填充材料)形成為填充凹形區域205的一部分(例如，凹形區域205的體積的70%或更多，但本揭露不以此為限)，而不延伸至基板202的頂表面202A之上。在一些實施例中，介電材料208是矽-氧-碳基化合物(silicon-oxygen-carbon based compound)，並且使用旋塗製程沉積。舉例而言，介電材料208可以包括矽(Si)、氧(O)、碳(C)、任何其他合適的元素、或其組合。在一些實施例中，介電材料208中的矽濃度為約5重量百分比(wt%)至約30重量百分比，介電材料208中的氧濃度為約5重量百分比至約60重量百分比，及/或介電材料208中的碳濃度為約5重量百分比至約90重量百分比。在一些實施例中，介電材料208由矽、氧及碳組成，因此介電材料208中矽、氧及碳的總濃度實質上為100%。在一些實施例中，介電材料208可以是對於波長適合於在光柵耦合器107與垂直安裝的光纖之間傳輸光學信號或光學功率的光基本上透明的材料(例如，碳摻雜的氧化矽)。
在旋塗製程期間，介電材料208以液態施加在基板 202的頂表面202A之上和凹形區域205中。然後可以以合適的速度旋轉固定基板202的旋塗機(未示出)，直到達到介電材料208的期望厚度。在第8圖所示的實施例中，旋塗機可以以相對高的速度旋轉，使得基板202的頂表面202A上的所有介電材料208被甩掉，而僅留下凹形區域205中的部分介電材料208。由於旋塗製程的流動性(fluidity)，介電材料208可以很好地填充凹形區域205，從而減少在後續熱處理過程中在基板202與介電材料208之間的界面處形成空隙或裂紋。在一些實施例中，在介電材料208達到期望的厚度(如上所述)之後，執行固化製程(例如，熱固化製程)以固化介電材料208。為了說明，介電材料208在下文中也被稱為第一介電材料208。
在第9圖中，根據一些實施例，在基板202的頂表面202A之上以及凹形區域205中的第一介電材料208之上共形地沉積第二介電材料210。在一些實施例中，第二介電材料210(也稱為間隙填充材料)形成為填充凹形區域205的剩餘部分並覆蓋基板202的頂表面202A。在一些實施例中，第二介電材料210包括矽和氧，並且使用CVD製程沉積。在一些實施例中，第二介電材料210也可以是對於波長適合於在光柵耦合器107與垂直安裝的光纖之間傳輸光學信號或光學功率的光基本上透明的材料(例如，氧化矽)。
由於CVD製程的等向性沉積(isotropic deposition)性質，第二介電材料210形成為具有與下面的結構的表面形貌匹配的表面形貌。在這點上，由於基板202的頂表面202A中的凹形區域205在先前的步驟中已經被第一介電材料208部分地填 充，所以頂表面202A的表面形貌(即，表面高度差)減小，如第9圖中所示。因此，與凹形區域205中沒有填充第一介電材料208的情況相比，上面的第二介電材料210的表面形貌相應地減小。這有助於提高後續平坦化製程的性能。
在第10圖中，根據一些實施例，使用例如CMP製程、研磨製程等平坦化製程(如第10圖中的實線箭頭所示)來平坦化(或減薄)第二介電材料210。在一些實施例中，平坦化製程可以暴露基板202的頂表面202A之上的抗反射塗層206的第一部分206A，使得抗反射塗層206的第一部分206A與剩餘的第二介電材料210的頂表面基本上水平或共面。在這種情況下，抗反射塗層206可以充當平坦化製程的停止層。在一些實施例中，在平坦化製程之後，第二介電材料210的薄膜保留在基板202的頂表面202A上，這有利於在後續製程中在頂表面202A之上形成接合層212(參見第11圖)。在第10圖的示例中，(微透鏡204的)凹形區域205在平坦化製程之後填充有兩種介電材料(即，介電材料208和介電材料210)。
如上所述，由於第二介電材料210具有減小的表面形貌(與使用CVD製程僅在凹形區域205中沉積單一氧化物材料的情況下)，因此可以更容易且快速地對其進行平坦化。因此，改善了平坦化製程的性能(例如，減少了製程時間和成本)。
在第10-1圖所示的一些實施例中，在覆蓋抗反射塗層206的第一部分206A的第二介電材料210被平坦化(即，去除)之後，可選地，使用例如CMP製程、研磨製程等平坦化製程(如第10- 1圖中的實線箭頭所示)來進一步研磨(或減薄)抗反射塗層206的第一部分206A。平坦化製程可以暴露基板202的頂表面202A，使得剩餘的第二介電材料210的頂表面與基板202的頂表面202A齊平。在一些實施例中，可以省略對於抗反射塗層206的第一部分206A的平坦化製程，如同第10圖中所示的實施例。為了簡單起見，下面參考第11圖至第16圖描述的製程在一些實施例中是接在第10圖的示例之後執行的。然後，這些製程在其他實施例中也可以接在第10-1圖的示例之後執行。
在第11圖中，根據一些實施例，將接合層212沉積在平坦化的第二介電材料210上以及基板202的頂表面202A之上(以及抗反射塗層206的第一部分206A上，如果有的話)。接合層212可以由例如矽基介電材料形成或包括例如矽基介電材料，例如氧化矽((SiO2)、SiN、SiON、SiOCN、SiC、SiCN等或其組合，並可以使用高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDPCVD)、電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)、CVD、低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)、ALD等來形成。
須瞭解的是，第11圖中所示的所得結構是晶圓的形式(即，尚未被單片化)，因此為了說明的目的，在下文中也將此所得結構稱為第二(半導體)晶圓200，其中包括多個晶粒(僅示出了一個晶粒，包括嵌入在基板202中的一或多個微透鏡204)。上述特徵 可以是第二晶圓200的多個晶粒中的相同晶粒的部分。第二晶圓200的橫向尺寸(例如，長度、寬度及/或面積)可以大於、大約相同於或小於第5圖中所示的第一晶圓100的橫向尺寸(例如，長度、寬度及/或面積)。
在第12圖中，根據一些實施例，第5圖中所示的第一晶圓100被翻轉並使用“晶圓對晶圓(wafer-on-wafer,WoW)”接合製程接合至第二晶圓200。在一些實施例中，使用接合層212將第一晶圓100接合至第二晶圓200的接合層212。在一些實施例中，在接合製程之前，還可以在電子晶粒122和介電材料126的暴露表面(例如，第5圖所示的上表面)之上形成接合層212’(類似於接合層212)。電介質對電介質接合可以發生在第二晶圓200的接合層212與第一晶圓100的接合層212’之間。
在一些實施例中，在執行WoW接合製程之前，對第一晶圓100及/或第二晶圓200進行表面處理。在一些實施例中，第一晶圓100及/或第二晶圓200的接合表面可以首先利用例如乾處理、濕處理、電漿處理、暴露於惰性氣體、暴露於氫氣(H2)、暴露於氮氣(N2)、暴露於氧氣(O2)等或其組合來活化。然而，可以利用任何合適的活化製程。在活化製程之後，可以使用例如化學沖洗來清潔第一晶圓100及/或第二晶圓200。然後將第一晶圓100與第二晶圓200對準(例如，將第一晶圓100的裝置晶粒與第二晶圓200的晶粒對準，並將光柵耦合器107與微透鏡204對準)並放置成與第二晶圓200物理接觸。可以使用例如取放製程將第一晶圓100放置在第 二晶圓200上。然後可以將第一晶圓100和第二晶圓200彼此緊靠(例如，通過施加接觸壓力)，以接合第一晶圓100和第二晶圓200。舉例而言，第一晶圓100和第二晶圓200可以在大約室溫下經受約200kPa或更小的壓力。以此方式，第一晶圓100和第二晶圓200的電介質對電介質接合形成接合結構。在其他實施例中，也可以使用其他合適的WoW接合製程。
在第13圖中，根據一些實施例，使用去除製程減薄第一晶圓100的基板102C。在一些情況下，減薄基板102C可以改善波導104與附加氮化物波導314(參見第14圖)之間的光學耦合。去除製程可以包括平坦化製程(例如，CMP或研磨製程)、蝕刻製程等或其組合。在一些實施例中，在去除製程之後，基板102C可以從下面的結構上完成去除，或者基板102C的一部分仍然保留下來。在一些實施例中，通過在基板/晶圓102C的邊緣部分提供凹槽G(參見第5圖)(由於邊緣修整製程)，可以減少或避免在去除基板期間可能出現的應力問題。
在一些實施例中，一或多個反射器(未示出)可以形成在減薄的基板102C中並且鄰近光柵耦合器107，以將來自一或多個垂直安裝的光纖316(例如，參見第16圖)的光反射到光柵耦合器107中。這些和其他光子結構也在本揭露的預期範圍內。
在第14圖中，根據一些實施例，在氧化物層102B(或減薄的基板102C，如果有的話)之上形成光子路由結構310。光子路由結構310包括一或多個介電層(統稱為“介電層 312”)，並包括形成在介電層312中的數個氮化矽波導314。在一些實施例中，氮化矽波導314提供額外的光學信號路由並可以與波導104光學耦合。在一些情況下，由氮化矽形成的波導(例如，氮化物波導314)可以比由矽形成的波導(例如，波導104)具有優點。舉例而言，氮化矽具有比矽更高的介電常數，因此氮化物波導可以比矽波導具有更大的光內部限制(internal confinement of light)。這也可以使得氮化物波導的性能或洩漏對於製程變異較不敏感，對於尺寸均勻性較不敏感，並且對於表面粗糙度(例如，邊緣粗糙度或線寬粗糙度)較不敏感。氮化矽波導314的形成方法可與上述用於形成矽波導104的方法類似。
在第15圖中，根據一些實施例，形成延伸穿過介電層312、減薄的基板102C(如果有的話)、氧化物層102B以及介電層108的通孔127，以物理和電性接觸重分佈結構120的導電特徵114。可以使用與上述用於形成導電特徵114的技術和材料類似的技術和材料來形成通孔127。
仍參考第15圖，根據一些實施例，然後在通孔127之上形成導電連接件132。導電連接件132可以用於將光子封裝10電連接到外部結構，例如封裝基板、中介層等。在一些實施例中，可選的鈍化層128形成在介電層312之上。鈍化層128可以包括例如聚合物，例如聚苯並噁唑(polybenzoxazole,PBO)、聚酰亞胺、苯並環丁烯(benzocyclobutene BCB)等，並可以通過旋塗、層壓、CVD、PVD、ALD等形成。在一些實施例中，凸塊下金屬層(under- bump metallizations,UBMs)130可以形成在鈍化層128內，以與通孔127進行物理和電性接觸。凸塊下金屬層130可以使用例如電鍍之類的合適製程由一或多種合適的導電材料形成。根據一些實施例，然後使用合適的製程(例如，電鍍、印刷、焊料轉移、置球(ball placement)等)在凸塊下金屬層130上形成導電連接件132。導電連接件132可以是例如球柵陣列(ball grid array,BGA)連接件、焊球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection,C4)凸塊、微凸塊、化學鍍鎳-化學鍍鈀浸金技術(electroless nickel-electroless palladium-immersion gold technique,ENEPIG)形成的凸塊等。導電連接件132可以包括導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。
在第16圖中，根據一些實施例，將第15圖中所示的所得封裝結構翻轉並附接到臨時載體(例如，玻璃載體、陶瓷載體等，未示出)。在一些實施例中，然後通過例如沿著封裝結構的劃線(未示出)鋸切來執行單片化製程，以將封裝結構內的多個光子封裝分成單獨的光子封裝10(例如，第16圖中所示的單獨光子封裝10)。然後可以執行剝離(de-bonding)製程以在單片化製程之後從光子封裝10上剝離或去除載體。可以通過任何可接受的製程來去除載體，例如蝕刻製程、CMP製程、研磨製程等或其他可接受的去除製程。
仍參考第16圖，根據一些實施例，光子封裝10被示出為耦合至一垂直安裝的光纖316。在其他實施例中，其他數量的垂直安裝的光纖316可以耦合至光子封裝10。可以使用光學膠318 等將光纖316安裝到光子封裝10(例如，基板202的外表面)。在一些實施例中，光纖316與光子封裝10內的光柵耦合器107光學耦合(通過微透鏡204)，以支持光子封裝10與外部光學裝置或系統之間的光學通信。在第16圖所示的實施例中，光學信號及/或光學功率在垂直安裝的光纖316與光柵耦合器107之間傳輸，並傳輸通過基板202和任何其他中間層。
第17圖至第21圖示出根據一些實施例的光子封裝20(參見第21圖)的形成過程的中間階段的剖面圖。光子封裝20類似於上述光子封裝10，除了第一介電材料208進一步延伸至基板202的頂表面202A之上。在一些情況下，將第一介電材料208形成為覆蓋基板202的頂表面202A可以允許第一介電材料208在固化之後充當後續平坦化製程(參見第19圖)的停止層。光子封裝20可以使用與之前針對光子封裝10描述的材料或製程步驟類似的材料或製程步驟來形成，因此下面不再重複一些細節。
第17圖示出了與第8圖所示的結構類似的結構，除了第一介電材料208進一步從凹形區域205延伸以覆蓋基板202的頂表面202A。在第17圖所示的實施例中，第一介電材料208形成為包括沉積在基板202的頂表面202A(以及抗反射塗層206的第一部分206A)之上的第一部分208A，以及填充凹形區域205的一部分(例如，凹形區域205的體積的90%或更多，但本揭露不以此為限)並沉積在抗反射塗層206的第二部分206B之上的第二部分208B。在一些實施例中，使用類似於之前描述的用於沉積第8圖所示的第一 介電材料208的技術(即，旋塗沉積)來沉積第一介電材料208。藉由控制旋塗機(未示出)以適當的速度旋轉，沉積的第一介電材料208可以達到期望的厚度，其中第一介電材料208部分地填充凹形區域205，並且還覆蓋基板202的頂表面202A。
由於旋塗製程的流動性，第一介電材料208可以很好地填充凹形區域205，從而減少在後續熱處理過程中在基板202與第一介電材料208之間的界面處形成空隙或裂紋。此外，與使用CVD製程等向性地沉積第一介電材料208的情況相比，使用旋塗沉積(即，材料可流動製程)沉積的第一介電材料208的第一部分208A可以具有減小的厚度。這有助於提高後續平坦化製程的性能。在一些實施例中，然後執行固化製程(例如，熱固化製程)以固化第一介電材料208。如上所述，固化的第一介電材料208可以充當後續平坦化製程的停止層。
在第18圖中，根據一些實施例，將第二介電材料210(類似於第9圖中所示的第二介電材料210)共形地沉積在第一介電材料208之上，第一介電材料208形成在基板202的頂表面202A之上和凹形區域205中。在一些實施例中，第二介電材料210形成為填充凹形區域205的剩餘部分並覆蓋基板202的頂表面202A之上的第一介電材料208(即，第一部分208A)。在一些實施例中，使用類似於之前描述的用於沉積第9圖所示的第二介電材料210的技術(即，CVD)來沉積第二介電材料210。
由於基板202的頂表面202A中的凹形區域205在 先前的步驟中已經被第一介電材料208(即，第二部分208B)部分地填充，並且第一介電材料208的第一部分208A在頂表面202A之上的厚度相對較小，所以頂表面202A的表面形貌(即，表面高度差)減小，如第18圖中所示。因此，與凹形區域205中沒有填充第一介電材料208的情況相比，上面的第二介電材料210的表面形貌相應地減小。這有助於提高後續平坦化製程的性能。
在第19圖中，根據一些實施例，使用例如CMP製程、研磨製程等平坦化製程(如第19圖中的實線箭頭所示)來平坦化(或減薄)第二介電材料210。在一些實施例中，平坦化製程可以暴露基板202的頂表面202A之上的第一介電材料208的第一部分208A，使得第一介電材料208的第一部分208A與剩餘的第二介電材料210的頂表面基本上水平或共面。在這種情況下，第一介電材料208可以充當平坦化製程的停止層。在第19圖的示例中，(微透鏡204的)凹形區域205在平坦化製程之後填充有兩種介電材料(即，介電材料208和介電材料210)。儘管未圖示，但是當從頂部觀察時，第一介電材料208可以橫向地圍繞在凹形區域205內的第二介電材料210。基於與先前針對第10圖的示例所描述的類似原因，在第19圖的示例中，平坦化製程的性能也得到改善(例如，製程時間和成本減少)。
在第20圖中，根據一些實施例，將接合層212(類似於第11圖中所示的接合層212)沉積在平坦化的第二介電材料210和暴露的第一介電材料208上(例如，與其直接接觸)，從而形成第二晶圓200。接合層212的形成方法可與上述用於形成第11圖中所示 的接合層212的方法類似。之後，在第二晶圓200上執行類似於第12圖至第16圖中所示的製造過程，以完成第21圖中所示的光子封裝20。
第22圖至第26圖示出根據一些實施例的光子封裝30(參見第26圖)的形成過程的中間階段的剖面圖。光子封裝30類似於上述光子封裝10，除了(微透鏡204的)凹形區域205僅由單一感光介電材料230來填充之外，其中感光介電材料230可以在平坦化製程之前通過微影製程圖案化以限定平坦化區域(即，需要被平坦化的區域)。在一些實施例中，僅用單一感光介電材料230填充凹形區域205可以簡化間隙填充製程，並且利用微影製程預先限定平坦化區域也有助於提高平坦化製程的性能。光子封裝30可以使用與之前針對光子封裝10描述的材料或製程步驟類似的材料或製程步驟來形成，因此下面不再重複一些細節。
在第22圖中，根據一些實施例，提供或接收類似於第7圖中所示結構的結構。之後，根據一些實施例，在包括凹陷的微透鏡204的基板202的頂表面202A之上沉積感光介電材料230。感光介電材料230可以類似於上述第一介電材料208(例如，矽-氧-碳基化合物)，除了感光介電材料230進一步包括感光添加劑(以便能夠進行光圖案化)。在第22圖所示的實施例中，感光介電材料230形成為包括沉積在基板202的頂表面202A之上的抗反射塗層206的第一部分206A之上的第一部分230A，以及填充整個凹形區域205並沉積在抗反射塗層206的第二部分206B之上的第二部分230B。感 光介電材料230是使用類似於之前描述的用於沉積第8圖所示的第一介電材料208的技術(即，旋塗沉積)來沉積。藉由控制旋塗機(未示出)以適當的速度旋轉，沉積的感光介電材料230可達到期望的厚度，其中感光介電材料230填充整個凹形區域205，並且還覆蓋基板202的頂表面202A。
由於旋塗製程的流動性，感光介電材料230可以很好地填充凹形區域205，從而減少在後續熱處理過程中在基板202與感光介電材料230之間的界面處形成空隙或裂紋。此外，與使用CVD製程等向性地沉積感光介電材料230的情況相比，使用旋塗沉積(即，材料可流動製程)在基板202的頂表面202A之上沉積的感光介電材料230的部分可以具有減小的厚度。由於減小的表面形貌，這有助於提高後續平坦化製程(參見第24圖)的性能。在一些實施例中，然後執行固化製程(例如，熱固化製程)以固化感光介電材料230。
仍參考第22圖，根據一些實施例，在沉積感光介電材料230之後，通過光圖案化製程235對其進行顯影(圖中繪示光穿過光罩240)，然後執行固化(例如，熱固化)。在第22圖所示的實施例中，感光介電材料230是負性(negative tone)介電材料，從而在顯影過程中將去除所有暴露於光的部分，並且光罩240可具有對應於微透鏡204之上的感光介電材料230的第二部分230B的不透明區域DR。以此方式，基於第22圖的光圖案化製程235的結果顯示於第23圖中，其中感光介電材料230已經被顯影(例如，暴露於光的第一 部分230A已經被去除)並固化，僅留下凹形區域205中的感光介電材料230的第二部分230B。在一些替代實施例中(未示出)，感光介電材料230可以是正性(positive tone)介電材料，從而在顯影過程中將去除所有未暴露於光的部分，並且光罩240的不透明區域DR對應於頂表面202A之上的感光介電材料230的第一部分230A。以此方式，可以得到第23圖中所示的相同結果。
在第24圖中，根據一些實施例，使用例如CMP製程、研磨製程等平坦化製程(如第24圖中的實線箭頭所示)來平坦化(或減薄)圖案化的感光介電材料230。在一些實施例中，平坦化製程可以去除抗反射塗層206的第一部分206A之上的感光介電材料230的多餘部分，使得抗反射塗層206的第一部分206A與剩餘感光介電材料230的頂表面基本上水平或共面。在這種情況下，抗反射塗層206可以充當平坦化製程的停止層。
如上所述，由於使用旋塗製程沉積的感光介電材料230可具有減小的表面形貌，並且可以通過光圖案化製程預先限定平坦化區域，因此減少了平坦化製程的製程時間和成本。因此，改善了平坦化製程的性能。
在第24-1圖所示的一些實施例中，在覆蓋抗反射塗層206的第一部分206A的感光介電材料230被平坦化(即，去除)之後，可選地，使用例如CMP製程、研磨製程等平坦化製程(如第24-1圖中的實線箭頭所示)來進一步研磨(或減薄)抗反射塗層206的第一部分206A。平坦化製程可以暴露基板202的頂表面202A，使得剩 餘的感光介電材料230的頂表面與基板202的頂表面202A齊平。在一些實施例中，可以省略對於抗反射塗層206的第一部分206A的平坦化製程，如同第24圖中所示的實施例。
在第25圖中，根據一些實施例，將接合層212(類似於第11圖中所示的接合層212)沉積在平坦化的感光介電材料230上已及基板202的頂表面202A之上(以及抗反射塗層206的第一部分206A上，如果有的話)，從而形成第二晶圓200。接合層212的形成方法可與上述用於形成第11圖中所示的接合層212的方法類似。之後，在第二晶圓200上執行類似於第12圖至第16圖中所示的製造過程，以完成第26圖中所示的光子封裝30。
應當理解，本文描述的結構、配置和製造方法僅是說明性的，並不旨在也不應被解釋為限制本揭露。一旦獲悉本揭露，許多替代方案和修改對於本領域技術人員來說將是顯而易見的。舉例而言，第5圖中所示的第一半導體晶圓100的結構僅是說明性示例，並不旨在也不應被解釋為限制本揭露。在不同的實施例中，可以使用第一半導體晶圓100的其他合適的結構，只要其中存在可與第二晶圓200的微透鏡204對準並且光學耦合的光學構件。這些晶圓結構也在本揭露的預期範圍內。
本揭露的實施例可以實現優點。在一些實施例中，微透鏡的凹形區域可以填充有兩種介電材料層，由於第一介電材料首先使用旋塗製程(即，材料可流動製程)而不是CVD製程(即，等向性沉積製程)沉積在凹形區域中，故由於其流動性，它可以有效地減 小基板的頂表面的表面形貌。因此，隨後沉積的第二介電材料(例如，通過CVD沉積)具有相應減小的表面形貌，而有助於改善後續平坦化製程的性能(例如，製程時間和成本減少)。在一些實施例中，微透鏡的凹形區域可以僅填充有通過旋塗製程沉積的單一感光介電材料，感光介電材料由於其流動性也可以有效地減小基板的頂表面的表面形貌，並且感光介電材料的平坦化區域可以通過光圖案化製程預先限定。因此，簡化了間隙填充製程，並提高了後續平坦化製程的性能。
本揭露的一些實施例提供一種形成半導體封裝的方法。所述方法包括形成從基板的頂表面凹陷的微透鏡，其中微透鏡的表面與基板的頂表面之間形成凹形區域。所述方法包括使用旋塗製程沉積填充凹形區域的一部分的第一介電材料。所述方法包括使用化學氣相沉積製程沉積填充凹形區域的剩餘部分並覆蓋基板的頂表面的一第二介電材料。所述方法包括平坦化第二介電材料。所述方法包括在平坦化的第二介電材料上以及基板的頂表面之上形成接合層。所述方法包括經由接合層將半導體晶圓接合至基板。
在一些實施例中，第一介電材料包括矽、碳和氧。在一些實施例中，第二介電材料包括矽和氧。在一些實施例中，沉積第一介電材料包括用第一介電材料僅部分地填充凹形區域。在一些實施例中，沉積第一介電材料包括用第一介電材料部分地填充地凹形區域並覆蓋基板的頂表面，且沉積第二介電材料包括用第二介電材料填充凹形區域的剩餘部分並覆蓋基板的頂表面之上的第一介 電材料。在一些實施例中，平坦化第二介電材料包括平坦化第二介電材料，使得基板的頂表面之上的第一介電材料暴露，並且第一介電材料的頂表面與第二介電材料的頂表面齊平。在一些實施例中，所述方法更包括在沉積第一介電材料和第二介電材料之前，在微透鏡的表面、凹形區域的側壁以及基板的頂表面上共形地沉積抗反射塗層。在一些實施例中，平坦化第二介電材料包括平坦化第二介電材料，使得基板的頂表面之上的抗反射塗層暴露。在一些實施例中，所述方法更包括在平坦化第二介電材料之後，減薄抗反射塗層，使得基板的頂表面暴露。在一些實施例中，半導體晶圓中包括光學構件，其中在接合半導體晶圓之後，光學構件與微透鏡對準。
本揭露的另一些實施例提供一種形成半導體封裝的方法。所述方法包括形成從基板的頂表面凹陷的微透鏡，其中微透鏡的表面與基板的頂表面之間形成凹形區域。所述方法包括使用旋塗製程沉積填充凹形區域並覆蓋基板的頂表面的介電材料。所述方法包括使用微影製程圖案化介電材料，而僅留下凹形區域中的介電材料的一部分。所述方法包括平坦化已圖案化的介電材料。所述方法包括在平坦化的介電材料上以及基板的頂表面之上形成接合層。所述方法包括經由接合層將半導體晶圓接合至基板。
在一些實施例中，介電材料是感光介電材料，並包括矽、碳、氧以及感光添加劑。在一些實施例中，所述方法更包括在沉積介電材料之前，在微透鏡的表面、凹形區域的側壁以及基板的頂表面上共形地沉積抗反射塗層。在一些實施例中，平坦化介電 材料包括平坦化介電材料，使得基板的頂表面之上的抗反射塗層暴露。在一些實施例中，在平坦化介電材料之後，所述方法更包括減薄抗反射塗層，使得基板的頂表面暴露。
本揭露的另一些實施例提供一種半導體封裝，包括基板、微透鏡、第一介電材料、第二介電材料、接合層以及半導體晶圓。微透鏡從基板的頂表面凹陷，其中微透鏡的表面與基板的頂表面之間形成凹形區域。第一介電材料設置於凹形區域上並鄰近於微透鏡的表面。第二介電材料填充凹形區域並位於第一介電材料之上，其中第二介電材料不同於第一介電材料。接合層形成在基板的頂表面之上並與第二介電材料接觸。半導體晶圓接合至接合層，其中半導體晶圓中包括光學構件。
在一些實施例中，第一介電材料的一部分延伸至基板的頂表面之上並位於基板的頂表面與接合層之間，且接合層與第一介電材料和第二介電材料均直接接觸。在一些實施例中，第一介電材料包括矽、碳和氧，且第二介電材料包括矽和氧。在一些實施例中，所述半導體封裝更包括抗反射塗層，形成在微透鏡的表面和凹形區域的側壁上。在一些實施例中，抗反射塗層的一部分延伸至基板的頂表面之上。
以上概述了許多實施例的特徵，使本揭露所屬技術領域中具有通常知識者可以更加理解本揭露的各實施例。本揭露所屬技術領域中具有通常知識者應可理解，可以本揭露實施例為基礎輕易地設計或改變其他製程及結構，以實現與在此介紹的實施例相 同的目的及/或達到與在此介紹的實施例相同的優點。本揭露所屬技術領域中具有通常知識者也應了解，這些相等的結構並未背離本揭露的精神與範圍。在不背離後附申請專利範圍的精神與範圍之前提下，可對本揭露實施例進行各種改變、置換及變動。
100:第一(半導體)晶圓
102B:氧化物層
102C:基板/晶圓
104:(矽)波導
106:光子構件
107:光柵耦合器
108:介電層
110:光子路由結構
118:介電層
120:重分佈結構
122:電子晶粒
126:介電材料
200:第二(半導體)晶圓
202:基板
204:微透鏡
206:抗反射塗層
208:(第一)介電材料
210:(第二)介電材料
212:接合層
212’:接合層

Claims (20)

  1. 一種形成半導體封裝的方法，包括： 形成從一基板的一頂表面凹陷的一微透鏡，其中該微透鏡的一表面與該基板的該頂表面之間形成一凹形區域； 使用一旋塗製程沉積填充該凹形區域的一部分的一第一介電材料； 使用一化學氣相沉積製程沉積填充該凹形區域的一剩餘部分並覆蓋該基板的該頂表面的一第二介電材料； 平坦化該第二介電材料； 在平坦化的該第二介電材料上以及該基板的該頂表面之上形成一接合層；以及 經由該接合層將一半導體晶圓接合至該基板。
  2. 如請求項1之形成半導體封裝的方法，其中該第一介電材料包括矽、碳和氧。
  3. 如請求項1之形成半導體封裝的方法，其中該第二介電材料包括矽和氧。
  4. 如請求項1之形成半導體封裝的方法，其中沉積該第一介電材料包括用該第一介電材料僅部分地填充該凹形區域。
  5. 如請求項1之形成半導體封裝的方法，其中沉積該第一介電材料包括用該第一介電材料部分地填充地該凹形區域並覆蓋該基板的該頂表面，且其中沉積該第二介電材料包括用該第二介電材料填充該凹形區域的該剩餘部分並覆蓋該基板的該頂表面之上的該第一介電材料。
  6. 如請求項5之形成半導體封裝的方法，其中平坦化該第二介電材料包括平坦化該第二介電材料，使得該基板的該頂表面之上的該第一介電材料暴露，並且該第一介電材料的一頂表面與該第二介電材料的一頂表面齊平。
  7. 如請求項1之形成半導體封裝的方法，更包括： 在沉積該第一介電材料和該第二介電材料之前，在該微透鏡的該表面、該凹形區域的側壁以及該基板的該頂表面上共形地沉積一抗反射塗層。
  8. 如請求項7之形成半導體封裝的方法，其中平坦化該第二介電材料包括平坦化該第二介電材料，使得該基板的該頂表面之上的該抗反射塗層暴露。
  9. 如請求項8之形成半導體封裝的方法，更包括： 在平坦化該第二介電材料之後，減薄該抗反射塗層，使得該基板的該頂表面暴露。
  10. 如請求項1之形成半導體封裝的方法，其中該半導體晶圓中包括一光學構件，且其中在接合該半導體晶圓之後，該光學構件與該微透鏡對準。
  11. 一種形成半導體封裝的方法，包括： 形成從一基板的一頂表面凹陷的一微透鏡，其中該微透鏡的一表面與該基板的該頂表面之間形成一凹形區域； 使用一旋塗製程沉積填充該凹形區域並覆蓋該基板的該頂表面的一介電材料； 使用一微影製程圖案化該介電材料，而僅留下該凹形區域中的該介電材料的一部分； 平坦化已圖案化的該介電材料； 在平坦化的該介電材料上以及該基板的該頂表面之上形成一接合層；以及 經由該接合層將一半導體晶圓接合至該基板。
  12. 如請求項11之形成半導體封裝的方法，其中該介電材料係一感光介電材料，並包括矽、碳、氧以及感光添加劑。
  13. 如請求項11之形成半導體封裝的方法，更包括： 在沉積該介電材料之前，在該微透鏡的該表面、該凹形區域的側壁以及該基板的該頂表面上共形地沉積一抗反射塗層。
  14. 如請求項13之形成半導體封裝的方法，其中平坦化該介電材料包括平坦化該介電材料，使得該基板的該頂表面之上的該抗反射塗層暴露。
  15. 如請求項14之形成半導體封裝的方法，其中在平坦化該介電材料之後，該方法更包括減薄該抗反射塗層，使得該基板的該頂表面暴露。
  16. 一種半導體封裝，包括： 一基板； 一微透鏡，從該基板的一頂表面凹陷，其中該微透鏡的一表面與該基板的該頂表面之間形成一凹形區域； 一第一介電材料，設置於該凹形區域上並鄰近於該微透鏡的該表面； 一第二介電材料，填充該凹形區域並位於該第一介電材料之上，其中該第二介電材料不同於該第一介電材料； 一接合層，形成在該基板的該頂表面之上並與該第二介電材料接觸；以及 一半導體晶圓，接合至該接合層，其中該半導體晶圓中包括一光學構件。
  17. 如請求項16之半導體封裝，其中該第一介電材料的一部分延伸至該基板的該頂表面之上並位於該基板的該頂表面與該接合層之間，且該接合層與該第一介電材料和該第二介電材料均直接接觸。
  18. 如請求項16之半導體封裝，其中該第一介電材料包括矽、碳和氧，且該第二介電材料包括矽和氧。
  19. 如請求項16之半導體封裝，更包括一抗反射塗層，形成在該微透鏡的該表面和該凹形區域的側壁上。
  20. 如請求項19之半導體封裝，其中該抗反射塗層的一部分延伸至該基板的該頂表面之上。
TW112138223A 2023-08-10 2023-10-05 半導體封裝及其形成方法 TWI890159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/447,835 2023-08-10
US18/447,835 US20250052966A1 (en) 2023-08-10 2023-08-10 Photonic package and method for forming the same

Publications (2)

Publication Number Publication Date
TW202507957A TW202507957A (zh) 2025-02-16
TWI890159B true TWI890159B (zh) 2025-07-11

Family

ID=93747148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112138223A TWI890159B (zh) 2023-08-10 2023-10-05 半導體封裝及其形成方法

Country Status (3)

Country Link
US (1) US20250052966A1 (zh)
CN (1) CN119132975A (zh)
TW (1) TWI890159B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202303744A (zh) * 2021-03-29 2023-01-16 德克薩斯大學系統董事會 催化劑影響化學蝕刻的製程與應用
TW202320352A (zh) * 2021-07-22 2023-05-16 台灣積體電路製造股份有限公司 半導體裝置、其製造方法與其感測方法
US20230197751A1 (en) * 2017-08-30 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increased optical path for long wavelength light by grating structure
US20230207595A1 (en) * 2021-12-24 2023-06-29 Samsung Electronics Co., Ltd. Image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230197751A1 (en) * 2017-08-30 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increased optical path for long wavelength light by grating structure
TW202303744A (zh) * 2021-03-29 2023-01-16 德克薩斯大學系統董事會 催化劑影響化學蝕刻的製程與應用
TW202320352A (zh) * 2021-07-22 2023-05-16 台灣積體電路製造股份有限公司 半導體裝置、其製造方法與其感測方法
US20230207595A1 (en) * 2021-12-24 2023-06-29 Samsung Electronics Co., Ltd. Image sensor

Also Published As

Publication number Publication date
US20250052966A1 (en) 2025-02-13
CN119132975A (zh) 2024-12-13
TW202507957A (zh) 2025-02-16

Similar Documents

Publication Publication Date Title
TWI822265B (zh) 半導體封裝件及其形成方法
US12259578B2 (en) Photonic semiconductor device and method of manufacture
KR102443819B1 (ko) 광자 반도체 디바이스 및 제조 방법
US12442978B2 (en) Photonic package and method of manufacture
US20220392881A1 (en) Photonic Semiconductor Device and Method of Manufacture
US20250314826A1 (en) Photonic package and method of manufacture
TWI861757B (zh) 半導體製造方法及半導體封裝
TWI890159B (zh) 半導體封裝及其形成方法
TWI892202B (zh) 半導體封裝及其形成方法
KR102863368B1 (ko) 포토닉 반도체 디바이스 및 제조 방법
US20250293222A1 (en) Semiconductor devices and methods of manufacture
US20250334755A1 (en) Photonic semiconductor device and method of manufacture
TW202526390A (zh) 光學裝置及其製造方法
CN117457625A (zh) 封装件、半导体封装件及其形成方法