TWI908145B - 物理不可仿製功能產生器 - Google Patents

Abstract

本揭露提供一種物理不可仿製功能產生器，其包括導電圖案、絕緣層、多條導線以及通孔陣列。導電圖案設置在基底上。絕緣層設置在基底上以覆蓋導電圖案。多條導線設置在絕緣層上。通孔陣列設置在絕緣層中且包括第一通孔群以及多個第二通孔群。第一通孔群與導電圖案交疊且包括與導電圖案電性連接的多個第一通孔。多個第二通孔群分別與多條導線交疊且各自包括與相應的導線電性連接的多個第二通孔。多個第二通孔群當中的至少一第二通孔群中的最鄰近第一通孔的第二通孔包括與第一通孔電性連接的外擴部分。

Description

物理不可仿製功能產生器

本發明是有關於一種半導體裝置，且特別是有關於一種物理不可仿製功能產生器。

隨著在諸如個人通訊、購物、銀行業、商業等領域中對於電腦系統及網際網路的依賴增加，網路安全也逐漸受到重視。物理不可仿製功能（physical unclonable function，PUF）是實施於物理結構中的可用於產生輸出的物理對象。易於對輸出進行評估，但很難或幾乎不可能對輸出進行預測。在安全計算及通訊中，PUF可用作唯一的標識或密鑰。

一般而言，即使給定生產PUF裝置的確切製造製程，所生產出的每個PUF裝置實際上是不可能進行複製的。在此方面中，PUF裝置是單向函數（one-way function）的硬體類比。PUF通常在積體電路（integrated circuit）中實施，且通常用於具有高安全需求的應用中。

本發明提供一種物理不可仿製功能（PUF）產生器，其中通孔陣列設計成包括與導電圖案交疊且包括與導電圖案電性連接的多個第一通孔的第一通孔群以及分別與多條導線交疊且各自包括與相應的導線電性連接的多個第二通孔的多個第二通孔群，使得多個第二通孔群當中的至少一第二通孔群中的最鄰近第一通孔的第二通孔可因製程的隨機性而包括與第一通孔電性連接的外擴部分，使得PUF產生器能夠基於程的隨機性產生具有更多不同且不可預測的隨機碼，從而提升PUF產生器的效能。

本發明一實施例提供一種物理不可仿製功能產生器，其包括導電圖案、絕緣層、多條導線以及通孔陣列。導電圖案設置在基底上。絕緣層設置在基底上以覆蓋導電圖案。多條導線設置在絕緣層上。通孔陣列設置在絕緣層中且包括第一通孔群以及多個第二通孔群。第一通孔群與導電圖案交疊且包括與導電圖案電性連接的多個第一通孔。多個第二通孔群分別與多條導線交疊且各自包括與相應的導線電性連接的多個第二通孔。多個第二通孔群當中的至少一第二通孔群中的最鄰近第一通孔的第二通孔包括與第一通孔電性連接的外擴部分。

在一些實施例中，第二通孔的外擴部分與最鄰近的第一通孔直接接觸。

在一些實施例中，第二通孔的外擴部分定位在第二通孔的上部水平或中間水平處。

在一些實施例中，第二通孔的外擴部分使第二通孔的輪廓呈保齡球瓶的形狀。

在一些實施例中，多個第一通孔當中最鄰近第二通孔的至少一第一通孔包括與第二通孔的外擴部分接觸的外擴部分。

在一些實施例中，多個第一通孔當中最鄰近第二通孔的至少一第一通孔包括與第二通孔接觸的外擴部分，至少一第一通孔的外擴部分定位在第一通孔的上部水平處，第二通孔的外擴部分定位在第二通孔的中間水平處。

在一些實施例中，多條導線在垂直於基底的表面的方向上未與導電圖案交疊。

在一些實施例中，多條導線包括多條第一導線以及多條第二導線。多條第一導線設置在導電圖案的第一側處的絕緣層上。多條第二導線設置在導電圖案的第二側處的絕緣層上。導電圖案的第一側和第二側在第一方向上彼此相對，且多條第一導線以及多條第二導線分別在與第一方向交叉的第二方向上排列。

在一些實施例中，多條第一導線在第二方向上彼此間隔開來，且多條第二導線在第二方向上彼此間隔開來。

在一些實施例中，通孔陣列包括未與導電圖案和多條導線交疊的多個第三通孔群，多個第三通孔群與多個第二通孔群在第二方向上彼此交替排列。

基於上述，在上述物理不可仿製功能（PUF）產生器中，第一通孔群設計為與導電圖案交疊且包括與導電圖案電性連接的多個第一通孔，而多個第二通孔群設計為分別與多條導線交疊且各自包括與相應的導線電性連接的多個第二通孔，如此可藉由製程的隨機性，使得多個第二通孔群當中的至少一第二通孔群中的最鄰近第一通孔的第二通孔包括與第一通孔電性連接的外擴部分，從而讓PUF產生器能夠基於程的隨機性產生具有更多不同且不可預測的隨機碼，從而提升PUF產生器的效能。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。

本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

物理不可仿製功能（PUF）是實施於物理結構中的可用於產生易於評估但幾乎不可能預測的輸出的物理對象。積體電路（IC）裝置通常包括形成在由半導體材料（例如矽）形成的半導體基底或晶片上的電子電路。IC裝置的組件通常是藉由諸如包含如蝕刻等減法製程（subtractive process）和/或如沉積等加法製程之微影製程來構建在基底上，而並非是以一次一個物件進行建構。形成在基板上的電子裝置藉由導體或導線進行內連線，導體或導線亦藉由微影製程形成在基板上。雖然是大量製造，但由於物理隨機性因而即使使用相同的製造製程材料，每一積體電路裝置亦是唯一的。此種固有的變動可被提取出並用作積體電路裝置唯一的標識，如同DNA之於人類。根據本文所揭露的實施例，由於此種變動是唯一的、特定裝置固有的、不可仿製的（可能無法被模仿或複製）、可重複的等等，因而此種變動被用於形成用作PUF的唯一的積體電路裝置簽名。

以記憶體為基礎的PUF對雙穩態（bi-stable）元件中的裝置的變動進行轉化，以產生1或0值。以記憶體為基礎的PUF的一種示例性類型是靜態隨機存取記憶體（static random access memory，SRAM）PUF。該些PUF利用記憶元件的小的變動產生簽名。舉例而言，一種SRAM PUF自元件的起動狀態獲得其簽名。此種PUF非常類似於SRAM元件陣列。該些元件藉由虛擬電源供應器被上電（powered up）及被斷電（powered down）。由於每一元件包括強度可變化的交叉耦接的反相器對，因此當元件被上電時，元件將依據交叉耦接的反相器的特性取隨機值。接著，藉由感測放大器及輸入/輸出（input/output，I/O）的正常SRAM陣列通道讀取每一元件的狀態。PUF的效能可藉由利用多種閾值電壓（threshold voltage，Vt）的裝置來提高。

圖1是本發明一實施例的物理不可仿製功能產生器的俯視示意圖。圖2是圖1沿線A-A’截取的剖面示意圖。圖3A是圖2區域R1於本發明一實施例的放大示意圖。圖3B是圖2區域R1於本發明另一實施例的放大示意圖。圖3C是圖2區域R1於本發明又一實施例的放大示意圖。圖3D是圖2區域R1於本發明又另一實施例的放大示意圖。

請參照圖1和圖2，物理不可仿製功能（PUF）產生器10包括設置在基底100上的導電圖案110、設置在基底100上以覆蓋導電圖案110的絕緣層120、設置在絕緣層120上的多條導線130以及設置在絕緣層120中的通孔陣列（例如包括第一通孔群GR1和多個第二通孔群GR2的通孔陣列）。

基底100可包括半導體基底或半導體上覆絕緣體（semiconductor on insulator，SOI）基底以及形成於半導體基底或SOI基底的主動面上的元件層和內連線層。也就是說，基底100可包括半導體基底或SOI基底以及前段製程（front end of line，FEOL）和後段製程（back end of line，BEOL）中所形成之膜層和/或結構。

半導體基底或SOI基底中的半導體材料可包括元素半導體、合金半導體或化合物半導體。舉例而言，元素半導體可包括Si或Ge。合金半導體可包括SiGe、SiGeC等。化合物半導體可包括SiC、III-V族半導體材料或II-VI族半導體材料。III-V族半導體材料可包括GaN、GaP、GaAs、AlN、AlP、AlAs、InN、InP、InAs、GaNP、GaNAs、GaPAs、AlNP、AlNAs、AlPAs、InNP、InNAs、InPAs、GaAlNP、GaAlNAs、GaAlPAs、GaInNP、GaInNAs、GaInPAs、InAlNP、InAlNAs或InAlPAs。II-VI族半導體材料可包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe或HgZnSTe。半導體材料可摻雜有第一導電型的摻雜物或與第一導電型互補的第二導電型的摻雜物。舉例而言，第一導電型可為P型，而第二導電型可為N型。

元件層可包括主動元件（例如電晶體）、被動元件或其組合。內連線層可包括前段製程（FEOL）和/或後段製程（BEOL）所形成的介電層和/或埋設於其中的導體層和/或導電通孔。介電層可包括如氧化物（例如氧化矽）或氮化物（例如氮化矽）等的介電材料。導體層和導電通孔可各自包括諸如金屬或金屬合金等的導電材料。金屬與金屬合金可例如是Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。

導電圖案110可為由內連線製程形成的導電圖案。在一些實施例中，導電圖案110可為在第一方向D1上的寬度小於在第二方向D2上的長度的矩形圖案。在一些實施例中，第一方向D1與第二方向D2交叉。在一些實施例中，第一方向D1垂直於第二方向D2。在另一些實施例中，導電圖案110可為在第二方向D2上沿伸的線圖案，該線圖案在第一方向D1上的寬度可大於各導線130在第一方向D1上的寬度。導電圖案110可包括諸如金屬或金屬氮化物等導電材料。舉例而言，金屬可包括諸如Cu、Al、Ti、Ta、W、Pt、Cr、Mo等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。

絕緣層120可為由內連線製程形成的絕緣層。絕緣層120可包括適合的絕緣材料。舉例來說，絕緣層120可包括諸如氧化矽（SiOx）等氧化物、諸如氮化矽（SiN）等氮化物或其組合。在一些實施例中，絕緣層120也可包括介電常數小於氧化矽之介電常數（例如約3.9）的材料，例如正矽酸四乙酯（tetraethyl orthosilicate，TEOS）。

導線130可為由內連線製程形成的導線。在一些實施例中，多條導線130可包括多條第一導線132以及多條第二導線134。第一導線132和第二導線134可在第一方向D1上彼此間隔開來。在一些實施例中，第一導線132和第二導線134可在垂直於基底100的表面的方向（例如第三方向D3）上未與導電圖案110交疊。在一些實施例中，第一導線132和第二導線134可各自在第一方向D1上沿伸且具有在第二方向D2上的寬度。在一些實施例中，第一導線132和第二導線134在第二方向D2上的寬度小於導電圖案110在第二方向D2和/或在第一方向D1上的尺寸。第一導線132和第二導線134可各自包括諸如金屬或金屬氮化物等導電材料。舉例而言，金屬可包括諸如Cu、Al、Ti、Ta、W、Pt、Cr、Mo等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。

多條第一導線132可設置在導電圖案110的第一側處的絕緣層120上。多條第二導線134可設置在導電圖案110的第二側處的絕緣層120上。導電圖案110的第一側和第二側可在第一方向D1上彼此相對。多條第一導線132以及多條第二導線134可分別在與第一方向D1交叉的第二方向D2上排列。在一些實施例中，多條第一導線132在第二方向D2上彼此間隔開來，且多條第二導線134在第二方向D2上彼此間隔開來。

通孔陣列包括與導電圖案110交疊的第一通孔群GR1以及分別與多條導線130交疊的多個第二通孔群GR2。第一通孔群GR1包括與導電圖案110電性連接的多個第一通孔122。第二通孔群GR2各自包括與相應的導線130電性連接的多個第二通孔124。第一通孔122和第二通孔124可各自包括諸如金屬或金屬氮化物等導電材料。舉例而言，金屬可包括諸如Cu、Al、Ti、Ta、W、Pt、Cr、Mo等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。

在本實施例中，PUF產生器10可藉由製程的隨機性，使得多個第二通孔群GR2當中的至少一第二通孔群GR2中的最鄰近第一通孔122b的第二通孔124b包括與第一通孔122b電性連接的外擴部分（如圖3A至圖3D所示），從而讓PUF產生器10能夠產生具有更多不同且不可預測的由0和1所組成的隨機碼，進而提升PUF產生器10的效能。舉例來說，導電圖案110連接至源極端以提供電流，而第一導線132和第二導線134連接至汲極端以接收訊號。請同時參照圖2和圖3A，當第二通孔124b的外擴部分與最鄰近的第一通孔122b直接接觸而彼此電性連接時，源極端提供的電流通過導電圖案110、第一通孔122b以及具有外擴部分之第二通孔124b以及第一導線132而傳遞至汲極端，在此短路的情況下，產生1的信號。另一方面，當其他第二通孔124b維持原本設計的形狀而未因製程隨機性產生外擴部分時，源極端提供的電流只會傳遞至第一通孔122而不會通過第二通孔124b的外擴部分傳遞至汲極端，在此正常情況下，產生0的信號。如此一來，如圖1所示出的PUF產生器10在導電圖案110與第一導線132和/或第二導線134的交界處（從俯視的角度來看）能夠基於製程隨機性而產生具有更多不同且不可預測的由0和1所組成的隨機碼，從而提升PUF產生器10的效能。

在一些實施例中，如圖3A至圖3D所示，第二通孔124b的外擴部分與最鄰近的第一通孔122b直接接觸。在一些實施例中，第二通孔124b的外擴部分可定位在第二通孔124b的上部水平處（如圖3A所示）或中間水平處（如圖3C所示）。在一些實施例中，如圖3A至圖3D所示，第二通孔124b的外擴部分使第二通孔124b的輪廓呈保齡球瓶的形狀。在一些實施例中，多個第一通孔122當中最鄰近第二通孔124的至少一第一通孔122b包括與第二通孔124b的外擴部分接觸的外擴部分（如圖3B或圖3D所示）。在一些實施例中，如圖3D所示，多個第一通孔122當中最鄰近第二通孔124的至少一第一通孔122b包括與第二通孔124接觸的外擴部分，至少一第一通孔122b的外擴部分定位在第一通孔122b的上部水平處，第二通孔124b的外擴部分定位在第二通孔124b的中間水平處。

在一些實施例中，通孔陣列可包括未與導電圖案110和多條導線130交疊的多個第三通孔群GR3。多個第三通孔群GR3與多個第二通孔群GR2在第二方向D2上彼此交替排列。

在一些實施例中，在形成通孔陣列的製程中，可藉由改變通入氣體（例如氙氣（Xe）和氬氣（Ar）的氣體比例（Xe/Ar））來調整第一通孔122b和/或第二通孔124b的外擴部分的位置。舉例來說，由於Xe具有較大的原子量，當提高Xe氣體的比例時，會提升蝕刻電漿的離子轟擊能力，使得外擴部分的位置會出現在通孔的下部水平處。反之，當增加Ar氣體的比例時，外擴部分的位置會出現在通孔的上部水平處。在一些實施例中，Xe/Ar的比例可約為170 sccm/50 sccm至50 sccm/ 170 sccm。

在一些實施例中，在形成通孔陣列的製程中，可藉由調整蝕刻氣體（例如O ₂/CF ₄/CH ₂F ₂/C ₄F ₆/C ₄F ₈/C ₅F ₈）在晶圓中心（wafer center）和晶圓邊緣（wafer edge）的氣體比率（WC/WE，例如30/70%至70/30%），以調整不同區域外擴部分所造成短路（即導電圖案110與導線130導通）的比例。

在一些實施例中，通孔陣列的密度在0.093至0.216（通孔面積/總面積）之間。在一些實施例中，第一通孔122和/或第二通孔124的頂部臨界尺寸（CD）約為78至80 nm。在一些實施例中，第一通孔122b和/或第二通孔124b於外擴部分的臨界尺寸（CD）約為80至84 nm。在一些實施例中，第一通孔122b和/或第二通孔124b的深度約為1400 nm至1600 nm。

綜上所述，在上述實施例的物理不可仿製功能（PUF）產生器中，第一通孔群設計為與導電圖案交疊且包括與導電圖案電性連接的多個第一通孔，而多個第二通孔群設計為分別與多條導線交疊且各自包括與相應的導線電性連接的多個第二通孔，如此可藉由製程的隨機性，使得多個第二通孔群當中的至少一第二通孔群中的最鄰近第一通孔的第二通孔包括與第一通孔電性連接的外擴部分，從而讓PUF產生器能夠基於程的隨機性產生具有更多不同且不可預測的隨機碼，從而提升PUF產生器的效能。

10:物理不可仿製功能（PUF）產生器/PUF產生器 100:基底 110:導電圖案 120:絕緣層 122、122a、122b:第一通孔 124、124a、124b:第二通孔 130:導線 132:第一導線 134:第二導線 D1:第一方向 D2:第二方向 D3:第三方向 GR1:第一通孔群 GR2:第二通孔群 GR3:第三通孔群

圖1是本發明一實施例的物理不可仿製功能產生器的俯視示意圖。 圖2是圖1沿線A-A’截取的剖面示意圖。 圖3A是圖2區域R1於本發明一實施例的放大示意圖。 圖3B是圖2區域R1於本發明另一實施例的放大示意圖。 圖3C是圖2區域R1於本發明又一實施例的放大示意圖。 圖3D是圖2區域R1於本發明又另一實施例的放大示意圖。

10:物理不可仿製功能(PUF)產生器/PUF產生器

110:導電圖案

120:絕緣層

122、122a、122b:第一通孔

124、124a、124b:第二通孔

130:導線

132:第一導線

134:第二導線

D1:第一方向

D2:第二方向

D3:第三方向

GR1:第一通孔群

GR2:第二通孔群

GR3:第三通孔群

Claims (10)

1. 一種物理不可仿製功能產生器，包括：導電圖案，設置在基底上；絕緣層，設置在所述基底上以覆蓋所述導電圖案；多條導線，設置在所述絕緣層上；以及通孔陣列，設置在所述絕緣層中且包括：第一通孔群，與所述導電圖案交疊且包括與所述導電圖案電性連接的多個第一通孔；以及多個第二通孔群，分別與多條所述導線交疊且各自包括與相應的所述導線電性連接的多個第二通孔，其中多個所述第二通孔群當中的至少一第二通孔群中的最鄰近所述第一通孔的第二通孔包括藉由調整蝕刻氣體比例形成的外擴部分，且所述外擴部分與所述第一通孔電性連接。
2. 如請求項1所述的物理不可仿製功能產生器，其中所述第二通孔的所述外擴部分與最鄰近的所述第一通孔直接接觸。
3. 如請求項1所述的物理不可仿製功能產生器，其中所述第二通孔的所述外擴部分定位在所述第二通孔的上部水平或中間水平處。
4. 如請求項1所述的物理不可仿製功能產生器，其中所述第二通孔的所述外擴部分使所述第二通孔的輪廓呈保齡球瓶的形狀。
5. 如請求項1所述的物理不可仿製功能產生器，其中多個所述第一通孔當中最鄰近所述第二通孔的至少一第一通孔包括與所述第二通孔的所述外擴部分接觸的外擴部分。
6. 如請求項1所述的物理不可仿製功能產生器，其中多個所述第一通孔當中最鄰近所述第二通孔的至少一第一通孔包括與所述第二通孔接觸的外擴部分，所述至少一第一通孔的所述外擴部分定位在所述第一通孔的上部水平處，所述第二通孔的所述外擴部分定位在所述第二通孔的中間水平處。
7. 如請求項1所述的物理不可仿製功能產生器，其中多條所述導線在垂直於所述基底的表面的方向上未與所述導電圖案交疊。
8. 如請求項7所述的物理不可仿製功能產生器，其中多條所述導線包括：多條第一導線，設置在所述導電圖案的第一側處的所述絕緣層上；以及多條第二導線，設置在所述導電圖案的第二側處的所述絕緣層上，且所述導電圖案的所述第一側和所述第二側在第一方向上彼此相對，且多條所述第一導線以及多條所述第二導線分別在與所述第一方向交叉的第二方向上排列。
9. 如請求項8所述的物理不可仿製功能產生器，其中多條所述第一導線在所述第二方向上彼此間隔開來，且多條所述第二導線在所述第二方向上彼此間隔開來。
10. 如請求項8所述的物理不可仿製功能產生器，其中所述通孔陣列包括未與所述導電圖案且未與多條所述導線交疊的多個第三通孔群，多個所述第三通孔群與多個所述第二通孔群在所述第二方向上彼此交替排列。