TWI892745B - 半導體裝置及其形成方法 - Google Patents

Abstract

提供一種半導體裝置，其包括：一基底、一閘極結構以及一導電插塞。閘極結構形成於基底內，且包括一導電層及一絕緣蓋層。導電層具有一第一部及自第一部的一上表面沿一垂直方向延伸的一第二部，使第一部的上表面與第二部的上表面之間形成段差。絕緣蓋層覆蓋第一部及第二部的上表面。

Description

半導體裝置及其形成方法

本發明有關於一種半導體技術，且特別係有關於一種可降低接面漏電流的半導體裝置及其形成方法。

隨著電子產品及半導體裝置的尺寸微縮，半導體裝置的製造面臨著一些挑戰。

舉例來說，在半導體裝置中，記憶體陣列區的字元線的接觸插塞與周邊區的閘極接觸插塞是在同一製程中進行。接觸插塞的製造通常包括蝕刻出接觸開口以及在接觸開口內填入導電材料。然而，在記憶體陣列區及周邊區蝕刻出接觸開口時，為了能夠露出埋入於基底內的字元線的上表面，而容易在周邊區發生過蝕刻。

如此一來，過蝕刻的接觸開口延伸於矽基底的深度過深，因而容易在周邊區的裝置進行操作時引發接面漏電流。因此，半導體裝置的可靠度會下降。

本發明實施例提供一種半導體裝置及其形成方法，能夠改善半導體裝置的接面漏電流。

在一些實施例中，提供一種半導體裝置，其包括：一基底及形成於基底內的一閘極線結構。閘極線結構包括一第一導電層，具有一第一部及自第一部的一上表面沿一垂直方向延伸的一第二部，使第一部的上表面與第二部的一上表面之間形成一段差。閘極線結構也包括一第一絕緣蓋層，覆蓋第一部的上表面及第二部的該上表面。半導體裝置也包括一導電插塞，自第一導電層的第二部內沿垂直方向延伸，並穿過第一絕緣蓋層而突出於基底上方。

在一些實施例中，提供一種半導體裝置之形成方法。上述方法包括：提供一基底、形成一閘極開口於基底內以及形成一第一導電層並填入閘極開口內。上述方法也包括：形成一凹槽於位在閘極開口內的第一導電層內，且第一導電層具有一凹槽，其中凹槽的寬度小於閘極開口的寬度，其中第一導電層包括：一第一部以及自第一部的一上表面沿閘極開口的一側壁向上延伸一第二部，使第一部的上表面與第二部的一上表面之間形成一第一段差。另外，上述方法包括形成覆蓋第一部的上表面及第二部的上表面的一第一絕緣蓋層以及形成穿過第一絕緣蓋層並延伸至第一導電層的第二部內一導電插塞。

在一些實施例中，提供一種半導體裝置，其包括：一基底、形成於基底內的一隔離結構以及形成於基底內，且局部橫向延伸於隔離結構內的一字元線結構。字元線結構包括具有一第一上表面及低於第一上表面的一第二上表面的一階梯型導電層以及覆蓋第一上表面及第二上表面的一絕緣蓋層。

在一些實施例中，半導體裝置可實施於埋入式閘極線結構，且用於半導體的字元線結構。參照第1A圖，提供基底100，基底100可為矽基底、絕緣層上覆矽(silicon-on-insulator, SOI)基底、或其他合適的基底。基底100內可摻雜P型或N型摻雜物或無摻雜。之後，可在基底100內形成不同尺寸的隔離結構102、102a及102b，以做為電性隔離層。舉例來說，隔離結構102、102a及102b可稱為淺溝槽隔離結構。淺溝槽隔離結構可包括一或多個絕緣襯層環繞絕緣填充層或僅由絕緣填充層構成。舉例來說，絕緣襯層及/或絕緣填充層可包括氧化矽層、氮化矽層、氮氧化矽層、碳氧化矽層、或類似的絕緣層或其組合。再者，絕緣襯層及/或絕緣填充層可利用化學氣相沉積製程、原子層沉積製程或其他合適的沉積製程形成。

之後，在基底100及隔離結構102上形成絕緣層104，例如氧化矽層。絕緣層104可利用化學氣相沉積製程、原子層沉積製程、熱氧化法或其他合適的沉積製程形成。在一些實施例中，絕緣層104可做為形成於基底100上閘極結構(未繪示)的閘極介電層。

接著，對基底100進行圖案化，以形成多個閘極開口103於基底100內及一部分的隔離結構102內，以提供後續形成閘極結構於每一閘極開口103內之用。可利用微影及蝕刻製程(例如，乾式或濕式蝕刻製程)進行上述基底100的圖案化。

在形成閘極開口103之後，形成第一導電層108於基底100的上表面101上，且填入閘極開口103內。第一導電層108可包括金屬材料(例如，銅、鋁、鎢、鈦、鉭或類似物或其合金)或其他合適的導電材料。第一導電層108可利用化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程或其他合適的沉積製程形成。在一些實施例中，可在形成第一導電層108之前，在閘極開口103的底部及側壁上順應性形成一阻障層107，例如氮化鈦、氮化鉭、氮化鎢或類似物。舉例來說，阻障層107由氮化鈦製成，且可利用原子層沉積製程形成。阻障層107也可以做為黏著層，以增加下方結構與後續形成於其上的導電層之間的附著性。

參照第1B圖，形成凹槽111於位在閘極開口103內的第一導電層108內。可在第1A圖所示的結構上方形成罩幕層，例如光阻層。接著，例如使用微影及蝕刻製程對罩幕層進行圖案化，以形成圖案化的罩幕層110。之後，例如使用蝕刻製程，去除由圖案化的罩幕層110暴露的第一導電層108，以形成凹槽111。在一些實施例中，凹槽111的寬度小於對應的閘極開口103的寬度，使凹槽111的側壁未橫向超出對應的閘極開口103的側壁。再者，凹槽111的側壁與對應的閘極開口103的側壁之間的距離會大於後續形成於第一導電層108上方的導電插塞的底部寬度。在一些實施例中，凹槽111的下表面可位於絕緣層104的上表面上方。在其他實施例中，凹槽111的下表面也可對齊於或低於基底100的上表面101。

參照第1C圖，回蝕刻具有凹槽111的第一導電層108。在一些實施例中，去除圖案化的罩幕層110，以露出具有凹槽111的第一導電層108。之後，可使用蝕刻製程，完全去除位於閘極開口103外的第一導電層108，且同時局部去除位於閘極開口103內的第一導電層108及阻障層107。如此一來，餘留於閘極開口103內的第一導電層108露出隔離結構102一部分的側壁。亦即，一部分的隔離結構102突出於第一導電層108的第二部108b的上表面109b。再者，由於進行回蝕刻之前，第一導電層108具有凹槽111，因此在形成回蝕刻之前之後，餘留的第一導電層108具有階梯型的剖面輪廓。

具體來說，餘留於閘極開口103內的第一導電層108包括第一部108a以及第二部108b。第一部108位於對應的閘極開口103的下部。第二部108b自第一部108a的上表面109a沿對應的閘極開口103的側壁向上延伸。如此一來，第一部108a的上表面109a與第二部108b的上表面109b之間形成第一段差S1，且第二部108b的上表面與基底100的上表面101之間形成第二段差S2。第一導電層108因第一段差S1及第二段差S2而形成階梯型的剖面輪廓。再者，閘極線結構中第一導電層108的第一部108a及第二部108b橫向延伸於隔離結構102內。

參照第1D圖，順應性形成阻障材料112於第1C圖所示的結構上。阻障材料112可由氮化鈦、氮化鉭、氮化鎢或類似物製成。舉例來說，阻障材料112由氮化鈦製成，且可利用原子層沉積製程形成。接著，參照第1E圖，對阻障材料112進行蝕刻製程(例如，濕蝕刻)，以去除形成於第一導電層108的第二部108b的側壁及其上方且位於隔離結構102的側壁上的阻障材料112。也就是說，去除了阻障材料112的垂直部分而留下了阻障材料112的水平部分，因而露出隔離結構102的局部側壁以及第一導電層108的第二部108b的側壁。

參照第1F圖，順應性形成第二導電層114於第一導電層108的第一部108a上方的阻障材料112上，並形成在第一導電層108的第二部108b的側壁。第二導電層114可包括導電材料。例如，多晶矽，且可利用化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程或其他合適的沉積製程形成。在此情形中，阻障材料112可做為黏著層，以強化第二導電層114與下方第一導電層108之間的附著性。

接著，對第二導電層114進行回蝕刻製程，以露出第一導電層108的第二部108b的上表面109b及絕緣層104的上表面，且再次露出隔離結構102的側壁。在一些實施例中，第一導電層108、阻障材料112及第二導電層114可形成閘電極層，其中阻障材料112及第二導電層114可用於調整閘電極層的功函數。在一些實施例中，閘電極層可僅由第一導電層108構成，而未形成阻障材料112及第二導電層114於第一導電層108上。在一些實施例中，如第1F圖所示，第二導電層114形成L型結構並位於第一導電層108的第一部108a上方且覆蓋第二部108b的側壁，如此，可改善裝置的閘極誘導汲極洩漏電流(Gate-Induced-Drain-Leakage)。

參照第1G圖，形成閘極線結構於各個閘極開口103內。具體來說，在形成閘電極層(包括第一導電層108(具有階梯型剖面輪廓)、阻障材料112及第二導電層114)之後，形成絕緣層(未繪示)於絕緣層104的上表面上，且填入各個閘極開口103內，以覆蓋對應的閘電極層。此絕緣層可包括含氮絕緣層，例如氮化矽、氮氧化矽、碳氮化矽或其他類似物。舉例來說，此絕緣層為氮化矽層，且可利用化學氣相沉積製程、原子層沉積製程、或其他合適的沉積製程形成。

之後，對絕緣層進行移除製程，以露出絕緣層104的上表面，且形成第一絕緣蓋層116於閘極開口103內而覆蓋對應的閘電極層。舉例來說，上述移除製程可包括化學機械研磨製程、乾式蝕刻或濕式蝕刻製程或其他類似的平坦化或蝕刻製程。在一些實施例中，第一絕緣蓋層116及下方的閘電極層形成埋入式閘極線結構。埋入式閘極線結可做為半導體裝置中的字元線結構。第一絕緣蓋層覆蓋了閘極線結構中的第一導電層108的第一部108a的上表面109a及第二部108b的上表面109b，而閘極線結構中的阻障材料112及第二導電層114則形成於第一導電層108與第一絕緣蓋層116之間。

第2A至2C圖所示之半導體裝置為第1G圖所示之埋入式閘極線結構後續不同製造階段的剖面示意圖。參照第2A圖，提供如第1G圖所示的結構。為了簡化及清楚說明的目的，第2A圖繪示出第1G圖所示的局部結構。在一些實施例中，對應於閘極線結構的基底為陣列區，對應於第2A圖中橫向延伸的基底100部分為周邊區。

可利用習知MOS製程，於半導體裝置的陣列區形成一或多個閘極線結構130(也稱為疊層結構)，且同時於半導體裝置的周邊區形成一或多個閘極線結構140(也稱為疊層結構)。閘極線結構130與閘極線結構140具有相同或類似的結構。舉例來說，閘極線結構130與閘極線結構140各自具有第四導電層122、形成於第四導電層122上的第五導電層124、形成於第五導電層124上的第六導電層126以及形成於第六導電層126上的第二絕緣蓋層128。在一些實施例中，閘極線結構130形成於第一絕緣蓋層116上，可做為半導體裝置中的位元線結構。閘極線結構140形成於半導體裝置的周邊區的基底100上，可做為半導體裝置中的控制閘極結構。參照第3圖，其繪示出第2A圖所示結構中位元線結構及字元線結構的配置的平面示意圖。為了簡化及清楚目的，第3圖並未繪示出第2A圖中所有的特徵部件。如第3圖所示，字元線結構(包括第一導電層108)延伸的方向WL可垂直於位元線結構延伸的方向BL。位於第一導電層108下方由基底100所構成的主動區具有條型的上視圖案，其方向不同於方向WL及方向BL。

第四導電層122的材質及形成方法可相同或類於第二導電層114。例如，第四導電層122由多晶矽製成。第五導電層124的材質及形成方法可相同或類於阻障材料112。例如，第五導電層124由氮化鈦製成。第六導電層126的材質及形成方法可相同或類於第一導電層108。例如，第六導電層126由鎢金屬製成。類似地，第二絕緣蓋層128的材質及形成方法可相同或類於第一絕緣蓋層116。例如，第二絕緣蓋層128由氮化矽製成。

在形成閘極線結構130及140之後，可在閘極線結構130及140的各自兩相對側形成間隙壁129。接著，可依序形成第一蝕刻停止層148、層間介電 (inter-layer dielectric, ILD)層150以及第二蝕刻停止層152。如第2A圖所示，第一蝕刻停止層148順應性覆蓋閘極線結構130及140、間隙壁129、隔離結構120以及基底100。層間介電層150圍繞閘極線結構130及140。第二蝕刻停止層152形成於閘極線結構130及140上方的第一蝕刻停止層148上，且形成於層間介電層150的上表面上。

接著，參照第2B圖，形成接觸開口160a及160b。接觸開口160a對應於陣列區，且穿過第二蝕刻停止層152、層間介電層150、第一蝕刻停止層148、第一絕緣蓋層116而延伸於第一導電層108的第二部108b內。再者，接觸開口160b對應於周邊區，且穿過第二蝕刻停止層152、層間介電層150、第一蝕刻停止層148而延伸於基底100內。舉例來說，可透過微影及蝕刻製程形成接觸開口160a及160b。

需注意的是，接觸開口160a及160b在同一蝕刻製程下形成。在蝕穿第一蝕刻停止層148之後，接觸開口160a需穿過第一絕緣蓋層116而延伸於第一導電層108的第二部108b內，而接觸開口160b則延伸於基底100內。因此，接觸開口160a及160b因蝕刻選擇性而具有不同的深度。再者，為了確保接觸開口160a能夠延伸於第一導電層108的第二部108b內，在周邊區可能發生過蝕刻，使接觸開口160b具有超出預期的深度。如此一來，容易在半導體裝置內引發接面漏電流，造成半導體裝置的效能及/或可靠度降低。然而，上述實施例中的字元線結構內具有階梯型的閘電極層(包括第一導電層的第一部108a及第二部108b)。因此，由於第一導電層的第二部108b的上表面的高度相較於平整式的閘電極層的上表面的高度能夠更接近基底的上表面101的高度，因此能夠減輕或完全避免在周邊區發生過蝕刻的風險。

參照第2C圖及第3圖，在一些實施例中，分別於接觸開口160a及160b內對應形成導電插塞170a及170b(未繪示於第3圖)。如此一來，導電插塞170a穿過第一絕緣蓋層116並延伸至下方的第一導電層108的第二部108b內，使導電插塞170a電性連接於字元線結構。在一實施例中，導電插塞170a的底部高於第一導電層108的第一部108a的頂部導電插塞170b則延伸於周邊區的基底100內，做為源極/汲極插塞，並與控制閘極結構(即，閘極線結構140)形成控制電晶體。

根據上述實施例，由於字元線結構內的第一導電層108的第一部108a及第二部108b形成了具有階梯型剖面輪廓的閘電極層，因此閘電極層的最上表面的高度相較於平整式的閘電極層的上表面的高度能夠更接近基底的上表面101的高度。因此在製作導電插塞期間，能夠減輕或完全避免在周邊區發生過蝕刻的風險。如此一來，能夠有效降低半導體裝置的接面漏電流的發生機會，進而改善半導體裝置的效能及/或可靠度。

100:基底 101,109a,109b:上表面 102,102a,102b:隔離結構 103:閘極開口 104:絕緣層 107:阻障層 108:第一導電層 108a:第一部 108b:第二部 110:圖案化的罩幕層 111:凹槽 112:阻障材料 114:第二導電層 116:第一絕緣蓋層 122:第四導電層 124:第五導電層 126:第六導電層 128:第二絕緣蓋層 129:間隙壁 130,140:閘極線結構 148:第一蝕刻停止層 150:層間介電層 152:第二蝕刻停止層 160a,160b:接觸開口 170a,170b:導電插塞 BL,WL:方向 S1:第一段差 S2:第二段差

第1A至1G圖繪示出根據本發明一些實施例之半導體裝置於不同製造階段的剖面示意圖。 第2A至2C圖繪示出根據本發明一些實施例之半導體裝置於不同製造階段的剖面示意圖。 第3圖繪示出根據本發明一些實施例之半導體裝置的平面示意圖。

100:基底

102,102a,102b:隔離結構

108a:第一部

108b:第二部

112:阻障材料

114:第二導電層

116:第一絕緣蓋層

122:第四導電層

124:第五導電層

126:第六導電層

128:第二絕緣蓋層

129:間隙壁

130,140:閘極線結構

148:第一蝕刻停止層

150:層間介電層

152:第二蝕刻停止層

170a,170b:導電插塞

Claims (14)

1. 一種半導體裝置，包括： 一基底； 一閘極線結構，形成於該基底內，包括： 一第一導電層，具有一第一部及自該第一部的一上表面沿一垂直方向延伸的一第二部，使該第一部的該上表面與該第二部的一上表面之間形成一段差；以及 一第一絕緣蓋層，覆蓋該第一部的該上表面及該第二部的該上表面；以及 一導電插塞，自該第一導電層的該第二部內沿該垂直方向延伸並穿過該第一絕緣蓋層而突出於該基底上方。
2. 如請求項1之半導體裝置，其中該閘極線結構更包括： 一第二導電層，形成於該第一部上方並覆蓋該第二部的側壁。
3. 如請求項2之半導體裝置，其中該閘極線結構更包括： 一阻障材料，形成於該第一導電層與該第二導電層之間。
4. 如請求項1之半導體裝置，其中該導電插塞的底部高於該第一部的頂部。
5. 如請求項1之半導體裝置，更包括： 一隔離結構，形成於該基底內，其中該閘極線結構中的該第一導電層的該第一部及該第二部橫向延伸於該隔離結構內。
6. 一種半導體裝置之形成方法，包括： 提供一基底； 形成一閘極開口於該基底內； 形成一第一導電層並填入該閘極開口內，且該第一導電層具有一凹槽，其中該凹槽的寬度小於該閘極開口的寬度，其中該第一導電層，包括： 一第一部；以及 一第二部，自該第一部的一上表面沿該閘極開口的一側壁向上延伸，使該第一部的該上表面與該第二部的一上表面之間形成一第一段差； 形成一第一絕緣蓋層，以覆蓋該第一部的該上表面及該第二部的該上表面；以及 形成一導電插塞，穿過該第一絕緣蓋層並延伸至該第一導電層的該第二部內。
7. 如請求項6之半導體裝置之形成方法，更包括： 在形成該第一絕緣蓋層之前，形成一第二導電層於該第一部上上方並覆蓋該第二部的側壁。
8. 如請求項6之半導體裝置之形成方法，更包括： 形成一隔離結構於該半導體基底內，其中該閘極開口內的該第一導電層的該第一部及該第二部橫向延伸於該隔離結構內。
9. 如請求項6之半導體裝置之形成方法，更包括： 形成該第一導電層於該基底的該上表面上；以及 回蝕刻該第一導電層，以去除位於該閘極開口外的該第一導電層。
10. 如請求項9之半導體裝置之形成方法，其中在回蝕刻該第一導電層之後，一部分的該隔離結構突出於該第一導電層的該第二部的該上表面。
11. 如請求項10之半導體裝置之形成方法，其中該第二部的該上表面與該基底的該上表面之間形成一第二段差。
12. 一種半導體裝置，包括： 一基底； 一隔離結構，形成於該基底內；以及 一字元線結構，形成於該基底內，且局部橫向延伸於該隔離結構內，包括： 一階梯型導電層，具有一第一上表面及低於該第一上表面的一第二上表面；以及 一絕緣蓋層，覆蓋該第一上表面及該第二上表面。
13. 如請求項12之半導體裝置，更包括： 一導電插塞，穿過該絕緣蓋層且延伸於該第一上表面下方，其中該導電插塞的一底部高於該第二上表面。
14. 如請求項12之半導體裝置，更包括： 一位元線結構，形成於該絕緣蓋層上。