[go: up one dir, main page]

TWI828309B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI828309B
TWI828309B TW111133985A TW111133985A TWI828309B TW I828309 B TWI828309 B TW I828309B TW 111133985 A TW111133985 A TW 111133985A TW 111133985 A TW111133985 A TW 111133985A TW I828309 B TWI828309 B TW I828309B
Authority
TW
Taiwan
Prior art keywords
source
drain
region
forming
layer
Prior art date
Application number
TW111133985A
Other languages
English (en)
Other versions
TW202316569A (zh
Inventor
黃玉蓮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202316569A publication Critical patent/TW202316569A/zh
Application granted granted Critical
Publication of TWI828309B publication Critical patent/TWI828309B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種方法包含在半導體鰭片周圍形成隔離區；在半導體鰭片上方形成閘極結構；在鄰近閘極結構的半導體鰭片中形成源極/汲極區；沉積金屬材料覆蓋隔離區、閘極結構、半導體鰭片和源極/汲極區；在金屬材料中蝕刻出多個開口，其中每個開口暴露出隔離區，其中在蝕刻出開口之後，金屬材料留在源極/汲極區的頂表面；以及沉積絕緣材料，其中絕緣材料填充開口。

Description

半導體裝置及其形成方法
本發明實施例關於半導體製造技術，特別關於半導體裝置及其形成方法。
半導體裝置用於各種電子應用中，舉例來說，例如個人電腦、手機、數位相機和其他電子設備。半導體裝置的製造通常藉由在半導體基底上方依序沉積絕緣層或介電層、導電層和半導體層的材料，並使用微影將這些不同材料層圖案化，以在半導體基底上形成電路組件和元件。
半導體產業藉由不斷縮減最小部件尺寸來持續提升各種電子組件（例如電晶體、二極體、電阻器、電容器等）的積體密度，這允許將更多部件整合至給定區域中。然而，隨著最小部件尺寸縮減，產生了應被解決的其他問題。
根據一些實施例提供半導體裝置的形成方法。此半導體裝置的形成方法包含在半導體鰭片周圍形成隔離區；在半導體鰭片上方形成閘極結構；在鄰近閘極結構的半導體鰭片中形成源極/汲極區；沉積金屬材料覆蓋隔離區、閘極結構、半導體鰭片和源極/汲極區；在金屬材料中蝕刻出多個開口，其中每個開口暴露出隔離區，其中在蝕刻出開口之後，金屬材料留在源極/汲極區的頂表面；以及沉積絕緣材料，其中絕緣材料填充開口。
根據另一些實施例提供半導體裝置的形成方法。此半導體裝置的形成方法包含在複數個半導體鰭片中形成複數個源極/汲極區；在半導體鰭片和源極/汲極區上方沉積第一隔離材料；形成複數個閘極結構，其中每個閘極結構在至少一個半導體鰭片上方延伸；使用蝕刻製程移除第一隔離材料；在移除第一隔離材料之後，在閘極結構、鰭片和源極/汲極區上方沉積金屬材料；將金屬材料圖案化以在源極/汲極區上形成複數個源極/汲極接觸件，其中所述多個源極/汲極接觸件中的每個源極/汲極接觸件從源極/汲極接觸件的底部漸縮至源極/汲極接觸件的頂部；以及在源極/汲極接觸件上方沉積第二隔離材料，其中第二隔離材料將相鄰的源極/汲極接觸件隔開。
根據又一些實施例提供半導體裝置。此半導體裝置包含從半導體基底突出的第一鰭片；在第一鰭片上方的閘極堆疊；在鄰近閘極堆疊的第一鰭片中的第一源極/汲極區；以及在第一源極/汲極區上的源極/汲極接觸件，其中源極/汲極接觸件包含金屬材料，其中金屬材料在第一源極/汲極區的頂表面上和第一源極/汲極區的下側表面上延伸，其中源極/汲極接觸件的多個側壁靠近源極/汲極接觸件的底部分開的距離大於靠近源極/汲極接觸件的頂部分開的距離。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，而非用於限定本發明實施例。舉例來說，敘述中提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考標號及/或字母。此重複是為了簡化和清楚之目的，而非代表所討論的不同實施例及/或組態之間有特定的關係。
另外，本文中可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語涵蓋使用中或操作中的裝置之不同方位，以及圖式中描繪的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此使用的空間相對形容詞也將依轉向後的方位來解釋。
根據一些實施例，提供鰭式場效電晶體（Fin Field-Effect Transistor，FinFET）的源極/汲極接觸件及其形成方法。根據一些實施例說明形成接觸件的中間階段。討論一些實施例的一些變化。在各個示意圖和說明性實施例中，相似的圖式標記用於表示相似的元件。根據一些實施例，源極/汲極接觸件的形成藉由沉積導電材料然後將導電材料圖案化以界定源極/汲極接觸件。藉由沉積用於圖案化的導電材料，可以形成具有較大金屬晶粒的導電材料，這可以降低導電材料的電阻。此外，使用本文的技術，圖案化的導電材料可以形成為接觸更大區域的源極/汲極，這可以降低源極/汲極接觸件的接觸電阻。
第1圖根據一些實施例繪示初始結構的透視示意圖。初始結構包含晶圓10，其更包含基底20。基底20可以是半導體基底，例如塊體半導體、絕緣體上覆半導體（semiconductor-on-insulator，SOI）基底、或類似的基底，其可以被摻雜（例如用p型或n型摻質）或不被摻雜。基底20可以是晶圓，例如矽晶圓。通常而言，絕緣體上覆半導體基底是形成在絕緣層上的一層半導體材料。絕緣層可以是例如埋入式氧化物（buried oxide，BOX）層、氧化矽層、或類似的層。絕緣層設置在基底上，通常是矽或玻璃基底。也可以使用其他基底，例如多層或漸變（gradient）基底。在一些實施例中，基底20的半導體材料可以包含矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷砷化鎵銦；或前述之組合。
根據一些實施例，可以在基底20中形成鰭片24。在一些實施例中，鰭片24在基底20中的形成可以藉由在基底20中蝕刻出溝槽。蝕刻可以是任何合適的蝕刻製程，例如反應離子蝕刻（reactive ion etch，RIE）、中性束蝕刻（neutral beam etch，NBE）、類似的蝕刻、或前述之組合。蝕刻可以是非等向性的。在其他實施例中，鰭片24是替換條狀物，藉由蝕刻基底20的一部分以形成凹槽，並使用磊晶成長製程在凹槽中形成另一種半導體材料來形成替換條狀物。因此，鰭片24可以由不同於基底20的半導體材料形成。
可以使用任何合適的方法將鰭片24圖案化。舉例來說，鰭片24的圖案化可以使用一或多個光微影製程，包含雙重圖案化或多重圖案化製程。通常而言，雙重圖案或多重圖案製程結合光微影和自對準製程，其允許產生的圖案的例如節距（pitches）小於使用單一、直接光微影製程可獲得的節距。舉例來說，在一實施例中，在基底20上方形成犧牲層，並使用光微影製程將其圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，接著可以使用剩餘的間隔物或心軸（mandrels）將鰭片24圖案化。
根據一些實施例，可以在基底20上方和相鄰鰭片24之間形成絕緣材料21。絕緣材料21可以是氧化物，例如氧化矽、氮化物、類似的材料、或前述之組合。可以使用合適的製程形成絕緣材料21，例如原子層沉積（atomic layer deposition，ALD）、化學氣相沉積（chemical vapor deposition，CVD）、高密度電漿化學氣相沉積（high-density plasma chemical vapor deposition，HDPCVD）、可流動式化學氣相沉積（flowable CVD，FCVD）、旋轉塗佈、類似的製程、或前述之組合。可以使用由任何合適的製程形成的其他絕緣材料。在繪示的實施例中，絕緣材料21是藉由可流動式化學氣相沉積製程形成的氧化矽。一旦形成絕緣材料21，就可以進行退火製程。在一實施例中，絕緣材料21形成為使多餘的絕緣材料21覆蓋鰭片24。雖然絕緣材料21繪示為單層，但一些實施例可以利用多層。舉例來說，在一些實施例中，可以先沿著基底20和鰭片24的表面形成襯墊（liner）（未繪示）。此後，可以在襯墊上方形成例如前述那些的填充材料。在一些實施例中，可以進行平坦化製程以移除鰭片24上方的多餘絕緣材料21。平坦化製程可以包含一或多種技術，例如化學機械研磨（chemical mechanical polish，CMP）、磨削（grinding）、回蝕刻製程、前述之組合、或類似的技術。在一些實施例中，平坦化製程暴露出鰭片24，使得鰭片24和絕緣材料21的頂表面大致齊平。
根據一些實施例，參照第2圖，凹蝕絕緣材料21以形成淺溝槽隔離（Shallow Trench Isolation，STI）區（隔離區22）。在一些實施例中，鰭片24的頂部24’突出高於隔離區22的頂表面22A。鰭片24的突出部在本文中稱為通道區24’。此外，隔離區22的頂表面可以具有如圖所示之平坦面、凸面、凹面（例如碟狀（dishing））、或前述之組合。隔離區22的頂表面可以藉由適當的蝕刻形成為平坦的、凸的及/或凹的。可以使用合適的蝕刻製程凹蝕隔離區22，例如對絕緣材料21的材料具有選擇性的蝕刻製程（例如以比鰭片24的材料更快的速率蝕刻絕緣材料21的材料）。蝕刻製程可以包含濕式蝕刻製程及/或乾式蝕刻製程。
根據一些實施例，參照第3圖，形成虛設閘極堆疊30和閘極間隔物38。在一些實施例中，可以先在鰭片24上形成虛設介電層。虛設介電層可以是例如氧化矽、氮化矽、前述之組合、或類似的材料，並且可以根據合適的技術沉積或熱成長。在虛設介電層上方形成虛設閘極層，並在虛設閘極層上方形成遮罩層。可以在虛設介電層上方沉積虛設閘極層，然後例如藉由化學機械研磨平坦化。然後可以在虛設閘極層上方沉積遮罩層。遮罩層可以是單層或者可以是包含不同材料的多層。可以使用合適的光微影和蝕刻技術將遮罩層圖案化以形成遮罩36。然後可以將遮罩36的圖案轉移到虛設閘極層以形成虛設閘極34。在一些實施例（未繪示）中，也可以藉由合適的蝕刻技術將遮罩36的圖案轉移到虛設介電層以形成閘極介電層32。閘極介電層32和虛設閘極34一起形成虛設閘極堆疊30。虛設閘極堆疊30覆蓋各自的鰭片24的通道區24’。遮罩36的圖案可用於將每個虛設閘極堆疊30與相鄰的虛設閘極堆疊30物理隔開。虛設閘極堆疊30的長度方向也可以大致垂直於各自的鰭片24的長度方向。
虛設閘極34可以是導電或非導電材料，並且可以選自包含非晶矽、多晶矽（polysilicon）、多晶矽鍺（poly-SiGe）、金屬氮化物、金屬矽化物、金屬氧化物和金屬的群組。由虛設閘極層形成之虛設閘極34的沉積可以藉由物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積、濺鍍沉積、或本技術領域已知且用於沉積選定材料的其他技術。虛設閘極34可以由對隔離區22的蝕刻具有高蝕刻選擇性的其他材料製成。由遮罩層形成的遮罩36可以包含一或多層合適的材料，例如氧化矽、氮化矽、氮氧化矽、氮碳化矽、類似的材料、或前述之組合。
根據一些實施例，然後在虛設閘極堆疊30的側壁上形成閘極間隔物38。閘極間隔物38可由一或多層介電材料形成，例如氮化矽、氧化矽、氮碳化矽、氮氧化矽、氮碳氧化矽、類似的材料、或前述之組合。在一些實施例中，閘極間隔物38的形成可以藉由順應性地沉積介電材料，然後非等向性地蝕刻介電材料。
轉向第4圖，根據一些實施例，在鰭片24中形成磊晶源極/汲極區42。在鰭片24中形成磊晶源極/汲極區42使得每個虛設閘極堆疊30設置在相應的磊晶源極/汲極區42的相鄰對之間。在一些實施例中，磊晶源極/汲極區42可以延伸到鰭片24中並且也可以穿過鰭片24。在一些實施例中，閘極間隔物38將磊晶源極/汲極區42與虛設閘極堆疊30隔開適當的橫向距離，使得磊晶源極/汲極區42不會造成隨後形成的最終鰭式場效電晶體的閘極短路。可以選擇磊晶源極/汲極區42的材料以在各自的通道區24’中施加應力，藉此提高效能。
在一些實施例中，磊晶源極/汲極區42的形成可以藉由蝕刻鰭片24的源極/汲極區以在鰭片24中形成凹槽。然後，在凹槽中磊晶成長磊晶源極/汲極區42。磊晶源極/汲極區42可以包含任何合適的材料，例如適用於n型鰭式場效電晶體及/或p型鰭式場效電晶體。舉例來說，如果鰭片24是矽，則n型鰭式場效電晶體的磊晶源極/汲極區42可以包含在通道區24’中施加拉伸應變的材料，例如矽、碳化矽、摻雜磷的碳化矽、磷化矽、或類似的材料。舉例來說，如果鰭片24是矽，則p型鰭式場效電晶體的磊晶源極/汲極區42可以包含在通道區24’中施加壓縮應變的材料，例如矽鍺（SiGe）、摻雜硼的矽鍺、鍺、鍺錫、或類似的材料。根據本發明實施例中的替代實施例，磊晶源極/汲極區42由III-V族化合物半導體形成，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、前述之組合、或前述之多層。在一些實施例中，磊晶源極/汲極區42可以包含形成在隔離區22中的下部以及形成在隔離區22的頂表面上方的上部。磊晶源極/汲極區42可以具有從鰭片24的相應表面凸起的表面並且可以具有刻面（facets）。
可以用摻質佈植磊晶源極/汲極區42及/或鰭片24以形成源極/汲極區，隨後可以進行退火。在一些實施例中，可以在成長期間原位（in-situ）摻雜磊晶源極/汲極區42。由於用於形成磊晶源極/汲極區42的磊晶製程，磊晶源極/汲極區的頂表面可以具有橫向向外擴展超過鰭片24的側壁之刻面。在一些實施例中，這些刻面導致相鄰的相同鰭式場效電晶體的源極/汲極區42合併。以下對第30和31A～31C圖描述具有合併的源極/汲極區42的例示性實施例。在其他實施例中，相鄰的源極/汲極區42在磊晶製程完成後保持分離，如第4圖所示。
根據一些實施例，在第5圖中，在第4圖所示之結構上方沉積介電層48。在隨後的步驟中（參照第9圖）移除介電層48，因此在一些情況下可以被視為「虛設層間介電（Inter-layer Dielectric，ILD）層」或「犧牲層」。介電層48可由一或多個介電材料形成，並且可以使用任何合適的方法來沉積，例如化學氣相沉積、電漿輔助化學氣相沉積（plasma-enhanced CVD，PECVD）、或可流動式化學氣相沉積。介電材料可以包含氧化矽、磷矽酸鹽玻璃（phospho-silicate glass，PSG）、硼矽酸鹽玻璃（boro-silicate glass，BSG）、摻雜硼的磷矽酸鹽玻璃（boron-doped phospho-silicate glass，BPSG）、未摻雜的矽酸鹽玻璃（undoped silicate glass，USG）、或類似的材料。在其他實施例中，可以使用藉由任何合適的製程形成的其他介電材料。在一些實施例中，在介電層48與磊晶源極/汲極區42、遮罩36和閘極間隔物38之間設置底部蝕刻停止層（bottom etch stop layer，BESL）46。底部蝕刻停止層46可以包含介電材料，例如氮化矽、氧化矽、氮氧化矽、或類似的材料，其蝕刻速率不同於上方的介電層48的材料。
在一些實施例中，可以進行平坦化製程（例如化學機械研磨或類似的製程）以使介電層48的頂表面與虛設閘極堆疊30或遮罩36的頂表面齊平。平坦化製程也可以移除虛設閘極堆疊30上的遮罩36（或其一部分）以及沿著遮罩36的側壁之閘極間隔物38的一部分。在平坦化製程之後，可以保留遮罩36，在這種情況下，遮罩36的頂表面、閘極間隔物38的頂表面和介電層48的頂表面可以是齊平的，如第5圖所示。在其他實施例中，藉由平坦化製程移除遮罩36，並且虛設閘極堆疊30、閘極間隔物38和介電層48的頂表面可以是齊平的。在這些實施例中，在進行平坦化製程之後，經由介電層48暴露出虛設閘極34的頂表面。
在第6圖中，在一或多個蝕刻步驟中移除虛設閘極34、遮罩36（如果存在）和可選的閘極介電層32，並用替換閘極取代。在一些實施例中，使用非等向性乾式蝕刻製程移除遮罩36（如果存在）和虛設閘極34。舉例來說，蝕刻製程可以包含使用反應氣體的乾式蝕刻製程，反應氣體選擇性地蝕刻遮罩36和虛設閘極34而不蝕刻介電層48或閘極間隔物38。每個凹槽暴露出各自的鰭片24的通道區24’（例如鰭片24的上部）及/或在各自的鰭片24的通道區24’上方。在移除期間，當蝕刻虛設閘極34時，閘極介電層32可以作為蝕刻停止層。然後，可以在移除虛設閘極34之後可選地移除閘極介電層32。
然後，根據一些實施例，形成閘極介電層52和閘極電極56作為替換閘極。在凹槽中順應性地沉積閘極介電層52，例如在鰭片24的頂表面和側壁上以及閘極間隔物38的側壁上。在一些情況下，也可以在介電層48的頂表面上形成閘極介電層52。根據一些實施例，閘極介電層52包含氧化矽、氮化矽、或前述之多層。在一些實施例中，閘極介電層52包含高介電常數介電材料。在這些實施例中，閘極介電層52可以具有大於約7.0的介電常數並且可以包含鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、類似的材料、或前述之組合的金屬氧化物或矽酸鹽。閘極介電層52的形成可以使用一或多種合適的技術，例如分子束沉積（Molecular-Beam Deposition，MBD）、原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、類似的技術、或前述之組合。對於閘極介電層32的一部分留在凹槽中的實施例，閘極介電層52可以包含閘極介電層32的材料（例如氧化矽）。
閘極電極56沉積於閘極介電層52上方並且可以填充凹槽的剩餘部分。閘極電極56可以包含含金屬材料，例如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、類似的材料、前述之組合、或前述之多層。舉例來說，雖然在第6圖中繪示閘極電極56具有單層，但閘極電極56可以包含任何數量的襯層、任何數量的界面層、任何數量的功函數調節層及/或填充材料，統稱為閘極電極56。閘極電極56的形成可以使用一或多種合適的技術，例如原子層沉積、化學氣相沉積、類似的技術、或前述之組合。在填充凹槽之後，可以進行平坦化製程，例如化學機械研磨，以移除閘極電極56的材料和閘極介電層52的多餘部分，這些多餘部分位於介電層48的頂表面上方。閘極介電層52和閘極電極56的材料的剩餘部分因此形成所得到的鰭式場效電晶體的替換閘極。替換閘極的閘極電極56和閘極介電層52在本文中統稱為閘極堆疊60。閘極堆疊60可以沿著鰭片24的通道區24’的側壁延伸。
根據一些實施例，如第7和8圖所示，可以在閘極堆疊60上方形成硬遮罩62。硬遮罩62的形成可以包含經由蝕刻凹蝕閘極堆疊60形成凹槽，如第7圖所示。凹槽的形成可以使用一或多個合適的蝕刻製程，例如濕式蝕刻製程及/或乾式蝕刻製程。可以用一或多個介電材料填充凹槽，並且可以進行平坦化製程（例如化學機械研磨或類似的製程）。介電材料的剩餘部分形成硬遮罩62，如第8圖所示。根據一些實施例，介電材料可以與底部蝕刻停止層46、介電層48及/或閘極的材料相同或不同。根據一些實施例，硬遮罩62由氮化矽、氮氧化矽、碳氧化矽、氮碳化矽、氮碳氧化矽、類似的材料、或前述之組合形成。
第9至24B圖根據一些實施例繪示形成源極/汲極接觸件90（參見第23、24A～24B圖）的中間步驟。第9、10、12、14和23圖繪示透視示意圖。第11A、13A、15A、16A、17A、18A、19A、20A、21A、22A和24A圖繪示沿第9圖所示之參考剖面A-A的剖面示意圖。第11B、13B、15B、16B、17B、18B、19B、20B、21B、22B和24B圖繪示沿第9圖所示之參考剖面B-B的剖面示意圖。第11A～11B圖是對應第10圖所示結構的剖面示意圖，第13A～13B圖是對應第12圖所示結構的剖面示意圖，第15A～15B圖是對應第14圖所示結構的剖面示意圖，並且第24A～24B圖是對應第23圖所示結構的剖面示意圖。如下所述，在一些實施例中，源極/汲極接觸件90的形成藉由在結構上方沉積導電材料50（參見第12、13A～13B圖）然後將導電材料50圖案化，源極/汲極接觸件90包含圖案化的導電材料50的剩餘部分。
根據一些實施例，在第9圖中，移除介電層48和底部蝕刻停止層46以暴露出磊晶源極/汲極區42和隔離區22。介電層48的移除可以例如使用合適的濕式蝕刻製程及/或乾式蝕刻製程。底部蝕刻停止層46可以在介電層48的蝕刻期間作為蝕刻停止，並且可以在單獨的蝕刻步驟中被移除。移除介電層48和底部蝕刻停止層46可以暴露出隔離區22的頂表面，如第9圖所示。
根據一些實施例，在第10、11A和11B圖中，在磊晶源極/汲極區42的暴露表面上形成矽化物區44。在一些實施例中，矽化物區44的形成藉由在磊晶源極/汲極區42的表面上沉積金屬材料，然後進行熱退火製程以使金屬材料與磊晶源極/汲極區42的半導體材料反應。金屬材料可以包含例如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他難熔金屬、稀土金屬或其合金、類似的材料、或前述之組合。在一些實施例中，隨後移除（例如使用蝕刻製程）金屬材料的未反應部分（例如在鰭片24上）。在一些實施例中，除了矽化物區之外或代替矽化物區，矽化物區44可以包含鍺化物區及/或矽鍺化物區。矽化物區44繪示為形成在磊晶源極/汲極區42的上表面上，但在其他實施例中，矽化物區44也可以形成在磊晶源極/汲極區42的其他表面上，例如在磊晶源極/汲極區42的下側表面上。
在第12、13A和13B圖中，在結構上方沉積導電材料50。根據一些實施例，導電材料50覆蓋磊晶源極/汲極區42並且隨後被圖案化以形成源極/汲極接觸件90（參見第23、24A～24B圖）。導電材料50可以包含可選的襯墊和金屬填充材料，在圖式中未單獨繪示。襯墊可以是例如擴散阻障層、黏著層、或類似的層，並且襯墊的材料可以包含例如鈦、氮化鈦、鉭、氮化鉭、鈷、類似的材料、或前述之組合。
在一些實施例中，在襯墊（如果存在）上方沉積金屬填充材料，並且可以覆蓋和延伸到磊晶源極/汲極區42、閘極間隔物38和閘極堆疊60上方。金屬填充材料可以包含例如銅、銅合金、銀、金、鎢、鈷、鋁、鎳、釕、類似的材料、或前述之組合。金屬填充材料和襯墊可以藉由任何合適的技術沉積，例如化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、電漿輔助原子層沉積（plasma-enhanced ALD，PEALD）、電化學電鍍（electrochemical plating，ECP）、無電電鍍、或類似的技術。其他材料或沉積技術是可能的。在一些實施例中，導電材料50可以沉積至約50 nm至約150 nm的厚度，但其他厚度也是可能的。在一些實施例中，在沉積導電材料50之後，進行退火製程。退火製程可以進行約3分鐘至約15分鐘，並且可以包含約250°C至約400°的製程溫度。其他退火製程參數是可能的。
在一些情況下，在沉積的金屬中形成的晶粒的尺寸可以取決於金屬沉積到其中的區域的尺寸。舉例來說，沉積到更受限的區域（例如窄溝槽）中的金屬形成的晶粒可以小於沉積到更少受限的區域（例如寬溝槽或開放區域上方）中的金屬形成的晶粒。因此，藉由在結構的開口區上方沉積導電材料50的金屬填充材料（例如如第12圖所示），相較於例如藉由將金屬填充材料沉積到溝槽中，可以形成具有較大金屬顆粒的金屬填充材料。如以下在第16A至24B圖所述，源極/汲極接觸件90的形成可以藉由將已經沉積在結構的開口區上方的導電材料50（例如如第12圖所示）圖案化。以此方式，如本文所述藉由在磊晶源極/汲極區42上方沉積導電材料50，然後將導電材料50圖案化而形成的源極/汲極接觸件90的金屬顆粒可以大於例如藉由在磊晶源極/汲極區上方形成溝槽，然後將導電材料沉積到溝槽中而形成的源極/汲極接觸件的金屬顆粒。在一些實施例中，如本文所述在開口區上方沉積的導電材料50（例如銅）的金屬晶粒可以具有約50 nm至約200 nm的平均尺寸，但其他尺寸也是可能的。在一些情況下，如本文所述在開口區上方沉積的導電材料50的金屬晶粒可以比在溝槽中沉積的導電材料的金屬晶粒大約200 nm至約600 nm。其他尺寸或相對尺寸是可能的，並且除了銅之外的其他導電材料50可以類似地在開口區中形成比在溝槽中更大的晶粒。
雖然例如「更大」或「更小」的相對用語已被用於比較晶粒的尺寸，但本技術領域中具有通常知識者將理解可以在沉積的金屬內形成具有一範圍的尺寸和形狀的晶粒，並且這些相對用語可用於比較包含多個晶粒尺寸的不同分佈。舉例來說，相對用語可以比較特性，例如平均晶粒尺寸、中值晶粒尺寸、晶粒尺寸在一範圍內的最大及/或最小晶粒尺寸、或其他特性或統計測量。在一些情況下，用語「晶粒尺寸」可以指晶粒的尺寸（例如長度、寬度等）、晶粒的體積等。
在一些情況下，形成具有較大晶粒的金屬的電阻可以小於形成具有較小晶粒的相同金屬的電阻。舉例來說，具有較大晶粒的金屬具有較小的晶粒總數，因此可能具有較小的晶界密度。因此，對於具有較大晶粒的金屬，可以降低在晶界處的電子散射引起的電阻效應。以此方式，如本文所述形成具有較大金屬晶粒之源極/汲極接觸件90的電阻（例如接觸電阻）可以小於形成具有較小金屬晶粒之源極/汲極接觸件的電阻。在一些情況下，如本文所述形成具有較大金屬晶粒的源極/汲極接觸件90可以將源極/汲極接觸件90的接觸電阻降低約80%至約98%，但其他百分比也是可能的。在一些情況下，如本文所述，藉由形成更大的金屬晶粒來降低源極/汲極接觸件的電阻可以提升效率、提高速度、或減少裝置的電阻加熱。
根據一些實施例，在第14、15A和15B圖中，進行平坦化製程以移除導電材料50的多餘部分。平坦化製程可以包含例如化學機械研磨製程、磨削製程、蝕刻製程、類似的製程、或前述之組合。在一些實施例中，在進行平坦化製程之後，導電材料50、閘極間隔物38及/或硬遮罩62的頂表面可以是齊平的。
第16A至21B圖根據一些實施例繪示將導電材料50圖案化以形成源極/汲極接觸件90（參見第21A～21B圖）的中間步驟。舉例來說，形成源極/汲極接觸件90可以包含在導電材料50上方形成遮罩層71（參見第16A～16B圖），將遮罩層71圖案化，然後使用圖案化的遮罩層71作為蝕刻遮罩用於導電材料50的圖案化。圖案化的導電材料50的剩餘部分形成源極/汲極接觸件90。
根據一些實施例，在第16A和16B圖中，在導電材料50、硬遮罩62和閘極間隔物38上方形成遮罩層71和第一光阻結構77。在一些實施例中，遮罩層71包含第一介電層64、硬遮罩層66、第二介電層68和圖案化層70。在其他實施例中，遮罩層71可以包含更多或更少層。
在導電材料50、硬遮罩62和閘極間隔物38上方沉積遮罩層71的第一介電層64。在一些實施例中，第一介電層64的材料可以類似於前述用於介電層48（參見第5圖）的那些材料，並且第一介電層64的形成可以使用類似於前述用於介電層48的那些技術。舉例來說，第一介電層64可以包含氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、類似的材料、或前述之組合。其他材料或沉積技術是可能的。硬遮罩層66形成於第一介電層64上方，並且硬遮罩層66的材料可以是例如鈦、氮化鈦、鉭、氮化鉭、氮化矽、氮化硼、碳化矽、碳化鎢、類似的材料、或前述之組合。硬遮罩層66的形成可以使用合適的技術，例如化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、類似的技術、或前述之組合。其他材料或沉積技術是可能的。第二介電層68形成於硬遮罩層66上方，並且第二介電層68的形成可以使用類似於前述用於介電層48的那些材料或技術。舉例來說，第二介電層68可以是氧化物，例如氧化矽、氧化鈦、或類似的材料。其他材料或沉積技術是可能的。在一些實施例中，第一介電層64和第二介電層68是相同的材料，但在其他實施例中，第一介電層64和第二介電層68可以是不同的材料。圖案化層70形成於第二介電層68上方。在一些實施例中，圖案化層70的材料包含例如矽、非晶矽、氧化矽、氮化矽、類似的材料、或前述之組合。圖案化層70的形成可以使用合適的技術，例如化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、類似的技術、或前述之組合。其他材料或沉積技術是可能的。
根據一些實施例，繼續參照第16A～16B圖，在遮罩層71上方形成第一光阻結構77。第一光阻結構77可以是任何合適的光阻結構，例如單層光阻、雙層光阻、三層光阻、或類似的光阻結構。在繪示的實施例中，第一光阻結構77是三層光阻，包含底層72、中間層74和頂層76。在一些實施例中，底層72可以是例如非晶碳、C xH yO z、或類似的材料，其可以使用旋轉塗佈製程或其他合適的沉積技術形成。其他材料是可能的。中間層74可以包含氧化物（例如氧化矽或類似的材料）、氮化物（例如氮化矽或類似的材料）、氮氧化物（例如氮氧化矽或類似的材料）、類似的材料、或前述之組合。中間層74的形成可以使用合適的技術，例如化學氣相沉積、物理氣相沉積、原子層沉積、類似的技術、或前述之組合。在一些實施例中，中間層74是抗反射塗（Anti-Reflective Coating，ARC）層。頂層76可以是例如光阻或其他感光材料，其可以使用旋轉塗佈製程或其他合適的沉積技術形成。其他材料是可能的。
根據一些實施例，在第17A和17B圖中，將第一光阻結構77的頂層76圖案化。頂層76的圖案化可以使用合適的光微影技術。在第17A～17B圖所示之實施例中，已經移除對應隨後移除的導電材料50的區域之頂層76的區域。以此方式，圖案化的頂層76可以界定導電材料50的區域，所述區域隨後被移除以形成隔開相鄰源極/汲極接觸件90的「切口」。
根據一些實施例，在第18A和18B圖中，使用圖案化的頂層76作為蝕刻遮罩將圖案化層70圖案化。舉例來說，一或多個蝕刻製程可用於將圖案化的頂層76的圖案延伸穿過中間層74和底層72並進入圖案化層70。蝕刻製程可以包含例如濕式蝕刻製程及/或乾式蝕刻製程、或者可以包含非等向性蝕刻製程。在一些實施例中，在蝕刻製程之後，底層72、中間層74及/或頂層74的一部分可以留在圖案化層70上。在其他實施例中，可以在蝕刻製程之後使用例如灰化（ashing）製程或其他合適的製程移除底層72、中間層74及/或頂層74的剩餘部分。
根據一些實施例，在第19A和19B圖中，在遮罩層71上方形成第二光阻結構85並將其圖案化。第二光阻結構85可以類似於前述的第一光阻結構77，並且可以用類似的方式形成。舉例來說，第二光阻結構85可以是包含底層80、中間層82和頂層84的三層光阻。在其他實施例中，第二光阻結構85可以具有不同數量的層。根據一些實施例，在第19A～19B圖中，已經將第二光阻結構85的頂層84圖案化。頂層84的圖案化可以使用合適的光微影技術。在第19A～19B圖所示之實施例中，已經移除對應隨後移除的導電材料50的額外區域之頂層84的區域。作為非限制性範例，圖案化的頂層76的剩餘部分可以界定結構的較大區域，可以在其中形成源極/汲極接觸件90。
根據一些實施例，在第20A和20B圖中，將硬遮罩層66和第二介電層68圖案化以形成蝕刻遮罩71’。在導電材料50的後續蝕刻期間使用蝕刻遮罩71’（參見第21A～21B圖）。在一些實施例中，可以使用第二光阻結構85和圖案化層70作為蝕刻遮罩將硬遮罩層66和第二介電層68圖案化。舉例來說，對第19A～19B圖所述之頂層84的圖案可以使用一或多個蝕刻製程延伸穿過中間層82和底層80到達圖案化層70。然後，圖案化層70可以作為蝕刻遮罩，使用一或多個蝕刻製程將硬遮罩層66和第二介電層68圖案化來形成蝕刻遮罩71’。蝕刻製程可以包含例如濕式蝕刻製程及/或乾式蝕刻製程、或者可以包含非等向性蝕刻製程。在一些實施例中，可以在蝕刻製程之後保留底層80、中間層82、頂層84及/或圖案化層70的一部分。在其他實施例中，可以在蝕刻製程之後使用例如灰化製程或其他合適製程移除圖案化的底層72、圖案化的中間層74及/或圖案化的頂層70的剩餘部分。在其他實施例中，在形成蝕刻遮罩71’時，僅圖案化第二介電層68或者也圖案化第一介電層64。
第16A至20B圖所示之圖案化製程是說明性範例，並且其他圖案化步驟是可能的。舉例來說，可以使用其他數量或組合的光阻結構、可以使用其他數量或組合的遮罩層、或者可以使用其他數量或組合的蝕刻步驟。作為範例，在第16A～20B圖所示之實施例中，在界定源極/汲極接觸件90的較大區域的圖案（在第19A～19B圖中）之前形成界定源極/汲極區90的「切口」的圖案（在第16A～18B圖中），但在其他實施例中，可以在界定源極/汲極區90的「切口」的圖案之前形成界定源極/汲極接觸件90的較大區域的圖案。用於導電材料50的蝕刻遮罩的這些和其他形成變化是可能的，並且所有這些變化都在本發明實施例的範圍內。
根據一些實施例，在第21A和21B圖中，使用蝕刻遮罩71’將導電材料50圖案化以形成源極/汲極接觸件90。舉例來說，可以使用一或多個蝕刻製程將硬遮罩層66和第二介電層68的圖案（參見第20A～20B圖）延伸穿過第一介電層64並進入導電材料50。蝕刻製程可以包含例如濕式蝕刻製程及/或乾式蝕刻製程、或者可以包含非等向性蝕刻製程。乾式蝕刻製程可以包含例如反應離子蝕刻製程或類似的製程，其可以包含例如CF 4、C 4F 6、C 4F 8、Cl 2、BCl 3、O 2、CO、CO 2、類似的氣體、或前述之組合的製程氣體。其他蝕刻製程或製程氣體是可能的。在一些情況下，在蝕刻導電材料50之後，蝕刻遮罩71’的一部分可以留在導電材料50上。可以使用例如合適的蝕刻製程移除蝕刻遮罩71’的剩餘部分。
源極/汲極接觸件90物理和電性接觸磊晶源極/汲極區42。源極/汲極接觸件90可以沿著磊晶源極/汲極區42的上表面、側表面及/或下側表面延伸。舉例來說，在一些實施例中，源極/汲極接觸件90可以覆蓋磊晶源極/汲極區42的上表面、側表面和下側表面，如第21B圖所示。源極/汲極接觸件90可以物理接觸矽化物區44及/或磊晶源極/汲極區42的表面。在一些情況下，增加源極/汲極接觸件90和磊晶源極/汲極區42之間的接觸面積可以降低接觸電阻。以此方式，如本文所述藉由形成在磊晶源極/汲極區42的側表面及/或下側表面上延伸的源極/汲極接觸件90，可以降低源極/汲極接觸件90的接觸電阻，這可以提高裝置效能。在一些情況下，由於增加接觸面積而導致的電阻降低可以補充由於形成更大的金屬晶粒而導致的電阻降低，如前所述。舉例來說，在一些實施例中，源極/汲極接觸件90可以形成為接觸源極/汲極接觸件42的所有暴露區域（例如如第10～11B圖所示），但其他接觸區域也是可能的。在一些情況下，如本文所述藉由先沉積導電材料50然後將其圖案化以形成源極/汲極區90，可以減少蝕刻對磊晶源極/汲極區42的損壞。
在一些實施例中，源極/汲極接觸件90的寬度W2可以大於磊晶源極/汲極區42的寬度W1，如第21B圖所示。在一些實施例中，形成源極/汲極接觸件90使得寬度W2大於磊晶源極/汲極區42的寬度W1可以允許源極/汲極接觸件90形成為具有增加的接觸面積，如前所述。在其他實施例中，源極/汲極接觸件90的寬度W2可以與磊晶源極/汲極區42的寬度W1約略相同或小於寬度W1。
源極/汲極接觸件90可以具有筆直側壁，如第21A～21B圖所示，或者可以具有凹入的側壁、凸出的側壁、或不規則的側壁。源極/汲極接觸件90可以具有垂直側壁、可以具有傾斜側壁、或者可以具有漸縮側壁，如第21B圖所示。舉例來說，在一些實施例中，靠近源極/汲極接觸件90頂部的源極/汲極接觸件90的寬度W3可以小於靠近源極/汲極接觸件90底部的寬度（例如寬度W2）。在一些實施例中，源極/汲極接觸件的側壁在靠近側壁底部分開的距離可以大於在側壁頂部分開的距離。在其他實施例中，靠近源極/汲極接觸件90頂部的源極/汲極接觸件90的寬度W3可以與靠近源極/汲極接觸件90底部的寬度（例如寬度W2）約略相同。在一些實施例中，源極/汲極接觸件90的側壁相對於源極/汲極接觸件90的頂表面的角度A1可以在約90°至約95°的範圍，但其他角度也是可能的。在一些實施例中，靠近源極/汲極接觸件90頂部的寬度（例如寬度W3）可以為靠近源極/汲極接觸件90底部的寬度（例如寬度W2）的約105%至約130%。在一些實施例中，可以藉由控制蝕刻製程的方向性或其他參數來控制角度A1或寬度W2。
根據一些實施例，在第22A和22B圖中，在結構上方沉積第一層間介電材料86’。第一層間介電材料86’的材料可以類似於前述用於介電層48的那些材料，並且可以用類似的方式形成。其他材料或沉積技術是可能的。如第22A～22B圖所示，第一層間介電材料86’可以填充源極/汲極接觸件90之間的區域（例如用於「切口」等的區域）以隔離源極/汲極接觸件90。
根據一些實施例，在第23、24A和24B圖中，進行平坦化製程以移除多餘的第一層間介電材料86’。在進行平坦化製程之後，第一層間介電材料86’的剩餘區域形成第一層間介電質86。平坦化製程可以包含例如化學機械研磨製程、磨削製程和蝕刻製程、類似的製程、或前述之組合。在一些實施例中，平坦化製程暴露出源極/汲極接觸件90、第一層間介電質86、硬遮罩62和閘極間隔物38的頂表面，其可以是齊平的。在一些實施例中，在進行平坦化製程之後，鄰近源極/汲極接觸件90之第一層間介電質86的側壁相對於第一層間介電質86的頂表面可以具有角度A2，其為約85°至約90°，但其他角度也是可能的。
第25圖根據一些實施例繪示源極/汲極接觸件102、閘極接觸件104和混合接觸件106的形成。第25圖沿參考剖面A-A（參見第23圖）繪示剖面示意圖。源極/汲極接觸件102可以物理和電耦合源極/汲極接觸件90，閘極接觸件104可以物理和電耦合閘極堆疊60，並且混合接觸件106可以物理和電耦合源極/汲極接觸件90和閘極堆疊60兩者。在一些實施例中，在第一層間介電質86、源極/汲極接觸件90和硬遮罩62上方沉積第二層間介電質94。第二層間介電質94的材料可以類似於前述用於第一層間介電質86的那些材料，並且可以使用類似的技術形成。在一些實施例中，可以在第一層間介電質86和第二層間介電質94之間形成可選的蝕刻停止層（etch stop layer，ESL）92。在一些實施例中，蝕刻停止層92可以包含氮化矽、氮氧化矽、氧化矽、或類似的材料，並且可以使用化學氣相沉積、物理氣相沉積、原子層沉積、或類似的技術來沉積。其他材料或沉積技術是可能的。
根據一些實施例，如第25圖所示，源極/汲極接觸件102、閘極接觸件104和混合接觸件106形成為延伸穿過第二層間介電質94和蝕刻停止層92。作為形成的範例，可以形成穿過第二層間介電質94和蝕刻停止層92以暴露出源極/汲極接觸件90之用於源極/汲極接觸件102的開口，並且可以形成穿過第二層間介電質94和硬遮罩62以暴露出閘極堆疊60之用於閘極接觸件104的開口。可以使用合適的光微影和蝕刻技術形成開口。然後，可以在開口中形成襯墊（未繪示），例如擴散阻障層、黏著層、或類似的層，以及導電材料。襯墊可以包含鈦、氮化鈦、鉭、氮化鉭、或類似的材料。導電材料可以是銅、銅合金、銀、金、鎢、鈷、鋁、鎳、類似的材料、或前述之組合。其他材料是可能的。可以進行例如化學機械研磨製程的平坦化製程以從第二層間介電質94的表面移除多餘的材料。剩餘的襯墊和導電材料在開口中形成源極/汲極接觸件102和閘極接觸件104。混合接觸件106的形成可以用類似於源極/汲極接觸件102和閘極接觸件104的方式。源極/汲極接觸件102、閘極接觸件104及/或混合接觸件106可以在不同製程中形成、或者可以在相同的一（些）製程中形成。其他形成技術是可能的。雖然繪示為在相同的剖面中形成，但應理解源極/汲極接觸件102、閘極接觸件104及/或混合接觸件106可以在不同的剖面中形成，這可以避免接觸件的短路。
第26至31C圖繪示磊晶源極/汲極42和源極/汲極接觸件90的實施例。沿參考剖面B-B（參見第23圖）繪示第26至31C圖。第26～31C圖所示之磊晶源極/汲極區42和源極/汲極接觸件90可以類似於前述之磊晶源極/汲極區42和源極/汲極接觸件90，並且可以使用類似的技術來形成。舉例來說，對第26～31C圖所述之源極/汲極接觸件90的形成可以藉由沉積導電材料50然後將其圖案化。以此方式，對第26～31C圖所述之源極/汲極接觸件90可以形成為具有更大的金屬晶粒及/或增加的接觸面積。第26～31C圖所示之實施例是非限制性範例，並且其他變化、組合或配置是可能的且被視為在本發明實施例的範圍內。
在一些實施例中，磊晶源極/汲極區42可以具有與第4～25圖所示不同的形狀。舉例來說，在第26圖繪示的實施例中，磊晶源極/汲極區42具有圓形形狀而非第4～25圖所示之刻面形狀。在一些情況下，包含不同材料或摻質的磊晶源極/汲極區42可以具有不同的形狀，或者使用不同製程或參數形成的磊晶源極/汲極區42可以具有不同的形狀。舉例來說，在一些實施例中，p型磊晶源極/汲極區42可以具有類似第4～25圖所示之那些更多刻面的形狀，並且n型磊晶源極/汲極區可以具有類似第26圖所示之那些更圓的形狀。其他形狀、變化或配置是可能的。
第27A、27B和27C圖繪示磊晶源極/汲極區42的寬度W1大於源極/汲極接觸件90的寬度W2的實施例。可以控制寬度W2的尺寸，例如藉由控制蝕刻遮罩71’的圖案部件的尺寸（參見第20A～20B圖）。如第27A～27C圖所示，源極/汲極接觸件90可以部分地覆蓋磊晶源極/汲極區42的上表面，使得磊晶源極/汲極區42的上表面的一部分沒有源極/汲極接觸件90。在一些實施例中，磊晶源極/汲極區42的側表面可以物理接觸第一層間介電質86、或者可以突出至第一層間介電質86中，如第27A～27C圖所示。
在一些實施例中，參照第27A圖，導電材料50的底部區51可以存在於磊晶源極/汲極區42下方。舉例來說，底部區51可以存在於隔離區22和磊晶源極/汲極區42的下側表面之間。底部區51可以大於或小於第27A圖所示、或者可以具有不同於第27A圖所示之形狀。在一些情況下，底部區51由磊晶源極/汲極區42與源極/汲極接觸件90分開。
第27B圖繪示類似於第27A圖的實施例，除了在隔離區22和磊晶源極/汲極區42之間形成氣隙91。在一些情況下，氣隙91和底部區51兩者可以存在於隔離區22和磊晶源極/汲極區42之間。氣隙91可以大於或小於第27B圖所示、或者可以具有不同於第27B圖所示之形狀。可以例如藉由過蝕刻導電材料50（參見第21A～21B圖）以從磊晶源極/汲極區42下方的區域移除導電材料50，然後用第一層間介電材料86’不完全地填充磊晶源極/汲極區42下方的區域來形成氣隙91（參見第22A～22B圖）。第27C圖繪示類似於第27B圖的實施例，除了第一層間介電材料86’完全填充磊晶源極/汲極區42下方的區域。在一些實施例中，磊晶源極/汲極區42的下側表面可以沒有導電材料50，如第27B和27C圖所示。
第28、29A、29B和29C圖繪示在多個磊晶源極/汲極區42上方形成單個源極/汲極接觸件90的實施例。舉例來說，第28～29C圖各自繪示單個源極/汲極接觸件90物理和電性連接至兩個磊晶源極/汲極區42，但在其他實施例中，單個源極/汲極區90可以連接至多於兩個磊晶源極/汲極區42。轉向第28圖，繪示源極/汲極接觸件90的寬度大於磊晶源極/汲極區42的集合的總寬度W4的實施例。如第28圖所示，總寬度W4可以例如是多個磊晶源極/汲極區42的最外側表面（例如最外側的側壁）之間的橫向距離。在一些實施例中，源極/汲極接觸件90的導電材料50可以在每個磊晶源極/汲極區42之間延伸，並且可以在每個磊晶源極/汲極區42下方延伸。
第29A～29C圖繪示多個磊晶源極/汲極區42的總寬度W4大於單個源極/汲極接觸件90的寬度的實施例。在一些實施例中，單個源極/汲極接觸件90可以部分地覆蓋多個磊晶源極/汲極區42的最外部的磊晶源極/汲極區42的上表面。因此，最外部的磊晶源極/汲極區42的上表面的一部分可以沒有源極/汲極接觸件90。注意，第29A～29C圖所示之實施例只有兩個磊晶源極/汲極區42，因此第29A～29C圖所示之磊晶源極/汲極區42兩者都可以被視為「最外部的」。在單個源極/汲極接觸件90形成在三個以上磊晶源極/汲極區42上方的其他實施例中，源極/汲極接觸件90可以完全覆蓋位於最外部磊晶源極/汲極區42之間的磊晶源極/汲極區42的上表面。在一些實施例中，最外部磊晶源極/汲極區42的側表面可以物理接觸第一層間介電質86、或者可以突出至第一層間介電質86中，如第29A～29C圖所示。在一些實施例中，底部區51可以形成於最外部磊晶源極/汲極區42下方，如第29A圖所示。底部區51可以類似於前文對第27A圖描述的那些。
第29B圖繪示類似於第29A圖的實施例，除了在隔離區22和最外部磊晶源極/汲極區42之間形成氣隙91。氣隙91可以類似於前文對第27B圖描述的那些。在一些情況下，氣隙91和底部區51兩者都可以存在於隔離區22和最外部磊晶源極/汲極區42之間。第29C圖繪示類似於第29B圖的實施例，除了第一層間介電材料86’完全填充最外部磊晶源極/汲極區42下方的區域，類似於第27C圖所示之實施例。
第30、31A、31B和31C圖繪示在合併的磊晶源極/汲極區42上方形成源極/汲極接觸件90的實施例。舉例來說，第30～31C圖各自繪示物理和電性連接至合併的磊晶源極/汲極區42之源極/汲極接觸件90，合併的磊晶源極/汲極區42由在磊晶成長期間合併在一起的兩個磊晶源極/汲極區形成。在其他實施例中，合併的磊晶源極/汲極區42可以由多於兩個合併在一起的磊晶源極/汲極區形成。轉向第30圖，繪示源極/汲極接觸件90的寬度大於合併的磊晶源極/汲極區42的總寬度W5的實施例。在一些實施例中，源極/汲極接觸件90的導電材料50可以在合併的磊晶源極/汲極區42的最外部分下方延伸。在一些實施例中，可以在合併的磊晶源極/汲極區42下方形成一或多個氣隙93。可以例如在磊晶成長期間相鄰的磊晶源極/汲極區合併在一起的區域下方形成氣隙93。以此方式，氣隙93可以位於相鄰的鰭片24之間，如第30圖所示。氣隙93可以具有不同於圖式的尺寸或形狀。
第31A～31C圖繪示合併的磊晶源極/汲極區42的總寬度W5大於單個源極/汲極接觸件90的寬度的實施例。在一些實施例中，單個源極/汲極接觸件90可以部分地覆蓋合併的磊晶源極/汲極區42的上表面。因此，合併的磊晶源極/汲極區42的上表面的一部分可以沒有源極/汲極接觸件90。在一些實施例中，合併的磊晶源極/汲極區42的側表面可以物理接觸第一層間介電質86、或者可以突出到第一層間介電質86中，如第31A～31C圖所示。在一些實施例中，底部區51及/或氣隙93可以形成在合併的磊晶源極/汲極區42下方，如第31A圖所示。底部區51或氣隙93可以類似前述的那些。
第31B圖繪示類似於第31A圖的實施例，除了在隔離區22和合併的磊晶源極/汲極區42之間形成氣隙91和氣隙93。氣隙91或氣隙93可以類似前述的那些。舉例來說，氣隙91可以形成在合併的磊晶源極/汲極區42的最外部分下方，並且氣隙93可以形成在相鄰的磊晶源極/汲極區在磊晶成長製程期間合併在一起的區域下方。在一些情況下，可以存在氣隙91和底部區51兩者。第31C圖繪示類似於第31B圖的實施例，除了第一層間介電材料86’ 完全填充合併的磊晶源極/汲極區42的最外部分下方的區域，類似於第27C和29C圖所示之實施例。
本文描述的實施例係在用於鰭式場效電晶體的源極/汲極接觸件的內文中描述的，但可以使用本文描述的技術來形成鰭式場效電晶體或其他類型裝置的其他導電部件。舉例來說，揭示之鰭式場效電晶體實施例也可以應用於奈米結構裝置，例如奈米結構（例如奈米片、奈米線、全繞式閘極、或類似的結構）場效電晶體（nanostructure field effect transistors，NSFET）。在一奈米結構場效電晶體實施例中，以奈米結構替代鰭片，藉由將通道層和犧牲層的交替層的堆疊圖案化來形成奈米結構。以類似於上述實施例的方式形成虛設閘極堆疊和源極/汲極區。在移除虛設閘極堆疊之後，可以部分或完全移除通道區中的犧牲層。以類似於上述實施例的方式形成替換閘極結構，替換閘極結構可以部分或完全填充移除犧牲層所留下的開口，並且替換閘極結構可以部分或完全圍繞奈米結構場效電晶體裝置的通道區中的通道層。可以用類似於上述實施例的方式形成層間介電質和至替換閘極結構和源極/汲極區的接觸件。可以如美國專利申請公開號2016/0365414中公開的那樣形成奈米結構裝置，藉由引用整體將其併入本文。
本發明實施例中的實施例具有一些有利部件。藉由先沉積金屬然後將金屬圖案化來形成導電部件，可以形成具有大晶粒尺寸的金屬。舉例來說，在大面積上將金屬沉積到足夠的厚度可以允許在金屬中形成晶粒大於例如將金屬沉積到溝槽或其他有界區域中的晶粒。藉由沉積金屬以具有更大的晶粒，可以降低沉積金屬的電阻，例如藉由減少晶界散射。以此方式，可以形成具有較小電阻的導電部件，例如源極/汲極接觸件或類似的部件，這可以提高裝置的速度、提升裝置的效率、或減少裝置的電阻發熱。此外，使用本文描述的技術形成源極/汲極接觸件可以允許源極/汲極和源極/汲極接觸件之間的更大接觸面積。在一些情況下，較大的接觸面積可以降低源極/汲極接觸件的接觸電阻，這可以進一步改善裝置，除了前述由形成較大晶粒所提供的改善之外。
根據本發明實施例中的一些實施例，一種方法包含在半導體鰭片周圍形成隔離區；在半導體鰭片上方形成閘極結構；在鄰近閘極結構的半導體鰭片中形成源極/汲極區；沉積金屬材料覆蓋隔離區、閘極結構、半導體鰭片和源極/汲極區；在金屬材料中蝕刻出多個開口，其中每個開口暴露出隔離區，其中在蝕刻出開口之後，金屬材料留在源極/汲極區的頂表面；以及沉積絕緣材料，其中絕緣材料填充開口。在一些實施例中，此方法包含在形成閘極結構之前在隔離區上方沉積虛設介電材料，以及在沉積金屬材料之前移除虛設介電材料。在一些實施例中，此方法包含在蝕刻出開口之前，對金屬材料進行平坦化製程。在一些實施例中，在蝕刻出開口之後，金屬材料在源極/汲極區下方延伸。在一些實施例中，絕緣材料在源極/汲極區下方延伸。在一些實施例中，開口的蝕刻暴露出源極/汲極區的表面。在一些實施例中，開口的蝕刻從源極/汲極區下方的區域移除金屬材料，其中在沉積絕緣材料之後，氣隙存在於源極/汲極區下方的區域中。在一些實施例中，在蝕刻出開口之後，金屬材料的頂表面與金屬材料的側壁之間的夾角大於90°。
根據本發明實施例中的一些實施例，一種方法包含在半導體鰭片中形成源極/汲極區；在半導體鰭片和源極/汲極區上方沉積第一隔離材料；形成多個閘極結構，其中每個閘極結構在至少一個半導體鰭片上方延伸；使用蝕刻製程移除第一隔離材料；在移除第一隔離材料之後，在閘極結構、鰭片和源極/汲極區上方沉積金屬材料；將金屬材料圖案化以在源極/汲極區上形成源極/汲極接觸件，其中每個源極/汲極接觸件從源極/汲極接觸件的底部漸縮至源極/汲極接觸件的頂部；以及在源極/汲極接觸件上方沉積第二隔離材料，其中第二隔離材料將相鄰的源極/汲極接觸件隔開。在一些實施例中，一個源極/汲極接觸件物理接觸兩個源極/汲極區。在一些實施例中，金屬材料的平均晶粒尺寸為50 nm至200 nm。在一些實施例中，金屬材料的圖案化包含在金屬材料上方形成光阻結構；將光阻結構圖案化；以及用圖案化的光阻結構作為蝕刻遮罩蝕刻金屬材料。在一些實施例中，鄰近源極/汲極接觸件的第二隔離材料的側壁相對於第二隔離材料的頂表面具有85°至90°的角度。在一些實施例中，源極/汲極區不含第二隔離材料。在一些實施例中，一個源極/汲極接觸件的寬度大於下方的源極/汲極區的寬度。
根據本發明實施例中的一些實施例，一種裝置包含從半導體基底突出的第一鰭片；在第一鰭片上方的閘極堆疊；在鄰近閘極堆疊的第一鰭片中的第一源極/汲極區；以及在第一源極/汲極區上的源極/汲極接觸件，其中源極/汲極接觸件包含金屬材料，其中金屬材料在第一源極/汲極區的頂表面上和第一源極/汲極區的下側表面上延伸，其中源極/汲極接觸件的側壁靠近源極/汲極接觸件的底部分開的距離大於靠近源極/汲極接觸件的頂部分開的距離。在一些實施例中，第一源極/汲極區的寬度大於源極/汲極接觸件的寬度。在一些實施例中，裝置包含在第二鰭片中的第二源極/汲極區，其中源極/汲極接觸件在第二源極/汲極區的頂表面上延伸。在一些實施例中，金屬材料從第一源極/汲極區的下側表面延伸至第二源極/汲極區的下側表面。在一些實施例中，金屬材料的晶粒尺寸為50 nm至200 nm。
以上概述數個實施例的部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的多個面向。本技術領域中具有通常知識者應該理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與本文介紹的實施例相同的目的及/或優點。本技術領域中具有通常知識者也應理解，此類等效的結構未悖離本發明實施例的精神與範圍，並且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
10:晶圓 20:基底 21:絕緣材料 22:隔離區 22A:頂表面 24:鰭片 24’:通道區 30:虛設閘極堆疊 32,52:閘極介電層 34:虛設閘極 36:遮罩 38:閘極間隔物 42:磊晶源極/汲極區 44:矽化物區 46:底部蝕刻停止層 48:介電層 50:導電材料 51:底部區 56:閘極電極 60:閘極堆疊 62:硬遮罩 64:第一介電層 66:硬遮罩層 68:第二介電層 70:圖案化層 71:遮罩層 71’:蝕刻遮罩 72,80:底層 74,82:中間層 76,84:頂層 77:第一光阻結構 85:第二光阻結構 86:第一層間介電質 86’:第一層間介電材料 90,102:源極/汲極接觸件 91,93:氣隙 92:蝕刻停止層 94:第二層間介電質 104:閘極接觸件 106:混合接觸件 A-A,B-B:參考剖面 A1,A2:角度 W1,W2,W3:寬度 W4,W5:總寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的面向。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1、2、3、4、5、6、7、8、9和10圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體裝置的中間階段的透視示意圖。 第11A和11B圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體裝置的中間階段的剖面示意圖。 第12、13A、13B、14、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、22A、22B、23、24A和24B圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體裝置的源極/汲極接觸件的中間階段的透視示意圖和剖面示意圖。 第25圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體裝置的中間階段的剖面示意圖。 第26、27A、27B、27C、28、29A、29B、29C、30、31A、31B和31C圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體裝置的源極/汲極接觸件的中間階段的剖面示意圖。
10:晶圓
20:基底
22:隔離區
24:鰭片
42:磊晶源極/汲極區
44:矽化物區
86:第一層間介電質
90:源極/汲極接觸件
A1,A2:角度

Claims (12)

  1. 一種半導體裝置的形成方法，包括：在一半導體鰭片周圍形成一隔離區；在該半導體鰭片上方形成一閘極結構；在鄰近該閘極結構的該半導體鰭片中形成一源極/汲極區；沉積一金屬材料覆蓋該隔離區、該閘極結構、該半導體鰭片和該源極/汲極區；在該金屬材料中蝕刻出複數個開口，其中每個開口暴露出該隔離區，其中在蝕刻出該些開口之後，該金屬材料留在該源極/汲極區的頂表面；以及沉積一絕緣材料，其中該絕緣材料填充該些開口。
  2. 如請求項1之半導體裝置的形成方法，更包括在形成該閘極結構之前在該隔離區上方沉積一虛設介電材料，以及在沉積該金屬材料之前移除該虛設介電材料。
  3. 如請求項1或2之半導體裝置的形成方法，更包括在蝕刻出該些開口之前，對該金屬材料進行平坦化製程。
  4. 如請求項1或2之半導體裝置的形成方法，其中該絕緣材料在該源極/汲極區下方延伸。
  5. 如請求項1或2之半導體裝置的形成方法，其中該些開口的蝕刻從該源極/汲極區下方的一區域移除該金屬材料，其中在沉積該絕緣材料之後，一氣隙存在於該源極/汲極區下方的該區域中。
  6. 一種半導體裝置的形成方法，包括：在複數個半導體鰭片中形成複數個源極/汲極區； 在該些半導體鰭片和該些源極/汲極區上方沉積一第一隔離材料；形成複數個閘極結構，其中每個閘極結構在至少一個半導體鰭片上方延伸；使用蝕刻製程移除該第一隔離材料；在移除該第一隔離材料之後，在該些閘極結構、該些鰭片和該些源極/汲極區上方沉積一金屬材料；將該金屬材料圖案化以在該些源極/汲極區上形成複數個源極/汲極接觸件，其中該些源極/汲極接觸件中的每個源極/汲極接觸件從該源極/汲極接觸件的底部漸縮至該源極/汲極接觸件的頂部；以及在該些源極/汲極接觸件上方沉積一第二隔離材料，其中該第二隔離材料將相鄰的該些源極/汲極接觸件隔開。
  7. 如請求項6之半導體裝置的形成方法，其中該些源極/汲極區不含該第二隔離材料。
  8. 如請求項6或7之半導體裝置的形成方法，其中該些源極/汲極接觸件中的一個源極/汲極接觸件的寬度大於下方的源極/汲極區的寬度。
  9. 一種半導體裝置，包括：一第一鰭片，從一半導體基底突出；一閘極堆疊，在該第一鰭片上方；一第一源極/汲極區，在鄰近該閘極堆疊的該第一鰭片中；以及一源極/汲極接觸件，在該第一源極/汲極區上，其中該源極/汲極接觸件包括金屬材料，其中該金屬材料在該第一源極/汲極區的頂表面上和該第一源極/汲極區的下側表面上延伸，其中該源極/汲極接觸件的複數個側壁靠近該源極/汲 極接觸件的底部分開的距離大於靠近該源極/汲極接觸件的頂部分開的距離，其中該金屬材料的晶粒尺寸為50nm至200nm。
  10. 如請求項9之半導體裝置，其中該第一源極/汲極區的寬度大於該源極/汲極接觸件的寬度。
  11. 如請求項9之半導體裝置，更包括一第二源極/汲極區，在一第二鰭片中，其中該源極/汲極接觸件在該第二源極/汲極區的頂表面上延伸。
  12. 如請求項11之半導體裝置，其中該金屬材料從該第一源極/汲極區的該下側表面延伸至該第二源極/汲極區的下側表面。
TW111133985A 2021-10-12 2022-09-08 半導體裝置及其形成方法 TWI828309B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163254765P 2021-10-12 2021-10-12
US63/254,765 2021-10-12
US17/651,099 US20230114507A1 (en) 2021-10-12 2022-02-15 Semiconductor device and method
US17/651,099 2022-02-15

Publications (2)

Publication Number Publication Date
TW202316569A TW202316569A (zh) 2023-04-16
TWI828309B true TWI828309B (zh) 2024-01-01

Family

ID=85660282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133985A TWI828309B (zh) 2021-10-12 2022-09-08 半導體裝置及其形成方法

Country Status (3)

Country Link
US (2) US20230114507A1 (zh)
CN (1) CN115863263A (zh)
TW (1) TWI828309B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201830497A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201903859A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 半導體裝置
TW201913941A (zh) * 2017-09-01 2019-04-01 美商格芯（美國）集成電路科技有限公司 在接觸結構上之自對準金屬線及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352917B1 (en) * 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
US9105490B2 (en) * 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9177805B2 (en) * 2014-01-28 2015-11-03 GlobalFoundries, Inc. Integrated circuits with metal-insulator-semiconductor (MIS) contact structures and methods for fabricating same
CN104952786B (zh) * 2014-03-25 2018-07-10 中芯国际集成电路制造(上海)有限公司 电互连结构及其形成方法
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
US9953979B2 (en) * 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US9601586B1 (en) * 2015-11-02 2017-03-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices, including forming a metal layer on source/drain regions
US9905692B2 (en) * 2016-05-20 2018-02-27 Globalfoundries Inc. SOI FinFET fins with recessed fins and epitaxy in source drain region
US10084094B1 (en) * 2017-03-17 2018-09-25 International Business Machines Corporation Wrapped source/drain contacts with enhanced area
US10707133B2 (en) * 2017-11-30 2020-07-07 Intel Corporation Trench plug hardmask for advanced integrated circuit structure fabrication
TW202145443A (zh) * 2020-02-27 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11152475B2 (en) * 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts utilizing an inhibitor
KR102876997B1 (ko) * 2020-10-14 2025-10-24 삼성전자주식회사 반도체 장치
US11967622B2 (en) * 2021-05-05 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Inter block for recessed contacts and methods forming same
US12538510B2 (en) * 2022-05-11 2026-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR20240124740A (ko) * 2023-02-09 2024-08-19 삼성전자주식회사 집적회로 소자
US20240321980A1 (en) * 2023-03-24 2024-09-26 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201830497A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201903859A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 半導體裝置
TW201913941A (zh) * 2017-09-01 2019-04-01 美商格芯（美國）集成電路科技有限公司 在接觸結構上之自對準金屬線及其形成方法

Also Published As

Publication number Publication date
US20230114507A1 (en) 2023-04-13
CN115863263A (zh) 2023-03-28
US20250351403A1 (en) 2025-11-13
TW202316569A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
TWI777363B (zh) 半導體裝置及其製造方法
TWI749986B (zh) 半導體元件及其形成方法
TW201913938A (zh) 積體電路及其製造方法
TW202221762A (zh) 半導體裝置以及其形成方法
TW202232582A (zh) 半導體裝置及其製造方法
CN112086514A (zh) 半导体装置
TW202123472A (zh) 半導體裝置及其形成方法
CN114914201A (zh) 集成电路结构与其制造方法
TWI869661B (zh) 製造半導體裝置的方法和半導體裝置
US20250318270A1 (en) Backside gate contact, backside gate etch stop layer, and methods of forming same
TWI889014B (zh) 半導體元件及其製造方法
TWI828309B (zh) 半導體裝置及其形成方法
TWI821698B (zh) 半導體元件及其製造方法
TW202308040A (zh) 半導體裝置及其製造方法
TWI822002B (zh) 半導體元件及其形成方法
TWI901247B (zh) 半導體裝置及其形成方法
TWI879147B (zh) 半導體元件及其形成方法
KR102912909B1 (ko) 후면 게이트 컨택트, 후면 게이트 에칭 정지층, 및 이를 형성하는 방법
TWI853439B (zh) 半導體裝置與其形成方法
CN102237311B (zh) 半导体器件及其制作方法
US20250324687A1 (en) Channel regions in stacked transistors and methods of forming the same
US20240266209A1 (en) Semiconductor device and method of making the same
TWI795757B (zh) 半導體裝置及其製造方法
CN118039694A (zh) 半导体器件及其制造方法
CN118231406A (zh) 半导体器件及其形成方法