[go: up one dir, main page]

TWI818705B - 顯示面板和包含該顯示面板的電子裝置 - Google Patents

顯示面板和包含該顯示面板的電子裝置 Download PDF

Info

Publication number
TWI818705B
TWI818705B TW111133047A TW111133047A TWI818705B TW I818705 B TWI818705 B TW I818705B TW 111133047 A TW111133047 A TW 111133047A TW 111133047 A TW111133047 A TW 111133047A TW I818705 B TWI818705 B TW I818705B
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
node
oxide semiconductor
semiconductor pattern
Prior art date
Application number
TW111133047A
Other languages
English (en)
Other versions
TW202327077A (zh
Inventor
孫基民
盧石
朴貴福
洪禮媛
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210188351A external-priority patent/KR20230034832A/ko
Priority claimed from KR1020220088215A external-priority patent/KR20230035203A/ko
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW202327077A publication Critical patent/TW202327077A/zh
Application granted granted Critical
Publication of TWI818705B publication Critical patent/TWI818705B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

揭露一種顯示面板和包含該顯示面板的電子裝置。顯示面板的電路層至少包含第一電晶體和第二電晶體。第一電晶體包含：第一氧化物半導體圖案；閘極電極；第一電極，與第一氧化物半導體圖案的一側接觸；第二電極，與第一氧化物半導體圖案的另一側接觸；及第一–第一金屬圖案，設置在基板上以重疊第一氧化物半導體圖案。第二電晶體包含：第二氧化物半導體圖案；閘極電極；第一電極，與第二氧化物半導體圖案的一側接觸；第二電極，與第二氧化物半導體圖案的另一側接觸；第一–第二金屬圖案，設置在基板上以重疊第二氧化物半導體圖案；及第二金屬圖案，設置在第二氧化物半導體圖案與第一–第二金屬圖案之間。

Description

顯示面板和包含該顯示面板的電子裝置
本發明涉及一種顯示面板和一種包含該顯示面板的電子裝置。
電致發光顯示器可以根據發光層材料分為無機發光顯示裝置和有機發光顯示裝置。主動矩陣式有機發光顯示裝置包含自身發光的有機發光二極體（下文中稱為「OLED」），並具有響應速度快、發光效率高、亮度高和視角寬的優點。在有機發光顯示裝置中，OLED（有機發光二極體）形成在每個像素中。有機發光顯示裝置具有響應速度快、優秀的發光效率、亮度和視角，並且由於灰階的黑色可以表示為完全黑色，因此也具有優異的對比度和色彩可再生性。
有機發光顯示裝置被用以在諸如電視（television, TV）系統、平板電腦、筆記本電腦、導航系統和車輛系統的各種電子裝置中以及諸如穿戴式裝置和智慧型手機的小型/攜帶型終端裝置中再生視訊內容或視覺顯示資訊。
有機發光顯示裝置的顯示面板包含：像素電路；以及多個電晶體，構成用於驅動像素電路的驅動電路。為了減少顯示面板的製程數，形成在顯示面板中的電晶體通常製造以具有相同的結構。結果，形成在顯示面板中的電晶體可能會導致不必要的功耗，並可能不必要地增加尺寸。
本發明的目的是解決上述的需求及/或問題。
本發明提供了一種顯示面板和一種包含該顯示面板的電子裝置，能在使用時提高功耗，減小顯示面板的外框區域，並藉由優化電晶體的子臨界值斜率係數（S係數）來增進影像品質。
本發明的問題不限於上文，所屬技術領域中具有通常知識者將從以下敘述清楚地理解未提及的其它問題。
根據本發明一實施例的顯示面板可以包括：電路層，設置在基板上，並包含複數個電晶體；發光元件層，設置在該電路層上，並包含複數個發光元件；以及封裝層，配置以覆蓋該發光元件層。
電路層中的所有電晶體可以皆為n通道型氧化物電晶體。
電路層可以至少包含第一電晶體和第二電晶體。
該第一電晶體可以包含：第一氧化物半導體圖案；閘極電極，在該第一氧化物半導體圖案上方與該第一氧化物半導體圖案重疊；第一電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的一側接觸；第二電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的另一側接觸；以及第一–第一金屬圖案，設置在該基板上以重疊該第一氧化物半導體圖案。
該第二電晶體可以包含：第二氧化物半導體圖案；閘極電極，在該第二氧化物半導體圖案上方與該第二氧化物半導體圖案重疊；第一電極，在該第二氧化物半導體圖案上與該第二氧化物半導體圖案的一側接觸；第二電極，在該第二氧化物半導體圖案上與該第二氧化物半導體圖案的另一側接觸；以及第一–第二金屬圖案，設置在該基板上以重疊該第二氧化物半導體圖案；以及第二金屬圖案，設置在該第二氧化物半導體圖案與該第一–第二金屬圖案之間。
在根據本發明另一實施例的顯示面板中，該第一電晶體可以包含：第一氧化物半導體圖案；閘極電極，在該第一氧化物半導體圖案上方與該第一氧化物半導體圖案重疊；第一電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的一側接觸；以及第二電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的另一側接觸。
該第二電晶體可以包含：第二氧化物半導體圖案；閘極電極，在該第二氧化物半導體圖案上方與該第二氧化物半導體圖案重疊；第一電極，在該第二氧化物半導體圖案上與該第二氧化物半導體圖案的一側接觸；第二電極，在該第二氧化物半導體圖案上與該第二氧化物半導體圖案的另一側接觸；以及第一金屬圖案，設置在該基板上以重疊該第二氧化物半導體圖案；以及第二金屬圖案，設置在該第二氧化物半導體圖案與該第一金屬圖案之間。
根據本發明另一實施例的顯示面板包括：電路層，設置在基板上，並包含複數個電晶體；發光元件層，設置在該電路層上，並包含複數個發光元件；以及封裝層，配置以覆蓋該發光元件層。
該電路層中的所有電晶體皆為n通道型氧化物電晶體。
該電路層包含閘極驅動器，其包含偏移暫存器。
該偏移暫存器中的訊號發射器的每一個皆包含：具有源極接觸結構的電晶體，該電晶體包含閘極電極、第一氧化物半導體圖案、第一電極，與該第一氧化物半導體圖案的一側接觸、第二電極，與該第一氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在該第一氧化物半導體圖案下面，並與該第二電極接觸；具有後閘極的電晶體，該電晶體包含閘極電極、第二氧化物半導體圖案、第一電極，與該第二氧化物半導體圖案的一側接觸、第二電極，與該第二氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在該第二氧化物半導體圖案下面，並且一恆定電壓施加到該金屬圖案；以及具有雙閘極的電晶體，該電晶體包含閘極電極、第三氧化物半導體圖案、第一電極，與該第三氧化物半導體圖案的一側接觸、第二電極，與該第三氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在該第三氧化物半導體圖案下面，並與該閘極電極接觸。
根據本發明一實施例的電子裝置可以包括顯示面板。
在本發明的顯示面板中，所有的電晶體皆用n通道型氧化物薄膜電晶體（thin film transistor, TFTs）實施。n通道型氧化物TFT藉由使用兩個金屬層和設置在其下的一絕緣層，來具有優化電晶體為目的之子臨界值斜率係數（S係數）特性。因此，在本發明中，可以減少顯示面板的功耗，可以減少顯示面板的外框區域，並可以藉由改善低灰階不均勻性來改善影像品質。
在本發明的顯示面板中，施加像素參考電壓EVSS所通過的VSS線可以從設置閘極驅動器處的外框區域移除，並可以佈置在像素陣列內，藉此進一步減少顯示面板的外框區域。此外，在本發明中，藉由降低VSS線路的電阻，可以防止由於施加到VSS線的像素參考電壓上升而導致的像素的亮度波動。
本發明的效果不限於上文，所屬技術領域中具有通常知識者將從以下請求項的敘述清楚地理解未提及的其它效果。
本發明的優點和特徵以及實現這些優點和特徵的方法將隨著下文與附圖一起詳細描述的實施例而變得顯而易見。本發明不限於下文所揭露的實施例，而是將以各種不同的形式實施。然而，提供本發明的實施例是為了完成本發明，並向本發明所屬技術領域中具有通常知識者充分告知本發明的範疇，並且本發明的範疇僅由申請專利範圍來定義。
附圖中揭露的形狀、大小、比例、角度、數字等對於解釋本發明的實施例是示例性的，並因此本發明不限於所示的事項。此處使用的相同元件符號是指相同的組件。此外，在描述本發明中，當確定相關已知技術的詳細描述可能會不必要地模糊本發明專利標的時，將省略其詳細描述。
當本發明使用諸如「包含」、「包括」、「具有」和「由...組成」之類的術語時，可以添加其他部分，除非使用「僅」。在用單數表示組件的情況下，除非另有具體說明，否則包含複數的情況。
在解釋組件時，即使沒有明確的描述，其也解釋為包含錯誤範圍。
在描述位置關係時，例如，如果兩個部分的位置關係描述為「上」、「上方」、「下方」和「之旁」時，一個或多個其他元件可以設置在兩元件之間，除非使用「正」或「直接」的描述。
第一、第二等可以用於對組件分類，但這些組件的功能或結構不受組件前的序號或組件名稱的限制。
以下實施例可以部分或完全組合或互相組合，並且技術上各種聯鎖和驅動是可能的。每個實施例可以彼此獨立地實施，或者可以在聯合關係中一起實施。
每個像素分成具有不同顏色的複數個子像素，用於實施顏色，並且每個子像素包含用作開關元件或驅動元件的電晶體。這種電晶體可以實施為薄膜電晶體（TFT）。
顯示裝置的驅動電路將輸入影像的像素資料寫入像素。面板顯示裝置的驅動電路包含：資料驅動器，向資料線供應資料訊號；閘極驅動器，向閘極線供應閘極訊號；以及類似者。
本發明的顯示面板可以包含複數個電晶體。電晶體基本上是包含閘極、源極和汲極的三端元件。源極是載子供應給電晶體所通過的電極。本發明的電晶體可以用四端元件實施，對其施加後閘極偏壓，以將臨界電壓轉換為所需電壓。在電晶體中，載子從源極開始流動。汲極是載子離開電晶體所通過的電極。在電晶體中，載子從源極流向汲極。在n通道型電晶體的情況下，由於載子是電子，因此源極電壓低於汲極電壓，使得電子可以從源極流到汲極。在n通道型電晶體中，電流從汲極流向源極。在p通道型電晶體的情況下，由於載子是電洞，因此源極電壓高於汲極電壓，使得電洞可以從源極流到汲極。在p通道型電晶體中，由於電洞從源極流到汲極，所以電流從源極流到汲極。應注意的是，電晶體的源極和汲極不是固定的。例如，可以根據施加的電壓改變源極和汲極。因此，本發明不受電晶體的源極和汲極限制。在以下說明中，電晶體的源極和汲極稱為第一電極和第二電極。
閘極脈衝可以在閘極導通電壓與閘極關斷電壓之間變換。閘極導通電壓設定為高於電晶體的臨界電壓。閘極關斷電壓設定為低於電晶體的臨界電壓。
電晶體開啟以響應閘極導通電壓，並關閉以響應閘極關斷電壓。在n通道型電晶體的情況下，閘極導通電壓可以是閘極高電壓VGH，而閘極關斷電壓可以是閘極低電壓VGL。
在下文中，將參考附圖詳細描述本發明各個實施例。在以下實施例中，顯示裝置將主要描述為有機發光顯示裝置，但本發明並不侷限於此。
本發明的電子裝置包括顯示裝置，包含：顯示面板，其上再生輸入影像；以及主機系統，其將輸入影像的像素資料傳輸到顯示裝置。
參照圖1和圖2，根據本發明一實施例的顯示裝置包括：顯示面板100；顯示面板驅動器，用於將像素資料寫入顯示面板100的像素；以及電源供應器140，用於產生驅動像素和顯示面板驅動器所需的電力。
顯示面板100可以為矩形結構，具有在X軸方向上的寬度、在Y軸方向上的長度、在Z軸方向上的厚度。顯示面板100包含像素陣列AA，其在螢幕上顯示輸入影像。像素陣列AA包含：複數條資料線102；複數條閘極線103，與資料線102相交；以及像素101，以矩陣形式佈置。顯示面板100可以進一步包含共同連接到像素的電力線。電力線向像素101供應驅動像素101所需的恆定電壓。例如，顯示面板100可以包含：VDD線，通過該VDD線施加像素驅動電壓EVDD；以及VSS線，通過該VSS線施加像素參考電壓EVSS。此外，電力線可以進一步包含：REF線，通過該REF線施加參考電壓Vref；以及INIT線，通過該INIT線施加初始化電壓Vinit。
如圖2所示，顯示面板100的剖面結構可以包含：電路層12；發光元件層14；以及封裝層16，堆疊在基板10上。
電路層12可以包含TFT陣列，其包含：像素電路，連接到諸如資料線102、閘極線103和電力線的導線；解多工器陣列112；閘極驅動器120；以及類似者。電路層12的導線和電路元件可以包含：複數個絕緣層；兩個或多個金屬層，與其間的絕緣層分隔；以及主動層，包含半導體材料。形成在電路層12中的所有電晶體都可以用具有共面結構的n通道型氧化物TFT實施。然而，本發明實施例不限於此。例如，形成在電路層12中的一個或多個電晶體可以用p通道型TFT實施。
發光元件層14可以包含由像素電路驅動的發光元件EL。發光元件EL可以包含：紅光發光元件R；綠光發光元件G；以及藍光發光元件B。在另一實施例中，發光元件層14可以包含：白光發光元件；以及彩色濾光片。發光元件EL的發光元件層14可以被包含有機膜和鈍化膜的保護層覆蓋。
封裝層16覆蓋發光元件層14以密封電路層12和發光元件層14。封裝層16可以具有多絕緣膜結構，其中有機膜和無機膜交替堆疊。無機膜阻擋水分和氧氣的滲透。有機膜使無機膜的表面平坦化。當有機膜和無機膜多層堆疊時，水分或氧氣的運動路徑會變得比單層中的運動路徑長，如此可以有效阻擋影響發光元件層14的水分或氧氣的滲透。
圖中省略的觸控感測器層可以形成在封裝層16上，並且偏光板或濾色層可以設置在其上。觸控感測層可以包含電容式觸控感測器，其基於觸控輸入前後的電容變化來感測觸控輸入。觸控感測層可以包含絕緣膜和金屬配線圖案，它們形成觸控感測器的電容。絕緣膜可以絕緣金屬配線圖案中的相交部分，並可以使觸控感測層的表面平坦化。偏光板可以藉由轉換被電路層和觸控感測層的金屬反射的外部光的偏振，來提高可視性和對比度。偏光板可以實施為圓偏光板，或用黏接線性偏光片和相位阻滯膜的偏光板實施。保護玻璃可與偏光板接合。濾色層可以包含：紅色濾色器；綠色濾色器；以及藍色濾色器。濾色層可以進一步包含黑色矩陣圖案。濾色層可以吸收從電路層12和觸控感測層反射的光的部分波長，以取代偏光板，並且提高像素陣列AA中再生的影像的顏色純度。
像素陣列AA包含複數條像素線L1至Ln。像素線L1至Ln中的每一條包含顯示面板100的像素陣列AA中沿線方向（X軸方向）佈置的一條像素線。佈置在一條像素線上的像素共享閘極線103。沿資料線方向佈置在行方向Y上的子像素共享相同的資料線102。一個水平週期是藉由將一個畫面週期除以像素線L1到Ln的總數而獲得的時間週期。
顯示面板100可以實施為非透射顯示面板或透射顯示面板。透射顯示面板可以應用於透明顯示裝置，其中影像顯示在螢幕上並且實際背景是可見的。顯示面板100可以製造為可撓性顯示面板。
像素101中的每一個可以分為紅色子像素、綠色子像素和藍色子像素以實施顏色。像素101中的每一個可以進一步包含白色子像素。子像素中的每一個皆包含像素電路。在下文中，像素可以解釋為具有與子像素相同的意義。像素電路連接到資料線102、閘極線103和電力線。像素電路可以實施為圖5中所示的電路，但不限於此。
像素可以佈置為真實彩色像素和鑽石排列（Pentile）像素。Pentile像素可以透過使用預設像素渲染演算法，藉由將具有不同顏色的兩個子像素驅動為一個像素101，來實現比真實彩色像素更高的解析度。像素渲染演算法可以使用從相鄰像素發射的光的顏色來補償每個像素中顏色表示不足的情況。
電源供應器140藉由使用直流轉直流轉換器來產生用於驅動顯示面板100的像素陣列AA和顯示面板驅動器所必需的直流電壓（或恆定電壓）。直流對直流轉換器可以包含充電泵、調整器、降壓轉換器、升壓轉換器等。電源供應器140可以調整從主機系統施加的直流輸入電壓的幅度（圖未顯示）以產生直流電壓（或恆定電壓），例如伽瑪參考電壓VGMA、閘極導通電壓VGH、閘極關斷電壓VGL、像素驅動電壓EVDD、像素參考電壓EVSS、初始化電壓Vinit和參考電壓Vref。伽瑪參考電壓VGMA供應給資料驅動器110。閘極導通電壓VGH和閘極關斷電壓VGL供應給閘極驅動器120。諸如像素驅動電壓EVDD、像素參考電壓EVSS、初始化電壓Vinit和參考電壓Vref的恆定電壓通過共同連接到像素101的電力線供應給像素101。施加到像素電路的恆定電壓可以具有不同的電壓幅度。
顯示面板驅動器在時序控制器130的控制下將輸入影像的像素資料寫入顯示面板100的像素。
顯示面板驅動器包含：資料驅動器110；以及閘極驅動器120。顯示面板驅動器可以進一步包含解多工器陣列112，設置在資料驅動器110與資料線102之間。
解多工器陣列112使用複數個解多工器（demultiplexer, DEMUX）依序將從資料驅動器110的通道輸出的資料電壓供應給資料線102。解多工器可以包含設置在顯示面板100上的複數個開關元件。當解多工器設置在資料線102與資料驅動器110的輸出端之間時，可以減少資料驅動器110的通道數。解多工器陣列112可以省略。
顯示面板驅動器可以進一步包含觸控感測驅動器，用於驅動觸控感測器。圖1中省略了觸控感測驅動器。資料驅動器110或者資料驅動器110和觸控感測器驅動器可以結合為圖3中所示的一個驅動積體電路（integrated circuit, IC）DIC中。在行動裝置或穿戴式裝置中，時序控制器130、電源供應器140、資料驅動器110等可以結合為一個驅動IC。
顯示面板驅動器可以在時序控制器130的控制下以低速驅動模式運作。低速驅動模式可以設定以當輸入影像在分析輸入影像時未依預設的畫面數更改時，降低顯示裝置的功耗。在低速驅動模式下，當靜止影像輸入了預定時間或超過時，可以藉由降低像素的刷新率來降低顯示面板驅動器和顯示面板100的功耗。當靜止影像輸入時，不限制低速驅動模式。例如，當顯示裝置在待機模式下運作時，或者當使用者命令或輸入影像在預定時間內或超過預定時間未輸入到顯示面板驅動器時，顯示面板驅動器可以在低速驅動模式下運作。
資料驅動器110從時序控制器130接收輸入影像的像素資料（其為數位訊號）並輸出資料電壓。資料驅動器110使用數位至類比轉換器（DAC）將輸入影像的像素資料轉換為每個畫面週期的伽瑪補償電壓，以產生資料電壓Vdata。伽瑪參考電壓VGMA透過分壓器電路為每個灰階劃分為伽瑪補償電壓。每個灰階的伽瑪補償電壓提供給資料驅動器110的DAC。資料電壓Vdata透過輸出緩衝器從資料驅動器110的每個通道輸出。
閘極驅動器120可以實施為板內閘極（gate in panel, GIP）電路，其與導線和像素陣列AA的TFT陣列一起形成在顯示面板100上的電路層12中。閘極驅動器120可以設置在外框區域BZ中，其為顯示面板100的非顯示區域，或者可以分散式地設置在輸入影像再生處的像素陣列AA中。閘極驅動器120在時序控制器130的控制下依序將閘極訊號輸出到閘極線103。閘極驅動器120可以藉由使用偏移暫存器將訊號依序供應給閘極線103來偏移閘極訊號。閘極訊號可以包含各種閘極脈衝，諸如掃描脈衝、發射控制脈衝（以下稱為「EM脈衝」）、初始化脈衝以及感測脈衝。
閘極驅動器120可以設置在顯示面板100一側上的外框區域BZ中，以單一的饋電方式向閘極線103供應閘極脈衝。此外，閘極驅動器120可以設置在顯示面板100兩側上的外框區域BZ中，其間插入有像素陣列AA，並可以以雙饋電方式向閘極線103供應閘極脈衝。
時序控制器130從主機系統接收輸入影像的數位視訊資料（DATA）以及與數位視訊資料（DATA）同步的時序訊號。時序訊號可以包含：垂直同步訊號（vertical synchronization signal, Vsync）；水平同步訊號（horizontal synchronization signal, Hsync）；時脈（CLK）；資料致能訊號（data enable signal, DE）；以及類似者。由於垂直週期和水平週期可以藉由對資料致能訊號計數來得知，因此可以省略垂直同步訊號（Vsync）和水平同步訊號（Hsync）。資料致能訊號的週期為一個水平週期（1H）。
主機系統可以是電視（TV）系統、平板電腦、桌上型電腦、導航系統、個人電腦（PC）、家庭影院系統、行動裝置、穿戴式裝置和車輛系統中的任一種。主機系統可以縮放來自視訊來源的影像訊號以配合顯示面板100的解析度，並將其與時脈訊號一起傳輸到時序控制器130。
在正常驅動模式下，時序控制器130可以將輸入畫面頻率乘以i（i為自然數）倍，以輸入畫面頻率×iHz的畫面頻率來控制顯示面板驅動器的工作時序。輸入畫面頻率在國家電視標準委員會（national television standards committee, NTSC）方法中為60Hz，在逐行倒相（phase-alternating line, PAL）法中為50Hz。
在低速驅動模式下，時序控制器130將像素資料寫入像素的畫面更新率的頻率降低為低於在正常驅動模式下的頻率。例如，在正常驅動模式下，像素資料寫入像素的資料更新畫面頻率可以以60Hz或更高的頻率產生，例如60Hz、120Hz和144Hz中的任一個的更新率，並且低速驅動模式下的資料更新畫面（DRF）可以以低於正常驅動模式下的頻率產生。
基於從主機系統接收到的時序訊號（Vsync、Hsync和DE），時序控制器130產生：資料時序控制訊號，用於控制資料驅動器110的工作時序；控制訊號，用於控制解多工器陣列112的工作時序的控制訊號；以及閘極時序控制訊號，用於控制閘極驅動器120的工作時序。時序控制器130控制顯示面板驅動器的工作時序，以同步資料驅動器110、解多工器陣列112、觸控感測器驅動器和閘極驅動器120。
從時序控制器130產生的閘極時序控制訊號可以透過位準偏移器（圖未顯示）輸入到閘極驅動器120的偏移暫存器中。位準偏移器可以接收閘極時序控制訊號以產生起動脈衝和偏移時脈，並將它們提供給閘極驅動器120的偏移暫存器。
圖3是顯示將複數個驅動IC DIC附接到顯示面板100的示例的平面圖。圖4是示意性地顯示靜電放電（electrostatic discharge, ESD）導線和ESD元件的示例的圖。
參照圖3和圖4，驅動IC DIC中的每一個可以包含資料驅動器110，或者資料驅動器110和觸控感測器。驅動IC DIC中的每一個安裝在覆晶薄膜封裝（chip on film, COF）的薄膜基板上，並且COF可以結合到顯示面板100的基板，作為各向異性導電膜（anisotropic conductive film, ACF）。COF的輸入端子連接到印刷電路板PCB。至少一個COF包含：電性連接至顯示面板100上的資料線的輸出端；以及電性連接至顯示面板100上的觸控感測器導線的輸出端。
至少一個COF包含虛擬導線，通過該虛擬導線施加用於驅動閘極驅動器120的起動脈衝、偏移時脈、閘極高電壓VGH和閘極低電壓VGL。虛擬導線透過COF的輸出端子連接到顯示面板100上的GIP導線32以電性連接到閘極驅動器120。GIP導線32包含：時脈導線，通過該時脈導線施加起動脈衝和偏移時脈；以及電力導線，通過該電力導線施加閘極高電壓VGH和閘極低電壓VGL。
共同連接到像素的電力導線（例如VDD線、VSS線、REF線、INIT線等等）連接到像素陣列AA中的像素。如圖3所示，VSS線（或EVSS輔助導線）38連接到VSS短路條34和36，以形成在顯示面板100的上端和下端，其中通過該VSS線38施加像素參考電壓EVSS。
VSS線38可以沿平行於資料線102的方向Y形成為長條紋形狀的導線。共同連接VSS線38的VSS短路條34和36可以在顯示面板100的上端和下端沿平行於閘極線103的方向X形成為長條紋形狀的導線。
由於VSS線38未設置在其中設置閘極驅動器120的顯示面板100的左右外框區域BZ中，因此會減少顯示面板100的左右外框區域BZ。在用n通道型氧化物TFT實施的像素電路的情況下，由於VSS線的IR壓降而導致的像素參考電壓EVSS的上升對像素的亮度有很大的影響。因此，希望VSS線38的組合電阻設計成盡可能小，例如4Ω或更小。
顯示面板100進一步包含靜電放電（electrostatic discharge, ESD）導線40，其以閉環形狀形成在像素陣列AA之外的外框區域中。接地電壓（ground voltage, GND）或像素參考電壓EVSS施加到ESD導線40。複數個ESD元件42連接到如圖4中所示的ESD導線40。ESD元件42中的每一個包含一個或多個n通道型氧化物TFT並運作為二極體。ESD元件42包含連接在資料線102與ESD導線40之間的ESD元件42以及連接在閘極線103與ESD導線40之間的ESD元件42。當靜電施加到像素陣列AA時，ESD元件42開啟以將靜電放電到ESD導線40，藉此保護像素陣列AA免受靜電的影響。
由於在顯示面板100的製造過程中造成的製程偏差和元件特性偏差，像素之間可能存在驅動元件的電特性差異，並且這種差異可能隨著像素的驅動時間的流逝而增加。為了補償像素之間驅動元件的電特性偏差，可以在像素電路中內置內部補償電路，也可以將外部補償電路連接到像素電路。每個像素電路中實施的內部補償電路用於對每個子像素的驅動元件的電特性進行採樣，並且透過驅動元件的電特性補償驅動元件的閘極至源極電壓（Vgs）。連接到像素電路的外部補償電路用於基於驅動元件電特性的感測結果產生補償值，並補償驅動元件電特性的變化。
外部補償電路包含：REF線（或感測線）（RL），連接到像素電路；以及類比至數位轉換器（ADC），其用於將儲存在REF線（RL）中的感測電壓轉換為數位資料。感測電壓可以包含電特性，例如，驅動元件的臨界電壓及/或移動率。積分器可以連接到ADC的輸入端。外部補償電路施加到的時序控制器130根據從ADC輸入的感測資料產生補償值以補償驅動元件電氣特性的變化，並將補償值相加或相乘以輸入影像的像素資料，以補償驅動元件電特性的變化。ADC可以嵌入在資料驅動器110中。
圖5是顯示適用於本發明的顯示面板的像素電路的示例的電路圖。應注意的是，本發明的像素電路不限於圖5所示的像素電路。
參見圖5，像素電路包含：發光元件EL；驅動元件DT，用於向發光元件EL供應電流；複數個開關元件T01至T04，開啟/關閉以響應閘極訊號SCAN、SENSE、INIT和EM的電壓；以及電容器Cst。在此像素電路中，驅動元件DT和開關元件T01至T04可以用n通道型氧化物TFT實施。
閘極訊號包含：掃描脈衝SCAN；感測脈衝SENSE；初始化脈衝INIT；以及EM脈衝EM。閘極驅動器120包含：第一偏移暫存器，依序輸出掃描脈衝SCAN；第二偏移暫存器，依序輸出感測脈衝SENSE；第三偏移暫存器，依序輸出初始化脈衝INIT；以及第四偏移暫存器，依序輸出EM脈衝EM。
諸如像素驅動電壓EVDD、像素參考電壓EVSS、參考電壓Vref和初始化電壓Vinit的恆定電壓施加到像素電路。像素驅動電壓EVDD高於像素參考電壓EVSS。初始化電壓Vinit可以設定在資料電壓的範圍內。參考電壓Vref可以設定為類似像素參考電壓EVSS的低電壓。電容器C20可以連接在VDD線與第三節點n3之間。
發光元件EL可以用OLED實施。OLED包含形成在陽極電極與陰極電極之間的有機化合物層。有機化合物層可以包含：電洞注入層（HIL）；電洞傳輸層（HTL）；發光層（EML）；電子傳輸層（ETL）；以及電子注入層（EIL），但不限於此。發光元件EL的陽極電極連接到第三節點n3，而其陰極電極連接到像素參考電壓EVSS施加到的VSS節點。VSS節點連接到VSS線。發光元件EL包含形成在陽極電極與陰極電極之間的電容器。圖中省略了發光元件EL的電容器。用作發光元件EL的OLED可以具有串列結構，其中堆疊複數個發光層。具有串列結構的OLED可以提升像素的亮度和壽命。
當向發光元件EL的陽極電極和陰極電極施加電壓時，通過電洞傳輸層（hole transport layer, HTL）的電洞和通過電子傳輸層（electron transport layer, ETL）的電子移至發光層（emission layer, EML）以形成激子。在這種情況下，可見光可以從發光層（EML）發射。
驅動元件DT包含：閘極電極，連接到第二節點n2；第一電極，連接到第一節點n1；以及第二電極，連接到第三節點n3。電容器Cst連接在第二節點n2與第三節點n3之間，以儲存驅動元件DT的閘極-源極電壓（Vgs）。驅動元件DT可以與四端元件一起實施，其進一步包含第二閘極電極(或底部閘極電極)，用於施加後閘極偏壓。
第一開關元件T01開啟以響應掃描脈衝SCAN的閘極導通電壓VGH，以將像素資料的資料電壓Vdata供應給第二節點n2。第一開關元件T01包含：閘極電極，連接到第一閘極線，通過該第一閘極線施加掃描脈衝SCAN；第一電極，連接到資料線，通過該資料線施加資料電壓Vdata；以及第二電極，連接第二節點n2。
第二開關元件T02開啟以響應感測脈衝SENSE的閘極導通電壓VGH，以將參考電壓Vref供應給第三節點n3。第二開關元件T02包含：閘極電極，連接到第二閘極線，通過該第二閘極線施加感測脈衝SENSE；第一電極，連接到REF線，通過REF線施加參考電壓Vref；以及第二電極，連接第三節點n3。
第三開關元件T03開啟以響應初始化脈衝INIT的閘極導通電壓VGH，以將初始化電壓Vinit施加於第二節點n2。第三開關元件T03包含：閘極電極，連接到第三閘極線，通過該第三閘極線施加初始化脈衝INIT；第一電極，連接到INIT線，通過該INIT線施加初始化電壓Vinit；以及第二電極，連接第二節點n2。
第四開關元件T04開啟以響應EM脈衝EM的閘極導通電壓VGH，以將像素驅動電壓EVDD供應給第一節點n1。第四開關元件T04包含：閘極電極，連接到第四閘極線，通過該第四閘極線施加EM脈衝EM；第一電極，連接到VDD線，通過該VDD線施加像素驅動電壓EVDD；以及第二電極，連接第一節點n1。
圖6A和圖6B是顯示根據本發明一實施例的顯示面板100的剖面結構的剖面圖。圖6A和圖6B所示的顯示面板100具有頂部發射面板結構，其中光在與基板SUBS相反的方向上發射，亦即向上發射。
參見圖6A和圖6B，基板SUBS可以由平板狀塑膠基板、無鹼玻璃或非鹼玻璃製成。玻璃基板SUBS比塑膠基板更耐衝擊並且不易變形。
電路層12形成在基板SUBS上。電路層12至少包含：第一TFT TFT1和第二TFT TFT2；電容器，連接到TFT1和TFT2；以及電路導線。
電路層12包含：複數個金屬層；一半導體層；以及複數個絕緣層BUF1、BUF2、GI、ILD、PAC1和PAC2。
第一金屬層設置在基板SUBS上。第一金屬層可以由雙金屬層的Cu/MoTi形成，但不限於此。第一金屬層包含第一金屬圖案LS1。第一金屬圖案LS1包含：第一–第一金屬圖案，在第一TFT TFT1下面與第一半導體圖案ACT1重疊；以及第一–第二金屬圖案，在第二TFT TFT2下面與第二半導體圖案ACT2重疊。第一金屬圖案LS1設置在TFTs TFT1和TFT2的半導體圖案ACT1和ACT2下面，以阻擋照射到半導體圖案ACT1和ACT2的光。
如圖6A所示，第一金屬圖案LS1可以設置在第一TFT TFT1和第二TFT TFT2中的每一個下面。第一TFT TFT1下面的第一–第一金屬圖案可以連接到第一TFT TFT1的第二電極（或源極電極）SE1。在另一實施例中，如圖6B所示，第一金屬圖案LS1可以不設置在第一TFT TFT1下面。
第一絕緣層BUF1由無機絕緣材料形成，以覆蓋第一金屬層的第一金屬圖案LS1。第一絕緣層BUF1可以形成例如SiO 2/SiNx結構，其中氧化物層和氮化物層會堆疊，但不限於此。第一絕緣層BUF1用作介電層，其形成像素電路的電容器Cst，且用作絕緣層，其將第一金屬層與第二金屬層絕緣。考慮到電容器Cst的電容，第一絕緣層BUF1的厚度較佳設定為500Å至3000Å。
第二金屬層設置在第一絕緣層BUF1上。第二金屬層可以由MoTi形成，但不限於此。第二金屬層包含第二金屬圖案LS2。
第二金屬圖案LS2設置在第二TFT TFT2的半導體圖案ACT2下面，以阻擋照射到半導體圖案ACT2的光。第二金屬圖案LS2可以與第二TFT TFT2的半導體圖案ACT2重疊，並且至少部分地與第二TFT TFT2下面的第一金屬圖案LS1重疊。
電壓可以施加到第一金屬圖案LS1和第二金屬圖案LS2。當第二TFT TFT2是像素電路的電晶體時，可變電壓可以施加在像素電路的驅動級中。當第二TFT TFT2用四端電晶體實施時，第二金屬圖案LS2可以用作第二閘極電極（或底部閘極電極），用於將第二TFT TFT2的臨界電壓偏移至高於0V的電壓的回授偏壓會施加到第二閘極電極。
第二絕緣層BUF2包含無機絕緣材料（例如SiO 2），並覆蓋第二金屬層的第二金屬圖案LS2和第一絕緣層BUF1。第二絕緣層BUF2將第二金屬層與半導體層絕緣。第二絕緣層BUF2的厚度與第一絕緣層BUF1的厚度相同或不同。例如，第二絕緣層BUF2的厚度可以設定為約2500Å，但不限於此。
半導體層設置在第二絕緣層BUF2上。半導體層可以由氧化物半導體例如氧化銦鎵鋅（indium gallium zinc oxide, IGZO）形成，但不限於此。半導體層包含第一TFT TFT1和第二TFT TFT2的半導體圖案ACT1和ACT2。
第一TFT TFT1的半導體圖案ACT1與第一電極DE1和第二電極SE1接觸，並與閘極電極GE1重疊。當第一TFT TFT1開啟時，通道電流會流過半導體圖案ACT1。第二TFT TFT2的半導體圖案ACT2與第一電極DE2和第二電極SE2接觸，並與閘極電極GE2重疊。當第二TFT TFT2開啟時，通道電流會流過半導體圖案ACT2。
氧化物半導體層可以選擇性地在至少部分中例如在與第一電極DE1和DE2及第二電極SE1和SE2接觸的一部分處、以及連接到電容器Cst的導電半導體圖案MACT的一部分處導電。在位於氧化物半導體層上的薄膜層的乾式蝕刻製程中，氧化物半導體層的暴露部分可以具有導電性。作為另一示例，氧化物半導體可以透過摻雜方法作成導電性。在TFTs TFT1和TFT2的閘極電極GE1和GE2下面的通道部分中，氧化物半導體層不具有導電性。
第三絕緣層GI由半導體層和第二絕緣層BUF2上的無機絕緣材料形成，以覆蓋半導體層和第二絕緣層BUF2。第三絕緣層GI可以由氧化物層SiO 2形成，但不限於此。第三絕緣層GI覆蓋半導體圖案ACT1、ACT2和MACT。第三絕緣層GI將半導體層與第三金屬層絕緣。第三絕緣層GI的厚度可以比第二絕緣層BUF2的厚度小。例如，第三絕緣層GI的厚度可以設定為約1500Å，但不限於此。
第三金屬層設置在第三絕緣層GI上。第三金屬層可以由Cu/MoTi的雙金屬層形成，但不限於此。第三金屬層至少包含：閘極線；以及TFTs TFT1和TFT2的閘極電極GE1和GE2，連接到閘極線。第一TFT TFT1的閘極電極GE1與半導體圖案ACT1重疊，其間插入有第三絕緣層GI。第二TFT TFT2的閘極電極GE2與半導體圖案ACT2重疊，其間插入有第三絕緣層GI。
第四絕緣層ILD由第三金屬層和第三絕緣層GI上的無機絕緣材料形成，以覆蓋第三金屬層和第三絕緣層GI。第一絕緣層ILD可以形成例如SiNx/SiO 2結構，其中堆疊氮化物層和氧化物層，但不限於此。
第四金屬層設置在第四絕緣層ILD上。第四金屬層至少包含：資料線；第一TFT TFT1和第二TFT TFT2的第一電極DE1和DE2及第二電極SE1和SE2，連接到資料線；以及跳線圖案CE，連接到電容器Cst。
第四金屬層可以由例如Ti/Al/Ti的雙金屬結構形成，包含氫擷取層，其阻止氫從封裝層16滲透到半導體圖案ACT1和ACT2中，但不限於此。在本發明中，第四金屬層的上層和下層中的鈦（Ti）可以作為氫擷取層。當氫滲透到氧化物半導體時，氧化物半導體可以具有導電性。第四金屬層阻擋從封裝層16釋放的氫氣，以防止氧化物半導體中不想要的部分（例如TFTs TFT1和TFT2的通道部分）具有導電性。
第一TFT TFT1的第一電極DE1和第二電極SE1通過穿透第三絕緣層GI和第四絕緣層ILD的第一接觸孔和第二接觸孔與半導體圖案ACT1接觸。如圖6A所示，第一TFT TFT1的第二電極SE1可以通過穿透第一絕緣層至第四絕緣層（BUF1、BUF2、GI和ILD）的第三接觸孔與第一金屬圖案LS1接觸。
第二TFT TFT2的第一電極DE2和第二電極SE2通過穿透第三絕緣層GI和第四絕緣層ILD的第四接觸孔和第五接觸孔與半導體圖案ACT2接觸。第二TFT TFT2的第二電極SE1可以通過穿透第二絕緣層至第四絕緣層（BUF2、GI和ILD）的第六接觸孔與第二金屬圖案LS2接觸。
跳線圖案CE通過穿透第三絕緣層GI和第四絕緣層ILD的第七–第一接觸孔與導電半導體圖案MACT接觸，並且通過穿透第一絕緣層至第四絕緣層（BUF1、BUF2、GI和ILD）的第七–第二接觸孔與第一金屬圖案LS1接觸。
第五絕緣層PAC1是設置在第四絕緣層ILD上的厚有機膜，以覆蓋第四金屬層和第四絕緣層ILD。第五絕緣層PAC1可以由聚醯亞胺（PI）形成，但不限於此。第五層絕緣層PAC1覆蓋第四金屬層並使表面平坦化。第五絕緣層PAC1的厚度大於第一絕緣層至第四絕緣層（BUF1、BUF2、GI和ILD）中的每一個的厚度。由於第五絕緣層PAC1由具有低介電係數的厚有機膜形成，因此最小化第四金屬層與第五金屬層之間的寄生電容，以允許第四金屬層的圖案和第五金屬層的圖案彼此重疊。因此，第五絕緣層PAC1降低顯示面板100的負載並實現高解析度的設計。
第五金屬層設置在第五絕緣層PAC1上。第五金屬層至少包含：第五–第一金屬圖案SD21，設置在第一TFT TFT1上方；第五–第二金屬圖案SD22，設置在第二TFT TFT2上方；以及第五–第三金屬圖案SD23，將發光元件EL的陽極電極ANO連接到第二TFT TFT2的第二電極SE2。
第五–第一金屬圖案SD21與第一TFT TFT1的第一電極DE1和第二電極SE1重疊，以阻擋來自封裝層16的氫滲透路徑，從而防止第一TFT TFT1的半導體圖案ACT1具有導電性。第五–第一金屬圖案SD21可以暴露第一TFT TFT1的閘極電極GE1。第五–第二金屬圖案SD22與第二TFT TFT2的第一電極DE1和第二電極SE2重疊，以阻擋來自封裝層16的氫滲透路徑，從而防止第二TFT TFT2的半導體圖案ACT2具有導電性。
第五–第三金屬圖案SD23通過穿透第五絕緣層PAC1的第八接觸孔與第二TFT TFT2的第二電極SE2接觸。
第五金屬層可以由例如Ti/Al/Ti的雙金屬結構形成，包含氫擷取層，其阻止氫從封裝層16滲透到半導體圖案ACT1和ACT2中，但不限於此。在本發明中，第五金屬層的上層和下層中的鈦（Ti）可以作為氫擷取層。因此，第四金屬層和第五金屬層用作雙氫擷取層，其阻斷可滲透到半導體圖案ACT1和ACT2中的氫。
顯示面板100的電力線可以由第一金屬層至第五金屬層之中的一個或多個金屬圖案形成。
用於控制偏移暫存器的訊號（例如起動脈衝和偏移時脈）可以在偏移暫存器的側面通過從第三金屬層和第四金屬層形成的導線施加到閘極驅動器120的偏移暫存器中。此外，起動脈衝和偏移時脈等可以在偏移暫存器的上側通過從第四金屬層和第五金屬層形成的導線施加到偏移暫存器。
第六絕緣層PAC2是設置在第五絕緣層PAC1上的厚有機膜，以覆蓋第五金屬層和第五絕緣層PAC1。第六絕緣層PAC2可以由聚醯亞胺（PI）形成，但不限於此。第六絕緣層PAC2覆蓋第五金屬層並使表面平坦化。第六絕緣層PAC2的厚度大於第一絕緣層至第四絕緣層（BUF1、BUF2、GI和ILD）中的每一個的厚度。由於第六絕緣層PAC2由具有低介電係數的厚有機膜形成，因此最小化第五金屬層與發光元件EL的陽極電極ANO之間的寄生電容。第六絕緣層PAC2降低顯示面板100的負載並實現高解析度的設計。
發光元件層14包含：發光元件EL的陽極電極ANO；第七絕緣層；包含發光層的有機化合物層OE；墊片SPC；發光元件EL的陰極電極CAT；以及複數個壩DAM，設置在外框區域BZ中。
發光元件EL的陽極電極ANO形成在第六絕緣層PAC2上。陽極電極ANO可以由ITO/Ag/ITO的三重結構形成，包含氧化銦錫（ITO）和銀（Ag），但不限於此。陽極電極ANO通過穿透第六絕緣層PAC2的第九接觸孔與第二TFT TFT2的第二電極SE2接觸，並圖案化為與第二TFT TFT2重疊的寬圖案。
第七絕緣層是厚有機膜，並形成在發光元件EL的陽極電極ANO和第六絕緣層PAC2上。第七絕緣層可以由聚醯亞胺（PI）形成，但不限於此。第七絕緣層包含堤部圖案BNK。堤部圖案BNK覆蓋陽極電極ANO的邊緣，並暴露陽極電極ANO大部分的其餘部分，以界定在像素的每一個中的發光區域。
墊片SPC藉由圖案化由厚有機膜製成的第八絕緣層來形成。墊片SPC設置在堤部圖案BNK上。墊片SPC可以由聚醯亞胺（PI）形成，但不限於此。
發光元件EL的有機化合物層OE覆蓋堤部圖案BNK和墊片SPC。發光元件EL的陰極電極CAT覆蓋有機化合物層OE。在像素的每一個中， 在陽極電極ANO與陰極電極CAT重疊處且有機化合物層OE插入其間的一部分是發光的發光區域。
壩DAM厚厚地設置在顯示面板100的邊緣上，當塗覆封裝層16的有機膜時，防止了有機膜溢出。壩的厚度是其中堆疊了第六絕緣層PAC2、第七絕緣層和第八絕緣層。
凹陷溝槽可以形成在發光元件層14頂面上的像素之間的邊界處。圖中省略了溝槽結構。溝槽結構延長像素之間橫向流動的洩漏電流（橫向電流）的路徑，以防止由於洩漏電流導致像素之間的互相作用而改變像素亮度的現象。
封裝層16形成在厚第一有機膜EPAS1、無機薄膜PCL和厚第二有機膜EPAS2的堆疊結構中，以覆蓋發光元件層14。從圖6A和圖6B中省略了形成在封裝層16上的觸控感測層。
顯示面板100包含用於各種目的的多個電晶體。本發明改善了電晶體的子臨界值斜率因數（S係數）特性，以便功能性地優化電晶體中的每一個。
S係數可以根據電容器傳輸速率來調整，該電容器傳輸速率根據第一電容器C1和第二電容器C2）的容量來判斷。第一電容器C1和第二電容器C2的剖面結構可以根據電容器傳輸速率的設定值來更改。
S係數界定為閘極電壓值，以將電晶體的汲極電流增加10倍。S係數S可以表示為I-V傳輸曲線的斜率值的倒數，亦即在低於驅動元件DT的臨界 電壓（Vth）的子臨界值區域中， 。隨著S係數的增加，電晶體 的I-V傳輸曲線的斜率會減少。因此，在具有大S係數的電晶體中，電流不會隨著閘極電壓變化小而有顯著變化，而在具有小S係數的電晶體中，即使閘極電壓變化小，電流也會顯著變化。電晶體的S係數可以由電容器電容Cgi至電容器電容Cbuf的比值來控制，該電容器電容Cgi包含覆蓋圖6A和圖6B中的半導體圖案ACT1和ACT2的第三絕緣層GI，該電容器電容Cbuf包含半導體圖案ACT1和ACT2下面的第一絕緣層BUF1和第二絕緣層BUF2。因此，可以使用電容器電容Cgi和Cbuf的比例來調整電晶體的S係數。電容器電容Cgi表示氧化物半導體圖案ACT1與閘極電極GE1之間的電容。電容器電容Cbuf表示氧化物半導體圖案ACT1與第一金屬圖案LS1之間的電容，或者表示氧化物半導體圖案ACT2與第二金屬圖案LS2之間的電容。
由於第一TFT TFT1的電容器電容Cbuf小於第二TFT TFT2的電容器電容Cbuf，因此S係數小。在第一TFT TFT1的情況下，如圖6A、圖6B、圖7A和圖7B中所示，電容器電容Cbuf的介電層包含第一絕緣層BUF1和第二絕緣層BUF2，使得電容器電容Cbuf小或不存在。像素電路中的開關元件T01至T04、ESD元件、解多工器陣列112中的開關元件等都要求具有快速開關響應特性。因此，這些電晶體最好以與第一TFT TFT1相同的堆疊結構實施。由於第一TFT TFT1具有快速開關響應特性，可以降低電晶體的驅動電壓，因此功耗可以降低，電晶體的尺寸可以減少，從而減少顯示面板的外框區域。
在第二TFT TFT2的情況下，如圖6A、圖6B和圖8中所示，電容器容器Cbuf的介電層只包含第二絕緣層BUF2，並因此電容器電容Cbuf相對較大。在第二TFT TFT2中，電流不會根據閘極電壓的變化量而敏感地變化。因此，像素電路的驅動元件DT較佳採用與第二TFT TFT2相同的堆疊結構來實施。第二TFT2可以藉由根據顯示面板100的製程偏差和使用時間的累積來改善由於臨界電壓偏差造成的低灰階不均勻性來提升影像品質。
圖9是顯示閘極驅動器120的示意方塊圖。
參見圖9，閘極驅動器120使用偏移暫存器依序輸出閘極脈衝[Gout（n-1）至Gout（n+2）]。偏移暫存器包含以串聯方式彼此連接的訊號發射器[ST（n-1）至ST（n+2）]。
訊號發射器[ST（n-1）至ST（n+2）]共同連接到時脈線91，偏移時脈[CLK1至CLK4]施加到該時脈線91。訊號發射器[ST（n-1）至ST（n+2）]通過進位線92串聯連接，進位脈衝[CAR（n-1）至CAR（n+2）]施加到該進位線92。
訊號發射器[ST（n-1）至ST（n+2）]中的每一個包含：VST節點，起動脈衝VST輸入到該該VST節點；CLK節點，偏移時脈[CLK1至CLK4]輸入到該CLK節點；第一輸出節點，閘極脈衝[Gout（n-1）至Gout（n+2）]從該第一輸出節點輸出；以及第二輸出節點，進位脈衝[CAR（n-1）至CAR（n+2）]從該第二輸出節點輸出。閘極脈衝[Gout（n-1）至Gout（n+2）]和進位脈衝[CAR（n-1）至CAR（n+2）]可以通過共同輸出節點輸出。在這種情況下，第二輸出節點和第一輸出節點可以連接到一個共同輸出節點。
起動脈衝VST通常輸入到第一訊號發射器。在圖9的示例中，第（n-1）訊號發射器[ST（n-1）]可以是第一訊號發射器。偏移時脈[CLK1至CLK4]可以是4相時脈，但不限於此。例如，偏移時脈[CLK1至CLK4]可以是M相位時脈（M是等於或大於2的正整數）。
當接收到來自它們各個之前的訊號發射器的進位脈衝[CAR（n-1）至CAR（n+1）]作為起動脈衝時，以串聯方式連接到第（n-1）訊號發射器[ST（n-1）]的訊號發射器[ST（n）至ST（n+2）]開始驅動。訊號發射器[ST（n-1）至ST（n+2）]可以分別透過它們的第二輸出節點輸出進位脈衝[CAR（n-1）至CAR（n+2）]，同時藉由它們的第一輸出節點輸出閘極脈衝[Gout（n-1）至Gout（n+2）]。
訊號發射器[ST（n-1）至ST（n+2）] 中的每一個皆包含：第一控制節點Q；第二控制節點QB；以及緩衝器BUF。緩衝器BUF透過上拉電晶體Tu和下拉電晶體Td通過輸出節點向閘極線103輸出閘極脈衝。
當在第一控制節點Q充電的同時輸入偏移時脈[CLK1至CLK4]時，緩衝器BUF藉由向第一輸出節點供應偏移時脈[CLK1至CLK4]的電壓，來將第一輸出節點的電壓上升到閘極導通電壓VGH，並當對第二控制節點QB充電時，緩衝器BUF藉由對第一輸出節點放電，來將閘極脈衝[Gout（n-1）至Gout（n+2）]的電壓轉換成閘極關斷電壓VGL。
上拉電晶體Tu包含：閘極電極，連接到第一控制節點Q；第一電極，連接到CLK節點，偏移時脈[CLK1至CLK4] 輸入到該CLK節點；以及第二電極，連接到第一輸出節點。下拉電晶體Td包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一輸出節點；以及第二電極，連接到VSS節點，閘極關斷電壓VGL施加到該VSS節點。
逆變器（圖未顯示）連接在第一控制節點Q與第二控制節點QB之間。因此，當第一控制節點Q的電壓為高電壓時，第二控制節點QB的電壓為低電壓，而當第一控制節點Q的電壓為低電壓時，第二控制節點QB的電壓為高電壓。
訊號發射器[ST（n-1）至ST（n+2）]中的每一個可以使用複數個電晶體對第一控制節點Q和第二控制節點QB充電和放電。在此方面，構成訊號發射器[ST（n-1）至ST（n+2）]的所有電晶體都可以實施為n通道型氧化物電晶體。
來自後續的訊號發射器的進位脈衝可以輸入到訊號發射器[ST（n-1）至ST（n+2）]的重置節點。訊號發射器[ST（n-1）至ST（n+2）]可以對第一控制節點Q放電，以響應來自後續的訊號發射器的進位脈衝。
構成訊號發射器[ST（n-1）至ST（n+2）]的所有電晶體可以實施為具有單閘極和共面結構的n通道型氧化物TFTs，如圖10B所示。圖10B是沿圖10A中的A-A'線所截取的剖面圖。對於圖10A和圖10B所示的電晶體，金屬圖案LS1和LS2沒有設置在電晶體下面。
參見圖10A和圖10B，電晶體TR包含：閘極電極GE，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI；以及第一電極E1和第二電極E2，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI和第四絕緣層ILD。第一電極E1通過穿透第三絕緣層GI和第四絕緣層ILD的第一接觸孔CNT1接觸氧化物半導體圖案ACT的一側。第二電極E2通過穿透第三絕緣層GI和第四絕緣層ILD的第二接觸孔CNT2接觸氧化物半導體圖案ACT的另一側。
存在著第一絕緣層至第三絕緣層（BUF1、BUF2和GI），並且在電晶體TR與基板SUBS之間沒有金屬圖案LS1和LS2。
圖10A和圖10B中所示的電晶體TR的閘極-源極電壓（Vgs）可以是Vgs=0V。當圖10A和圖10B中所示的電晶體TR的臨界電壓朝小於0V的負電壓偏移時，可能會發生漏電流，這可能導致功耗增加。在圖10A和圖10B中所示的電晶體TR的情況下，由於Vgs=0V的S係數的斜率較陡，因此漏電流可能會在Vth=0V時產生。
即使當臨界電壓發生偏移時，必須藉由滿足構成訊號發射器[ST（n-1）至ST（n+2）]的電晶體的每個作用所需的理想裝置要求特性來改善功耗，並且防止漏電流。為此，構成訊號發射器[ST（n-1）至ST（n+2）]的電晶體可以具有不同的剖面結構，以用於各個作用。訊號發射器[ST（n-1）至ST（n+2）]可以用圖11A至圖13E中所示的電晶體之中的兩個或多個電晶體來實施。
圖11A至圖13E是顯示適用於閘極驅動器120的電晶體的剖面結構的示意圖。
圖11A至圖11D是顯示設置在電晶體SCTR下面的金屬圖案LS1和LS2連接到電晶體SCTR的一個電極的示例的示意圖。圖11C和圖11D是顯示在圖11A和圖11B的平面圖中沿B-B'線所截取的電晶體SCTR的剖面結構的剖面圖。
參見圖11A和圖11B，具有源極接觸結構的電晶體SCTR包含：閘極電極GE，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI；以及第一電極E1和第二電極E2，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI和第四絕緣層ILD。第一電極E1通過穿透第三絕緣層GI和第四絕緣層ILD的第一接觸孔CNT1接觸氧化物半導體圖案ACT的一側。第二電極E2通過穿透第三絕緣層GI和第四絕緣層ILD的第二接觸孔CNT2接觸氧化物半導體圖案ACT的另一側。
從第一金屬層圖案化的第一金屬圖案LS1或者從第二層金屬層圖案化的第二金屬圖案LS2設置在氧化物半導體圖案ACT下面。電晶體SCTR的第二電極E2可以連接到從第一金屬層圖案化的第一金屬圖案LS1或者從第二金屬層圖案化的第二金屬圖案LS2。如圖11C所示，第二電極E2可以通過穿透絕緣層BUF1、BUF2、GI和ILD的第三–第一接觸孔CNT31與第一金屬圖案LS1接觸。如圖11D所示，第二電極E2可以通過穿透絕緣層BUF2、GI和ILD的第三–第二接觸孔CNT32與第二金屬圖案LS2接觸。
如圖11C和圖11D中所示，設置在電晶體SCTR下面的第一金屬圖案LS1或第二金屬圖案LS2可以連接到第二電極E2，因此可以施加與第二電極E2的電壓相同的等電位電壓。第二電極E2可以是電晶體SCTR的源極電極。其可以用作第二閘極電極，用於將電晶體SCTR的臨界電壓向正電壓偏移。
可以根據電容器電容Cgi和Cbuf的比例調整電晶體的S係數。例如，由於電容器電容Cgi的電容較小，電容器電容Cbuf的電容較大，電晶體SCTR的臨界電壓進一步朝正電壓偏移，並且子臨界值震盪（subthreshold swing, SS）[V / dec]增加。當第二電極E2連接到第二金屬圖案LS2而不是第一金屬圖案LS1時，臨界電壓偏移量和子臨界值震盪（SS）會更大。
在閘極驅動器120中用於訊號發射器的電路可以包含電容器C。電容器C包含：第一電極CE1，與第一金屬層分離；第二電極CE2，與第二金屬層分離；以及第二絕緣層BUF1，存在於第一電極CE1與第二電極CE2之間。從第三金屬層分離的金屬圖案或者從第四金屬層分離的金屬圖案CE3可以通過穿透絕緣層BUF2、GI和ILD的第四接觸孔CNT4連接到電容器C的第二電極CE2。
電晶體SCTR包含半導體通道，電流通過該半導體通道在第一電極E1與第二電極E2之間流動。在半導體通道中，氧化物半導體圖案ACT和閘極電極GE彼此重疊。電晶體SCTR的應力可以藉由適當調整半導體通道的長度L和寬度（W）的面積比來釋放。例如，如圖11B所示，在半導體通道的長度增加到L'的情況下，當大幅施加汲極-源極電壓（Vds）時，電晶體的高電壓汲極應力（high voltage drain stress, HVDS）的大小可能會降低。在圖11A中L=2.5至8.5μm，而在圖11B中L'=5.5至11.5μm，但不限於此。在氧化物半導體圖案ACT、閘極電極GE和金屬圖案LS1和金屬圖案LS2重疊的部分中，閘極電極GE末端與金屬圖案LS1/LS2之間的長度D和D'可以為0.5~3μm。當半導體通道的長度延長為L'時，D減少為D'。
圖12A和圖12B是顯示其中各別的恆定電壓DC施加到的金屬圖案LS1和LS2設置在電晶體BGTR下面的示例的剖面圖。圖12C是圖12A和圖12B中所示之電晶體BGTR的等效電路圖。
參見圖12A和圖12B，具有後閘極的電晶體BGTR包含：閘極電極GE，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI；以及第一電極E1和第二電極E2，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI和第四絕緣層ILD。第一電極E1通過穿透第三絕緣層GI和第四絕緣層ILD的第一接觸孔CNT1與氧化物半導體圖案ACT的一側接觸。第二電極E2通過穿透第三絕緣層GI和第四絕緣層ILD的第二接觸孔CNT2與氧化物半導體圖案ACT的另一側接觸。
從第一金屬層圖案化的第一金屬圖案LS1或者從第二層金屬層圖案化的第二金屬圖案LS2設置在電晶體BGTR下面。恆定電壓DC可以施加到設置在BGTR電晶體下面的第一金屬圖案LS1或者第二金屬圖案LS2。恆定直流電可以施加到金屬圖案E31，該金屬圖案E31通過穿透絕緣層的第四接觸孔CNT4連接到金屬圖案LS1或第二金屬圖案LS2。在這種情況下，設置在電晶體BGTR下面的第一金屬圖案LS1或第二金屬圖案LS2可以用作第二閘極電極，能夠將電晶體BGTR的臨界電壓偏移至所需的電壓。
如圖12C所示，當施加到閘極電極GE的電壓為Vtg、施加到第一電極E1的電壓為Vd、施加到第二電極E2上的電壓為Vs、及施加到第一金屬圖案LS1或第二金屬圖案LS2的恆定電壓為Vbg時，電壓Vtg可以是低於電壓Vs的恆定電壓。在Vbg–Vs＜0的條件下，可以得到將電晶體BGTR的臨界電壓朝正電壓偏移的效果。Vbg與Vs之間的電壓差越大且電容器電容Cbuf的電容越大，臨界電壓的偏移就越大。
圖13A至圖13E是顯示其中設置在電晶體DGTR下面的金屬圖案LS1和金屬圖案LS2連接到電晶體DGTR的閘極電極的示例的示意圖。圖13B和圖13C是圖13A的平面圖中沿C-C'線和D-D'線所截取的剖面結構的剖面圖，其中電晶體DGTR的閘極電極GE連接到第一金屬圖案LS1。圖13D和圖13E是圖13A的平面圖中沿C-C'線和D-D'線所截取的剖面結構的剖面圖，其中電晶體DGTR的閘極電極GE連接到第二金屬圖案LS2。
參見圖13A和圖13E，電晶體DGTR包含：閘極電極GE，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI；以及第一電極E1和第二電極E2，設置在氧化物半導體圖案ACT上，其間插入有第三絕緣層GI和第四絕緣層ILD。第一電極E1通過穿透第三絕緣層GI和第四絕緣層ILD的第一接觸孔CNT1與氧化物半導體圖案ACT的一側接觸。第二電極E2通過穿透第三絕緣層GI和第四絕緣層ILD的第二接觸孔CNT2與氧化物半導體圖案ACT的另一側接觸。
從第一金屬層圖案化的第一金屬圖案LS1或者從第二層金屬層圖案化的第二金屬圖案LS2設置在電晶體DGTR下面。設置在電晶體DGTR下面的第一金屬圖案LS1或第二金屬圖案LS2通過從第四金屬層圖案化的跳線圖案E3與閘極電極GE接觸。跳線圖案E3可以設置在第四絕緣層ILD上。跳線圖案E3設置在與第一電極E1和第二電極E2相同的平面上。跳線圖案E3、第一電極E1和第二電極E2彼此分開。
如圖13C所示，跳線圖案E3可以通過穿透第四絕緣層ILD的第三–第一接觸孔CNT33與閘極電極GE接觸，並可以通過穿透絕緣層BUF1、BUF2、GI和ILD的第三–第二接觸孔CNT34與第一金屬圖案LS1接觸。在另一實施例中，如圖13E所示，跳線圖案E3可以通過穿透第四絕緣層ILD的第三–第一接觸孔CNT35與閘極電極GE接觸，並可以通過穿透絕緣層BUF2、GI和ILD的第三–第二接觸孔CNT36與第二金屬圖案LS2接觸。
在電晶體DGTR中，其間插入有氧化物半導體ACT之彼此重疊的閘極電極GE及金屬圖案LS1和LS2向氧化物半導體圖案ACT施加等電位電場。因此，電晶體DGTR的導通電流（離子）會增加。隨著電容Cbuf的增加，導通電流（離子）可能增加。
在圖11A至圖13E所示的相應電晶體SCTR、BGTR和DGTR中，第一金屬圖案LS1和第二金屬圖案LS2可以堆疊在氧化物半導體圖案ACT下面。
圖14是顯示閘極驅動器120中訊號發射器的結構的示意方塊圖。
參照圖14，訊號發射器[ST（n-1）至St（n+2）] 中的每一個皆包含：控制電路CTRL；逆變器電路INV；以及緩衝器BUF。
控制電路CTRL對第一控制節點Q和第二控制節點QB充電和放電，以響應輸入訊號。逆變器電路INV在第一控制節點Q充電時使第二控制節點QB放電，並在第一控制節點Q放電時使第二控制節點QB充電。
緩衝器BUF將閘極脈衝Gout輸出到第一輸出節點，並將進位脈衝CAR輸出到第二輸出節點。緩衝器BUF包含：上拉電晶體Tu，當第一控制節點Q充電到閘極導通電壓VGH或更高時，上拉電晶體Tu將閘極脈衝Gout和進位脈衝CAR提升到閘極導通電壓VGH；以及下拉電晶體Td，當第二控制節點QB充電到閘極導通電壓VGH或更高時，下拉電晶體Td藉由將輸出節點放電，來將閘極脈衝Gout和進位脈衝CAR降低到閘極關斷電壓VGL。
控制電路CTRL、逆變器電路INV和緩衝器BUF中的每一個包含複數個n通道型氧化物電晶體。控制電路CTRL、逆變器電路INV和緩衝器BUF中的至少一個包含至少兩個或多個具有不同剖面結構的n通道型氧化物電晶體。
在訊號發射器[ST（n-1）至ST（n+2）]中，具有非固定源極電極和無漏電流路徑的電晶體可以較佳地實施為具有圖13B至圖13E中所示的剖面結構的電晶體DGTR。在電晶體DGTR需要高導通電流的情況下，電晶體DGTR的閘極電極GE可以連接到如圖13D和圖13E中所示的第二金屬圖案LS2。
在電晶體在訊號發射器[ST（n-1）至St（n+2）]中具有固定源極電極的情況下，在正偏壓溫度應力（positive-bias temperature stress, PBTS）下具有良好條件和大漏電流的電晶體可以較佳地實施為具有圖12A和圖12B中所示的剖面結構的電晶體BGTR。在電晶體具有固定源極電極的情況下，當圖12C中源極電極（例如第二電極E2）的電壓改變時，Vbg至Vs也會改變。
在電晶體在訊號發射器[ST（n-1）至St（n+2）]中具有固定源極電極的情況下，在PBTS中具有較差條件的電晶體可以較佳地實施為具有圖11C和圖11D中所示的剖面結構的電晶體SCTR。當臨界電壓（Vth）偏移到正電壓並且需要具有大子臨界值震盪（SS）[V/dec]的特性時，更佳為具有圖11D所示的剖面結構的電晶體SCTR。
在電晶體在訊號發射器[ST（n-1）至St（n+2）]中具有固定源極電極的情況下，經歷大量電壓汲極應力（HVDS）的電晶體可以實施為具有圖11C和圖11D中所示的剖面結構的電晶體SCTR，但較佳為使其通道長度更長。當臨界電壓（Vth）偏移到正電壓並且需要具有大子臨界值震盪（SS）[V/dec]的特性時，更佳為具有圖11D中所示的剖面結構的電晶體SCTR。
圖15是詳細顯示根據本發明第一實施例的訊號發射器的電路圖。圖15顯示第n訊號發射器[ST（n）]的電路結構。除了第n訊號發射器[ST（n）]之外的其餘訊號發射器具有與第n訊號發射器[ST（n）]基本相同的電路配置。
參見圖15，第n訊號發射器[ST（n）]的控制電路CTRL可以包含第一電晶體T1至第十電晶體T10。
訊號發射器包含恆定電壓施加到的電力節點，例如：VDD節點GVDD，閘極導通電壓VGH施加到該VDD節點GVDD；以及VSS節點GVSS0、GVSS1和GVSS2，閘極關斷電壓VGL施加該些VSS節點GVSS0、GVSS1和GVSS2。具有相同電壓大小的閘極關斷電壓VGL或具有不同電壓大小的閘極關斷電壓VGL可以施加到VSS節點GVSS0、GVSS1和GVSS2。
當第一輸入訊號[C（n-2）]的電壓是閘極導通電壓VGH時，第一電晶體T1開啟，以將第一輸入訊號[C（n-2）]的電壓傳輸到第一緩衝節點Qh。第一輸入訊號可以是從之前的訊號發射器輸出的進位脈衝，例如從第（n-2）訊號發射器[ST（n-2）]，但不限於此。之前的訊號發射器可以是第（n-1）訊號發射器[ST（n-1）]。第一電晶體T1包含：閘極電極和第一電極，第一輸入訊號[C（n-2）]施加到該閘極電極和該第一電極；以及第二電極，連接到第一緩衝節點Qh。
當第一輸入訊號[C（n-2）]的電壓是閘極導通電壓VGH時，第二電晶體T2開啟，以將第一緩衝節點Qh連接到第一控制節點Q。第二電晶體T2包含：閘極電極，第一輸入訊號[C（n-2）]施加到該閘極電極；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一控制節點Q。
第一電晶體T1和第二電晶體T2以兩個電晶體串聯（two transistor series, TTS）的結構來串聯連接。以TTS結構串聯的電晶體的漏電流很小。同時，第四電晶體T4和第五電晶體T5也以TTS結構連接，並且第六電晶體T6和第七電晶體T7也以TTS結構連接。此外，第八電晶體T8和第九電晶體T9以及第十二電晶體T12和第十三電晶體T13也以TTS結構連接。
當第一控制節點Q充電時，第三電晶體T3開啟，以將閘極導通電壓VGH施加到的VDD節點GVDD連接第一緩衝節點Qh，從而防止第一控制節點Q的漏電流。第三電晶體T3包含：閘極電極，連接到第一控制節點Q；第一電極，連接到VDD節點GVDD；以及第二電極，連接到第一緩衝節點Qh。
當第二輸入訊號VST的電壓是閘極導通電壓VGH時，第四電晶體T4開啟，以將第一控制節點Q連接到第一緩衝節點Qh。第二輸入訊號VST可以是來自之前的訊號發射器的起動脈衝或進位脈衝。第四電晶體T4包含：閘極電極，第二輸入訊號VST施加到該閘極電極；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一緩衝節點Qh。
當第二輸入訊號VST的電壓是閘極導通電壓VGH時，第五電晶體T5開啟，以將第一緩衝節點Qh連接到閘極關斷電壓VGL施加到的第一VSS節點GVSS2。第二輸入訊號VST可以是來自之前的訊號發射器的起動脈衝或進位脈衝。第五電晶體T5包含：閘極電極，第二輸入訊號VST施加到該閘極電極；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一VSS節點GVSS2。
當第三輸入訊號[C（n+2）]的電壓是閘極導通電壓VGH時，第六電晶體T6開啟，以將第一控制節點Q連接到第一緩衝節點Qh。第三輸入訊號[C（n+2）]可以是從後續的訊號發射器（例如第（n+2）訊號發射器[ST（n+2）]）輸出的進位脈衝，但不限於此。後續的訊號發射器可以是第（n+1）訊號發射器[ST（n+1）]。第六電晶體T6包含：閘極電極，第三輸入訊號[C（n+2）]施加到該閘極電極；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一緩衝節點Qh。
當第三輸入訊號[C（n+2）]的電壓是閘極導通電壓VGH時，第七電晶體T7開啟，以將第一緩衝節點Qh連接到第一VSS節點GVSS2。第七電晶體T7包含：閘極電極，第三輸入訊號[C（n+2）]施加到該閘極電極；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一VSS節點GVSS2。
當第二控制節點QB的電壓是閘極導通電壓VGH時，第八電晶體T8開啟，以將第一控制節點Q連接到第一緩衝節點Qh。第八電晶體T8包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一控制節點Q；以及第二電極，接到第一緩衝節點Qh。
當第二控制節點QB的電壓是閘極導通電壓VGH時，第九電晶體T9開啟，以將第一緩衝節點Qh連接到第一VSS節點GVSS2。第九電晶體T9包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一VSS節點GVSS2。
當第一輸入訊號[C（n-2）]的電壓是閘極導通電壓VGH時，第十電晶體T10開啟，以將第二控制節點QB連接到第一VSS節點GVSS2。第十電晶體T10包含：閘極電極，第一輸入訊號[C（n-2）]施加到該閘極電極；第一電極，連接到第二控制節點QB；以及第二電極，連接到第一VSS節點GVSS2。
逆變器電路INV包含第十一電晶體T11至第十四電晶體T14和第一電容器C1。
當第十一電晶體T11開啟時，可以對第二控制節點QB充電。當第二緩衝節點NET1的電壓大於第十一電晶體T11的臨界電壓時，第十一電晶體T11開啟。第一電容器C1連接在第二緩衝節點NET1與第二控制節點QB之間。在第十一電晶體T11開啟的同時，第二緩衝節點NET1的電壓透過第一電容器C1升壓至VDD節點的電壓。第一電容器C1可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間，如圖11C、圖11D、圖12A、圖12B和圖13B至圖13E所示。第十一電晶體T11包含：閘極電極，連接到第二緩衝節點NET1；第一電極，連接到VDD節點GVDD；以及第二電極，連接到第二控制節點QB。
第十二電晶體T12包含：閘極電極和第一電極，連接到VDD節點GVDD；以及第二電極，連接到第二緩衝節點NET1。第十三電晶體T13包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二緩衝節點NET1；以及第二電極，連接到閘極關斷電壓VGL施加到的第二VSS節點GVSS1。第十四電晶體T14包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二控制節點QB；以及第二電極，連接到第一VSS節點GVSS2。
緩衝器BUF包含第十五電晶體T15至第十八電晶體T18和第二電容器C2。
第十五電晶體T15是上拉電晶體，當第一控制節點Q的電壓升壓到閘極導通電壓VGH或更高時，第十五電晶體T15開啟，並將第一偏移時脈[SCCLK（n）]施加到的第一時脈節點連接到第一輸出節點，從而對第一輸出節點充電。當對第一輸出節點充電時，閘極脈衝[Gout（n）]的電壓上升到閘極導通電壓VGH。第十五電晶體T15包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第一時脈節點；以及第二電極，連接到第一輸出節點。
第二電容器C2連接在第一控制節點Q與第一輸出節點之間。當第十五電晶體T15開啟時，第二電容器C2將第一控制節點Q的電壓升壓至第一偏移時脈[SCCLK（n）]的閘極導通電壓VGH。第二電容器C2可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間，如圖11C、圖11D、圖12A、圖12B和圖13B至圖13E所示。
第十六電晶體T16是下拉電晶體，當第二控制節點QB的電壓是閘極導通電壓VGH時，第十六電晶體T16開啟，以將第一輸出節點連接到閘極關斷電壓VGL施加到的第三VSS節點GVSS0。當第一輸出節點放電時，閘極脈衝[Gout（n）]的電壓降低到閘極關斷電壓VGL。第十六電晶體T16包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一輸出節點；以及第二電極，連接到第三VSS節點GVSS0。
第十七電晶體T17是上拉電晶體，當第一控制節點Q的電壓升壓到閘極導通電壓VGH或更高時，第十七電晶體T17開啟，並將第二偏移時脈[SC_CRCLK（n）]施加到的第二時脈節點連接到第二輸出節點。第十七電晶體T17包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二時脈節點；以及第二電極，連接到第二輸出節點。
第十八電晶體T18是下拉電晶體，當第二控制節點QB的電壓是閘極導通電壓VGH時，第十八電晶體T18開啟，並將第二輸出節點連接到第一VSS節點GVSS2，從而對第二輸出節點放電。第十八電晶體T18包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第二輸出節點；以及第二電極，連接到第一VSS節點GVSS2。
構成圖15所示的訊號發射器[ST（n）]的電晶體可以具有不同的剖面結構，以優化它們的各個功能。例如，第一電晶體T1、第二電晶體T2、第四電晶體T4、第六電晶體T6、第八電晶體T8、第十一電晶體T11、第十二電晶體T12和第十五電晶體T15可以實施為如圖13A至圖13E中所示的電晶體DGTR。第三電晶體T3、第五電晶體T5、第七電晶體T7、第九電晶體T9、第十六電晶體T16、第十七電晶體T17和第十八電晶體T18可以實施為圖11A至圖11D中所示的電晶體SCTR。第十電晶體T10、第十三電晶體T13和第十四電晶體T14可以實施為圖12A至圖12C中所示的電晶體BGTR。
圖16是詳細顯示根據本發明第二實施例的訊號發射器的電路圖。圖16顯示第n訊號發射器[ST（n）]的電路結構。除了第n訊號發射器[ST（n）]之外的其餘訊號發射器具有與第n訊號發射器[ST（n）]基本相同的電路配置。
參見圖16，控制電路CTRL可以包含第一電晶體T21至第七電晶體T27。
訊號發射器包含恆定電壓施加到的電力節點，例如：VDD節點GVDD，閘極導通電壓VGH施加到該VDD節點GVDD；以及VSS節點GVSS0、GVSS1和GVSS2，閘極關斷電壓VGL施加到該些VSS節點GVSS0、GVSS1和GVSS2。具有相同電壓大小的閘極關斷電壓VGL或具有不同電壓大小的閘極關斷電壓VGL可以施加到VSS節點GVSS0、GVSS1和GVSS2。
第一電晶體T21包含：閘極電極和第一電極，第一輸入訊號[C（n-2）]施加到該閘極電極和該第一電極；以及第二電極，連接到第一緩衝節點Qh。第二電晶體T22包含：閘極電極，第一輸入訊號[C（n-2）]施加到該閘極電極；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一控制節點Q。第三電晶體T23包含：閘極電極，連接到第一控制節點Q；第一電極，連接到VDD節點GVDD；以及第二電極，連接到第一緩衝節點Qh。
第四電晶體T24包含：閘極電極，第二輸入訊號VST施加到該閘極電極；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一VSS節點GVSS2。第五電晶體T25包含：閘極電極，第三輸入訊號[C（n+2）]施加到該閘極電極；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一VSS節點GVSS2。第六電晶體T26包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一VSS節點GVSS2。第七電晶體T27包含：閘極電極，第一輸入訊號[C（n-2）]施加到該閘極電極；第一電極，連接到第二控制節點QB；以及第二電極，連接到第一VSS節點GVSS2。
逆變器電路INV包含第八電晶體T28至第十一電晶體T31和第一電容器C1。
第八電晶體T28包含：閘極電極，連接到第二緩衝節點NET1；第一電極，連接到VDD節點GVDD；以及第二電極，連接到第二控制節點QB。第一電容器C11連接在第二緩衝節點NET1與第二控制節點QB之間。第一電容器C11可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間。
第九電晶體T29包含：閘極電極和第一電極，連接到VDD節點GVDD；以及第二電極，連接到第二緩衝節點NET1。第十電晶體T30包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二緩衝節點NET1；以及第二電極，連接到第二VSS節點GVSS1。第十一電晶體T31包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二控制節點QB；以及第二電極，連接到第一VSS節點GVSS2。
緩衝器BUF包含第十二電晶體T32至第十五電晶體T35和第二電容器C12。
第十二電晶體T32包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第一偏移時脈[SCCLK（N）]施加到的第一時脈節點；以及第二電極，連接到第一輸出節點。第二電容器C12連接在第一控制節點Q與第一輸出節點之間。第二電容器C12可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間。第十三電晶體T33包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第一輸出節點；以及第二電極，連接到第三VSS節點GVSS0。第十四電晶體T34包含：閘極電極，連接到第一控制節點Q；第一電極，連接到第二偏移時脈[SC_CRCLK（n）]施加到的第二時脈節點；以及第二電極，連接到第二輸出節點。第十五電晶體T35包含：閘極電極，連接到第二控制節點QB；第一電極，連接到第二輸出節點；以及第二電極，連接到第一VSS節點GVSS2。
構成圖16所示的訊號發射器[ST（n）]的電晶體可以具有不同的剖面結構，以優化它們的各個功能。例如，第一電晶體T21、第二電晶體T22、第八電晶體T28、第九電晶體T29、第十二電晶體T32可以實施為圖13A至圖13E中所示的電晶體DGTR。第三電晶體T23、第十三電晶體T33、第十四電晶體T34和第十五電晶體T35可以實施為圖11A至圖11D中所示的具有通道長度L的電晶體SCTR（L）。第四電晶體T24、第五電晶體T25和第六電晶體T26實施為圖11A至圖11D中顯示的電晶體，但它們可以較佳實施為具有比第一電晶體T21、第二電晶體T22、第八電晶體T28、第九電晶體T29和第十二電晶體T32更長的通道長度L'的電晶體SCTR（L'）。第六電晶體T26、第七電晶體T27和第十電晶體T30可以實施為圖12A至圖12C中所示的電晶體BGTR。
圖17是詳細顯示根據本發明第三實施例的訊號發射器的電路圖。圖17顯示第n訊號發射器[ST（n）]的電路結構。除了第n訊號發射器[ST（n）]之外的其餘訊號發射器具有與第n訊號發射器[ST（n）]基本相同的電路配置。在圖17中，「Q（n）」和「QB（n）」分別表示第n訊號發射器[ST（n）]的第一控制節點和第二控制節點，而「Gout（n）」和「CAR（n）」分別表示從第n訊號發射器[ST（n）]輸出的閘極脈衝和進位脈衝。
參見圖17，控制電路CTRL可以包含：第一電晶體T41至第七電晶體T47；以及第一電容器C21。
訊號發射器包含恆定電壓施加到的電力節點，例如：VDD節點GVDD0和GVDD1，閘極導通電壓VGH施加到該些VDD節點GVDD0和GVDD1；以及VSS節點GVSS0和GVSS2，閘極關斷電壓VGL施加到該些VSS節點GVSS0和GVSS2。具有相同電壓大小的閘極導通電壓VGH或具有不同電壓大小的閘極導通電壓VGH可以施加到VDD節點GVDD0和GVDD1。具有相同電壓大小的閘極關斷電壓VGL或具有不同電壓大小的閘極關斷電壓VGL可以施加到VSS節點GVSS0和GVSS2。
第一電晶體T41包含：閘極電極，第二輸入訊號EMCLK施加到該閘極電極；第一電極，第一輸入訊號[C（n-1）]施加到該第一電極；以及第二電極，連接到第一緩衝節點Qh。第一輸入訊號[C（n-1）]可以是從之前的訊號發射器輸出的起動脈衝或進位脈衝。第二輸入訊號EMCLK可以是偏移時脈。如此偏移時脈可以是與閘極訊號（例如EM脈衝）同步的偏移時脈，但不限於此。
第二電晶體T42包含：閘極電極，第二輸入訊號EMCLK施加到該閘極電極；第一電極，連接到第一緩衝節點Qh；以及第二電極，連接到第一控制節點Q（n）。第三電晶體T43包含：閘極電極，連接到第一控制節點Q（n）；第一電極，連接到閘極導通電壓VGH施加到的第一VDD節點GVDD1；以及第二電極，連接到第一緩衝節點Qh。
第四電晶體T44包含：閘極電極，第三輸入訊號[QB（n-1）]施加到該閘極電極；第一電極，連接到第一VDD節點GVDD1；以及第二電極，連接到第二緩衝節點NET1。第三輸入訊號[QB（n-1）]可以是之前的訊號發射器（例如第（n-1）訊號發射器[ST（n-1）]）中的第二控制節點QB（n）的電壓。
第五電晶體T45包含：閘極電極，連接到第二緩衝節點NET1；第一電極，連接到第一VDD節點GVDD1；以及第二電極，連接到第二控制節點QB（n）。第一電容器C21連接在第二緩衝節點NET1與第二控制節點QB（n）之間。第一電容器C21可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間。
第六電晶體T46包含：閘極電極，連接到第一緩衝節點Qh；第一電極，連接到第二緩衝節點NET1；以及第二電極，連接到第二控制節點QB（n）。第七電晶體T47包含：閘極電極，連接到第一緩衝節點Qh；第一電極，連接到第二控制節點QB（n）；以及第二電極，連接到第一VSS節點GVSS2。
緩衝器BUF包含第八電晶體T48至第十一電晶體T51和第二電容器C22。
第八電晶體T48包含：閘極電極，連接到第一控制節點Q（n）；第一電極，連接到閘極導通電壓VGH施加到的第二VDD節點GVDD0；以及第二電極，連接到第一輸出節點。第二電容器C22連接在第一控制節點Q（n）與第一輸出節點之間。第二電容器C22可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間。第九電晶體T49包含：閘極電極，連接到第二控制節點QB（n）；第一電極，連接到第一輸出節點；以及第二電極，連接到第三VSS節點GVSS0。第十電晶體T50包含：閘極電極，連接到第一控制節點Q（n）；第一電極，連接到第一VDD節點GVDD1；以及第二電極，連接到第二輸出節點。第十一電晶體T51包含：閘極電極，連接到第二控制節點QB（n）；第一電極，連接到第二輸出節點；以及第二電極，連接到第一VSS節點GVSS2。
構成圖17所示的訊號發射器[ST（n）]的電晶體可以具有不同的剖面結構，以優化它們的各個功能。例如，第一電晶體T41、第二電晶體T42、第四電晶體T44、第五電晶體T45、第六電晶體T46和第八電晶體T48可以實施為圖13A至圖13E中所示的電晶體DGTR。第三電晶體T43、第九電晶體T49、第十電晶體T50和第十一電晶體T51可以實施為圖11A至圖11D中所示的電晶體SCTR。第七電晶體T47可以實施為圖12A至圖12C中所示的電晶體BGTR。
本發明的顯示裝置可以藉由使用線路選擇脈衝來選擇像素線，藉由其根據預設序列產生初始閘極脈衝。閘極驅動器120中的訊號發射器[ST（n-1）至ST（n+2）]可以包含像素線選擇電路，即使當起動脈衝或進位脈衝沒有輸入到該像素線選擇電路時，像素線選擇電路也會輸出閘極脈衝以響應線路選擇脈衝。
像素線選擇電路可以應用於各種驅動方法。例如，在使用外部補償電路即時感測每個子像素中的驅動元件的電特性的方法中，可以藉由從每個畫面週期的預定像素線中選擇像素線來感測設置在一個或n個像素線中的子像素（其中n是大於0的正整數）中的驅動元件的電特性。例如，在第一畫面週期中，感測閘極脈衝施加到第十像素線中的子像素，然後在第二畫面週期中，感測閘極脈衝可以施加到第十一像素線中的子像素。
圖18是顯示像素線選擇電路的示例的示意圖。
參照圖18，至少一個訊號發射器[ST（n-1）至ST（n+2）]中的控制電路可以包含像素線選擇電路。該像素線選擇電路適用於圖15至圖17中所示的訊號發射器或眾所皆知的訊號發射器。
像素線選擇電路至少包含：第一電晶體T61至第四電晶體T64；以及電容器C3。
在感測驅動元件的電特性的方法中，可以將線路選擇脈衝LSP輸入到訊號發射器，該訊號發射器在要感測的像素線中驅動閘極線。線路選擇脈衝LSP可以根據由時序控制器130設定的順序，在一個畫面週期內沒有像素資料的垂直空白時間產生一次或n次。線路選擇脈衝LSP輸入到的訊號發射器將感測閘極脈衝施加到連接至要感測之像素行中的子像素的閘極線以響應線路選擇脈衝LSP。
當在垂直空白時間產生線路選擇脈衝LSP時，充電第一節點M並開啟第二電晶體T62。此時，當從時序控制器130產生重置脈衝RST時，第三電晶體T63開啟以充電第一控制節點Q並透過緩衝器BUF將其輸出。在垂直空白時脈立即結束之後，起動脈衝VST和線路選擇脈衝LSP會在下一個畫面週期開始時產生，並初始化第一節點M和第一控制節點Q。
第一電晶體T61開啟，以響應閘極導通電壓VGH的線路選擇脈衝LSP。第一電晶體T61包含：閘極電極，線路選擇脈衝LSP施加到該閘極電極；第一電極，第一輸入訊號[C（n-2）]施加到該第一電極；以及第二電極，連接到第一節點M。第一輸入訊號可以是從之前的訊號發射器（例如第（n-2）訊號發射器[ST（n-2）]）輸出的進位脈衝，但不限於此。
電容器C3連接在第一節點M與第一VSS節點GVSS2之間。電容器C3可以形成在第一金屬圖案LS1與第二金屬圖案LS2之間。
當第一節點M的電壓充電至閘極導通電壓VGH時，第二電晶體T62開啟，以將VDD節點GVDD連接到第二節點N1。第二電晶體T62包含：閘極電極，連接到第一節點M；第一電極，連接到閘極導通電壓VGH施加到的VDD節點GVDD；以及第二電極，連接到第二節點N1。
第三電晶體T63開啟以響應閘極導通電壓VGH的重置脈衝RST，以將第二節點N1連接到第一控制節點Q。第三電晶體T63包含：閘極電極，重置脈衝RST施加到該閘極電極；第一電極，連接到第二節點N1；以及第二電極，連接到第一控制節點Q。
第四電晶體T64開啟以響應閘極導通電壓VGH的起動脈衝VST，以將第一控制節點Q連接到第一VSS節點GVSS2。第四電晶體T64包含：閘極電極，起動脈衝VST施加到該閘極電極；第一電極，連接到第一控制節點Q；以及第二電極，連接到第一VSS節點GVSS2。
構成圖18所示的線路選擇電路的電晶體可以具有不同的剖面結構，以優化它們的各個功能。例如，第一電晶體T61、第二電晶體T62和第三電晶體T63可以實施為圖13A至圖13E中所示的電晶體DGTR。第四電晶體T64可以實施為圖11A至圖11D中所示的電晶體SCTR。
本發明包括以下項目。
一種顯示面板，包括：電路層，設置在基板上，並包含複數個電晶體；發光元件層，設置在電路層上，並包含複數個發光元件；以及封裝層，配置以覆蓋發光元件層。電路層至少包含第一電晶體和第二電晶體。第一電晶體包含：第一氧化物半導體圖案；閘極電極，在第一氧化物半導體圖案上方與第一氧化物半導體圖案重疊；第一電極，在第一氧化物半導體圖案上與第一氧化物半導體圖案的一側接觸；第二電極，在第一氧化物半導體圖案上與第一氧化物半導體圖案的另一側接觸；以及第一–第一金屬圖案，設置在基板上以重疊第一氧化物半導體圖案。第二電晶體包含：第二氧化物半導體圖案；閘極電極，在第二氧化物半導體圖案上方與第二氧化物半導體圖案重疊；第一電極，與第二氧化物半導體圖案的一側接觸；第二電極，與第二氧化物半導體圖案的另一側接觸；第一–第二金屬圖案，設置在基板上以重疊第二氧化物半導體圖案；以及第二金屬圖案，設置在第二氧化物半導體圖案與第一–第二金屬圖案之間。電路層中的所有電晶體可以皆為n通道型氧化物電晶體。
第一–第一金屬圖案設置在第一氧化物半導體圖案下面，而第一–第二金屬圖案設置在第二氧化物半導體圖案下面。
顯示面板進一步包括第五金屬層，設置在第一電晶體和第二電晶體上方。第五金屬層包含：第五–第一金屬圖案，設置在第一電晶體上；第五–第二金屬圖案，設置在第二電晶體上；以及第五–第三金屬圖案，配置以將發光元件的陽極電極連接到第二電晶體的第二電極。
第五金屬層可以包含鈦。
第一電晶體和第二電晶體的第一電極和第二電極可以包含鈦。
顯示面板進一步包括：第一絕緣層，設置在基板上，以覆蓋第一–第一金屬圖案和第一–第二金屬圖案；第二絕緣層，設置在第一絕緣層上，以覆蓋第二金屬圖案和第一絕緣層；第三絕緣層，設置在第二絕緣層上，以覆蓋第一氧化物半導體圖案和第二氧化物半導體圖案及第二絕緣層；第四絕緣層，設置在第三絕緣層上，以覆蓋第一電晶體和第二電晶體的閘極和第三絕緣層；第五絕緣層，設置在第四絕緣層上，以覆蓋第一電晶體和第二電晶體的第一電極和第二電極和第四絕緣層；以及第六絕緣層，設置在第五絕緣層上，以覆蓋第五金屬層和第五絕緣層。第一絕緣層至第四絕緣層中的每一個皆為無機膜。第五絕緣層和第六絕緣層中的每一個皆為有機膜，具有大於第一絕緣層至第四絕緣層中的每一個的厚度。
第一絕緣層的厚度為500Å至3000Å。
電路層包含：像素，連接到資料線，通過該些資料線施加資料電壓；閘極線，通過該些閘極線施加閘極脈衝；以及電力線，通過該些電力線施加恆定電壓；以及閘極驅動器，配置以產生閘極脈衝。像素中的每一個皆包含像素電路。像素電路包含：驅動元件，配置以驅動發光元件；以及開關元件，配置以開啟/關閉以響應閘極脈衝。閘極驅動器包含複數個電晶體。驅動元件、開關元件和閘極驅動器的電晶體為n通道型氧化物電晶體。
開關元件具有與第一電晶體相同的堆疊結構。
第一電晶體的第二電極與第一–第一金屬圖案接觸。
驅動元件具有與第二電晶體相同的堆疊結構。
第二電晶體的第二電極與第二金屬圖案接觸。
顯示面板進一步包括：跳線圖案，設置在與第一電晶體和第二電晶體的第一電極和第二電極相同的層上，並配置以通過穿透第三絕緣層和第四絕緣層的接觸孔與導電半導體圖案接觸，且通過穿透第一絕緣層至第四絕緣層的接觸孔與第一–第二金屬圖案接觸。
閘極驅動器的至少一部分設置在像素陣列外的外框區域中，其中像素佈置在顯示面板中。電路層進一步包含：複數條VSS線，設置在像素陣列中，並且通過該些VSS線施加像素參考電壓；以及短路條，配置以連接VSS線。
電路層進一步包含：閉環靜電放電導線，設置在外框區域中；複數個靜電放電元件，連接在資料線與閉環靜電放電導線之間；以及複數個靜電放電元件，連接在閘極線與閉環靜電放電導線之間。靜電放電元件具有與第一電晶體相同的堆疊結構。
電路層進一步包含：解多工器，連接到資料線，並且解多工器的開關元件具有與第一電晶體相同的堆疊結構。
電路層包含閘極驅動器，其包含偏移暫存器。偏移暫存器中的訊號發射器的每一個包含：第一控制節點；第二控制節點；以及控制電路，配置以對第一控制節點和第二控制節點充電和放電，以響應輸入訊號；以及緩衝器，配置以將閘極脈衝輸出到第一輸出節點，並將進位脈衝輸出到第二輸出節點。控制電路和緩衝器中的至少一個包含至少兩個或多個具有不同剖面結構的電晶體。
控制電路包含：電晶體，其包含閘極電極，連接到第二控制節點、第一電極，連接到第一控制節點、以及第二電極，連接到第一緩衝節點；以及電晶體，其包含閘極電極，連接到第二控制節點、第一電極，連接到第一緩衝節點、以及第二電極，連接到VSS節點。
訊號發射器中的每一個進一步包含：逆變器電路，配置以在第一控制節點充電時使第二控制節點放電，而在第一控制節點放電時使第二控制節點充電。逆變器電路包含：電晶體，其包含閘極電極，連接到第二緩衝節點、第一電極，連接到VDD節點、以及第二電極，連接到第二控制節點；電晶體，其包含閘極電極和第一電極，連接到VDD節點、以及第二電極，連接到第二緩衝節點；電晶體，其包含閘極電極，連接到第一控制節點、第一電極，連接到第二緩衝節點、以及第二電極，連接到第二VSS節點；以及電晶體，其包含閘極電極，連接到第一控制節點、第一電極，連接到第二控制節點、以及第二電極，連接到第一VSS節點。
控制電路包含：電晶體，其包含閘極電極，線路選擇脈衝施加到該閘極電極、第一電極，輸入訊號施加到該第一電極、以及第二電極，連接到第一節點；電容器，耦接在第一節點與VSS節點之間；電晶體，其包含閘極電極，連接到第一節點、第一電極，連接到VDD節點、以及第二電極，連接到第二節點；電晶體，其包含閘極電極，重置脈衝施加到該閘極電極、第一電極，連接到第二節點、以及第二電極，連接到第一控制節點；以及電晶體，其包含閘極電極，起動脈衝施加該閘極電極、第一電極，連接到第一控制節點、以及第二電極，連接到VSS節點。
顯示面板包括：電路層，設置在基板上，並包含複數個電晶體；發光元件層，設置在電路層上，並包含複數個發光元件；以及封裝層，配置以覆蓋發光元件層。電路層至少包含第一電晶體和第二電晶體。第一電晶體包含：第一氧化物半導體圖案；閘極電極，在第一氧化物半導體圖案上方與第一氧化物半導體圖案重疊；第一電極，與第一氧化物半導體圖案的一側接觸；以及第二電極，與第一氧化物半導體圖案的另一側接觸。第二電晶體包含：第二氧化物半導體圖案；閘極電極，在第二氧化物半導體圖案上方與第二氧化物半導體圖案重疊；第一電極，與第二氧化物半導體圖案的一側接觸；第二電極，與第二氧化物半導體圖案的另一側接觸；第一金屬圖案，設置在基板上以重疊第二氧化物半導體圖案；以及第二金屬圖案，設置在第二氧化物半導體圖案與第一金屬圖案之間。電路層中的所有電晶體可以皆為n通道型氧化物電晶體。
第一金屬圖案設置在第二氧化物半導體圖案下面。
電路層包含閘極驅動器，其包含偏移暫存器。偏移暫存器中的訊號發射器的每一個包含：第一控制節點；第二控制節點；以及控制電路，配置以對第一控制節點和第二控制節點充電和放電，以響應輸入訊號；以及緩衝器，配置以將閘極脈衝輸出到第一輸出節點，並將進位脈衝輸出到第二輸出節點。控制電路和緩衝器中的至少一個包含具有源極接觸結構的電晶體、具有後閘極的電晶體、以及具有雙閘極的電晶體中的至少兩個電晶體。具有源極接觸結構的電晶體包含：閘極電極；第一氧化物半導體圖案；第一電極，與第一氧化物半導體圖案的一側接觸；第二電極，與第一氧化物半導體圖案的另一側接觸；以及金屬圖案，設置在第一氧化物半導體圖案下面，並配置以與第二電極接觸。具有後閘極的電晶體包含：閘極電極；第二氧化物半導體圖案；第一電極，與第二氧化物半導體圖案的一側接觸；第二電極，與第二氧化物半導體圖案的另一側接觸；以及金屬圖案，設置在第二氧化物半導體圖案下面，且恆固定電壓施加到該金屬圖案。具有雙閘極的電晶體包含：閘極電極；第三氧化物半導體圖案；第一電極，與第三氧化物半導體圖案的一側接觸；第二電極，與第三氧化物半導體圖案的另一側接觸；以及金屬圖案，設置在第三氧化物半導體圖案下面，並配置以與閘極電極接觸。
控制電路包含：電晶體，其包含閘極電極，連接到第二控制節點、第一電極，連接到第一控制節點、以及第二電極，連接到第一緩衝節點；以及電晶體，其包含閘極電極，連接到第二控制節點、第一電極，連接到第一緩衝節點、以及第二電極，連接到VSS節點。
訊號發射器中的每一個進一步包含：逆變器電路，配置以在第一控制節點充電時使第二控制節點放電，而在第一控制節點放電時使第二控制節點充電。逆變器電路包含：電晶體，其包含閘極電極，連接到第二緩衝節點、第一電極，連接到VDD節點、以及第二電極，連接到第二控制節點；電晶體，其包含閘極電極和第一電極，連接到VDD節點、以及第二電極，連接到第二緩衝節點；電晶體，其包含閘極電極，連接到第一控制節點、第一電極，連接到第二控制節點、以及第二電極，連接到第一VSS節點；以及電晶體，其包含閘極電極，連接到第一控制節點、第一電極，連接到第二緩衝節點、以及第二電極，連接到第二VSS節點。
控制電路包含：電晶體，其包含閘極電極，線路選擇脈衝施加到該閘極電極、第一電極，輸入訊號施加到該第一電極、以及第二電極，連接到第一節點；電容器，耦接在第一節點與VSS節點之間；電晶體，其包含閘極電極，連接到第一節點、第一電極，連接到VDD節點、以及第二電極，連接到第二節點；電晶體，其包含閘極電極，重置脈衝施加到該閘極電極、第一電極，連接到第二節點、以及第二電極，連接到第一控制節點；以及電晶體，其包含閘極電極，起動脈衝施加到該閘極電極、第一電極，連接到第一控制節點、以及第二電極，連接到VSS節點。
一種顯示面板，包括：電路層，設置在基板上，並包含複數個電晶體；發光元件層，設置在電路層上，並包含複數個發光元件；以及封裝層，覆蓋發光元件層。電路層包含閘極驅動器，其包含偏移暫存器。偏移暫存器中的訊號發射器的每一個包含：具有源極接觸結構的電晶體，該電晶體包含：閘極電極、第一氧化物半導體圖案、第一電極，與第一氧化物半導體圖案的一側接觸、第二電極，與第一氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在第一氧化物半導體圖案下面，並配置以與第二電極接觸；具有後閘極的電晶體，該電晶體包含：閘極電極、第二氧化物半導體圖案、第一電極，與第二氧化物半導體圖案的一側接觸、第二電極，與第二氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在第二氧化物半導體圖案下面，且恆定電壓施加到該金屬圖案；以及具有雙閘極的電晶體，該電晶體包含：閘極電極、第三氧化物半導體圖案、第一電極，與第三氧化物半導體圖案的一側接觸、第二電極，與第三氧化物半導體圖案的另一側接觸、以及金屬圖案，設置在第三氧化物半導體圖案下面，並配置以為與閘極電極接觸。電路層中的所有電晶體可以皆為n通道型氧化物電晶體。
金屬圖案包含：一個或多個的第一金屬圖案和第二金屬圖案，其中，第一金屬圖案的至少一部分與氧化物半導體圖案重疊，其間插入有第一絕緣層和第二絕緣層，而第二金屬圖案的至少一部分與氧化物半導體圖案重疊，其間插入有第一絕緣層和第二絕緣層。
電子裝置包括：顯示裝置，其上再生輸入影像；以及主機系統，將輸入影像的像素資料傳輸到顯示裝置。顯示裝置包含具有如上所述的結構的顯示面板。
應理解的是，本發明的上述概括說明和下述詳細說明都是示例性和解釋性的，而不是為了指示申請專利範圍所述的基本限制。因此，申請專利範圍的範疇不受上述概括說明和下述詳細說明的限制。
儘管本發明實施例參考附圖詳細描述，但本發明不限於此，並且可以在不脫離本發明的技術構思的情況下以多種不同的形式實施。因此，本發明所揭露的實施例僅用於說明而提供，而不旨在限制本發明之技術概念。本發明的技術概念的範疇不限於此。因此，應該理解的是，上述實施例在所有態樣都是說明性的，並不會限制本發明。本發明的保護範圍應基於以下申請專利範圍來解釋，並且在其等同範圍內的所有技術概念應被解釋為落入本發明的範疇內。
本申請案主張於2021年9月03日提交之韓國專利申請第10-2021-0117694號、於2021年12月27日提交之韓國專利申請第10-2021-0188351號、以及於2022年7月18日提交之韓國專利申請第10-2022-0088215號等的優先權，本發明引用其等揭露內容並將全部併入本發明中。
10,SUBS:基板 12:電路層 14:發光元件層 16:封裝層 32:GIP導線 34,36:VSS短路條 38:VSS線 40:ESD導線（靜電放電導線） 42:ESD元件 91:時脈線 92:進位線 100:顯示面板 101:像素 102:資料線 103:閘極線 110:資料驅動器 112:解多工器陣列 120:閘極驅動器 130:時序控制器 140:電源供應器 AA:像素陣列 ACT:氧化物半導體圖案 ACT1:第一半導體圖案、氧化物半導體圖案、半導體圖案 ACT2:第二半導體圖案、氧化物半導體圖案、半導體圖案 ANO:陽極電極 B:藍光發光元件 BGTR,DGTR,SCTR,SCTR（L）,SCTR（L'）,TR:電晶體 BNK:堤部圖案 BUF:絕緣層 BUF1:第一絕緣層、絕緣層 BUF2:第二絕緣層、絕緣層 BZ:外框區域 C（n+2）,QB（n-1）:第三輸入訊號 C（n-1）,C（n-2）:第一輸入訊號 C,C20,C3,Cst:電容器 C1,C11,C21:第一電容器 C2,C12,C22:第二電容器 CAR,CAR（n-1）〜CAR（n+2）:進位脈衝 CAT:陰極電極 Cbuf,Cgi:電容器電容 CE,E3:跳線圖案 CE1,DE1,DE2,E1:第一電極 CE2,SE2,E2:第二電極 CE3,E31:金屬圖案 CLK1,CLK2,CLK3,CLK4:偏移時脈 CNT1:第一接觸孔 CNT2:第二接觸孔 CNT31,CNT33,CNT35:第三–第一接觸孔 CNT32,CNT34,CNT36:第三–第二接觸孔 CNT4:第四接觸孔 CTRL:控制電路 D,D',L,L':長度 DAM:壩 DC:固定電壓 DIC:驅動積體電路 DT:驅動元件 EL:發光元件 EM:EM脈衝、閘極訊號 EMCLK:第二輸入訊號 EPAS1:第一有機膜 EPAS2:第二有機膜 EVDD:像素驅動電壓 EVSS:像素參考電壓 G:綠光發光元件 GE,GE1,GE2:閘極電極 GI:第三絕緣層、絕緣層 Gout,Gout（n-1）,Gout（n）, Gout（n+1）,Gout（n+2）:閘極脈衝 GVDD:VDD節點 GVDD0:第二VDD節點、VDD節點 GVDD1:第一VDD節點、VDD節點 GVSS0:第三VSS節點、VSS節點 GVSS1:第二VSS節點、VSS節點 GVSS2:第一VSS節點、VSS節點 ILD:第四絕緣層、絕緣層 INIT:初始化脈衝、閘極訊號 INV:逆變器電路 L1〜Ln:像素線 LS1:第一金屬圖案 LS2:第二金屬圖案 LSP:線路選擇脈衝 M,n1:第一節點 MACT:導電半導體圖案、半導體圖案 N1,n2:第二節點 n3:第三節點 NET1:第二緩衝節點 OE:有機化合物層 PAC1:第五絕緣層、絕緣層 PAC2:第六絕緣層、絕緣層 PCB:印刷電路板 PCL:無機薄膜 Q,Q（n）:第一控制節點 QB,QB（n）:第二控制節點 Qh:第一緩衝節點 R:紅光發光元件 RST:重置脈衝 SC_CRCLK（n）:第二偏移時脈 SCAN:掃描脈衝、閘極訊號 SCCLK（n）:第一偏移時脈 SD21:第五–第一金屬圖案 SD22:第五–第二金屬圖案 SD23:第五–第三金屬圖案 SENSE:感測脈衝、閘極訊號 SE1:第二電極、源極電極 SPC:墊片 ST（n-1）〜ST（n+2）:訊號發射器 T01,T02,T03,T04:開關元件 T1〜T18:第一電晶體〜第十八電晶體 T21〜T35:第一電晶體〜第十五電晶體 T41〜T51:第一電晶體〜第十一電晶體 T61〜T64:第一電晶體〜第四電晶體 Td:下拉電晶體 TFT1:第一TFT TFT2:第二TFT Tu:上拉電晶體 Vbg,Vd,Vs,Vtg:電壓 Vdata:資料電壓 VGH:閘極高電壓、閘極導通電壓 VGL:閘極低電壓、閘極關斷電壓 VGMA:伽瑪參考電壓 Vinit:初始化電壓 Vref:參考電壓 VST:第二輸入訊號、起動脈衝
藉由參照附圖詳細描述本發明的示例性實施例，本發明的上述和其他目標、特徵和優點對於所屬技術領域中具有通常知識者將變得顯而易見，其中： 圖1是顯示根據本發明一實施例的顯示裝置的方塊圖； 圖2是顯示圖1中所示之顯示面板的剖面結構的剖面圖； 圖3是顯示將複數個驅動IC附接到顯示面板的示例的平面圖； 圖4是示意性地顯示靜電放電（electrostatic discharge, ESD）導線和ESD元件的示例的圖； 圖5是顯示適用於本發明的顯示面板的像素電路的電路圖； 圖6A和圖6B是顯示根據本發明一實施例的顯示面板的剖面結構的剖面圖； 圖7A是圖6A中第一TFT的下部結構的剖面圖，同時省略了第一電極和第二電極； 圖7B是圖6B中第一TFT的下部結構的剖面圖，同時省略了第一電極和第二電極； 圖8是圖6A和圖6B中第一TFT的下部結構的剖面圖，同時省略了第一電極和第二電極； 圖9是顯示閘極驅動器的示意方塊圖； 圖10A和圖10B是顯示具有共面結構的電晶體的示意圖； 圖11A至圖11D是顯示設置在電晶體下面的金屬圖案連接到電晶體的一個電極的示例的示意圖； 圖12A和圖12B是顯示其中各別的恆定電壓施加到的金屬圖案設置在電晶體下面的示例的剖面圖； 圖12C是圖12A和圖12B中所示之電晶體的等效電路圖； 圖13A至圖13E是顯示設置在電晶體下面的金屬圖案連接到電晶體的閘極電極的示例的示意圖； 圖14是顯示閘極驅動器中訊號發射器的結構的示意方塊圖； 圖15是詳細顯示根據本發明第一實施例的訊號發射器的電路圖； 圖16是詳細顯示根據本發明第二實施例的訊號發射器的電路圖； 圖17是詳細顯示根據本發明第三實施例的訊號發射器的電路圖；以及 圖18是顯示像素線選擇電路的示例的示意圖。
100:顯示面板 ACT1:第一半導體圖案、氧化物半導體圖案、半導體圖案 ACT2:第二半導體圖案、氧化物半導體圖案、半導體圖案 ANO:陽極電極 BNK:堤部圖案 BUF1:第一絕緣層、絕緣層 BUF2:第二絕緣層、絕緣層 CAT:陰極電極 CE:跳線圖案 DAM:壩 DE1,DE2:第一電極 EPAS1:第一有機膜 EPAS2:第二有機膜 GE1,GE2:閘極電極 GI:第三絕緣層、絕緣層 ILD:第四絕緣層、絕緣層 LS1:第一金屬圖案 LS2:第二金屬圖案 MACT:導電半導體圖案、半導體圖案 OE:有機化合物層 PAC1:第五絕緣層、絕緣層 PAC2:第六絕緣層、絕緣層 PCL:無機薄膜 SD21:第五–第一金屬圖案 SD22:第五–第二金屬圖案 SD23:第五–第三金屬圖案 SE1:第二電極、源極電極 SE2:第二電極 SPC:墊片 SUBS:基板 TFT1:第一TFT TFT2:第二TFT

Claims (32)

  1. 一種顯示面板，包括： 一電路層，設置在一基板上，並包含複數個電晶體； 一發光元件層，設置在該電路層上，並包含複數個發光元件；以及 一封裝層，其配置以覆蓋該發光元件層， 其中， 該電路層至少包含一第一電晶體和一第二電晶體， 其中該第一電晶體包含：一第一氧化物半導體圖案；一閘極電極，在該第一氧化物半導體圖案上方與該第一氧化物半導體圖案重疊；一第一電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的一側接觸；一第二電極，在該第一氧化物半導體圖案上與該第一氧化物半導體圖案的另一側接觸；以及一第一–第一金屬圖案，設置在該基板上以重疊該第一氧化物半導體圖案；以及 該第二電晶體包含：一第二氧化物半導體圖案；一閘極電極，在該第二氧化物半導體圖案上方與該第二氧化物半導體圖案重疊；一第一電極，與該第二氧化物半導體圖案的一側接觸；一第二電極，與該第二氧化物半導體圖案的另一側接觸；一第一–第二金屬圖案，設置在該基板上以重疊該第二氧化物半導體圖案；以及一第二金屬圖案，設置在該第二氧化物半導體圖案與該第一–第二金屬圖案之間。
  2. 如請求項1所述之顯示面板，其中，該電路層中的所有電晶體皆為n通道型氧化物電晶體。
  3. 如請求項1所述之顯示面板，其中，該第一–第一金屬圖案設置在該第一氧化物半導體圖案下面，而該第一–第二金屬圖案設置在該第二氧化物半導體圖案下面。
  4. 如請求項1所述之顯示面板，進一步包括： 一第五金屬層，設置在該第一電晶體和該第二電晶體的上方， 其中該第五金屬層包含： 一第五–第一金屬圖案，設置在該第一電晶體上； 一第五–第二金屬圖案，設置在該第二電晶體上；以及 一第五–第三金屬圖案，配置以將該發光元件的陽極電極連接到該第二電晶體的該第二電極。
  5. 如請求項4所述之顯示面板，其中，該第五金屬層包含鈦。
  6. 如請求項5所述之顯示面板，其中，該第一電晶體和該第二電晶體的該第一電極和該第二電極包含鈦。
  7. 如請求項4所述之顯示面板，進一步包括： 一第一絕緣層，設置在該基板上，以覆蓋該第一–第一金屬圖案和該第一–第二金屬圖案； 一第二絕緣層，設置在該第一絕緣層上，以覆蓋該第二金屬圖案和該第一絕緣層； 一第三絕緣層，設置在該第二絕緣層上，以覆蓋該第一氧化物半導體圖案和該第二氧化物半導體圖案及該第二絕緣層； 一第四絕緣層，設置在該第三絕緣層上，以覆蓋該第一電晶體和該第二電晶體的該些閘極電極和該第三絕緣層； 一第五絕緣層，設置在該第四絕緣層上，以覆蓋該第一電晶體和該第二電晶體的該第一電極和該第二電極及該第四絕緣層；以及 一第六絕緣層，設置在該第五絕緣層上，以覆蓋該第五金屬層和該第五絕緣層，其中 該第一絕緣層至該第四絕緣層中的每一個皆為一無機膜， 該第五絕緣層和該第六絕緣層中的每一個皆為一有機膜，其厚度大於該第一絕緣層至該第四絕緣層中的每一個的厚度。
  8. 如請求項7所述之顯示面板，其中，該第一絕緣層的厚度為500Å至3000Å。
  9. 如請求項1所述之顯示面板，其中，該電路層包含： 複數個像素，連接到複數條資料線，通過該些資料線施加一資料電壓；複數條閘極線，通過該些閘極線施加一閘極脈衝；以及複數條電力線，通過該些電力線施加一恆定電壓；以及 一閘極驅動器，配置以產生該閘極脈衝， 其中該些像素中的每一個皆包含一像素電路， 其中該像素電路包含： 一驅動元件，配置以驅動該發光元件；以及 一開關元件，配置以開啟/關閉以響應該閘極脈衝， 其中該閘極驅動器包含複數個電晶體，以及 其中該驅動元件、該開關元件、及該閘極驅動器的該些電晶體皆為n通道型氧化物電晶體。
  10. 如請求項9所述之顯示面板，其中，該開關元件具有與該第一電晶體相同的堆疊結構。
  11. 如請求項9所述之顯示面板，其中，該第一電晶體的該第二電極與該第一–第一金屬圖案接觸。
  12. 如請求項9所述之顯示面板，其中，該驅動元件具有與該第二電晶體相同的堆疊結構。
  13. 如請求項1所述之顯示面板，其中，該第二電晶體的該第二電極與該第二金屬圖案接觸。
  14. 如請求項7所述之顯示面板，進一步包括： 一跳線圖案，設置在與該第一電晶體和該第二電晶體的該第一電極和該第二電極相同的層上，並配置以通過穿透該第三絕緣層和該第四絕緣層的一接觸孔與一導電半導體圖案接觸，且通過穿透該第一絕緣層至該第四絕緣層的一接觸孔與該第一–第二金屬圖案接觸。
  15. 如請求項9所述之顯示面板，其中，該閘極驅動器的至少一部分設置在一像素陣列外的一外框區域中，其中該像素佈置在該顯示面板中，以及 其中該電路層進一步包含： 複數條VSS線，設置在該像素陣列中，並通過該些VSS線施加一像素參考電壓；以及 一短路條，配置以連接該些VSS線。
  16. 如請求項15所述之顯示面板，其中，該電路層進一步包含： 一閉環靜電放電導線，設置在該外框區域中； 複數個靜電放電元件，連接在該些資料線與該閉環靜電放電導線之間；以及 複數個靜電放電元件，連接在該些閘極線與該閉環靜電放電導線之間；以及 其中該靜電放電元件具有與該第一電晶體相同的堆疊結構。
  17. 如請求項9所述之顯示面板，其中，該電路層進一步包含一解多工器，連接到該些資料線，以及 該解多工器的開關元件具有與該第一電晶體相同的堆疊結構。
  18. 如請求項1所述之顯示面板，其中，該電路層包含一閘極驅動器，其包含一偏移暫存器， 該偏移暫存器中的訊號發射器的每一個包含： 一第一控制節點、一第二控制節點、以及一控制電路，該控制電路配置以對該第一控制節點和該第二控制節點充電和放電，以響應輸入訊號；以及 一緩衝器，配置以將一閘極脈衝輸出到一第一輸出節點，並將一進位脈衝輸出到一第二輸出節點；以及 其中該控制電路和該緩衝器中的至少一個包含至少兩個或多個具有不同剖面結構的電晶體。
  19. 如請求項18所述之顯示面板，其中，該控制電路包含： 一電晶體，包含：一閘極電極，連接到該第二控制節點；一第一電極，連接到該第一控制節點；以及一第二電極，連接到一第一緩衝節點；以及 一電晶體，包含：一閘極電極，連接到該第二控制節點；一第一電極，連接到該第一緩衝節點；以及一第二電極，連接到一VSS節點。
  20. 如請求項18所述之顯示面板，其中，該些訊號發射器中的每一個進一步包含： 一逆變器電路，配置以在該第一控制節點充電時使該第二控制節點放電，而在該第一控制節點放電時使該第二控制節點充電，以及 其中該逆變器電路包含： 一電晶體，包含：一閘極電極，連接到一第二緩衝節點；一第一電極，連接到一VDD節點；以及一第二電極，連接到該第二控制節點； 一電晶體，包含：一閘極電極和一第一電極，連接到該VDD節點；以及一第二電極，連接到該第二緩衝節點； 一電晶體，包含：一閘極電極，連接到該第一控制節點；一第一電極，連接到該第二控制節點；以及一第二電極，連接到一第一VSS節點；以及 一電晶體，包含：一閘極電極，連接到該第一控制節點；一第一電極，連接到該第二緩衝節點；以及一第二電極，連接到一第二VSS節點。
  21. 如請求項18所述之顯示面板，其中，該控制電路包含： 一電晶體，包含：一閘極電極，一線路選擇脈衝施加到該閘極電極；一第一電極，一輸入訊號施加到該第一電極；以及一第二電極，連接到一第一節點； 一電容器，耦接在該第一節點與一VSS節點之間； 一電晶體，包含：一閘極電極，連接到該第一節點；一第一電極，連接到一VDD節點；以及一第二電極，連接到一第二節點； 一電晶體，包含：一閘極電極，一重置脈衝施加到該閘極電極；一第一電極，連接到該第二節點；以及一第二電極，連接到該第一控制節點；以及 一電晶體，包含：一閘極電極，一起動脈衝施加到該閘極電極；一第一電極，連接到該第一控制節點；以及一第二電極，連接到該VSS節點。
  22. 一種顯示面板，包括： 一電路層，設置在一基板上，並包含複數個電晶體； 一發光元件層，設置在該電路層上，並包含複數個發光元件；以及 一封裝層，配置以覆蓋該發光元件層， 其中該電路層至少包含一第一電晶體和一第二電晶體， 其中該第一電晶體包含：一第一氧化物半導體圖案；一閘極電極，在該第一氧化物半導體圖案上方與該第一氧化物半導體圖案重疊；一第一電極，與該第一氧化物半導體圖案的一側接觸；以及一第二電極，與該第一氧化物半導體圖案的另一側接觸；以及 該第二電晶體包含：一第二氧化物半導體圖案；一閘極電極，在該第二氧化物半導體圖案上方與該第二氧化物半導體圖案重疊；一第一電極，與該第二氧化物半導體圖案的一側接觸；一第二電極，與該第二氧化物半導體圖案的另一側接觸；一第一金屬圖案，設置在該基板上以重疊該第二氧化物半導體圖案；以及一第二金屬圖案，設置在該第二氧化物半導體圖案與該第一金屬圖案之間。
  23. 如請求項22所述之顯示面板，其中，該電路層中的所有電晶體皆為n通道型氧化物電晶體。
  24. 如請求項22所述之顯示面板，其中，該第一金屬圖案設置在該第二氧化物半導體圖案下面。
  25. 如請求項22所述之顯示面板，其中，該電路層包含： 一閘極驅動器，包含一偏移暫存器， 該偏移暫存器中的訊號發射器的每一個包含： 一第一控制節點、一第二控制節點、以及一控制電路，該控制電路配置以對該第一控制節點和該第二控制節點充電和放電，以響應輸入訊號；以及 一緩衝器，配置以將一閘極脈衝輸出到一第一輸出節點，並將一進位脈衝輸出到一第二輸出節點， 該控制電路和該緩衝器中的至少一個包含具有一源極接觸結構的一電晶體、具有一後閘極的一電晶體、以及具有一雙閘極的一電晶體中的至少兩個電晶體， 具有該源極接觸結構的該電晶體包含：一閘極電極；一第一氧化物半導體圖案；一第一電極，與該第一氧化物半導體圖案的一側接觸；一第二電極，與該第一氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第一氧化物半導體圖案下面，並配置以與該第二電極接觸， 具有該後閘極的該電晶體包含：一閘極電極；一第二氧化物半導體圖案；一第一電極，與該第二氧化物半導體圖案的一側接觸；一第二電極，與該第二氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第二氧化物半導體圖案下面，且一恆定電壓施加到該金屬圖案， 具有該雙閘極的該電晶體包含：一閘極電極；一第三氧化物半導體圖案；一第一電極，與該第三氧化物半導體圖案的一側接觸；一第二電極，與該第三氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第三氧化物半導體圖案下面，並配置以與該閘極電極接觸。
  26. 如請求項25所述之顯示面板，其中，該控制電路包含： 一電晶體，包含：一閘極電極，連接到該第二控制節點；一第一電極，連接到該第一控制節點；以及一第二電極，連接到一第一緩衝節點；以及 一電晶體，包含：一閘極電極，連接到該第二控制節點；一第一電極，連接到該第一緩衝節點；以及一第二電極，連接到一VSS節點。
  27. 如請求項25所述之顯示面板，其中，該些訊號發射器中的每一個進一步包含： 一逆變器電路，配置以在該第一控制節點充電時使該第二控制節點放電，而在該第一控制節點放電時使該第二控制節點充電， 其中該逆變器電路包含： 一電晶體，包含：一閘極電極，連接到一第二緩衝節點；一第一電極，連接到一VDD節點；以及一第二電極，連接到該第二控制節點； 一電晶體，包含：一閘極電極和一第一電極，連接到該VDD節點；以及一第二電極，連接到該第二緩衝節點； 一電晶體，包含：一閘極電極，連接到該第一控制節點；一第一電極，連接到該第二控制節點；以及一第二電極，連接到一第一VSS節點；以及 一電晶體，包含：一閘極電極，連接到該第一控制節點；一第一電極，連接到該第二緩衝節點；以及一第二電極，連接到一第二VSS節點。
  28. 如請求項25所述之顯示面板，其中，該控制電路包含： 一電晶體，包含：一閘極電極，一線路選擇脈衝施加到該閘極電極；一第一電極，一輸入訊號施加到該第一電極；以及一第二電極，連接到一第一節點； 一電容器，耦接在該第一節點與一VSS節點之間； 一電晶體，包含：一閘極電極，連接到該第一節點；一第一電極，連接到一VDD節點；以及一第二電極，連接到一第二節點； 一電晶體，包含：一閘極電極，一重置脈衝施加到該閘極電極；一第一電極，連接到該第二節點；以及一第二電極，連接到該第一控制節點；以及 一電晶體，包含：一閘極電極，一起動脈衝施加到該閘極電極；一第一電極，連接到該第一控制節點；以及一第二電極，連接到該VSS節點。
  29. 一種顯示面板，包括： 一電路層，設置在一基板上，並包含複數個電晶體； 一發光元件層，設置在該電路層上，並包含複數個發光元件；以及 一封裝層，覆蓋該發光元件層， 其中該電路層包含： 一閘極驅動器，包含一偏移暫存器， 該偏移暫存器中的訊號發射器的每一個包含： 具有一源極接觸結構的一電晶體，該電晶體包含：一閘極電極；一第一氧化物半導體圖案；一第一電極，與該第一氧化物半導體圖案的一側接觸；一第二電極，與該第一氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第一氧化物半導體圖案下面，並配置以與該第二電極接觸； 具有一後閘極的一電晶體，該電晶體包含：一閘極電極；一第二氧化物半導體圖案；一第一電極，與該第二氧化物半導體圖案的一側接觸；一第二電極，與該第二氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第二氧化物半導體圖案下面，且一恆定電壓施加到該金屬圖案；以及 具有一雙閘極的一電晶體，該電晶體包含：一閘極電極；一第三氧化物半導體圖案；一第一電極，與該第三氧化物半導體圖案的一側接觸；一第二電極，與該第三氧化物半導體圖案的另一側接觸；以及一金屬圖案，設置在該第三氧化物半導體圖案下面，並配置以與該閘極電極接觸。
  30. 如請求項29所述之顯示面板，其中，該電路層中的所有電晶體皆為n通道型氧化物電晶體。
  31. 如請求項29所述之顯示面板，其中，該金屬圖案包含： 一第一金屬圖案和一第二金屬圖案中的一個或多個，其中，該第一金屬圖案的至少一部分與一氧化物半導體圖案重疊，其間插入有一第一絕緣層和一第二絕緣層，而該第二金屬圖案的至少一部分與該氧化物半導體圖案重疊，其間插入有該第一絕緣層和該第二絕緣層。
  32. 一種電子裝置，包括： 一顯示裝置，其上再生一輸入影像；以及 一主機系統，其將一輸入影像的一像素資料傳輸到該顯示裝置， 其中該顯示裝置包含如請求項1至31中任一項所述之顯示面板。
TW111133047A 2021-09-03 2022-08-31 顯示面板和包含該顯示面板的電子裝置 TWI818705B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2021-0117694 2021-09-03
KR20210117694 2021-09-03
KR10-2021-0188351 2021-12-27
KR1020210188351A KR20230034832A (ko) 2021-09-03 2021-12-27 표시패널과 이를 포함한 전자장치
KR1020220088215A KR20230035203A (ko) 2021-09-03 2022-07-18 표시패널과 이를 포함한 전자장치
KR10-2022-0088215 2022-07-18

Publications (2)

Publication Number Publication Date
TW202327077A TW202327077A (zh) 2023-07-01
TWI818705B true TWI818705B (zh) 2023-10-11

Family

ID=83005993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133047A TWI818705B (zh) 2021-09-03 2022-08-31 顯示面板和包含該顯示面板的電子裝置

Country Status (5)

Country Link
US (1) US11882742B2 (zh)
EP (1) EP4170718A3 (zh)
JP (1) JP7558230B2 (zh)
CN (1) CN115768177A (zh)
TW (1) TWI818705B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530937B (zh) * 2020-12-02 2022-09-27 Tcl华星光电技术有限公司 一种静电保护电路和显示面板
KR102874688B1 (ko) * 2021-12-16 2025-10-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230120223A (ko) * 2022-02-08 2023-08-17 삼성디스플레이 주식회사 표시 장치
CN118212879A (zh) * 2022-12-16 2024-06-18 乐金显示有限公司 像素电路和包括该像素电路的显示装置
CN118818165A (zh) * 2023-04-19 2024-10-22 群创光电股份有限公司 电子装置
CN119156047A (zh) * 2023-06-14 2024-12-17 北京京东方技术开发有限公司 显示面板和显示装置
CN117456897A (zh) * 2023-10-13 2024-01-26 广州华星光电半导体显示技术有限公司 一种显示面板及其驱动方法
KR102874597B1 (ko) * 2023-12-29 2025-10-22 엘지디스플레이 주식회사 픽셀 회로, 표시패널 및 표시장치
TWI889446B (zh) * 2024-07-09 2025-07-01 友達光電股份有限公司 顯示裝置與此顯示裝置之控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201407765A (zh) * 2012-08-13 2014-02-16 樂金顯示科技股份有限公司 有機發光顯示器及其製造方法
TW201824531A (zh) * 2016-12-30 2018-07-01 韓商樂金顯示科技股份有限公司 有機發光顯示裝置及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
WO2012008079A1 (ja) * 2010-07-16 2012-01-19 シャープ株式会社 薄膜トランジスタおよびシフトレジスタ
JP5707914B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
KR102278390B1 (ko) * 2015-01-20 2021-07-19 삼성디스플레이 주식회사 구동 드라이버 및 이를 포함하는 표시 장치
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101920769B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102773737B1 (ko) * 2016-12-14 2025-02-27 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107275350B (zh) * 2017-07-19 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102369730B1 (ko) * 2017-08-31 2022-03-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102795676B1 (ko) * 2018-01-11 2025-04-11 어플라이드 머티어리얼스, 인코포레이티드 금속 산화물 스위치를 갖는 작은 저장 커패시터를 갖는 박막 트랜지스터
KR102566157B1 (ko) 2018-06-28 2023-08-11 삼성디스플레이 주식회사 표시장치
KR102656236B1 (ko) * 2018-09-03 2024-04-09 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR102522804B1 (ko) * 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
KR102866504B1 (ko) * 2019-05-20 2025-10-01 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
US11765935B2 (en) * 2019-07-04 2023-09-19 Lg Display Co., Ltd. Display apparatus
KR102837373B1 (ko) 2019-08-19 2025-07-23 삼성디스플레이 주식회사 표시 장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR102620048B1 (ko) * 2020-09-16 2024-01-02 삼성디스플레이 주식회사 에칭 장치 및 이를 이용하는 표시 장치 제조 방법
KR20220077235A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201407765A (zh) * 2012-08-13 2014-02-16 樂金顯示科技股份有限公司 有機發光顯示器及其製造方法
TW201824531A (zh) * 2016-12-30 2018-07-01 韓商樂金顯示科技股份有限公司 有機發光顯示裝置及其製造方法

Also Published As

Publication number Publication date
EP4170718A3 (en) 2023-08-23
US20230071094A1 (en) 2023-03-09
EP4170718A2 (en) 2023-04-26
US11882742B2 (en) 2024-01-23
TW202327077A (zh) 2023-07-01
JP2023037619A (ja) 2023-03-15
CN115768177A (zh) 2023-03-07
JP7558230B2 (ja) 2024-09-30

Similar Documents

Publication Publication Date Title
TWI818705B (zh) 顯示面板和包含該顯示面板的電子裝置
US11249580B2 (en) Touch display panel, method for driving touch display panel, and electronic device
KR102727024B1 (ko) 표시패널 및 표시장치
KR20200076302A (ko) 표시 패널 및 표시 장치
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
KR102845728B1 (ko) 표시패널
US20230165073A1 (en) Display device
US10475384B2 (en) Display device comprising a lighting part
CN118072679A (zh) 像素电路及包括其的显示装置
KR102854280B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US20220148519A1 (en) Display panel and display device using the same
CN118411939A (zh) 像素电路和包括该像素电路的显示装置
CN115881039B (zh) 像素电路和包括该像素电路的显示装置
KR102859565B1 (ko) 픽셀 회로와 이를 포함한 표시장치
KR102770647B1 (ko) 게이트 구동 회로와 이를 포함한 표시장치
KR102901754B1 (ko) 원장 기판, 표시패널, 및 그 제조방법
KR20230035203A (ko) 표시패널과 이를 포함한 전자장치
TWI876750B (zh) 顯示面板、佈置在其中的像素電路以及包含該顯示面板的顯示裝置
KR102687590B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US20250252926A1 (en) Gate driving circuit and display apparatus including the same
KR20230034832A (ko) 표시패널과 이를 포함한 전자장치
KR20240019495A (ko) 표시패널과 이를 포함한 웨어러블 표시장치
CN118197229A (zh) 像素电路和包含该像素电路的显示装置
CN118411944A (zh) 显示面板、布置在显示面板中的像素电路和包括该显示面板的显示设备
KR20250104031A (ko) 픽셀 회로 및 이를 포함하는 표시 장치