[go: up one dir, main page]

CN118212879A - 像素电路和包括该像素电路的显示装置 - Google Patents

像素电路和包括该像素电路的显示装置 Download PDF

Info

Publication number
CN118212879A
CN118212879A CN202311195786.2A CN202311195786A CN118212879A CN 118212879 A CN118212879 A CN 118212879A CN 202311195786 A CN202311195786 A CN 202311195786A CN 118212879 A CN118212879 A CN 118212879A
Authority
CN
China
Prior art keywords
voltage
gate
node
gate signal
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311195786.2A
Other languages
English (en)
Inventor
金奎珍
李东炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220176759A external-priority patent/KR102916156B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118212879A publication Critical patent/CN118212879A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路可以包括：驱动元件，该驱动元件连接到第一节点、第二节点和第三节点；第一开关元件，该第一开关元件向第二节点供应初始化电压；第二开关元件，该第二开关元件向第四节点供应数据电压；以及电容器，该电容器连接在第三节点与第四节点之间。此外，该像素电路还可以包括：第三开关元件，该第三开关元件向第三节点供应基准电压；第四开关元件，该第四开关元件向第一节点供应像素驱动电压；第五开关元件，该第五开关元件将第四节点与第二节点电连接；发光元件，该发光元件基于通过驱动元件供应的电流来发光；以及第六开关元件，该第六开关元件配置为将第三节点与连接到发光元件的阳极的第五节点电连接。

Description

像素电路和包括该像素电路的显示装置
相关申请的交叉引用
本申请要求于2022年12月16日在韩国提交的韩国专利申请第10-2022-0176759号的优先权，该申请的全部内容在此通过引用明确并入本申请。
技术领域
本公开涉及一种像素电路和包括该像素电路的显示装置。
背景技术
根据发光层的材料，电致发光显示装置通常分类成无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置包括有机发光二极管(以下称为“OLED”)，OLED自身发光(例如，不需要背光单元)，并且具有快速响应速度、高发光效率、提高的亮度和宽视角的优点。
在有机发光显示装置中，在像素中形成OLED。由于有机发光显示装置具有快速响应速度，在发光效率、亮度和视角方面优异，并且能够以全黑颜色(例如，纯黑)表现黑色梯度，因此有机发光显示装置在对比度和颜色再现性方面优异。
有机发光显示(OLED)装置的像素包括包含用于驱动OLED的驱动元件的像素电路以及连接到驱动元件的电容器。
由于由显示面板的制造工艺导致的工艺偏差和装置特性偏差，各个像素的驱动元件的电特性可能存在差异。随着像素的驱动时间变长，这些差异可能随时间的推移而增加或变得更加明显。为了补偿各个像素的驱动元件的电特性的差异，可以将内部补偿电路添加到像素电路。内部补偿电路可以对驱动元件的阈值电压进行采样，并通过驱动元件的阈值电压的量来补偿驱动元件的栅极电压。
此外，在装置通电或断电时可能发生补偿。然而，需要能够对驱动元件的阈值电压进行实时补偿。此外，需要能够提供不需要使用制造可能困难且昂贵的p沟道低温多晶硅(LTPS)晶体管的内部补偿电路。
此外，需要能够提供用于不降低图像质量的低速工作模式的低功率工作。
发明内容
提出本公开以致力于解决上述需要和/或缺点。
本公开提供一种能够使用利用N沟道晶体管实现的内部补偿电路来实时补偿驱动元件的阈值电压的像素电路，以及包括该像素电路的显示装置。
本公开要解决或处理的问题或限制不限于上面提及的那些内容，本领域普通技术人员将从下面的描述清楚地理解未提及的其他问题或限制。
根据本公开的一个实施例的像素电路，包括：驱动元件，该驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；第一开关元件，该第一开关元件配置为响应于第一栅极信号向第二节点供应初始化电压；第二开关元件，该第二开关元件配置为响应于第二栅极信号向第四节点供应数据电压；电容器，该电容器连接在第三节点与第四节点之间；第三开关元件，该第三开关元件配置为响应于第三栅极信号向第三节点供应基准电压；第四开关元件，该第四开关元件配置为响应于第四栅极信号向第一节点供应像素驱动电压；第五开关元件，该第五开关元件配置为响应于第五栅极信号将第四节点连接到第二节点；发光元件，该发光元件配置为由通过驱动元件供应的电流来驱动，该发光元件包括连接到第五节点的阳极和被施加低于像素驱动电压的阴极电压的阴极；以及第六开关元件，该第六开关元件配置为响应于第五栅极信号将第三节点连接到第五节点。
数据电压可以是将初始化电压与动态电压相加后的电压。动态电压可以根据像素数据的灰度值而变化。
像素电路的驱动时段可以包括：初始化时段，在该初始化时段期间，像素电路被初始化；采样时段，在该采样时段期间，驱动元件的阈值电压和数据电压被存储在电容器中；以及发光时段，在该发光时段期间，发光元件被驱动。
第一栅极信号的电压在初始化时段和采样时段期间可以为栅极导通电压，并且在发光时段期间可以为栅极截止电压。第二栅极信号的电压在采样时段期间可以为与数据电压同步的栅极导通电压，并且在初始化时段和发光时段期间可以为栅极截止电压。第三栅极信号的电压在初始化时段期间可以为栅极导通电压，并且在采样时段和发光时段期间可以为栅极截止电压。第四栅极信号的电压在采样时段和发光时段期间可以为栅极导通电压，并且在初始化时段期间可以为栅极截止电压。第五栅极信号的电压在初始化时段和发光时段期间可以为栅极导通电压，并且在采样时段期间可以为栅极截止电压。每一个开关元件响应于栅极导通电压而导通并且根据栅极截止电压而截止。
根据本公开的另一实施例的像素电路包括：驱动元件，该驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；第一开关元件，该第一开关元件配置为响应于第一栅极信号向第四节点供应初始化电压；第二开关元件，该第二开关元件配置为响应于第二栅极信号向第四节点供应数据电压；电容器，该电容器连接在第三节点与第四节点之间；第三开关元件，该第三开关元件配置为响应于第一栅极信号向第三节点供应第一基准电压；第四开关元件，该第四开关元件配置为响应于第三栅极信号向第一节点供应像素驱动电压；第五开关元件，该第五开关元件配置为响应于第四栅极信号将第四节点连接到第二节点；发光元件，该发光元件配置为由通过驱动元件供应的电流来驱动，该发光元件包括连接到第五节点的阳极和被施加低于像素驱动电压的阴极电压的阴极；以及第六开关元件，该第六开关元件配置为响应于第四栅极信号将第三节点连接到第五节点。
像素电路还可以包括：第七开关元件，该第七开关元件配置为响应于第二栅极信号向第二节点施加初始化电压。
像素电路还可以包括：第八开关元件，该第八开关元件配置为响应于第一栅极信号或第二栅极信号向第五节点施加第二基准电压。
像素电路的驱动时段可以包括：初始化时段，在该初始化时段期间，像素电路被初始化；采样时段，在该采样时段期间，驱动元件的阈值电压和数据电压被存储在电容器中；以及发光时段，在该发光时段期间，发光元件被驱动。
第一栅极信号的电压在初始化时段期间可以为栅极导通电压，并且在采样时段和发光时段期间可以为栅极截止电压。第二栅极信号的电压在采样时段期间可以为与数据电压同步的栅极导通电压，并且在初始化时段和发光时段期间可以为栅极截止电压。第三栅极信号的电压在采样时段和发光时段期间可以为栅极导通电压，并且在初始化时段期间可以为栅极截止电压。第四栅极信号的电压在发光时段期间可以为栅极导通电压，并且在初始化时段和采样时段期间可以为栅极截止电压。每一个开关元件响应于栅极导通电压而导通并且根据栅极截止电压而截止。
本公开的显示装置包括像素电路中的任何一个。
根据本公开，可以提供一种能够使用内部补偿电路来实时补偿驱动元件的阈值电压的像素电路，以及包括该像素电路的显示装置。
根据本公开，通过将像素电路的电容器经由开关元件短接到驱动元件的栅极，驱动元件的数据写入和Vth采样可以同时进行。
根据本公开，通过使用基于n沟道氧化物晶体管的像素电路，可以实现适用于难以稳定形成p沟道低温多晶硅(LTPS)晶体管的中型或更大的显示装置的像素电路。
根据本公开，可以通过提供不降低图像质量的低速工作模式来实现低功率工作。
可以通过本公开实现的效果不限于上述提及的效果。例如，通过下面的描述，本公开所属领域的技术人员可以明显理解未提及的其他目的。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显，在附图中：
图1是示出根据本公开的实施例的像素电路的电路图；
图2是示出根据本公开的实施例的施加到图1所示的像素电路的栅极信号及其主节点的电压的波形图；
图3A至图5B是分阶段示出根据本公开的实施例的图1所示的像素电路的驱动时段的图；
图6是示出根据本发明的另一实施例的像素电路的电路图；
图7是示出根据本公开的实施例的施加到图6所示的像素电路的栅极信号及其主节点的电压的波形图；
图8A至图10B是分阶段示出根据本公开的实施例的图6中所示的像素电路的驱动时段的图；
图11是示出根据本公开的实施例的显示装置的框图；以及
图12是示出根据本公开的实施例的图11所示的显示面板的剖面结构的剖视图。
具体实施方式
通过下面参照附图描述的实施例，将更清楚地理解本公开的优点和特征以及实现这些优点和特征的方法。然而，本公开不限于下面的实施例，而是可以以各种不同的形式实现。相反，本实施例将使本公开的公开内容完整，并且使得本领域技术人员能够完全理解本公开的范围。
用于描述本公开的实施例的附图中所示的形状、尺寸、比率、角度、数字等仅仅是示例，并且本公开不限于此。在整个本说明书中，相同的附图标记通常表示相同的元件。此外，在描述本公开时，可以省略已知的相关技术的详细描述，以避免不必要地模糊本公开的主题。
本文中使用的诸如“包含”、“包括”、“具有”等的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另外明确说明，否则对单数的任何引用都可以包括复数。
即使没有明确说明，部件也被解释为包括普通误差范围。
当描述两个部件之间的位置或互连关系(诸如“在...上面”、“上方”、“下面”、“旁边”、“连接或结合”、“交叉”、“相交”等)时，一个或多个其他部件可以插设在这两个部件之间，除非使用“立即”或“直接”。
当描述时间先后关系(诸如“之后”、“随后”、“紧接”、“之前”等)时，除非使用“立即”或“直接”，否则它可以在时间基础上不连续。
术语“第一”、“第二”等可以用于将元件彼此区分开，但是部件的功能或结构不受部件前面的序号或部件名称的限制。
下面的实施例可以部分地或全部地彼此结合或组合，并且可以在技术上以各种方式关联和工作。这些实施例可以独立地或彼此关联地执行。
显示装置的像素电路和栅极驱动电路可以包括多个晶体管。晶体管可以实现为TFT(薄膜晶体管)。晶体管可以实现为包含氧化物半导体的氧化物薄膜晶体管(TFT)、包含低温多晶硅的低温多晶硅TFT(LTPS TFT)等。在下文中，将集中于利用n沟道氧化物TFT实现的示例来描述构成像素电路和栅极驱动电路的晶体管，但是本公开不限于此。
晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管供应载流子的电极。在晶体管中，载流子从源极开始流动。漏极是载流子从晶体管流出所通过的电极。在晶体管中，载流子从源极流向漏极。在n沟道晶体管的情况下，由于载流子是电子，源极电压是低于漏极电压的电压，使得电子可以从源极流向漏极。n沟道晶体管具有从漏极流向源极的电流方向。在p沟道晶体管(p沟道金属氧化物半导体(PMOS))的情况下，由于载流子是空穴，所以源极电压高于漏极电压，使得空穴可以从源极流向漏极。在p沟道晶体管中，由于空穴从源极流向漏极，因此电流从源极流向漏极。应注意，晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据施加的电压来改变。因此，本公开不会由于晶体管的源极和漏极而受限制。在下面的描述中，晶体管的源极和漏极将被称为第一电极和第二电极。
栅极信号在栅极导通电压与栅极截止电压之间摆动。晶体管响应于栅极导通电压而导通并且响应于栅极截止电压而截止。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压，栅极截止电压可以是栅极低电压。
在下文中，将参照附图详细描述本公开的各种实施例。根据本公开的所有实施例的每一个像素电路和每一个显示装置的所有部件被可工作地结合和配置。
图1是示出根据本公开的第一实施例的像素电路的电路图。图2是示出根据本公开的实施例的施加到图1所示的像素电路的栅极信号及其主节点的电压的波形图。
参照图1和图2，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DTR、多个开关元件T1至T6以及电容器Cst。驱动元件DTR和开关元件T1至T6可以实现为n沟道氧化物TFT。开关元件T1至T6中的每一个响应于栅极导通电压VGH而导通，并且响应于栅极截止电压VGL而截止。
像素电路连接到被施加数据电压Vdata的数据线DL以及被施加栅极信号SC1、SC2、SC3、EM1和EM2的栅极线GL1至GL5。像素电路连接到被施加DC电压(或恒定电压)的电源节点，例如，被施加像素驱动电压ELVDD的第一恒定电压节点PL1、被施加阴极电压ELVSS的第二恒定电压节点PL2、被施加初始化电压Vinit的第三恒定电压节点PL3和被施加基准电压Vref的第四恒定电压节点PL4。在显示面板上，与恒定电压节点所连接的电源线可以共同连接到所有的像素。
可以基于像素驱动电压ELVDD来设计用于驱动发光元件的电压。在根据本公开的实施例中，数据电压Vdata由Vdata＝Vinit+DR给出，其中，能够表示灰度的动态电压DR与初始化电压Vinit相加。
数据电压Vdata的动态电压DR具有在与像素数据的白色灰度值对应的最大电压(White_data)和与像素数据的黑色灰度值对应的最小电压(Black_data)之间的电压范围。数据电压Vdata的动态电压DR是由数据驱动器的数模转换器(DAC)根据像素数据的灰度值来选择的灰度电压。因此，像素数据的动态电压DR的电压电平根据像素数据的灰度值而变化。
当像素驱动电压ELVDD与阴极电压ELVSS之间的电压差为Vel时，Vel＝ELVDD-ELVSS并且可以在驱动元件DTR在饱和区(Vgs＜Vds)中工作的条件下被设定为Vel＞(White_data-Vinit)+White_Voled。这里，White_data是数据电压Vdata的动态电压DR中的与白色灰度值对应的最大电压。White_Voled是高于发光元件EL的阈值电压的电压，在该电压下，发光元件EL可以以最大亮度发光。初始化电压Vinit可以被设定为满足Vinit＞White_data+White_Voled-Vel的电压。Voled是在发光元件EL被驱动时发光元件EL的阳极与阴极之间的电压。
基准电压Vref可以被设定为满足Vref≤Vinit-DR-Vth的电压，以确保用于初始化电容器Cst的电位差。这里，“Vth”是驱动元件DTR的阈值电压。栅极信号SC1、SC2、SC3、EM1和EM2在栅极导通电压VGH与栅极截止电压VGL之间摆动。施加到像素的电压的示例可以在下面的表1中示出，但不限于此，因为该电压可以根据显示面板的特性及其应用模型而变化。
[表1]
如表1所示，像素驱动电压ELVDD是高于动态电压的最大电压(例如，White_data)的恒定电压，并且阴极电压ELVSS是低于像素驱动电压ELVDD的恒定电压。初始化电压Vinit可以是被设定为与动态电压的最小电压(例如，Black_data的电压)相等的电压的恒定电压。基准电压Vref可以是低于阴极电压ELVSS的恒定电压。栅极信号SC1、SC2、SC3、EM1和EM2中的每一个包括在栅极截止电压VGL与栅极导通电压VGH之间摆动的脉冲。栅极导通电压VGH可以是高于像素驱动电压ELVDD的恒定电压。栅极截止电压VGL可以是低于阴极电压ELVSS和基准电压Vref的恒定电压。在表1中，对于栅极信号SC1、SC2、SC3、EM1、EM2中的每一个，栅极截止电压VGL为-10[V]，栅极导通电压VGH为20[V]。
如图2所示，像素电路的驱动时段包括由栅极信号SC1、SC2、SC3、EM1和EM2的波形确定的初始化时段INI、采样时段SAMP和发光时段EMI。像素电路的驱动时段是可以利用栅极信号SC1、SC2、SC3、EM1、EM2的波形进行调整的。在图2中，第(N-2)水平时段至第(N+3)水平时段(N-2至N+3)中的每一个对应于一个水平时段(1H)。N是自然数。第(N-1)水平时段(N-1)可以是当前帧中的第N像素行的初始化时段INI，并且第N水平时段N可以是当前帧中的第N像素行的采样时段SAMP。第(N+1)水平时段至第(N+3)水平时段(N+1至N+3)可以是当前帧中第(N+1)像素行的发光时段EMI。在图2中，“Vn4”表示第四节点n4的电压，“DTG”表示第二节点DTG的电压，“DTS”表示第三节点DTS的电压。
如图2所示，在被写入第N像素数据的像素电路的情况下，在第N水平时段N中充入第N像素数据的数据电压Vdata。在图2中，初始化时段INI是第(N-1)水平时段(N-1)，采样时段SAMP是第N水平时段N。并且，发光时段EMI是第(N+1)至第(N+3)水平时段(N+1至N+3)。在图2中，第(N-2)水平时段(N-2)是发光元件EL以与前一帧中的像素数据的灰度值对应的亮度发光的发光时段EMI。
第一栅极信号SC1的电压在初始化时段INI和采样时段SAMP期间为栅极导通电压VGH，并且在发光时段EMI期间为栅极截止电压VGL。第二栅极信号SC2的电压在采样时段SAMP期间被产生为与数据电压Vdata同步的栅极导通电压VGH的脉冲，并且在初始化时段INI和发光时段EMI期间被产生为栅极截止电压VGL。第三栅极信号SC3的电压在初始化时段INI期间被产生为栅极导通电压VGH的脉冲，并且在采样时段SAMP和发光时段EMI期间被产生为栅极截止电压VGL。
第一栅极信号SC1的脉冲可以在包括第(N-1)水平时段和第N水平时段(N-1和N)的两个水平时段(2H)期间被产生为栅极导通电压VGH。第二栅极信号SC2的脉冲可以在包括第N水平时段N的一个水平时段(1H)期间被产生为栅极导通电压VGH。第三栅极信号SC3的脉冲可以在包括第(N-1)水平时段N的一个水平时段(1H)期间被产生为栅极导通电压VGH。因此，第一栅极信号SC1的脉冲的前半部分可以与第三栅极信号SC3的脉冲重叠，第一栅极信号SC1的脉冲的后半部分可以与第二栅极信号SC2的脉冲重叠。
第四栅极信号EM1的电压在采样时段SAMP和发光时段EMI期间为栅极导通电压VGH，并且在初始化时段INI期间被产生为栅极截止电压VGL的脉冲。第五栅极信号EM2的电压在初始化时段INI和发光时段EMI期间为栅极导通电压VGH，并且在采样时段SAMP期间被产生为栅极截止电压VGL的脉冲。
驱动元件DTR根据栅极-源极电压Vgs产生电流，以驱动发光元件EL。驱动元件DTR包括连接到第一节点DTD的第一电极、连接到第二节点DTG的栅极和连接到第三节点DTS的第二电极。
发光元件EL可以实现为OLED。发光元件EL包括阳极、阴极和形成在这两个电极之间的有机化合物层。发光元件EL的阳极连接到第五节点n5，阴极连接到被施加阴极电压ELVSS的第二恒定电压节点PL2。有机化合物层可以包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)。当电压施加到发光元件EL的阳极和阴极时，穿过空穴传输层(HTL)的空穴和穿过电子传输层(ETL)的电子移动到发光层(EML)以形成激子。在这种情况下，可见光从发光层(EML)发射。发光元件EL可以实现为多个发光层堆叠在一起的串联结构。具有串联结构的发光元件EL可以提高像素的亮度和寿命。
电容器Cst连接在第三节点DTS与第四节点n4之间。电容器Cst存储被添加在采样时段SAMP期间采样的驱动装置DTR的阈值电压Vth的数据电压Vdata，并且保持在发光时段EMI期间升压的驱动元件DTR的栅极-源极电压Vgs。此外，第二开关元件T2和第五开关元件T5可以串联连接，并且电容器Cst的第一电容器电极可以连接到位于第二开关元件与第五开关元件之间的第四节点n4，并且电容器Cst的第二电容器电极可以连接到位于驱动元件与第六开关元件之间的第三节点DTS。
像素电路的开关元件T1至T6包括响应于第一栅极信号SC1向第二节点DTG供应初始化电压Vinit的第一开关元件T1、响应于第二栅极信号SC2向第四节点n4供应数据电压Vdata的第二开关元件T2、响应于第三栅极信号SC3向第三节点DTS供应基准电压Vref的第三开关元件T3、响应于第四栅极信号EM1向第一节点DTD供应像素驱动电压ELVDD的第四开关元件T4、响应于第五栅极信号EM2将第四节点n4连接到第二节点DTG的第五开关元件T5以及响应于第五栅极信号EM2将第三节点DTS连接到第五节点n5的第六开关元件T6。
响应于在初始化时段INI和采样时段SAMP期间产生作为栅极导通电压VGH的第一栅极信号SC1的脉冲，第一开关元件T1导通。当第一开关元件T1导通时，初始化电压Vinit被施加到第二节点DTG。第一开关元件T1在发光时段EMI期间截止。第一开关元件T1包括连接到被施加初始化电压Vinit的第三恒定电压节点PL3的第一电极、连接到被施加第一栅极信号SC1的第一栅极线GL1的栅极和连接到第二节点DTG的第二电极。
响应于在采样时段SAMP期间产生作为栅极导通电压VGH的第二栅极信号SC2的脉冲，第二开关元件T2导通。当第二开关元件T2导通时，数据电压Vdata被施加到第四节点n4。数据电压Vdata是像素数据的动态电压DR与初始化电压Vinit相加的电压。第二开关元件T2在初始化时段INI和发光时段EMI期间截止。第二开关元件T2包括连接到被施加数据电压Vdata的数据线DL的第一电极、连接到被施加第二栅极信号SC2的第二栅极线GL2的栅极以及连接到第四节点n4的第二电极。
响应于在初始化时段INI期间产生作为栅极导通电压VGH的第三栅极信号SC3的脉冲，第三开关元件T3导通。第三开关元件T3在采样时段SAMP和发光时段EMI期间截止。当第三开关元件T3导通时，基准电压Vref被施加到第三节点DTS。第三开关元件T3包括连接到第三节点DTS的第一电极、连接到被施加第三栅极信号SC3的第三栅极线GL3的栅极以及连接到被施加基准电压Vref的第四恒定电压节点PL4的第二电极。
响应于在采样时段SAMP和发光时段EMI期间产生作为栅极导通电压VGH的第四栅极信号EM1，第四开关元件T4导通。当第四开关元件T4导通时，像素驱动电压ELVDD被施加到第一节点DTD。第四开关元件T4在初始化时段INI期间截止。第四开关元件T4包括连接到被施加像素驱动电压ELVDD的第一恒定电压节点PL1的第一电极、连接到被施加第四栅极信号EM1的第四栅极线GL4的栅极以及连接到第一节点DTD的第二电极。
在初始化时段INI和发光时段EMI期间响应于第五栅极信号EM2的栅极导通电压VGH，第五开关元件T5导通，以将第四节点n4连接到第二节点DTG。第五开关元件T5在采样时段SAMP期间截止。第五开关元件T5包括连接到第四节点n4的第一电极、连接到被施加第五栅极信号EM2的第五栅极线GL5的栅极以及连接到第二节点DTG的第二电极。
在初始化时段INI和发光时段EMI期间响应于第五栅极信号EM2的栅极导通电压VGH，第六开关元件T6导通，以将第三节点DTS连接到第五节点n5，例如，发光元件EL的阳极。第六开关元件T6在采样时段SAMP期间截止。第六开关元件T6包括连接到第三节点DTS的第一电极、连接到第五栅极线GL5的栅极和连接到第五节点n5的第二电极。
图3A至图5B是分阶段示出图1所示的像素电路的驱动时段的图。图3A是示出在初始化时段INI期间流过像素电路的电流的电路图。图4A是示出在采样时段SAMP期间流过像素电路的电流的电路图。图5A是示出在发光时段EMI期间流过像素电路的电流的电路图。
参照图3A和图3B，在初始化时段INI期间，像素电路的主节点和电容器Cst被初始化。在初始化时段INI期间，第一栅极信号SC1的电压、第三栅极信号SC3的电压和第五栅极信号EM2的电压是栅极导通电压VGH。在初始化时段INI期间，第二栅极信号SC2的电压和第四栅极信号EM1的电压是栅极截止电压VGL。因此，在初始化时段INI期间，第一开关元件T1、第三开关元件T3、第五开关元件T5和第六开关元件T6导通，第二开关元件T2和第四开关元件T4截止。结果，在初始化时段INI期间，第二节点DTG的电压和第四节点n4的电压被初始化为初始化电压Vinit，并且第三节点DTS的电压被初始化为基准电压Vref。因此，在初始化时段INI期间，电容器Cst的电压由Vinit-Vref给出。在初始化时段INI期间，驱动元件DTR可以导通。因为发光元件EL的阳极电压是比发光元件EL的阈值电压低的基准电压Vref，所以在初始化时段INI期间发光元件EL不发光。
在采样时段SAMP中，驱动元件DTR必须用数据电压Vdata的动态电压DR与驱动元件DTR的阈值电压Vth相加的电压被驱动为源极跟随器。为此，电容器Cst在初始化时段INI期间基于初始化电压Vinit被充入高于DR+Vth的电压。考虑到上述情况，基准电压Vref被设定为Vinit-DR-Vth_Margin。这里，阈值电压裕度Vth_Margin可以被设定为近似但不限于1[V]。
参照图4A和图4B，在采样时段SAMP期间，驱动元件DTR的阈值电压Vth被感测并被存储在电容器Cst中，并且数据电压Vdata被存储在电容器Cst中。在采样时段SAMP期间，第一栅极信号SC1的电压、第二栅极信号SC2的电压和第四栅极信号EM1的电压是栅极导通电压VGH。在采样时段SAMP期间，第三栅极信号SC2的电压和第五栅极信号EM2的电压是栅极截止电压VGL。因此，在采样时段SAMP期间，第一开关元件T1、第二开关元件T2和第四开关元件T4导通，第三开关元件T3、第五开关元件T5和第六开关元件T6截止。
在采样时段SAMP结束时，第四节点n4的电压由Vdata＝Vinit+DR给出，第三节点DTS的电压由Vinit-Vth给出，因此电容器Cst的电压由DR+Vth给出。在采样时段SAMP期间，第二节点DTG的电压仍然保持在初始化电压Vinit。
在发光元件EL的阳极与阴极之间包括电容器Coled。在采样时段SAMP期间，第六开关元件T6截止以阻止电容器Cst和发光元件EL的电容器Coled并联连接。在采样时段SAMP期间，在第四栅极信号EM1和第五栅极信号EM2在时段t1中同时处于栅极导通电压VGH的情况下，由于电容器Cst存储初始化电压Vinit而不是驱动元件DTR的阈值电压Vth，所以在时段t1中第四栅极信号EM1的栅极导通电压的部分和第五栅极信号EM2的栅极导通电压的部分彼此不重叠。
参照图5A和图5B，在发光时段EMI期间，驱动元件DTR根据栅极-源极电压Vgs产生电流以驱动发光元件EL。发光元件EL可以通过流过驱动元件DTR的电流以与像素数据的灰度值对应的亮度发光。
在发光时段EMI期间，第四栅极信号EM1的电压和第五栅极信号EM2的电压是栅极导通电压VGH，并且其他栅极信号SC1、SC2和SC3的电压是栅极截止电压VGL。在发光时段(EMI)期间，第四开关元件T4、第五开关元件T5和第六开关元件T6导通，并且第一开关元件T1、第二开关元件T2和第三开关元件T3截止。在发光时段EMI期间，第二节点DTG的电压和第四节点n4的电压由Voled+DR+Vth给出，并且第三节点DTS的电压为在发光装置EL的阳极与阴极之间的Voled。因此，在发光时段EMI期间，电容器Cst与驱动元件DTR的栅极-源极电压之间的电压Vgs由Vgs＝DR+Vth给出。
图6是示出根据本公开的第二实施例的像素电路的电路图。图7是示出施加到图6所示的像素电路的栅极信号及其主节点的电压的波形图。在第二实施例中，省略与上述第一实施例中基本相同的部件及其详细描述。此外，除了图6的像素电路包括用于向两个源极提供初始化电压Vinit以及两个基准电压Vref1和Vref2的附加晶体管之外，图6的像素电路与图1的像素电路相似。
参照图6和图7，像素电路包括发光元件EL、驱动发光元件EL的驱动元件DTR、多个开关元件T21至T28以及电容器Cst。驱动元件DTR和开关元件T21至T28可以实现为n沟道氧化物TFT。
像素电路连接到被施加数据电压Vdata的数据线DL以及被施加栅极信号SC1、SC2、EM1、EM2的栅极线GL1、GL2、GL30和GL40。像素电路连接到被施加DC电压(或恒定电压)的电源节点，诸如被施加像素驱动电压ELVDD的第一恒定电压节点PL1、被施加阴极电压ELVSS的第二恒定电压节点PL2、被施加初始化电压Vinit的第三恒定电压节点PL3、被施加第一基准电压Vref1的第四恒定电压节点PL4以及被施加第二基准电压Vref2的第五恒定电压节点PL5。在显示面板上，与恒定电压节点所连接的电源线可以共同连接到所有的像素。
第一基准电压Vref1可以设定为满足Vref1＜Vinit-DR-Vth的电压，以确保用于初始化电容器Cst的电位差。第二基准电压Vref2是用于初始化发光元件EL的电压Voled的电压。第二基准电压Vref2可以设定为满足Vref2＜ELVSS-Voled_Vth的电压。这里，“Voled_Vth”是驱动元件EL的阈值电压。根据发光元件EL的结构，发光元件EL的阈值电压Voled_Vth可以变化。根据驱动元件DT的阈值电压Vth和发光元件EL的阈值电压Voled_Vth，可以将第一基准电压Vref1和第二基准电压Vref2设定为相同的电压或设定为不同的电压。
如图7所示，像素电路的驱动时段包括由栅极信号SC1、SC2、EM1和EM2的波形确定的初始化时段INI、采样时段SAMP和发光时段EMI。像素电路的驱动时段是可以通过栅极信号SC1、SC2、EM1和EM2的波形来调整的。在初始化时段INI中初始化像素电路之后，驱动元件DTR的阈值电压Vth和数据电压Vdata在采样时段SAMP期间被存储在像素电路的电容器Cst中。在发光时段EMI期间，驱动元件DTR根据栅极-源极电压Vgs产生电流，发光元件EL可以根据来自驱动元件DTR的电流而被驱动并且可以发光。
第一栅极信号SC1的电压在初始化时段INI期间被产生为栅极导通电压VGH的脉冲，并且在采样时段SAMP和发光时段EMI期间为栅极截止电压VGL。第二栅极信号SC2的电压在采样时段SAMP期间被产生为与数据电压Vdata同步的栅极导通电压VGH的脉冲，并且在初始化时段INI和发光时段EMI期间为栅极截止电压VGL。
第三栅极信号EM1的电压在采样时段SAMP和发光时段EMI期间为栅极导通电压VGH，并且在初始化时段INI期间被产生为栅极截止电压VGL的脉冲。第四栅极信号EM2的电压在发光时段EMI期间为栅极导通电压VGH，并且在初始化时段INI和采样时段SAMP期间被产生为栅极截止电压VGL的脉冲。第三栅极信号EM1的脉冲和第四栅极信号EM2的脉冲具有两个水平时段(2H)的相同脉冲宽度，并且可以彼此重叠一个水平时段(1H)。在这种情况下，可以通过使用单个移位寄存器来产生第三栅极信号EM1脉冲和第四栅极信号EM2的脉冲。在图7的示例中，第三栅极信号EM1的脉冲在第(N-2)水平时段和第(N-1)水平时段期间为栅极截止电压VGL，并且第四栅极信号EM2的脉冲在第(N-1)水平时段和第N水平时段期间为栅极截止电压VGL。在图7中，初始化时段INI是第(N-1)水平时段N-1，采样时段SAMP是第N水平时段N。并且发光时段EMI是第(N+1)水平时段至第(N+3)水平时段(N+1至N+3)。
驱动元件DTR包括连接到第一节点DTD的第一电极、连接到第二节点DTG的栅极和连接到第三节点DTS的第二电极。发光元件EL的阳极连接到第五节点n5，阴极连接到被施加阴极电压ELVSS的第二恒定电压节点PL2。电容器Cst连接在第三节点DTS与第四节点n4之间。
像素电路的开关元件T21至T28包括响应于第一栅极信号SC1向第四节点n4供应初始化电压Vinit的第一开关元件T21、响应于第二栅极信号SC2向第四节点n4供应数据电压Vdata的第二开关元件T22、响应于第一栅极信号SC1向第三节点DTS供应第一基准电压Vref1的第三开关元件T23、响应于第四栅极信号EM1向第一节点DTD供应像素驱动电压ELVDD的第四开关元件T24、响应于第四栅极信号EM2将第四节点n4连接到第二节点DTG的第五开关元件T25、响应于第四栅极信号EM2将第三节点DTS连接到第五节点n5的第六开关元件T26、响应于第二栅极信号SC2向第二节点DTG供应初始化电压Vinit的第七开关元件T27以及响应于第一栅极信号SC1或第二栅极信号SC2向第五节点n5供应第二基准电压Vref2的第八开关元件T28。
第一开关元件T21响应于在初始化时段INI期间产生为栅极导通电压VGH的第一栅极信号SC1的脉冲而导通。当第一开关元件T21导通时，初始化电压Vinit被施加到第四节点n4。第一开关元件T21在采样时段SAMP和发光时段EMI期间截止。第一开关元件T21包括连接到被施加初始化电压Vinit的第三恒定电压节点PL3的第一电极、连接到被施加第一栅极信号SC1的第一栅极线GL1的栅极和连接到第四节点n4的第二电极。
第二开关元件T22响应于在采样时段SAMP期间产生为栅极导通电压VGH的第二栅极信号SC2的脉冲而导通。当第二开关元件T22导通时，数据电压Vdata被施加到第四节点n4。数据电压Vdata是像素数据的动态电压DR与初始化电压Vinit相加的电压。第二开关元件T22在初始化时段INI和发光时段EMI期间截止。第二开关元件T22包括连接到被施加数据电压Vdata的数据线DL的第一电极、连接到被施加第二栅极信号SC2的第二栅极线GL2的栅极以及连接到第四节点n4的第二电极。
第三开关元件T23响应于在初始化时段INI期间产生为栅极导通电压VGH的第一栅极信号SC1的脉冲而导通。第三开关元件T23在采样时段SAMP和发光时段EMI期间截止。当第三开关元件T23导通时，第一基准电压Vref1被施加到第三节点DTS。第三开关元件T23包括连接到第三节点DTS的第一电极、连接到被施加第一栅极信号SC1的第一栅极线GL1的栅极以及连接到被施加第一基准电压Vref1的第四恒定电压节点PL4的第二电极。
第四开关元件T24响应于在采样时段SAMP和随后的发光时段EMI期间产生为栅极导通电压VGH的第三栅极信号EM1而导通。当第四开关元件T24导通时，像素驱动电压ELVDD被施加到第一节点DTD。第四开关元件T24在初始化时段INI期间截止。第四开关元件T24包括连接到被施加像素驱动电压ELVDD的第一恒定电压节点PL1的第一电极、连接到被施加第三栅极信号EM1的第三栅极线GL30的栅极以及连接到第一节点DTD的第二电极。
第五开关元件T25在发光时段EMI期间响应于第四栅极信号EM2的栅极导通电压VGH而导通，以将第四节点n4连接到第二节点DTG。第五开关元件T25在初始化时段INI和采样时段SAMP期间截止。第五开关元件T25包括连接到第四节点n4的第一电极、连接到被施加第四栅极信号EM2的第四栅极线GL40的栅极以及连接到第二节点DTG的第二电极。
第六开关元件T26在发光时段EMI期间响应于第四栅极信号EM2的栅极导通电压VGH而导通，以将第三节点DTS连接到第五节点n5。第六开关元件T26在初始化时段INI和采样时段SAMP期间截止。第六开关元件T26包括连接到第三节点DTS的第一电极、连接到第四栅极线GL40的栅极和连接到第五节点n5的第二电极。
第七开关元件T27响应于在采样时段SAMP期间产生为栅极导通电压VGH的第二栅极信号SC2的脉冲而导通。当第七开关元件T27导通时，初始化电压Vinit被施加到第二节点DTG。第七开关元件T27在初始化时段INI和发光时段EMI期间截止。第七开关元件T27包括连接到被施加初始化电压Vinit的第三恒定电压节点PL3的第一电极、连接到被施加第二栅极信号SC2的第二栅极线GL2的栅极和连接到第二节点DTG的第二电极。
第八开关元件T28响应于第一栅极信号SC1或第二栅极信号SC2的脉冲，在初始化时段INI或采样时段SAMP期间导通。当第八开关元件T28导通时，第二基准电压Vref2被施加到第五节点n5。第八开关元件T28包括连接到第五节点n5的第一电极、连接到第一栅极线GL1或第二栅极线GL2的栅极以及连接到被施加第二基准电压Vref2的第五恒定电压节点PL5的第二电极。
图8A至图10B是分阶段示出图6所示的像素电路的驱动时段的图。图8A是示出在初始化时段INI期间流过像素电路的电流的电路图。图9A是示出在采样时段SAMP期间流过像素电路的电流的电路图。图10A是示出在发光时段EMI期间流过像素电路的电流的电路图。
参照图8A和图8B，在初始化时段INI期间，像素电路的主节点和电容器Cst被初始化。在初始化时段INI期间，第一栅极信号SC1的电压是栅极导通电压VGH。在初始化时段INI期间，第二栅极信号SC2的电压、第三栅极信号EM1的电压和第四栅极信号EM2的电压是栅极截止电压VGL。因此，在初始化时段INI期间，第一开关元件T21、第三开关元件T23和第八开关元件T28导通，并且其他开关元件T22和T24至T27截止。结果，在初始化时段INI期间，第四节点n4的电压可以被初始化为初始化电压Vinit，第三节点DTS的电压可以被初始化为第一基准电压Vref1，并且第五节点n5的电压可以被初始化为第二基准电压Vref2。因此，在初始化时段INI中，电容器Cst的电压由Vinit-Vref1给出。在初始化时段INI期间，驱动元件DTR可以导通。发光元件EL在初始化时段INI期间不发光。
参照图9A和图9B，在采样时段SAMP期间，驱动元件DTR的阈值电压Vth被感测并被存储在电容器Cst中，并且数据电压Vdata被存储在电容器Cst中。在采样时段SAMP期间，第二栅极信号SC2的电压和第三栅极信号EM1的电压是栅极导通电压VGH。在采样时段SAMP期间，第一栅极信号SC1的电压和第四栅极信号EM2的电压是栅极截止电压VGL。因此，在采样时段SAMP期间，第二开关元件T22、第四开关元件T24和第七开关元件T27导通，并且其他开关元件T21、T23、T25、T26和T28截止。在采样时段SAMP结束时，电容器Cst的电压由DR+Vth给出。在采样时段SAMP期间，第二基准电压Vref2可以经由第八开关元件T28施加到第五节点n5。
参照图10A和图10B，在发光时段EMI期间，驱动元件DTR根据栅极-源极电压(Vgs＝DR+Vth)产生电流以驱动发光元件EL。发光元件EL可以通过流过驱动元件DTR的电流，以与像素数据的灰度值对应的亮度发光。
在发光时段EMI期间，第三栅极信号EM1的电压和第四栅极信号EM2的电压是栅极导通电压VGH，并且其他栅极信号SC1和SC2的电压是栅极截止电压VGL。在发光时段EMI期间，第四开关元件T24、第五开关元件T25和第六开关元件T26导通，并且其他开关元件T21、T22、T23、T27和T28截止。
图11是示出根据本公开的一个实施例的显示装置的框图；图12是示出图11所示的显示面板的剖面结构的剖视图。
参照图11和图12，根据本公开的实施例的显示装置包括显示面板100、用于将像素数据写入到显示面板100的像素的显示面板驱动电路以及用于产生用于驱动像素和显示面板驱动电路的电力的电源140。
显示面板100可以是具有矩形结构的面板，该矩形结构具有X轴方向上的长度、Y轴方向上的宽度和Z轴方向上的厚度。显示面板100的显示区域包括用于在其上显示输入图像的像素阵列。像素阵列包括多条数据线102、与数据线102相交的多条栅极线103以及以矩阵形式布置的像素。显示面板100还可以包括共同连接到像素的电源线。电源线连接到像素电路的恒定电压节点，并向像素101供应驱动像素101所需的恒定电压。
像素101中的每一个可以被划分为用于色彩实现的红色子像素、绿色子像素和蓝色子像素。每一个像素还可以包括白色子像素。每一个子像素可以用上述的像素电路中的任一个来实现。每一个像素电路连接到数据线、栅极线和电源线。
像素可以布置为真彩色像素和PenTile像素。PenTile像素可以通过使用预先设定的像素渲染算法，将具有不同颜色的两个子像素作为一个像素101驱动来实现比真实彩色像素更高的分辨率。像素渲染算法可以利用从相邻的像素发射的光的颜色来补偿每一个像素中不充分的颜色表示。
像素阵列包括多个像素行L1至Ln。像素行L1至Ln中的每一行包括显示面板100的像素阵列中沿着行方向(X轴方向)布置的一行像素。在一个像素行中布置的像素共享栅极线103。沿着数据线方向在列方向Y上布置的子像素共享相同的数据线102。一个水平时段是通过将一个帧时段除以像素行L1至Ln的总数而获得的时间。
可以利用非透射显示面板或透射显示面板来实现显示面板100。透射显示面板可以应用于在屏幕上显示图像并且背景中的实际对象是可见的透明显示装置。显示面板100可以制造为柔性显示面板。
如图12所示，显示面板100的剖面结构可以包括堆叠在基板SUBS上的电路层CIR、发光元件层EMIL和封装层ENC。
电路层CIR可以包括薄膜晶体管(TFT)阵列，该薄膜晶体管阵列包括连接到诸如数据线、栅极线、电源线等布线的像素电路、解多路复用器阵列112和栅极驱动器120。电路层CIR包括多个金属层和半导体材料层，多个金属层与插设在其间的绝缘层绝缘。在电路层CIR中形成的所有晶体管都可以实现为n沟道氧化物TFT。
发光元件层EMIL可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色子像素的发光元件、绿色子像素的发光元件和蓝色子像素的发光元件。发光元件层EMIL还可以包括白色子像素的发光元件。每一个子像素中的发光元件层EMIL可以具有堆叠有发光元件和滤色器的结构。发光元件层EMIL中的发光元件EL可以被包括有机膜和无机膜的多个保护层覆盖。
封装层ENC覆盖发光元件层EMIL以密封电路层CIR和发光元件层EMIL。封装层ENC还可以具有有机膜和无机膜交替堆叠的多绝缘膜结构。无机膜阻挡水分和氧气的渗透。有机膜使无机膜的表面平坦化。当有机层和无机层堆叠成多层时，水分和氧气的移动路径变得比单层的移动路径更长，从而可以有效地阻挡影响发光元件层EMIL的水分和氧气的渗透。
触摸传感器层可以形成在封装层ENC上，并且偏振板或滤色器层可以设置在触摸传感器层上。触摸传感器层可以包括基于触摸输入之前和触摸输入之后的电容的变化来感测触摸输入的电容性触摸传感器。触摸传感器层可以包括形成触摸传感器的电容的金属布线图案和绝缘膜。绝缘膜可以使金属布线图案相交的部分绝缘，并且可以使触摸传感器层的表面平坦化。偏振板可以通过转换由触摸传感器层和电路层的金属反射的外部光的偏振来提高可见度和对比度。偏振板可以实现为偏振片或圆偏振片，线性偏振片和相位延迟膜结合到该偏振片或该圆偏振片。盖玻璃可以粘附到偏振片。滤色器层可以包括红色滤色器、绿色滤色器和蓝色滤色器。滤色器层还可以包括黑色矩阵图案。滤色器层可以通过吸收从电路层和触摸传感器层反射的光的波长的一部分来代替偏振板，并增加像素阵列中再现的图像的颜色纯度。
电源140通过使用DC-DC转换器来产生用于驱动显示面板100的像素阵列和显示面板驱动电路的DC电压(或恒定电压)。DC-DC转换器可以包括电荷泵、调节器、降压转换器、升压转换器等。电源140可以通过调整从主机系统施加的DC输入电压的电平来产生恒定电压，诸如，伽马基准电压VGMA，栅极导通电压VGH，栅极截止电压VGL，像素驱动电压ELVDD，低电位阴极电压ELVSS，初始化电压Vinit，基准电压Vref、Vref1和Vref2，阳极复位电压Var等。伽马基准电压VGMA被供应给数据驱动器110。栅极导通电压VGH和栅极截止电压VGL被供应给栅极驱动器120。诸如像素驱动电压ELVDD，阴极电压ELVSS，初始化电压Vinit和基准电压Vref、Vref1和Vref2的恒定电压经由共同连接到像素101的电源线供应给像素101。
显示面板驱动电路在时序控制器130的控制下将输入图像的像素数据写入到显示面板100的像素。
显示面板驱动电路包括数据驱动器110和栅极驱动器120。显示面板驱动电路还可以包括设置在数据驱动器110与数据线102之间的解多路复用器阵列112。
解多路复用器阵列112使用多个解多路复用器DEMUX将从数据驱动器110的通道输出的数据电压依次供应给数据线102。解多路复用器可以包括设置在显示面板100上的多个开关元件。当解多路复用器设置在数据驱动器110的输出端与数据线102之间时，可以减少数据驱动器110的通道数。可以省略解多路复用器阵列112。
显示面板驱动电路还可以包括用于驱动触摸传感器的触摸传感器驱动器。数据驱动器110和触摸传感器驱动器可以集成到一个驱动IC(集成电路)中。在移动装置或可穿戴装置中，时序控制器130、电源140、数据驱动器110等可以集成到一个驱动IC中。
显示面板驱动电路可以在时序控制器130的控制下以低速驱动模式工作。低速驱动模式可以被设定为，当作为分析输入图像的结果，输入图像在预定数量的帧期间没有改变时(例如，当静态图像被显示预定量的时间时)，降低显示装置的功耗。在低速驱动模式下，当静止图像被显示预定量的时间以上时，可以通过降低将像素数据写入到像素的帧频(例如，刷新率)，来降低显示面板驱动电路和显示面板100中的功耗。低速驱动模式不限于显示静止图像的情况。例如，当显示装置在待机模式下工作时，或者当用户命令或输入图像在预定量的时间以上没有输入到显示面板驱动电路时，显示面板驱动电路可以在低速驱动模式下工作。
数据驱动器110从时序控制器130接收作为数字信号接收的输入图像的像素数据，并输出数据电压。数据驱动器110使用数模转换器(DAC)在正常驱动模式下在每个帧时段将输入图像的像素数据转换成伽马补偿电压，并输出数据电压VDATA。数据驱动器110在低速驱动模式下仅在刷新帧中使用DAC将输入图像的像素数据转换成伽马补偿电压以输出数据电压VDATA，并且在保持帧中停止其工作以不输出数据电压。在低速驱动模式下，像素101在刷新帧中充入像素数据电压，并在保持帧中保持先前的数据电压。
伽马基准电压VGMA被分压器电路分成针对各灰度级的伽马补偿电压。针对各灰度级的伽马补偿电压被提供给数据驱动器110中的DAC。数据电压VDATA通过数据驱动器110的每一个沟道中的输出缓冲器输出。
栅极驱动器120可以实现为与像素阵列的TFT阵列和布线一起形成在显示面板100上的电路层CIR中的面板内栅极(GIP)电路。栅极驱动器120可以设置在作为显示面板100的非显示区域的边框区域BZ上，或者可以分布地设置在再现输入图像的像素阵列中。
栅极驱动器120可以设置在显示面板100两侧的边框区域BZ中，并且可以以双馈方法从栅极线103的两侧供应栅极脉冲，其中，显示面板的显示区域插设在显示面板的两侧之间。栅极驱动器120在时序控制器130的控制下将栅极信号的脉冲依次输出到栅极线103。栅极驱动器120可以通过使用多个移位寄存器对栅极信号进行移位来将栅极信号SC1、SC2、SC3、EM1和EM2依次供应给栅极线103。
时序控制器130从主机系统接收输入图像的数字视频数据DATA和与其同步的时序信号。时序信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK和数据使能信号DE。因为可以通过对数据使能信号DE进行计数来获知垂直时段和水平时段，所以可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平时段(1H)的周期。
主机系统可以是电视(TV)系统、平板电脑、笔记本电脑、导航系统、个人电脑(PC)、家庭影院系统、移动装置、可穿戴装置和车辆系统中的一种。主机系统可以对来自视频源的图像信号进行缩放以匹配显示面板100的分辨率，并将其与时序信号一起发送到时序控制器130。
时序控制器130可以在正常驱动模式下将输入帧频率乘以i(其中，i是自然数)，使得它可以以输入帧频率×i Hz的帧频率控制显示面板驱动电路的工作时序。输入帧频率在国家电视标准委员会(NTSC)系统中为60Hz，在逐行倒相制式(PAL)系统中为50Hz。
主机系统或时序控制器130可以改变帧频率，以匹配输入图像的移动或内容特性。
与正常驱动模式相比，时序控制器130降低在低速驱动模式下将像素数据写入到像素的帧速率的频率。例如，在正常驱动模式下将像素数据写入到像素的帧频率可以以60Hz以上(例如，60Hz、120Hz、144Hz或240Hz中的任何一个)的刷新率出现，并且低速驱动模式下的帧频率可以被设定为低于正常驱动模式下的频率。时序控制器130可以在低速驱动模式下通过降低帧频率来降低显示面板驱动电路的驱动频率，以降低像素的刷新率。
时序控制器130基于从主机系统接收的时序信号Vsync、Hsync、DE产生用于控制数据驱动器110的工作时序的数据时序控制信号、用于控制解多路复用器阵列112的工作时序的控制信号和用于控制栅极驱动器120的工作时序的栅极时序控制信号。时序控制器130通过控制显示面板驱动电路的工作时序来同步数据驱动器110、解多路复用器阵列112、触摸传感器驱动器和栅极驱动器120。
从时序控制器130产生的栅极时序控制信号可以通过电平移位器输入到栅极驱动器120的移位寄存器。电平移位器可以接收栅极时序控制信号，并产生起始脉冲和移位时钟，以将起始脉冲和移位时钟提供给栅极驱动器120的移位寄存器。
上述通过本公开要实现的目的、用于实现这些目的的手段以及本公开的优点和效果不指定权利要求的本质特征，因此，权利要求的范围不限于本公开的公开内容。
尽管已经参照附图更详细地描述了本公开的实施例，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实施。因此，本公开中公开的实施例仅提供用于说明目的而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应理解，上述实施例在所有方面都是说明性的而不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围中的所有技术构思应被解释为落入本公开的范围内。

Claims (21)

1.一种像素电路，包括：
驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；
第一开关元件，所述第一开关元件配置为响应于第一栅极信号向所述第二节点供应初始化电压；
第二开关元件，所述第二开关元件配置为响应于第二栅极信号向第四节点供应数据电压；
电容器，所述电容器连接在所述第三节点与所述第四节点之间；
第三开关元件，所述第三开关元件配置为响应于第三栅极信号向所述第三节点供应基准电压；
第四开关元件，所述第四开关元件配置为响应于第四栅极信号向所述第一节点供应像素驱动电压；
第五开关元件，所述第五开关元件配置为响应于第五栅极信号将所述第四节点与所述第二节点电连接；
发光元件，所述发光元件配置为基于通过所述驱动元件供应的电流发光，所述发光元件包括连接到第五节点的阳极和配置为接收低于所述像素驱动电压的阴极电压的阴极；以及
第六开关元件，所述第六开关元件配置为响应于所述第五栅极信号将所述第三节点与所述第五节点电连接。
2.根据权利要求1所述的像素电路，其中，所述驱动元件和所述第一开关元件至所述第六开关元件是n沟道氧化物晶体管。
3.根据权利要求1所述的像素电路，其中，所述第二节点连接在所述第五开关元件的电极、所述第一开关元件的电极和所述驱动元件的栅极之间。
4.根据权利要求1所述的像素电路，其中，所述第二开关元件和所述第五开关元件串联连接，并且
其中，所述电容器的第一电容器电极连接到位于所述第二开关元件与所述第五开关元件之间的所述第四节点，并且所述电容器的第二电容器电极连接到位于所述驱动元件与所述第六开关元件之间的所述第三节点。
5.根据权利要求1所述的像素电路，其中，所述数据电压是所述初始化电压与动态电压之和，并且
其中，所述动态电压基于像素数据的灰度值而变化。
6.根据权利要求1所述的像素电路，其中，所述像素电路的驱动时段包括：
初始化时段，在所述初始化时段期间，所述像素电路被初始化；
采样时段，在所述采样时段期间，所述驱动元件的阈值电压以及所述数据电压被存储在所述电容器中；以及
发光时段，在所述发光时段期间，所述发光元件被驱动以发光，
其中，所述第一栅极信号的电压在所述初始化时段和所述采样时段期间均为栅极导通电压，并且在所述发光时段期间为栅极截止电压；
其中，所述第二栅极信号的电压在所述采样时段期间为与所述数据电压同步的所述栅极导通电压，并且所述第二栅极信号的电压在所述初始化时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第三栅极信号的电压在所述初始化时段期间为所述栅极导通电压，并且所述第三栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第四栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极导通电压，并且所述第四栅极信号的电压在所述初始化时段期间为所述栅极截止电压；
其中，所述第五栅极信号的电压在所述初始化时段和所述发光时段期间均为所述栅极导通电压，并且所述第五栅极信号的电压在所述采样时段期间为所述栅极截止电压，并且
其中，所述第一开关元件至第六开关元件中的每一个被配置为响应于所述栅极导通电压而导通并且响应于所述栅极截止电压而截止。
7.根据权利要求1所述的显示装置，其中，所述第一开关元件包括配置为接收所述初始化电压的第一电极、配置为接收所述第一栅极信号的栅极以及连接到所述第二节点的第二电极；
其中，所述第二开关元件包括配置为接收所述数据电压的第一电极、配置为接收所述第二栅极信号的栅极以及连接到所述第四节点的第二电极；
其中，所述第三开关元件包括连接到所述第三节点的第一电极、配置为接收所述第三栅极信号的栅极以及配置为接收所述基准电压的第二电极；
其中，所述第四开关元件包括配置为接收所述像素驱动电压的第一电极、配置为接收所述第四栅极信号的栅极以及连接到所述第一节点的第二电极；
其中，所述第五开关元件包括连接到所述第四节点的第一电极、配置为接收所述第五栅极信号的栅极以及连接到所述第二节点的第二电极，并且
其中，所述第六开关元件包括连接到所述第三节点的第一电极、配置为接收所述第五栅极信号的栅极以及连接到所述第五节点的第二电极。
8.一种像素电路，包括：
驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；
第一开关元件，所述第一开关元件配置为响应于第一栅极信号向第四节点供应初始化电压；
第二开关元件，所述第二开关元件配置为响应于第二栅极信号向所述第四节点供应数据电压；
电容器，所述电容器连接在所述第三节点与所述第四节点之间；
第三开关元件，所述第三开关元件配置为响应于所述第一栅极信号向所述第三节点供应第一基准电压；
第四开关元件，所述第四开关元件配置为响应于第三栅极信号向所述第一节点供应像素驱动电压；
第五开关元件，所述第五开关元件配置为响应于第四栅极信号将所述第四节点与所述第二节点电连接；
发光元件，所述发光元件配置为基于通过所述驱动元件供应的电流来发光，所述发光元件包括连接到第五节点的阳极和配置为接收低于所述像素驱动电压的阴极电压的阴极；以及
第六开关元件，所述第六开关元件配置为响应于所述第四栅极信号将所述第三节点与所述第五节点电连接。
9.根据权利要求8所述的像素电路，其中，所述第四节点连接在所述第一开关元件的电极、所述第二开关元件的电极、所述第五开关元件的电极和所述电容器的第一电容器电极之间。
10.根据权利要求8所述的像素电路，其中，所述数据电压是所述初始化电压与动态电压之和，并且
其中，所述动态电压基于像素数据的灰度值而变化。
11.根据权利要求8所述的像素电路，还包括：
第七开关元件，所述第七开关元件配置为响应于所述第二栅极信号向所述第二节点供应所述初始化电压。
12.根据权利要求11所述的像素电路，还包括：
第八开关元件，所述第八开关元件配置为响应于所述第一栅极信号或所述第二栅极信号向所述第五节点供应第二基准电压。
13.根据权利要求12所述的像素电路，其中，所述像素电路的驱动时段包括：
初始化时段，在所述初始化时段期间，所述像素电路被初始化；
采样时段，在所述采样时段期间，所述驱动元件的阈值电压以及所述数据电压被存储在所述电容器中；以及
发光时段，在所述发光时段期间，所述发光元件发光，
其中，所述第一栅极信号的电压在所述初始化时段期间为栅极导通电压，并且所述第一栅极信号的电压在所述采样时段和所述发光时段期间均为栅极截止电压；
其中，所述第二栅极信号的电压在所述采样时段期间为与所述数据电压同步的所述栅极导通电压，并且所述第二栅极信号的电压在所述初始化时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第三栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极导通电压，并且所述第三栅极信号的电压在所述初始化时段期间为所述栅极截止电压；并且
其中，所述第四栅极信号的电压在所述发光时段期间为所述栅极导通电压，并且所述第四栅极信号的电压在所述初始化时段和所述采样时段期间均为所述栅极截止电压；并且
其中，所述第一开关元件至所述第八开关元件中的每一个被配置为响应于所述栅极导通电压而导通并且响应于所述栅极截止电压而截止。
14.根据权利要求13所述的像素电路，其中，所述第一开关元件包括配置为接收所述初始化电压的第一电极、配置为接收所述第一栅极信号的栅极以及连接到所述第四节点的第二电极；
其中，所述第二开关元件包括配置为接收所述数据电压的第一电极、配置为接收所述第二栅极信号的栅极以及连接到所述第四节点的第二电极；
其中，所述第三开关元件包括连接到所述第三节点的第一电极、配置为接收所述第一栅极信号的栅极以及配置为接收所述第一基准电压的第二电极；
其中，所述第四开关元件包括配置为接收所述像素驱动电压的第一电极、配置为接收所述第三栅极信号的栅极以及连接到所述第一节点的第二电极；
其中，所述第五开关元件包括连接到所述第四节点的第一电极、配置为接收所述第四栅极信号的栅极以及连接到所述第二节点的第二电极；
其中，所述第六开关元件包括连接到所述第三节点的第一电极、配置为接收所述第四栅极信号的栅极以及连接到所述第五节点的第二电极；
其中，所述第七开关元件包括配置为接收所述初始化电压的第一电极、配置为接收所述第二栅极信号的栅极以及连接到所述第二节点的第二电极；以及
其中，所述第八开关元件包括连接到所述第五节点的第一电极、配置为接收所述第一栅极信号或所述第二栅极信号的栅极以及配置为接收所述第二基准电压的第二电极。
15.一种显示装置，包括：
显示面板，所述显示面板包括多条数据线、多条栅极线、多条电源线和多个像素电路；
数据驱动器，所述数据驱动器配置为向所述多条数据线输出像素数据的数据电压；以及
栅极驱动器，所述栅极驱动器配置为依次向所述多条栅极线供应栅极信号，
其中，所述多个像素电路中的每一个包括：
驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；
第一开关元件，所述第一开关元件配置为响应于第一栅极信号向所述第二节点供应初始化电压；
第二开关元件，所述第二开关元件配置为响应于第二栅极信号向第四节点供应数据电压；
电容器，所述电容器连接在所述第三节点与所述第四节点之间；
第三开关元件，所述第三开关元件配置为响应于第三栅极信号向所述第三节点供应基准电压；
第四开关元件，所述第四开关元件配置为响应于第四栅极信号向所述第一节点供应像素驱动电压；
第五开关元件，所述第五开关元件配置为响应于第五栅极信号将所述第四节点与所述第二节点电连接；
发光元件，所述发光元件配置为基于通过所述驱动元件供应的电流来发光，所述发光元件包括连接到第五节点的阳极和配置为接收低于所述像素驱动电压的阴极电压的阴极；以及
第六开关元件，所述第六开关元件配置为响应于所述第五栅极信号将所述第三节点与所述第五节点电连接。
16.根据权利要求15所述的显示装置，其中，所述数据电压是所述初始化电压与动态电压之和，并且
其中，所述动态电压基于像素数据的灰度值而变化。
17.根据权利要求15所述的显示装置，其中，所述多个像素电路中的每一个像素电路的驱动时段包括：
初始化时段，在所述初始化时段期间，所述像素电路被初始化；
采样时段，在所述采样时段期间，所述驱动元件的阈值电压以及所述数据电压被存储在所述电容器中；以及
发光时段，在所述发光时段期间，所述发光元件发光，
其中，所述第一栅极信号的电压在所述初始化时段和所述采样时段期间均为栅极导通电压，并且所述第一栅极信号的电压在所述发光时段期间为栅极截止电压；
其中，所述第二栅极信号的电压在所述采样时段期间为与所述数据电压同步的所述栅极导通电压，并且所述第二栅极信号的电压在所述初始化时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第三栅极信号的电压在所述初始化时段期间为所述栅极导通电压，并且所述第三栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第四栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极导通电压，并且所述第四栅极信号的电压在所述初始化时段期间为所述栅极截止电压；
其中，所述第五栅极信号的电压在所述初始化时段和所述发光时段期间为所述栅极导通电压，并且所述第五栅极信号的电压在所述采样时段期间为所述栅极截止电压；并且
其中，所述第一开关元件至所述第六开关元件中的每一个被配置为响应于所述栅极导通电压而导通并且响应于所述栅极截止电压而截止。
18.一种显示装置，包括：
显示面板，所述显示面板包括多条数据线、多条栅极线、多条电源线和多个像素电路；
数据驱动器，所述数据驱动器配置为向所述多条数据线输出像素数据的数据电压；以及
栅极驱动器，所述栅极驱动器配置为依次向所述多条栅极线供应栅极信号，
其中，所述多个像素电路中的每一个包括：
驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；
第一开关元件，所述第一开关元件配置为响应于第一栅极信号向第四节点供应初始化电压；
第二开关元件，所述第二开关元件配置为响应于第二栅极信号向所述第四节点供应数据电压；
电容器，所述电容器连接在所述第三节点与所述第四节点之间；
第三开关元件，所述第三开关元件配置为响应于所述第一栅极信号向所述第三节点供应第一基准电压；
第四开关元件，所述第四开关元件配置为响应于第三栅极信号向所述第一节点供应像素驱动电压；
第五开关元件，所述第五开关元件配置为响应于第四栅极信号将所述第四节点与所述第二节点电连接；
发光元件，所述发光元件配置为基于通过所述驱动元件供应的电流来发光，所述发光元件包括连接到第五节点的阳极和配置为接收低于所述像素驱动电压的阴极电压的阴极；以及
第六开关元件，所述第六开关元件配置为响应于所述第四栅极信号将所述第三节点与所述第五节点电连接。
19.根据权利要求18所述的显示装置，其中，所述数据电压是所述初始化电压与动态电压之和；并且
其中，所述动态电压基于像素数据的灰度值而变化。
20.根据权利要求18所述的显示装置，其中，所述多个像素电路中的每一个还包括：
第七开关元件，所述第七开关元件配置为响应于所述第二栅极信号向所述第二节点施加所述初始化电压；以及
第八开关元件，所述第八开关元件配置为响应于所述第一栅极信号或所述第二栅极信号向所述第五节点施加第二基准电压。
21.根据权利要求20所述的显示装置，其中，所述多个像素电路中的每一个像素电路的驱动时段包括：
初始化时段，在所述初始化时段期间，所述像素电路被初始化；
采样时段，在所述采样时段期间，所述驱动元件的阈值电压和所述数据电压被存储在所述电容器中；以及
发光时段，在所述发光时段期间，所述发光元件被驱动以发光，
其中，所述第一栅极信号的电压在所述初始化时段期间为栅极导通电压，并且所述第一栅极信号的电压在所述采样时段和所述发光时段期间均为栅极截止电压；
其中，所述第二栅极信号的电压在所述采样时段期间为与所述数据电压同步的所述栅极导通电压，并且所述第二栅极信号的电压在所述初始化时段和所述发光时段期间均为所述栅极截止电压；
其中，所述第三栅极信号的电压在所述采样时段和所述发光时段期间均为所述栅极导通电压，并且所述第三栅极信号的电压在所述初始化时段期间为所述栅极截止电压；
其中，所述第四栅极信号的电压在所述发光时段期间为所述栅极导通电压，并且所述第四栅极信号的电压在所述初始化时段和所述采样时段期间均为所述栅极截止电压；以及
其中，所述第一开关元件至所述第八个开关元件中的每一个被配置为响应于所述栅极导通电压而导通并且响应于所述栅极截止电压而截止。
CN202311195786.2A 2022-12-16 2023-09-15 像素电路和包括该像素电路的显示装置 Pending CN118212879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220176759A KR102916156B1 (ko) 2022-12-16 픽셀 회로와 이를 포함한 표시장치
KR10-2022-0176759 2022-12-16

Publications (1)

Publication Number Publication Date
CN118212879A true CN118212879A (zh) 2024-06-18

Family

ID=91434777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311195786.2A Pending CN118212879A (zh) 2022-12-16 2023-09-15 像素电路和包括该像素电路的显示装置

Country Status (3)

Country Link
US (1) US12039935B2 (zh)
CN (1) CN118212879A (zh)
DE (1) DE102023129707A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951159B (zh) * 2021-02-20 2023-06-02 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示基板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348524B2 (en) * 2017-09-30 2022-05-31 Boe Technology Group Co., Ltd. Display substrate and display device
KR102807133B1 (ko) * 2019-11-08 2025-05-15 삼성디스플레이 주식회사 표시 장치
KR102832240B1 (ko) 2020-07-27 2025-07-10 엘지디스플레이 주식회사 전계 발광 표시장치
CN116580671B (zh) * 2021-05-17 2026-01-06 厦门天马微电子有限公司 显示面板和显示装置
KR102834881B1 (ko) * 2021-07-08 2025-07-16 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
EP4170718A3 (en) * 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same
KR20230044091A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN115966169B (zh) * 2021-10-08 2024-07-26 乐金显示有限公司 栅极驱动器以及包括栅极驱动器的显示装置
KR102886428B1 (ko) * 2021-10-28 2025-11-14 엘지디스플레이 주식회사 전계발광 표시장치 및 이의 구동 방법
KR20230068004A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법
CN115101004B (zh) * 2022-06-30 2024-09-24 厦门天马微电子有限公司 一种像素驱动电路及其驱动方法、发光面板、显示装置

Also Published As

Publication number Publication date
KR20240094464A (ko) 2024-06-25
US20240203345A1 (en) 2024-06-20
DE102023129707A1 (de) 2024-06-27
US12039935B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
CN115602114B (zh) 像素电路和包括该像素电路的显示装置
US12266316B2 (en) Data driving circuit and display device including the same
US12307971B2 (en) Pixel circuit and display device including the same
CN115881035A (zh) 像素电路及其驱动方法和包括该像素电路的显示装置
CN115602120B (zh) 像素电路和包括该像素电路的显示装置
CN115602109B (zh) 像素电路、用于驱动像素电路的方法和显示装置
CN115909962B (zh) 栅极驱动电路和包括该栅极驱动电路的显示装置
US11620949B2 (en) Pixel circuit and display device including the same
US12505803B2 (en) Pixel circuit and display device including the same
CN115602117A (zh) 像素电路以及包括像素电路的显示装置
CN118072670A (zh) 像素电路和包括该像素电路的显示面板
US12039935B2 (en) Pixel circuit and display device including the same
US12315447B2 (en) Pixel circuit and display device including the same
US12198631B2 (en) Pixel circuit having two capacitors and display device including the same
CN115762398B (zh) 像素电路和包括该像素电路的显示装置
CN115762418B (zh) 像素电路、像素电路驱动方法及包括像素电路的显示装置
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR102916156B1 (ko) 픽셀 회로와 이를 포함한 표시장치
CN118397969A (zh) 像素电路和包括该像素电路的显示装置
KR20230009290A (ko) 픽셀 회로와 이를 포함한 표시장치
CN118230683A (zh) 像素电路和包括该像素电路的显示装置
GB2611619A (en) Pixel circuit and display device including the same
CN118197229A (zh) 像素电路和包含该像素电路的显示装置
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination