CN118818165A

CN118818165A - 电子装置

Info

Publication number: CN118818165A
Application number: CN202410094259.0A
Authority: CN
Inventors: 刘闵祯; 张梓洋
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2023-04-19
Filing date: 2024-01-23
Publication date: 2024-10-22
Also published as: US20240355249A1; TW202443532A

Abstract

本揭露提供一种电子装置。电子装置具有显示区以及周边区。周边区邻近于显示区。周边区包括第一测试电路区以及第二测试电路区。第一测试电路区包括多个第一开关元件。多个第一开关元件沿着第一方向排列。第二测试电路区邻近于第一测试电路区。第二测试电路区包括多个第二开关元件。多个第二开关元件沿着第二方向排列。第一方向不同于第二方向。本申请的电子装置可实现有效的显示区测试。

Description

电子装置

技术领域

本揭露涉及一种装置，尤其涉及一种具有测试功能的电子装置。

背景技术

在高解析度的产品的制造过程中，由于高解析度的产品测试电路的布局空间可能受限于基板的周边区的面积大小，因此不易设计测试电路来有效测试显示区的功能元件，进而导致高解析度的产品的生产良率不佳。

发明内容

本揭露是针对一种具有测试功能的电子装置。

根据本揭露的实施例，本申请的电子装置具有显示区以及周边区。周边区邻近于显示区。周边区包括第一测试电路区以及第二测试电路区。第一测试电路区包括多个第一开关元件。多个第一开关元件沿着第一方向排列。第二测试电路区邻近于第一测试电路区，并且包括多个第二开关元件。多个第二开关元件沿着第二方向排列。第一方向不同于第二方向。

本揭露的电子装置可在周边区设置多个测试电路区，以对显示区实现有效的测试功能。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本揭露的一实施例的电子装置的示意图；

图2是本揭露的一实施例的电子装置的局部区域的示意图；

图3是本揭露的另一实施例的电子装置的局部区域的示意图；

图4是本揭露的一实施例的第一栅极驱动电路的示意图；

图5是本揭露的一实施例的第二栅极驱动电路的示意图；

图6是本揭露的一实施例的第一测试电路区的第一测试电路的示意图；

图7是本揭露的一实施例的第一测试电路的子测试电路的示意图；

图8是本揭露的一实施例的第四测试电路区的第二测试电路的示意图。

附图标记说明

100:电子装置；

110:基板；

111:显示区；

112:周边区；

121:第一测试电路区；

122:第二测试电路区；

123:第三测试电路区；

130:第四测试电路区；

140:外接电路区；

150:第一栅极驱动电路；

151,161:移位寄存器；

152,162:输出电路；

153,163:放电电路；

154,164:数据缓冲器；

160:第二栅极驱动电路；

600:信号源；

620:第一测试电路；

621,621_1～621_6:子测试电路；

ACKA[1]～ACKA[6],ACKB[1]～ACKB[6],ASB,SB:控制信号；

T61～T66,T71～T76,T81～T87,S71～S76,S81～S93:开关；

L61～L66,L71～L77,SBL:控制线；

DL61～DL6,DL71～DL76,DL.DL[P]～DL[P+12],SL[M]～SL[M+6]:数据线；A[1]～A[6],A[J],VS1～VS6:测试信号；

A1,A2:宽度；

B1,B2:长度；

GL,GL[K]～GL[K+3]:栅极驱动线；

DP1～DP3,D1～D3:方向；

P1～P6,P[A,B]:像素；

R1～R6,RP:红色子像素；

G1～G6,GP:绿色子像素；

B1～B6,BP:蓝色子像素；

θ1:夹角；

GS[K]～GS[K+3]:栅极驱动信号；

CKH1:第一时序控制信号；

CKH2:第二时序控制信号；

VL1～VL6:信号线；

831:点亮测试电路；

832:解多路复用器电路区；

CKL1,CKL2:控制线；

800:像素阵列。

具体实施方式

现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。

本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。

在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包含两个结构都可移动，或者两个结构都固定的情况。此外，用语“电性连接”包含任何直接及间接的电性连接手段。

说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰组件，其本身并不意含及代表该，或该些，组件有任何的前的序数，也不代表某一组件与另一组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的组件得以和另一具有相同命名的组件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。需知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。

在本揭露的各实施例中，电子装置包括显示设备、发光装置、背光装置、穿戴式装置(例如包括增强现实或虚拟实境(virtual reality，VR)装置)、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示装置可为非自发光型显示装置或自发光型显示装置。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。电子装置可例如包括被动元件与主动元件等电子元件，例如电容、电阻、电感、二极管、晶体管等。显示设备的显示面板可例如包括液晶、发光二极管、量子点(quantum dot，QD)、荧光(fluorescence)，磷光(phosphor)，其他适合的材料，或上述材料的组合，但不限于此。发光二极管例如可包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(QLED or QDLED)，荧光(fluorescence)、磷光(phosphor)或其他适合的材料且其材料可任意排列组合，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统等周边系统以支援显示装置、天线装置、穿戴式装置(例如包括增强现实或虚拟实境)、车载装置(例如包括汽车挡风玻璃)或拼接装置。

在本揭露的各实施例中，基板可为硬质基板或为可挠性基板。基板的材料可以例如包括金属、塑料、玻璃、石英、蓝宝石、陶瓷、碳纤维、其它合适的作为基板材料、或前述的组合，但本揭露不以此为限。

图1是本揭露的一实施例的电子装置的示意图。参考图1，电子装置100包括基板110，其中基板110具有显示区111以及周边区112。基板110的表面沿着方向D1以及方向D2延伸，并且显示区111可朝方向D3提供显示光。方向D1、方向D2以及方向D3彼此垂直。在本实施例中，显示区111可包括像素阵列(array)、多个数据线以及多个栅极线。像素阵列可包括多个像素，并且每一个像素可包括多个子像素，其中所述多个子像素可例如包括红色子像素、绿色子像素以及蓝色子像素，但本揭露并不限于此。在本实施例中，周边区112包括第一测试电路区121、第二测试电路区122、第三测试电路区123、第四测试电路区130以及外接电路区140。

在本实施例中，第一测试电路区121、第二测试电路区122以及第三测试电路区123内例如可分别设置阵列测试(array test)电路。第四测试电路区130内例如可设置点亮测试(light-on test)电路。外接电路区140内可设置软性电路板(Flexible PrintedCircuit，FPC)。在本实施例中，显示区111可为八边形，但本揭露并不限于此。在一实施例中，显示区111可为多边形，并且所述多边形的每一个内角大于90度。在另一实施例中，显示区111也可为矩形形或任意形状。

在本实施例中，第一测试电路区121邻近设置于显示区111的上侧边。第二测试电路区122邻近设置于显示区111的右斜边。第三测试电路区123邻近设置于显示区111的左斜边。第二测试电路区122以及第三测试电路区123可分别邻近于第一测试电路区121。在本实施例中，第一测试电路区121以及第四测试电路区130可分别设置于显示区111的相对两侧。第四测试电路区130邻近设置于显示区111的下侧边。第四测试电路区130可设置于显示区111以及外接电路区140之间。

图2是本揭露的一实施例的电子装置的局部区域的示意图。参考图1以及图2，在本实施例中，第一测试电路区121内的阵列测试电路可包括多个第一开关元件。所述多个第一开关元件沿着第一方向DP1排列。第二测试电路区122邻近于第一测试电路区121。第二测试电路区122内的阵列测试电路可包括多个第二开关元件。所述多个第二开关元件沿着第二方向DP2排列。第一方向DP1不同于第二方向DP2。在本实施例中，第一开关元件的数量大于第二开关元件的数量。

在本实施例中，第一方向DP1与第二方向DP2之间的夹角θ1为锐角。同样的，参考图1，第三测试电路区123邻近于第一测试电路区121。第三测试电路区123内的阵列测试电路可包括多个第三开关元件。所述多个第三开关元件沿着第三方向DP3排列。第三方向DP3不同于第一方向DP1以及第二方向DP2。在本实施例中，第一方向DP1与第三方向DP3之间的夹角也可为锐角。并且，在本实施例中，第一方向DP1与第二方向DP2之间的夹角θ1也可相同于第一方向DP1与第三方向DP3之间的夹角，但本揭露并不限于此。

图3是本揭露的另一实施例的电子装置的局部区域的示意图。参考图1以及图3，电子装置100还可包括多个第一栅极驱动电路150以及多个第二栅极驱动电路160，其中M以及N分别为正整数。如图3所示，第二测试电路区122设置于显示区111的斜边，并且设置于栅极驱动电路150以及显示区111之间。第二栅极驱动电路160可设置于显示区111的侧边。在本实施例中，第一栅极驱动电路150以及第二栅极驱动电路160可分别包括多个面板上栅极驱动器(Gate driver on panel，GOP)。

在本实施例中，显示区111可包括像素阵列以及多个栅极驱动线GL以及数据线DL。所述多个栅极驱动线GL的一部分可通过第二测试电路区122耦接至第一栅极驱动电路150。所述多个栅极驱动线GL的另一部分可耦接至第二栅极驱动电路160。

另外，在一实施例中，栅极驱动电路150也可设置于第二测试电路区122以及显示区111之间。

图4是本揭露的一实施例的第一栅极驱动电路的示意图。参考图4，图3的第一栅极驱动电路150的每一个可具有如图4所示的第一栅极驱动电路150的架构。在本实施例中，第一栅极驱动电路150至少可以包括移位寄存器(shift register)151、输出电路152、放电电路153以及数据缓冲器(buffer)154。移位寄存器151可耦接图3的栅极驱动线GL。输出电路152以及放电电路153分别设置在移位寄存器151的一侧，并且输出电路152以及放电电路153还分别设置在数据缓冲器154的一侧。在本实施例中，第一栅极驱动电路150在基板110上的布局(layout)区域可具有宽度A1以及长度B1。

图5是本揭露的一实施例的第二栅极驱动电路的示意图。参考图5，图3的第二栅极驱动电路160的每一个可具有如图5所示的第二栅极驱动电路160的架构。在本实施例中，第二栅极驱动电路160包括移位寄存器161、输出电路162、放电电路163以及数据缓冲器164。移位寄存器161可耦接图3的栅极驱动线GL。输出电路162设置在移位寄存器161的一侧，并且设置在移位寄存器161以及放电电路163之间。放电电路163设置在输出电路162的一侧，并且设置在输出电路162以及数据缓冲器164之间。在本实施例中，第二栅极驱动电路160在基板110上的布局区域可具有宽度A2以及长度B2。

参考图4以及图5，由于输出电路以及放电电路的设置方式不同，第一栅极驱动电路150以及第二栅极驱动电路160可具有不同的布局区域尺寸和/或大小，但本揭露并不限于此。举例而言，宽度A1可大于宽度A2，并且长度B2可大于长度B1。

图6是本揭露的一实施例的第一测试电路区的第一测试电路的示意图。参考图6，图1的第一测试电路区121、第二测试电路区122以及第三测试电路区123可分别具有如图6所示的第一测试电路620的电路架构。在本实施例中，第一测试电路620包括多个开关T61～T66、多个控制线L61～L66、多个数据线DL61～DL66以及多个子测试电路621_1～621_6。控制线L61～L66分别耦接至开关T61～T66的控制端。开关T61～T66的第一端耦接至测试信号源600。开关T61～T66的第二端分别通过数据线DL61～DL66耦接至子测试电路621_1～621_6。开关T61～T66可分别为N型薄膜晶体管(Thin-Film Transistor，TFT)，但本揭露并不限于此。

在本实施例中，控制线L61～L66可接收控制信号ACKA[1]～ACKA[6]，以使开关T61～T66可根据控制信号ACKA[1]～ACKA[6]来决定操作为导通或关断状态。在一实施例中，开关T61～T66可根据控制信号ACKA[1]～ACKA[6]来依序导通，以通过数据线DL61～DL66依序输出测试信号A[1]～A[6]至子测试电路621_1～621_6。值得注意的是，本揭露的第一测试电路中的开关、控制线、数据线以及子测试电路的数量不限于图6所示。

图7是本揭露的一实施例的第一测试电路的子测试电路的示意图。参考图7，图6的子测试电路621_1～621_6可分别具有如图7所示的子测试电路621的电路架构。在本实施例中，子测试电路621包括开关T71～T76、多个控制线L71～L77、多个数据线DL71～DL76以及开关S71～S76。控制线L71～L76分别耦接至开关T71～T76的控制端。开关T71～T76的第一端耦接至测试信号A[J]。测试信号A[J]可为图6的测试信号A[1]～A[6]的其中一个(J可为1至6)。开关T71～T76的第二端分别耦接开关S71～S76的第一端。控制线L77耦接至开关S71～S76的控制端。开关S71～S76的第二端分别耦接至像素P1～P6。图1所示的显示区111中的像素阵列可包括图6所示的像素P1～P6。像素P1～P6包括多个红色子像素R1～R6、多个绿色子像素G1～G6以及多个蓝色子像素B1～B6(一个像素包括一个红色子像素、一个绿色子像素以及一个蓝色子像素)。开关T71～T76以及开关S71～S76可分别为N型薄膜晶体管，但本揭露并不限于此。

在本实施例中，开关S71～S76可分别通过数据线DL71～DL76耦接至像素P1～P6中的绿色子像素G1～G6。在本实施例中，控制线L71～L76可接收控制信号ACKB[1]～ACKB[6]，以使开关T71～T76可根据控制信号ACKB[1]～ACKB[6]来决定操作为导通或关断状态。控制线L77可接收控制信号ASB，以使开关S71～S76可根据控制信号ASB来同步导通或同步关断。

在本实施例中，开关T71～T76可根据控制信号ACKB[1]～ACKB[6]来依序导通，并且搭配开关S71～S76根据控制信号ASB而导通，数据线DL71～DL76依序输出测试信号A[J]至像素P1～P6中的绿色子像素G1～G6，以测试绿色子像素G1～G6是否可正常点亮以及相关电性。值得注意的是，本揭露的子测试电路中的开关、控制线、数据线以及所耦接的像素及子像素不限于图7所示。在一实施例中，数据线DL71～DL76也可分别耦接至像素P1～P6中的红色子像素R1～R6和/或蓝色子像素B1～B6，以测试不同颜色子像素。

图8是本揭露的一实施例的第四测试电路区的第二测试电路的示意图。参考图8，图1的第四测试电路区130可具有如图8所示的点亮测试电路831的电路架构。在本实施例中，点亮测试电路831与像素阵列800之间还可包括解多路复用器(De-multiplexer,De-Mux)电路区832。图1所示的显示区111中的像素阵列可包括图8所示的像素阵列800。像素阵列800包括多个像素P[A,B]、多个数据线DL[P]～DP[P+12]以及多个栅极驱动线GL[K]～GL[K+3]，其中A、B、P以及K分别为正整数。像素P[A,B]的每一个包括一个红色子像素RP、一个绿色子像素GP以及一个蓝色子像素BP。数据线DL[P]～DP[P+12]分别耦接不同行的多个子像素，其中相同行的多个子像素为相同颜色子像素。

在本实施例中，点亮测试电路831包括多个开关T81～T87、控制线SBL、多个信号线VL1～VL6以及多个数据线SL[M]～SL[M+6]，其中M为正整数。控制线SBL耦接至开关T81～T87的控制端。开关T81的第一端耦接数据线SL[M]，并且开关T81的第二端耦接信号线VL1。开关T82的第一端耦接数据线SL[M+1]，并且开关T82的第二端耦接信号线VL2。开关T83的第一端耦接数据线SL[M+2]，并且开关T82的第二端耦接信号线VL3。开关T84的第一端耦接数据线SL[M+3]，并且开关T84的第二端耦接信号线VL4。开关T85的第一端耦接数据线SL[M+4]，并且开关T85的第二端耦接信号线VL5。开关T86的第一端耦接数据线SL[M+5]，并且开关T86的第二端耦接信号线VL6。开关T87的第一端耦接数据线SL[M+6]，并且开关T87的第二端耦接信号线VL1。以此类推，后续的开关的耦接方式可如同开关T81～T86的耦接方式来类推之。开关T81～T87可分别为N型薄膜晶体管，但本揭露并不限于此。

在本实施例中，解多路复用器电路区832包括多个开关S81～S93以及控制线CKL1、CKL2。开关S81～S93以及控制线CKL1、CKL2可形成解多路复用器电路。控制线CKL1耦接开关S81、S82、S85、S86、S89、S90、S93的控制端，并且控制线CKL2耦接开关S83、S84、S87、S88、S81、S92的控制端。以此类推，后续的开关与控制线CKL1、CKL2的耦接方式可如同开关S81～S93与控制线CKL1、CKL2的耦接方式来类推之。开关S81～S93可分别为N型薄膜晶体管，但本揭露并不限于此。

在本实施例中，开关S81的第一端耦接数据线DL[P]，并且开关S81的第二端耦接数据线SL[M]。开关S82的第一端耦接数据线DL[P+1]，并且开关S82的第二端耦接数据线SL[M+1]。开关S83的第一端耦接数据线DL[P+2]，并且开关S83的第二端耦接数据线SL[M]。开关S84的第一端耦接数据线DL[P+3]，并且开关S84的第二端耦接数据线SL[M+1]。开关S85的第一端耦接数据线DL[P+4]，并且开关S85的第二端耦接数据线SL[M+2]。开关S86的第一端耦接数据线DL[P+5]，并且开关S86的第二端耦接数据线SL[M+3]。开关S87的第一端耦接数据线DL[P+6]，并且开关S87的第二端耦接数据线SL[M+2]。开关S88的第一端耦接数据线DL[P+7]，并且开关S88的第二端耦接数据线SL[M+3]。开关S89的第一端耦接数据线DL[P+8]，并且开关S89的第二端耦接数据线SL[M+4]。开关S90的第一端耦接数据线DL[P+9]，并且开关S90的第二端耦接数据线SL[M+5]。开关S91的第一端耦接数据线DL[P+10]，并且开关S91的第二端耦接数据线SL[M+4]。开关S92的第一端耦接数据线DL[P+11]，并且开关S92的第二端耦接数据线SL[M+5]。开关S93的第一端耦接数据线DL[P+12]，并且开关S93的第二端耦接数据线SL[M+6]。以此类推，后续的开关与数据线的耦接方式可如同开关S81～S93与数据线的耦接方式来类推的。

在本实施例中，控制线SBL可提供控制信号SB至开关T81～T87。信号线VL1～VL6可分别提供测试信号VS1～VS6至开关T81～T87。控制线CKL1可提供第一时序控制信号CKH1至开关S81、S82、S85、S86、S89、S90、S93的控制端，并且控制线CKL2可提供第二时序控制信号CKH2至开关S83、S84、S87、S88、S91、S92的控制端。栅极驱动线GL[K]～GL[K+3]可分别提供栅极驱动信号GS[K]～GS[K+3]至像素阵列800中的多个子像素。

在本实施例中，开关T81～T87可通过信号线VL1～VL6接收测试信号VS1～VS6，并且搭配控制信号SB同步开启开关T81～T87，以使开关S81～S93可接收测试信号VS1～VS6。测试信号VS1～VS6可分别具有显示测试数据。开关S81～S93可分别根据第一时序控制信号CKH1以及第二时序控制信号CKH2来交替导通，以通过数据线DL[P]～DP[P+12]来交替地提供测试信号VS1～VS6至像素阵列800中的不同行的子像素。并且，搭配栅极驱动线GL[K]～GL[K+3]开启像素阵列800中的不同列的子像素，像素阵列800中的每个子像素可根据对应的测试信号而被点亮。

综上所述，本揭露的电子装置，可在邻近于显示区的周边区设置多个测试电路区，并且可设置有阵列测试电路以及点亮测试电路。并且，本揭露的电子装置可应用于任意形状的显示区的情境。

最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims

1.一种电子装置，其特征在于，具有显示区以及周边区，其中所述周边区邻近于所述显示区，其中所述周边区包括：

第一测试电路区，包括多个第一开关元件，其中所述多个第一开关元件沿着第一方向排列；以及

第二测试电路区，邻近于所述第一测试电路区，并且包括多个第二开关元件，其中所述多个第二开关元件沿着第二方向排列，

其中所述第一方向不同于所述第二方向。

2.根据权利要求1所述的电子装置，其特征在于，所述第一方向与所述第二方向之间的夹角为锐角。

3.根据权利要求1所述的电子装置，其特征在于，还包括：

第三测试电路区，邻近于所述第一测试电路区，所述第三测试电路区包括多个第三开关元件沿着第三方向排列，

其中所述第三方向不同于所述第一方向以及所述第二方向。

4.根据权利要求3所述的电子装置，其特征在于，所述第一方向与所述第三方向之间的夹角为锐角。

5.根据权利要求4所述的电子装置，其特征在于，所述第一方向与所述第二方向之间的夹角相同于所述第一方向与所述第三方向之间的夹角。

6.根据权利要求1所述的电子装置，其特征在于，所述第二测试电路区设置于所述显示区以及多个栅极驱动电路之间。

7.根据权利要求1所述的电子装置，其特征在于，多个栅极驱动电路设置于所述第二测试电路区以及所述显示区之间。

8.根据权利要求1所述的电子装置，其特征在于，所述周边区还包括第四测试电路区，所述第一测试电路以及所述第四测试电路区分别设置于所述显示区的两侧。

9.根据权利要求1所述的电子装置，其特征在于，所述第一开关的数量大于所述第二开关的数量。

10.根据权利要求1所述的电子装置，其特征在于，所述显示区为多边形，并且所述多边形的每一个内角大于90度。