TWI817821B - 電子組件封裝件及其製造方法 - Google Patents

Abstract

本發明之一實施例係關於電子組件封裝件。該電子組件封裝件包括第一金屬層、高壓電晶體半導體裸片、第一模塑膠層、第二金屬層、第一垂直連接結構、第二垂直連接結構、控制電路裸晶片及第二模塑膠層。該控制電路裸晶片之第一控制端子通過該第二金屬層的第一金屬層部分及該第一垂直連接結構耦接至該第一金屬層的第一外部端子。該控制電路裸晶片之第二控制端子通過該第二金屬層的第二金屬層部分及該第二垂直連接結構耦接至該高壓電晶體半導體裸片之閘極。該高壓電晶體半導體裸片之源極耦接至該第一金屬層的第三外部端子。本發明之另一實施例係關於電子組件封裝件之製造方法。

Description

電子組件封裝件及其製造方法

本發明係關於電子組件封裝件及其製造方法，更具體而言，係關於具有高壓電晶體半導體裸片及控制電路裸晶片之電子組件封裝件。

在電子元件(例如晶片或積體電路(IC))封裝件中，可使用引線框架(lead frame)封裝技術並透過電引線(wire)提供晶片端點電連接。隨著封裝技術不斷地高密度化與微型化，封裝件之輸入輸出(input/output,I/O)連接腳數及其中之內連線(interconnection)將增加且變得更複雜。由於引線框架僅能提供一層佈線，使得晶片電連接之位置受限，此空間上之限制成為多晶片封裝之技術瓶頸。此外，散熱問題亦可能變得嚴重而影響晶片之效能。

覆晶(flip-chip)封裝技術亦可實現多晶片封裝，然而其將晶片以面朝下之方式透過封裝基板(package substrate)互相連接。相較於使用引線框架，覆晶封裝技術之製造成本可能會增加，且由於製程較複雜，其產率(throughput)亦可能降低。

本發明之實施例涉及一種電子組件封裝件。該電子組件封裝件包括：第一金屬層，其包含互相不直接接觸之第一外部端子、第二外部端子以及第三外部端子；高壓電晶體半導體裸片，其具有閘極，源極及汲極，其中該汲極位於該高壓電晶體半導體裸片之一側，該閘極和該源極位於該高壓電晶體半導體裸片之相對另一側，且該高壓電晶體半導體裸片設置於該第一金屬層上，且該汲極耦接該第二外部端子；第一模塑膠層，其具有彼此相對之第一側以及第二側，該第一模塑膠層包覆該高壓電晶體半導體裸片，該第一模塑膠層還包覆該第一金屬層之至少一部分，其中該第一外部端子、該第二外部端子以及該第三外部端子從該第一模塑膠層之該第一側曝露出來；第二金屬層，其包含互相不直接接觸之第一金屬層部分以及第二金屬層部分，其中該第二金屬層安置於該第一模塑膠層之該第二側上；第一垂直連接結構，其穿過該第一模塑膠層並將該第一金屬層部分耦接至該第一外部端子；第二垂直連接結構，其穿過該第一模塑膠層之一部分並將該第二金屬層部分耦接至該高壓電晶體半導體裸片之該閘極；控制電路裸晶片，其具有有源面面對該高壓電晶體半導體裸片之該閘極及該源極，該有源面上包括第一控制端子以及第二控制端子對應地耦接該第一金屬層部分以及該第二金屬層部分；及第二模塑膠層，具有彼此相對之第一側以及第二側，該第二模塑膠層設置在該第一模塑膠層上，且該第二模塑膠層之該第一側貼合該第一模塑膠層之該第二側，使該第二模塑膠層包覆該控制電路裸晶片以及該第二金屬層；其中該控制電路裸晶片之該第一控制端子通過該第一金屬層部分及該第一垂直連接結構耦接至該第一外部端子；其中該控制電路裸晶片之該第二控制端子通過該第二金屬層部分及該第二垂直連接結構耦接至該高壓電晶體半導體裸片之該閘極；及其中 該高壓電晶體半導體裸片之該源極耦接至該第三外部端子。

本發明之實施例涉及一種電子組件封裝件之製造方法。該方法包括：提供臨時載體；在該臨時載體上形成第一金屬層，其包含互相不直接接觸之第一外部端子、第二外部端子以及第三外部端子；在該第一金屬層上設置高壓電晶體半導體裸片，其中該高壓電晶體半導體裸片具有閘極，源極及汲極，其中該汲極位於該高壓電晶體半導體裸片之一側並耦接該第二外部端子，該閘極和該源極位於該高壓電晶體半導體裸片之相對另一側；在該臨時載體上形成第一模塑膠層以包覆該高壓電晶體半導體裸片及該第一金屬層之至少一部分，其中該第一模塑膠層具有彼此相對之第一側以及第二側；在該第一模塑膠層之該第二側上形成第二金屬層，其包含互相不直接接觸之第一金屬層部分以及第二金屬層部分；將該第一金屬層部分耦接至該第一外部端子；將該第二金屬層部分耦接至該高壓電晶體半導體裸片之該閘極；在該第一模塑膠上設置控制電路裸晶片，其具有有源面面對該高壓電晶體半導體裸片之該閘極及該源極，該有源面上包括第一控制端子以及第二控制端子對應地耦接該第一金屬層部分以及該第二金屬層部分；在該第一模塑膠層上形成第二模塑膠層，其具有彼此相對之第一側以及第二側，且該第二模塑膠層之該第一側貼合該第一模塑膠層之該第二側以包覆該控制電路裸晶片以及該第二金屬層；將該高壓電晶體半導體裸片之該源極耦接至該第三外部端子；及移除該臨時載體以使該第一外部端子、該第二外部端子以及該第三外部端子從該第一模塑膠層之該第一側曝露出來。

1,2,3:電子元件封裝件

10,12:電子元件

10e1:閘極金屬層

10e2:源極金屬層

11,13:囊封物

11t1,11t2,11t3,11t4:開口

12e1,12e2:金屬層

12s1,12s2:電連接件

30:一體式傳導件

40:臨時載體

101,102,103,111,112,121,122:表面

301:水平延伸之部分

302:部分

m11,m12,m13:外部端子

m21,m22,m23:金屬層部分

p1,p2:傳導柱

p1h,p2h,v1h,v2h,v3h,v4h:高度

v1,v2,v3,v4:傳導通孔

v1w,v2w,v3w,v4w:寬度

當結合附圖閱讀以下之詳細描述時，本發明之若干實施例 之態樣可被最佳地理解。應注意，各種結構可不按比例繪製。實際上，為了論述清楚起見，各種結構之尺寸可任意放大或縮小。

圖1A所示為根據本案之某些實施例之電子元件封裝件的剖面圖；圖1B所示為根據本案之某些實施例之電子元件封裝件的立體圖；圖1C所示為根據本案之某些實施例之電子元件封裝件的立體圖；圖2所示為根據本案之某些實施例之電子元件封裝件的剖面圖；圖3所示為根據本案之某些實施例之電子元件封裝件的剖面圖；圖4A至圖4F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段；圖5A至圖5F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段；及圖6A至圖6F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段。

相同或類似之元件在圖式和詳細描述中使用同樣之參考標號來標示。從以下之詳細描述並結合附圖，本發明之若干實施例將可被立即地理解。

以下揭示內容提供了用於實施所提供標的之不同特徵之許多不同實施例或範例。下文描述了元件和組態之具體實例。當然，這些僅為範例且不欲為限制性的。在本發明中，對在第二特徵上方或之上形成第一特徵之引用可以包含將第一特徵和第二特徵形成為直接接觸之實施例，並且還可以包含可以在第一特徵與第二特徵之間形成另外之特徵使得第一特徵和第二特徵可以不直接接觸之實施例。此外，本發明可以在各個實例 中重複附圖標記和/或字母。這種重複是為了簡單和清晰起見並且本身並不指示所討論之各個實施例和/或組態之間的關係。

下文詳細討論了本發明之實施例。然而，應當理解的是，本發明提供了許多可以在各種各樣之特定環境下具體化之適用概念。所討論之具體實施例僅是說明性的，而不限制本發明之範圍。

本發明提供一種電子元件封裝件及其製造方法。本發明之電子元件封裝件整合了高壓電晶體半導體裸片及控制電路裸晶片於一個封裝體中，可滿足微型化之需求並減少印刷電路板(printed circuit board,PCB)或範本上之電路佈線面積。此外，本發明之電子元件封裝件使用金屬層(例如重佈線層(redistribution layer,RDL))及垂直連接結構(例如傳導柱(conductive pillar)或傳導通孔(conductive via))取代引線框架及電引線，使晶片電連接之位置更有彈性，且散熱效果更好。相較於引線框架及電引線，本發明之電子元件封裝件更適合封裝高壓或大電流之晶片。再者，由於本發明之晶片之有源面(或有源區)可面對面地透過金屬層對接，晶片之間的傳訊路徑可縮短，而使傳訊速率提高。

參照圖1A，圖1A所示為根據本案之某些實施例之電子元件封裝件1之剖面圖。電子元件封裝件1可包括電子元件10及12、囊封物(encapsulant)11、13、第一金屬層(包括外部端子m11、m12及m13)及第二金屬層(包括金屬層部分m21、m22及m23)。

第一金屬層之外部端子m11、m12及m13可互相不直接接觸。例如，外部端子m11、m12及m13可透過囊封物11而彼此隔開。例如，外部端子m11、m12及m13可彼此不直接相連。外部端子m12可位於外部端子m11及m13之間。

外部端子m11、m12及m13之尺寸(例如，寬度、厚度、面積等)可彼此相同或不同。如圖1A所示，外部端子m12之寬度可大於外部端子m11或m13之寬度。在一些實施例中，外部端子m12之面積可約為電子元件10之面積(例如，表面積)之1至2倍。此外，如圖1A所示，外部端子m11、m12及m13之厚度可彼此相同。外部端子m11、m12及m13可各包括金屬或金屬合金等導電材料。導電材料之實例可包括金(Au)、銀(Ag)、銅(Cu)、鉑(Pt)、鈀(Pd)、其他金屬或合金，或其中之兩個或更多個之組合。外部端子m11、m12及m13可提供電子元件封裝件1與外部裝置(例如PCB、其他封裝件或其他電子元件)之間之電連接。

電子元件10可包括半導體晶片(或裸片)。晶片可包括電晶體、電阻器、電容器和互連結構等電路元件以形成積體電路(IC)。在一些實施例中，電子元件10可包括金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，例如(但不限於)NMOS、PMOS、CMOS、電壓回饋器件及/或開關。

在一些實施例中，電子元件10可包括高壓電晶體，其具有較高之擊穿電壓(或耐壓)，且可應用於高輸入電壓及/或高輸出電壓之電路。進一步而言，電子元件10可包括任何類型之積體電路，例如記憶體裝置(memory device)，包含動態隨機存取記憶體(dynamic random access memory,DRAM)、靜態隨機存取記憶體(static random access memory,SRAM)以及各種類型之非揮發性記憶體(包含可程式設計唯讀記憶體(programmable read-only memory,PROM)和快閃記憶體(flash memory))；光電裝置(optoelectronic device)；邏輯裝置(logic device)；通信裝置(communication device)以及其他類型之裝置。

電子元件10可具有表面101、與表面101相對之表面102及延伸於表面101及表面102之間之表面(或側表面)103。一或多個電性端子(electrical terminals)可從電子元件10之表面101及/或表面102暴露出來。例如，電子元件10之閘極(gate)與源極(source)可位於電子元件10之同一側而汲極(drain)位於相對之另一側。電子元件10之汲極可位於表面101，且閘極與源極可位於表面102。

電子元件10可位於第一金屬層上。電子元件10之汲極可耦接(或電連接)第一金屬層之外部端子m12。電子元件10之汲極可接觸第一金屬層之外部端子m12。汲極之汲極金屬層(亦即外部端子m12)可位於表面101，閘極之閘極金屬層10e1及源極之源極金屬層10e2可位於表面102。

囊封物11可包覆電子元件10及第一金屬層之至少一部份。囊封物11可包括模塑膠(molding compound)(例如，環氧樹脂(epoxy)模塑膠)或其他適當之材料，包括(但不限於)環氧樹脂(epoxy resins)、酚醛樹脂(phenolic resins)、含矽樹脂(silicon-containing resins)等或其組合。

囊封物11可具有表面111及與表面111相對之表面112。第一金屬層之外部端子m11、m12及m13可從表面111曝露出來。在一些實施例中，第一金屬層之外部端子m11、m12及m13可各與表面111齊平或共平面。

第二金屬層之金屬層部分m21、m22及m23可位於囊封物11之表面112。換句話說，第一金屬層與第二金屬層位於囊封物11之相對側。第一金屬層可部分地內埋於囊封物11中，而第二金屬層可從囊封物11之表面112凸出。

第二金屬層之金屬層部分m21、m22及m23可互相不直接接觸。例如，金屬層部分m21、m22及m23可透過囊封物13而彼此隔開。例如，金屬層部分m21、m22及m23可彼此不直接相連。金屬層部分m22可位於金屬層部分m21及m23之間。

金屬層部分m21、m22及m23之尺寸(例如，寬度、厚度、面積等)可彼此相同或不同。如圖1A所示，金屬層部分m23之寬度可大於金屬層部分m21或金屬層部分m22之寬度。此外，如圖1A所示，金屬層部分m21、m22及m23之厚度可彼此相同。金屬層部分m21、m22及m23可各包括金屬或金屬合金等導電材料。導電材料之實例可包括金(Au)、銀(Ag)、銅(Cu)、鉑(Pt)、鈀(Pd)、其他金屬或合金，或其中之兩個或更多個之組合。

第二金屬層可被包封於囊封物11及13之間。第二金屬層可做為電子元件封裝件1之內部互連結構(interconnect structure)之一部份。第二金屬層可包括重佈線層。第二金屬層可提供電子元件10與12之間之電連接、提供電子元件10與第一金屬層之間之電連接且提供電子元件12與第一金屬層之間之電連接。

在一些實施例中，金屬層部分m21可提供電子元件12與外部端子m11之間之電連接。例如，金屬層部分m21可透過穿過囊封物11之至少一部份之垂直連接結構而耦接至外部端子m11。如圖1A所示，垂直連接結構可包括傳導通孔v1及傳導柱p1。傳導柱p1可安置於外部端子m11與傳導通孔v1之間。傳導柱p1可從傳導通孔v1之一側(例如其底部)往囊封物11之表面111延伸而接觸外部端子m11。傳導柱p1可包括接觸外部端子m11之第一側(例如其底部)與接觸傳導通孔v1之第二側(例如其頂部)。傳 導柱p1之直徑可從第二側往第一側保持不變。例如，傳導柱p1之頂部直徑與底部直徑相等。傳導通孔v1可安置於傳導柱p1與金屬層部分m21之間。傳導通孔v1可包括與傳導柱p1接觸之第一側(例如其底部)及與金屬層部分m21接觸之第二側(例如其頂部)。傳導通孔v1之直徑可從第二側往第一側縮小。例如，傳導通孔v1之直徑在靠近金屬層部分m21之一側大於靠近傳導柱p1之一側。例如，傳導通孔v1之頂部直徑大於底部直徑。傳導通孔v1可從囊封物11之表面112往表面111延伸。傳導通孔v1之第一側(例如其底部)與表面111可不共平面，而傳導通孔v1之第二側(例如其頂部)與表面112可共平面。

在一些實施例中，金屬層部分m22可提供電子元件10與12之間之電連接。例如，金屬層部分m22可透過穿過囊封物11之至少一部份之垂直連接結構而耦接至電子元件10之閘極之閘極金屬層10e1。如圖1A所示，垂直連接結構可包括傳導通孔v2。傳導通孔v2可安置於閘極金屬層10e1與金屬層部分m22之間。傳導通孔v2可包括與閘極金屬層10e1接觸之第一側(例如其底部)及與金屬層部分m22接觸之第二側(例如其頂部)。傳導通孔v2之直徑可從第二側往第一側縮小。例如，傳導通孔v2之直徑在靠近金屬層部分m22之一側大於靠近閘極金屬層10e1之一側。例如，傳導通孔v2之頂部直徑大於底部直徑。傳導通孔v2可從囊封物11之表面112往表面111延伸。傳導通孔v2之第一側(例如其底部)與表面111可不共平面，而傳導通孔v2之第二側(例如其頂部)與表面112可共平面。

在一些實施例中，金屬層部分m23可提供電子元件10與外部端子m13之間之電連接。例如，金屬層部分m23可透過穿過囊封物11之至少一部份之垂直連接結構而耦接至電子元件10的源極之源極金屬層 10e2。如圖1A所示，垂直連接結構可包括傳導通孔v3。傳導通孔v3可安置於源極金屬層10e2與金屬層部分m23之間。傳導通孔v3可包括與源極金屬層10e2接觸之第一側(例如其底部)及與金屬層部分m23接觸之第二側(例如其頂部)。傳導通孔v3之直徑可從第二側往第一側縮小。例如，傳導通孔v3之直徑在靠近金屬層部分m23之一側大於靠近源極金屬層10e2之一側。例如，傳導通孔v3之頂部直徑大於底部直徑。傳導通孔v3可從囊封物11之表面112往表面111延伸。傳導通孔v3之第一側(例如其底部)與表面111可不共平面，而傳導通孔v3之第二側(例如其頂部)與表面112可共平面。

在一些實施例中，金屬層部分m23可透過穿過囊封物11之至少一部份之垂直連接結構而耦接至外部端子m13。如圖1A所示，垂直連接結構可包括傳導通孔v4及傳導柱p2。傳導柱p2可安置於外部端子m13與傳導通孔v4之間。傳導柱p2可從傳導通孔v4之一側(例如其底部)往囊封物11之表面111延伸而接觸外部端子m13。傳導柱p2可包括接觸外部端子m13之第一側(例如其底部)與接觸傳導通孔v4之第二側(例如其頂部)。傳導柱p2之直徑可從第二側往第一側保持不變。例如，傳導柱p2之頂部直徑與底部直徑相等。傳導通孔v4可安置於傳導柱p2與金屬層部分m23之間。傳導通孔v4可包括與傳導柱p2接觸之第一側(例如其底部)及與金屬層部分m23接觸之第二側(例如其頂部)。傳導通孔v4之直徑可從第二側往第一側縮小。例如，傳導通孔v4之直徑在靠近金屬層部分m23之一側大於靠近傳導柱p2之一側。例如，傳導通孔v4之頂部直徑大於底部直徑。傳導通孔v4可從囊封物11之表面112往表面111延伸。傳導通孔v4之第一側(例如其底部)與表面111可不共平面，而傳導通孔v4之第二側(例如其頂部)與 表面112可共平面。

在一些實施例中，傳導柱p1之高度p1h與傳導柱p2之高度p2h可相等。傳導柱p1之接觸外部端子m11之第一側(例如其底部)與傳導柱p2之接觸外部端子m13之第一側(例如其底部)可共平面。傳導柱p1之接觸傳導通孔v1之第二側(例如其頂部)與傳導柱p2之接觸傳導通孔v4之第二側(例如其頂部)可共平面。在一些實施例中，傳導柱p1之接觸傳導通孔v1之第二側(例如其頂部)與閘極金屬層10e1(或源極金屬層10e2)之一表面可共平面。在一些實施例中，傳導柱p2之接觸傳導通孔v4之第二側(例如其頂部)與閘極金屬層10e1(或源極金屬層10e2)之一表面可共平面。

在一些實施例中，傳導通孔v1之高度v1h、傳導通孔v2之高度v2h、傳導通孔v3之高度v3h及傳導通孔v4之高度v4h可相等。傳導通孔v1之與傳導柱p1接觸之第一側(例如其底部)、傳導通孔v2之與閘極金屬層10e1接觸之第一側(例如其底部)、傳導通孔v3之與源極金屬層10e2接觸之第一側(例如其底部)及傳導通孔v4之與傳導柱p2接觸之第一側(例如其底部)可共平面。傳導通孔v1之與金屬層部分m21接觸的第二側(例如其頂部)、傳導通孔v2之與金屬層部分m22接觸的第二側(例如其頂部)、傳導通孔v3之與金屬層部分m23接觸的第二側(例如其頂部)及傳導通孔v4之與金屬層部分m23接觸的第二側(例如其頂部)可共平面。

電子元件12可位於囊封物11之表面112上。電子元件12可位於第二金屬層上。電子元件12可包括半導體晶片(或裸片)。晶片可包括電晶體、電阻器、電容器和互連結構等電路元件以形成積體電路(IC)。在一些實施例中，電子元件11可包括控制電路。進一步而言，電子元件11可包括任何類型之控制電路，例如中央處理單元(central processing unit, CPU)、圖形處理單元(graphics processing unit,GPU)、微處理器單元(micro processing unit,MPU)、專用積體電路(Application-specific integrated circuit,ASIC)、現場可程式設計閘陣列(field-programmable gate or grid array,FPGA)、微控制器(microcontroller)、晶片上系統(system-on-chip,SoC)等。電子元件12可耦接至電子元件10以控制電子元件10。

電子元件12可具有表面121及與表面121相對之表面122。表面121可包括有源面(active surface)或主動面，表面122可包括無源面或背側(backside surface)。電子元件12之表面121可面對電子元件10之表面102。電子元件12之表面121可面對電子元件10之閘極與源極。一或多個控制端子(或電性端子)可從電子元件12之表面121暴露出來。例如，控制端子(或電性端子)之金屬層12e1及12e2可位於表面121。

金屬層12e1可透過電連接件12s1耦接至第二金屬層之金屬層部分m21，進而耦接至外部端子m11。金屬層12e2可透過電連接件12s2耦接至第二金屬層之金屬層部分m22，進而耦接至電子元件10之閘極之閘極金屬層10e1。

在一些實施例中，電連接件12s1及12s2可各包括焊料球(solder balls)，例如可控塌陷晶片連接凸塊(controlled collapse chip connection(C4)bump)、球狀柵格陣列(ball grid array,BGA)或連接盤柵格陣列(land grid array,LGA)。

囊封物13可包覆電子元件12、電連接件12s1及12s2及第二金屬層之至少一部份。囊封物13可貼合於囊封物11之表面112上。在一些實施例中，囊封物13可包括如針對囊封物11所列舉之材料。在一些實施例 中，囊封物13與囊封物11之間可具有交界面。然而在其他實施例中，囊封物13與囊封物11之間可不具有交界面。

圖1B所示為根據本案之某些實施例之電子元件封裝件之立體圖。在一些實施例中，圖1B所示之電子元件封裝件可具有如圖1A所示之剖面圖。圖1B為簡潔之緣故省略了囊封物11及13。圖1B所示之電子元件封裝件與圖1A所示之電子元件封裝件1相同或相似之元件以相同之符號標示，相同或相似之元件的詳細描述將不再贅述。

圖1B所示之電子元件封裝件置放在臨時載體40上。臨時載體40可包括襯底，例如陶瓷襯底、半導體襯底、電介質襯底、玻璃襯底等。臨時載體40可具有導電性，例如包括金屬襯底或其上具有金屬層或導電層。第一金屬層安置在臨時載體40上。

第一金屬層可包括複數個外部端子m11及複數個外部端子m13。複數個外部端子m11可沿著電子元件10之一側面排列。儘管圖1B中描繪五個外部端子m11，但外部端子m11之數目不限於此。在一些實施例中，取決於設計要求，可存在任何數目之外部端子m11。例如，外部端子m11之數目可對應於電子元件12之表面121上的控制端子之數目。例如，複數個電連接件12s1、複數個金屬層部分m21、複數個垂直連接結構(各包括傳導通孔v1及傳導柱p1)可安置在對應之外部端子m11上，以將對應之控制端子耦接至對應之外部端子m11。

複數個外部端子m13可沿著電子元件10之另一側面(例如表面103)排列。儘管圖1B中描繪五個外部端子m13，但外部端子m13之數目不限於此，且與外部端子m11之數目可不同。在一些實施例中，取決於設計要求，可存在任何數目之外部端子m13。例如，當電子元件10之源極之 電流愈大，外部端子m13及其上方之垂直連接結構(各包括傳導通孔v4及傳導柱p2)可愈多，以提供更多之電流路徑並提高散熱效益。

在一些實施例中，可省略傳導柱p1及p2，而傳導通孔v1可直接耦接至外部端子m11且傳導通孔v4可直接耦接至外部端子m13，如圖2所示。然而使用傳導柱加上傳導通孔作為外部端子m11與外部端子m13上之垂直連接結構，相較於僅使用傳導通孔，可提高電性傳導性。

第一金屬層可包括單一層外部端子m12，其位於電子元件10之表面101而接觸汲極。因此在本揭露中，外部端子m12亦可稱為電子元件10之汲極金屬層。如前述，外部端子m12之面積可約為電子元件10之面積(例如，表面積)之1至2倍。複數個外部端子m11及複數個外部端子m13可分別位於外部端子m12之相對側。

電子元件10可包括複數個閘極與複數個閘極金屬層10e1。在一些實施例中，電子元件10可包括單一個源極與單一層源極金屬層10e2。然而電子元件10之閘極或源極之數目不限於此。例如，電子元件10之閘極之數目可對應於電子元件12的表面121上之控制端子之數目。例如，複數個電連接件12s2、複數個金屬層部分m22及複數個傳導通孔v2可安置在對應之閘極金屬層10e1上，以將對應之控制端子耦接至對應之閘極。

第二金屬層可包括複數個金屬層部分m21及複數個金屬層部分m22。如前述，金屬層部分m21及m22之數目可對應於電子元件12之表面121上之控制端子之數目。金屬層部分m21可各位在一個電連接件12s1及一個傳導通孔v1之間。金屬層部分m22可各位在一個電連接件12s2及一個傳導通孔v2之間。

第二金屬層可包括單一層金屬層部分m23。金屬層部分m23可將電子元件10之源極耦接至複數個外部端子m13。然而金屬層部分m23之數目不限於此。例如，當電子元件10包括複數個源極，可透過複數個金屬層部分m23將源極耦接至對應之外部端子m13。

圖1C所示為根據本案之某些實施例之電子元件封裝件的立體圖。在一些實施例中，圖1C所示之電子元件封裝件可具有如圖1A所示之剖面圖。圖1C為簡潔之緣故省略了囊封物11及13。圖1C所示之電子元件封裝件類似於圖1B所示之電子元件封裝件，以下描述其間之差異。

複數個外部端子m13及其上方之垂直連接結構(各包括傳導通孔v4及傳導柱p2)可沿著電子元件10之三個側面排列。例如，複數個外部端子m13及其上方之垂直連接結構可圍繞電子元件10之三個側面。金屬層部分m23可覆蓋在電子元件10並延伸超出電子元件10之三個側面。如前述，當電子元件10之源極之電流愈大，外部端子m13及其上方之垂直連接結構可愈多，以提供更多之電流路徑並提高散熱效益。

圖2所示為根據本案之某些實施例之電子元件封裝件2的剖面圖。圖2所示之電子元件封裝件2類似於圖1A所示之電子元件封裝件1，相同或相似之元件以相同之符號標示，相同或相似之組件的詳細描述將不再贅述，以下描述其間之差異。

電子元件封裝件2省略傳導柱p1及p2，而傳導通孔v1直接耦接至(或接觸)外部端子m11且傳導通孔v4直接耦接至(或接觸)外部端子m13。傳導通孔v1之高度v1h及傳導通孔v4之高度v4h可相等。傳導通孔v1之高度v1h及傳導通孔v4之高度v4h可各大於傳導通孔v2之高度v2h或傳導通孔v3之高度v3h。

在一些實施例中，傳導通孔v2之寬度(例如最大寬度)v2w可小於傳導通孔v1之寬度v1w、傳導通孔v3之寬度v3w及傳導通孔v4之寬度v4w中之任一者。傳導通孔v2之寬度v2w可界於約50至200微米(μm)之間。在一些實施例中，傳導通孔v4之寬度(例如最大寬度)v4w可大於傳導通孔v1之寬度v1w、傳導通孔v2之寬度v2w及傳導通孔v3之寬度v3w中之任一者。

在一些實施例中，由於省略傳導柱p1及p2，電子元件封裝件2之製程步驟可較少。且相較於使用傳導柱，僅使用傳導通孔可較容易依據電流大小來調整垂直連接結構之尺寸。例如，當電流愈大，可透過將傳導通孔加寬以傳遞大電流。

圖3所示為根據本案之某些實施例之電子元件封裝件3的剖面圖。圖3所示之電子元件封裝件3類似於圖2所示之電子元件封裝件2，相同或相似之元件以相同之符號標示，相同或相似之組件的詳細描述將不再贅述，以下描述其間之差異。

電子元件封裝件3使用一體式傳導件30取代傳導通孔v3、金屬層部分m23及傳導通孔v4將源極金屬層10e2耦接至外部端子m13。一體式傳導件30可具有一端與源極金屬層10e2重迭且朝電子元件10之外延伸，例如延伸超出表面103。例如，一體式傳導件30可具有從源極金屬層10e2朝外水平延伸之部分301。水平延伸之部分301可具有一端與源極金屬層10e2重迭及另一端與源極金屬層10e2不重迭。此外，一體式傳導件30可具有另一部分302將水平延伸之部分301耦接至外部端子m13。部分302可以非垂直以及非水平之方式延伸在水平延伸之部分301之一端與外部端子m13之間。在一些實施例中，一體式傳導件30可被囊封物13包覆。

在一些實施例中，相較於電子元件封裝件2，電子元件封裝件3之製程步驟可更少。且相較於使用傳導柱或傳導通孔將源極金屬層10e2耦接至外部端子m13，電子元件封裝件3之電流路徑可較短。在一些實施例中，若包括複數個外部端子m13(如圖1B所示)，一體式傳導件30可將電子元件10之源極(無論一個或複數個)耦接至複數個外部端子m13。

參照圖4A至圖4F，圖4A至圖4F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段。這些附圖中之至少一些附圖已經簡化，俾便更好地理解本發明之態樣。

參照圖4A，該製造方法包括提供臨時載體40。臨時載體40可包括襯底，例如陶瓷襯底、半導體襯底、電介質襯底、玻璃襯底等。臨時載體40可具有導電性，例如包括金屬襯底或其上具有金屬層或導電層。

該製造方法包括將第一金屬層安置在臨時載體40上。第一金屬層可透過電鍍或化學氣相沈積(chemical vapor deposition,CVD)而形成。第一金屬層可經圖案化以形成外部端子m11、m12及m13。

接下來，將傳導柱p1、電子元件10及傳導柱p2分別安置在外部端子m11、m12及m13上。電子元件10之汲極可朝下接觸外部端子m12。閘極之閘極金屬層10e1及源極之源極金屬層10e2可位於表面102。在一些實施例中，傳導柱p1之高度p1h與傳導柱p2之高度p2h可相等。在一些實施例中，傳導柱p1之頂部與閘極金屬層10e1(或源極金屬層10e2)之一表面可共平面。在一些實施例中，傳導柱p2之頂部與閘極金屬層10e1(或源極金屬層10e2)之一表面可共平面。

參照圖4B，在臨時載體40上形成囊封物11以包覆傳導柱p1、電子元件10、傳導柱p2及第一金屬層之至少一部份。在一些實施例 中，囊封物11通過例如轉移模製(transfer molding)或壓縮模製(compression molding)等模製技術形成。

接下來，可移除囊封物11之一部分以形成開口11t1、11t2、11t3及11t4。開口11t1、11t2、11t3及11t4分別曝露傳導柱p1、閘極金屬層10e1、源極金屬層10e2及傳導柱p2之一部分。

在一些實施例中，開口11t1、11t2、11t3及11t4可具有不同斜率之上部部分和下部部分。上部部分可比下部部分更寬。上部部分可朝向下部部分逐漸變窄。上部部分可朝向臨時載體40逐漸變窄。在一些實施例中，開口11t1、11t2、11t3及11t4可通過鐳射鑽孔操作(laser drilling process)形成。

參照圖4C，可在開口11t1、11t2、11t3及11t4中形成導電材料以形成傳導通孔v1、v2、v3及v4。在一些實施例中，導電材料可通過物理氣相沈積(physical vapor deposition,PVD)，例如濺鍍或噴塗來形成。在一些實施例中，導電材料可通過電鍍或CVD來形成。在一些實施例中，可透過平坦化操作、研磨操作或另一合適之移除操作使傳導通孔v1、v2、v3及v4之頂部共平面。

參照圖4D，將第二金屬層安置在囊封物11之表面112上。第二金屬層可透過電鍍或CVD而形成。第二金屬層可經圖案化以形成金屬層部分m21、m22及m23。

參照圖4E，將電子元件12安置在第二金屬層上。控制端子(或電性端子)之金屬層12e1可透過電連接件12s1耦接至第二金屬層之金屬層部分m21。控制端子之金屬層12e2可透過電連接件12s2耦接至第二金屬層之金屬層部分m22。

參照圖4F，在囊封物11上形成囊封物13以包覆電子元件12、電連接件12s1及12s2及第二金屬層之至少一部份。在一些實施例中，囊封物13通過例如轉移模製或壓縮模製等模製技術形成。之後，移除臨時載體40以曝露外部端子m11、m12及m13。

經以上步驟形成之半導體結構可與圖1A所示之電子元件封裝件1相同。

參照圖5A至圖5F，圖5A至圖5F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段。這些附圖中之至少一些附圖已經簡化，俾便更好地理解本發明之態樣。

參照圖5A，該製造方法包括提供臨時載體40。臨時載體40可包括襯底，例如陶瓷襯底、半導體襯底、電介質襯底、玻璃襯底等。臨時載體40可具有導電性，例如包括金屬襯底或其上具有金屬層或導電層。

該製造方法包括將第一金屬層安置在臨時載體40上。第一金屬層可透過電鍍或CVD而形成。第一金屬層可經圖案化以形成外部端子m11、m12及m13。

接下來，將電子元件10安置在外部端子m12上。電子元件10之汲極可朝下接觸外部端子m12。閘極之閘極金屬層10e1及源極之源極金屬層10e2可位於表面102。

參照圖5B，在臨時載體40上形成囊封物11以包覆電子元件10及第一金屬層之至少一部份。在一些實施例中，囊封物11通過例如轉移模製或壓縮模製等模製技術形成。

接下來，可移除囊封物11之一部分以形成開口11t1、11t2、11t3及11t4。開口11t1、11t2、11t3及11t4分別曝露外部端子m11、 閘極金屬層10e1、源極金屬層10e2及外部端子m13之一部分。

在一些實施例中，開口11t1、11t2、11t3及11t4可具有不同斜率之上部部分和下部部分。上部部分可比下部部分更寬。上部部分可朝向下部部分逐漸變窄。上部部分可朝向臨時載體40逐漸變窄。在一些實施例中，開口11t1、11t2、11t3及11t4可通過鐳射鑽孔操作形成。

參照圖5C，可在開口11t1、11t2、11t3及11t4中形成導電材料以形成傳導通孔v1、v2、v3及v4。在一些實施例中，導電材料可通過PVD，例如濺鍍或噴塗來形成。在一些實施例中，導電材料可通過電鍍或CVD來形成。在一些實施例中，可透過平坦化操作、研磨操作或另一合適之移除操作使傳導通孔v1、v2、v3及v4之頂部共平面。

圖5D至圖5F之步驟與圖4D至圖4F相同，在此不再贅述。之後，移除臨時載體40以曝露外部端子m11、m12及m13。

經以上步驟形成之半導體結構可與圖2所示之電子元件封裝件2相同。

參照圖6A至圖6F，圖6A至圖6F所示為根據本案之某些實施例之電子元件封裝件的製造方法中之一或者更多階段。這些附圖中之至少一些附圖已經簡化，俾便更好地理解本發明之態樣。

參照圖6A，該製造方法包括提供臨時載體40。臨時載體40可包括襯底，例如陶瓷襯底、半導體襯底、電介質襯底、玻璃襯底等。臨時載體40可具有導電性，例如包括金屬襯底或其上具有金屬層或導電層。

該製造方法包括將第一金屬層安置在臨時載體40上。第一金屬層可透過電鍍或CVD而形成。第一金屬層可經圖案化以形成外部端子m11、m12及m13。將電子元件10安置在外部端子m12上。電子元件10 之汲極可朝下接觸外部端子m12。閘極之閘極金屬層10e1及源極之源極金屬層10e2可位於表面102。

接下來，以一體式傳導件30將源極金屬層10e2耦接至外部端子m13。

接下來，在臨時載體40上形成囊封物11以包覆電子元件10、一體式傳導件30及第一金屬層之至少一部份。

參照圖6B，可移除囊封物11之一部分以形成開口11t1及11t2。開口11t1及11t2分別曝露外部端子m11及閘極金屬層10e1之一部分。

在一些實施例中，開口11t1及11t2可具有不同斜率之上部部分和下部部分。上部部分可比下部部分更寬。上部部分可朝向下部部分逐漸變窄。上部部分可朝向臨時載體40逐漸變窄。在一些實施例中，開口11t1及11t2可通過鐳射鑽孔操作形成。

參照圖6C，可在開口11t1及11t2中形成導電材料以形成傳導通孔v1及v2。在一些實施例中，導電材料可通過PVD，例如濺鍍或噴塗來形成。在一些實施例中，導電材料可通過電鍍或CVD來形成。在一些實施例中，可透過平坦化操作、研磨操作或另一合適之移除操作使傳導通孔v1及v2之頂部共平面。

圖6D至圖6F之步驟與圖6D至圖6F相同，在此不再贅述。之後，移除臨時載體40以曝露外部端子m11、m12及m13。

經以上步驟形成之半導體結構可與圖3所示之電子元件封裝件3相同。

在本文中可以為了便於描述而使用如「之下」、「下面」、 「下部」、「上方」、「上部」、「左側」、「右側」等空間相對術語來描述如附圖所示之一個元件或特徵與另一或多個元件或特徵之關係。除了在附圖中描繪之定向之外，空間相對術語還旨在涵蓋裝置在使用時或運行時之不同定向。可以以其他方式定向裝置(旋轉90度或處於其他定向)，並且同樣可以以相應之方式解釋本文中使用之空間相對描述語。應理解，當元件被稱為「連接至」或「耦接至」另一元件時，其可以直接連接至或耦接至另一元件，或者可以存在中間元件。

如本文所使用的，術語「大約」、「基本上」、「基本」和「約」用於描述和解釋小之變化。當結合事件或情形使用時，該術語可以指代事件或情形精確發生之實例以及事件或情形接近發生之實例。如本文關於給定值或範圍所使用的，術語「約」總體上意指處於給定值或範圍之±10%、±5%、±1%或±0.5%內。本文中可以將範圍表示為一個端點到另一個端點或介於兩個端點之間。本文揭示之所有範圍都包含端點，除非另外指明。術語「基本上共面」可以指兩個表面沿同一平面定位之位置差處於數微米(μm)內，如沿同一平面定位之位置差處於10μm內、5μm內、1μm內或0.5μm內。當將數值或特性稱為「基本上」相同時，該術語可以指處於該值之平均值之±10%、±5%、±1%或±0.5%內的值。

前述內容概述了幾個實施例之特徵和本發明之詳細態樣。本發明中描述之實施例可以容易地用作設計或修改其他工藝和結構以便於實施相同或類似目之和/或實現本文介紹之實施例的相同或類似優點之基礎。此類等同構造不背離本發明之精神和範圍，並且在不背離本發明之精神和範圍之情況下，可以作出各種改變、替代和變更。

1:電子元件封裝件

10,12:電子元件

10e1:閘極金屬層

10e2:源極金屬層

11,13:囊封物

12e1,12e2:金屬層

12s1,12s2:電連接件

101,102,103,111,112,121,122:表面

m11,m12,m13:外部端子

m21,m22,m23:金屬層部分

p1,p2:傳導柱

p1h,p2h,v1h,v2h,v3h,v4h:高度

v1,v2,v3,v4:傳導通孔

Claims (27)

1. 一種電子組件封裝件，其特徵在於，包括：一第一金屬層，其包含互相不直接接觸之一第一外部端子、一第二外部端子以及一第三外部端子；一高壓電晶體半導體裸片，其具有一閘極，一源極及一汲極，其中該汲極位於該高壓電晶體半導體裸片之一側，該閘極和該源極位於該高壓電晶體半導體裸片之相對另一側，且該高壓電晶體半導體裸片設置於該第一金屬層上，且該汲極耦接該第二外部端子；一第一模塑膠層，其具有彼此相對之一第一側以及一第二側，該第一模塑膠層包覆該高壓電晶體半導體裸片，該第一模塑膠層還包覆該第一金屬層之至少一部分，其中該第一外部端子、該第二外部端子以及該第三外部端子從該第一模塑膠層之該第一側曝露出來；一第二金屬層，其包含互相不直接接觸之一第一金屬層部分以及一第二金屬層部分，其中該第二金屬層安置於該第一模塑膠層之該第二側上；一第一垂直連接結構，其穿過該第一模塑膠層並將該第一金屬層部分耦接至該第一外部端子；一第二垂直連接結構，其穿過該第一模塑膠層之一部分並將該第二金屬層部分耦接至該高壓電晶體半導體裸片之該閘極；一控制電路裸晶片，其具有一有源面面對該高壓電晶體半導體裸片之該閘極及該源極，該有源面上包括一第一控制端子以及一第二控制端子對應地耦接該第一金屬層部分以及該第二金屬層部分；及 一第二模塑膠層，具有彼此相對之一第一側以及一第二側，該第二模塑膠層設置在該第一模塑膠層上，且該第二模塑膠層之該第一側貼合該第一模塑膠層之該第二側，使該第二模塑膠層包覆該控制電路裸晶片以及該第二金屬層；其中該控制電路裸晶片之該第一控制端子通過該第一金屬層部分及該第一垂直連接結構耦接至該第一外部端子；其中該控制電路裸晶片之該第二控制端子通過該第二金屬層部分及該第二垂直連接結構耦接至該高壓電晶體半導體裸片之該閘極；及其中該高壓電晶體半導體裸片之該源極耦接至該第三外部端子。
2. 如請求項1之電子元件封裝件，其中該第一垂直連接結構包括一第一傳導通孔，且該第二垂直連接結構包括一第二傳導通孔，其中該第一傳導通孔包含一第一側與一第二側，該第二傳導通孔包含一第一側與一第二側，且該第一傳導通孔之一直徑從該第一傳導通孔之該第二側往該第一傳導通孔之該第一側縮小，以及該第二傳導通孔之一直徑從該第二傳導通孔之該第二側往該第二傳導通孔之該第一側縮小。
3. 如請求項2之電子元件封裝件，其中該第二傳導通孔從該第一模塑膠層之該第二側往該第一模塑膠層之該第一側延伸，且該第二傳導通孔之該第二側和該第一模塑膠層之該第二側共平面，以及該第二傳導通孔之該第一側接觸該高壓電晶體半導體裸片之該閘極之一閘極金屬層。
4. 如請求項3之電子元件封裝件，其中該第一傳導通孔從該第一模塑膠 層之該第二側往該第一模塑膠層之該第一側延伸，且該第一傳導通孔之該第二側和該第一模塑膠層之該第二側共平面，以及該第一傳導通孔之該第一側和該第一模塑膠層之該第一側不共平面。
5. 如請求項4之電子元件封裝件，其中該第一傳導通孔之該第一側接觸該第一外部端子。
6. 如請求項4之電子元件封裝件，其中該第一垂直連接結構進一步包括一第一傳導柱，其安置於該第一傳導通孔與該第一外部端子之間，該第一傳導柱包含一第一側與一第二側，且該第一傳導柱之一直徑從該第一傳導柱之該第二側往該第一傳導柱之該第一側保持不變，其中該第一傳導通孔之該第一側接觸該第一傳導柱之該第二側，該第一傳導柱從該第一傳導通孔之該第一側往該第一模塑膠層之該第一側延伸，使該第一傳導柱之該第一側接觸該第一外部端子。
7. 如請求項6之電子元件封裝件，其中該第一傳導通孔之該第一側與該第二傳導通孔之該第一側共平面。
8. 如請求項1之電子元件封裝件，其中該第二金屬層進一步包括一第三金屬層部分，其不直接接觸該第一金屬層部分及該第二金屬層部分，且其中該第二金屬層部分位於該第一金屬層部分及該第三金屬層部分之間。
9. 如請求項8之電子元件封裝件，其進一步包括： 一第三垂直連接結構，其穿過該第一模塑膠層之一部分並將該第三金屬層部分耦接至該高壓電晶體半導體裸片之該源極；及一第四垂直連接結構，其穿過該第一模塑膠層並將該第三金屬層部分耦接至該第三外部端子，使該高壓電晶體半導體裸片之該源極耦接至該第三外部端子。
10. 如請求項9之電子元件封裝件，其中該第三垂直連接結構包括一第三傳導通孔，且該第四垂直連接結構包括一第四傳導通孔，其中該第三傳導通孔包含一第一側與一第二側，該第四傳導通孔包含一第一側與一第二側，且該第三傳導通孔之一直徑從該第三傳導通孔之該第二側往該第三傳導通孔之該第一側縮小，以及該第四傳導通孔之一直徑從該第四傳導通孔之該第二側往該第四傳導通孔之該第一側縮小。
11. 如請求項10之電子元件封裝件，其中該第三傳導通孔從該第一模塑膠層之該第二側往該第一模塑膠層之該第一側延伸，且該第三傳導通孔之該第二側和該第一模塑膠層之該第二側共平面，以及該第三傳導通孔之該第一側接觸該高壓電晶體半導體裸片之該源極之一源極金屬層。
12. 如請求項11之電子元件封裝件，其中該第四傳導通孔從該第一模塑膠層之該第二側往該第一模塑膠層之該第一側延伸，且該第四傳導通孔之該第二側和該第一模塑膠層之該第二側共平面，以及該第四傳導通孔之該第一側和該第一模塑膠層之該第一側不共平面。
13. 如請求項12之電子元件封裝件，其中該第四傳導通孔之該第一側接觸該第三外部端子。
14. 如請求項12之電子元件封裝件，其中該第四垂直連接結構進一步包括一第二傳導柱，其安置於該第四傳導通孔與該第三外部端子之間，該第二傳導柱包含一第一側與一第二側，且該第二傳導柱之一直徑從該第二傳導柱之該第二側往該第二傳導柱之該第一側保持不變，其中該第四傳導通孔之該第一側接觸該第二傳導柱之該第二側，該第二傳導柱從該第四傳導通孔之該第一側往該第一模塑膠層之該第一側延伸，使該第二傳導柱之該第一側接觸該第三外部端子。
15. 如請求項14之電子元件封裝件，其中該第四傳導通孔之該第一側與該第三傳導通孔之該第一側共平面。
16. 如請求項1之電子元件封裝件，其進一步包括：一一體式傳導件，其具有：一第一部分，設置於該高壓電晶體半導體裸片之該源極之源極金屬層上，從俯視圖看，該一體式傳導件之該第一部分由該源極之該源極金屬層往該高壓電晶體半導體裸片之外延伸，使該一體式傳導件之該第一部分之一第一端重疊該高壓電晶體半導體裸片，以及該一體式傳導件之該第一部分之一第二端不重疊該高壓電晶體半導體裸片；以及一第二部分，以非垂直以及非水平之方式耦接於該一體式傳導件 之該第一部分之該第二端及該第三外部端子之間。
17. 如請求項16之電子元件封裝件，其中該單一傳導件被該第一模塑膠層包覆。
18. 如請求項1之電子元件封裝件，其進一步包括：一第一焊料球，其安置於該第一金屬層部分上並將該控制電路裸晶片之該第一控制端子上之一金屬層耦接至該第一金屬層部分；及一第二焊料球，其安置於該第二金屬層部分上並將該控制電路裸晶片之該第二控制端子上之一金屬層耦接至該第二金屬層部分。
19. 如請求項18之電子元件封裝件，其中該第二模塑膠層包覆該第一焊料球及該第二焊料球。
20. 一種電子元件封裝件之製造方法，其特徵在於，包括：提供一臨時載體；在該臨時載體上形成一第一金屬層，其包含互相不直接接觸之一第一外部端子、一第二外部端子以及一第三外部端子；在該第一金屬層上設置一高壓電晶體半導體裸片，其中該高壓電晶體半導體裸片具有一閘極，一源極及一汲極，其中該汲極位於該高壓電晶體半導體裸片之一側並耦接該第二外部端子，該閘極和該源極位於該高壓電晶體半導體裸片之相對另一側；在該臨時載體上形成第一模塑膠層以包覆該高壓電晶體半導體裸片 及該第一金屬層之至少一部分，其中該第一模塑膠層具有彼此相對之一第一側以及一第二側；在該第一模塑膠層之該第二側上形成一第二金屬層，其包含互相不直接接觸之一第一金屬層部分以及一第二金屬層部分；將該第一金屬層部分耦接至該第一外部端子；將該第二金屬層部分耦接至該高壓電晶體半導體裸片之該閘極；在該第一模塑膠上設置一控制電路裸晶片，其具有一有源面面對該高壓電晶體半導體裸片之該閘極及該源極，該有源面上包括一第一控制端子以及一第二控制端子對應地耦接該第一金屬層部分以及該第二金屬層部分；在該第一模塑膠層上形成一第二模塑膠層，其具有彼此相對之一第一側以及一第二側，且該第二模塑膠層之該第一側貼合該第一模塑膠層之該第二側以包覆該控制電路裸晶片以及該第二金屬層；將該高壓電晶體半導體裸片之該源極耦接至該第三外部端子；及移除該臨時載體以使該第一外部端子、該第二外部端子以及該第三外部端子從該第一模塑膠層之該第一側曝露出來。
21. 如請求項20之製造方法，其進一步包括：在該第一外部端子上安置一第一傳導柱，其包含一第一側與一第二側，該第一傳導柱之該第一側接觸該第一外部端子，且該第一傳導柱之一直徑從該第一傳導柱之該第二側往該第一傳導柱之該第一側保持不變；在該三外部端子上安置一第二傳導柱，其包含一第一側與一第二側，該第二傳導柱之該第一側接觸該第三外部端子，且該第二傳導柱之一 直徑從該第二傳導柱之該第二側往該第二傳導柱之該第一側保持不變；在該臨時載體上形成該第一模塑膠層以覆蓋該第一傳導柱及該第二傳導柱；及在該第一模塑膠中形成複數個開口以曝露該第一傳導柱之一部分、該第二傳導柱之一部分、該閘極之閘極金屬層之一部分及該源極之源極金屬層之一部分。
22. 如請求項21之製造方法，其進一步包括：在該第一傳導柱上形成一第一傳導通孔，其包含一第一側與一第二側，該第一傳導通孔之該第一側接觸該第一傳導柱之該第二側，且該第一傳導通孔之一直徑從該第一傳導通孔之該第二側往該第一傳導通孔之該第一側縮小；在該閘極金屬層上形成一第二傳導通孔，其包含一第一側與一第二側，該第二傳導通孔之該第一側接觸該閘極金屬層，且該第二傳導通孔之一直徑從該第二傳導通孔之該第二側往該第二傳導通孔之該第一側縮小；在該源極金屬層上形成一第三傳導通孔，其包含一第一側與一第二側，該第三傳導通孔之該第一側接觸該源極金屬層，且該第三傳導通孔之一直徑從該第三傳導通孔之該第二側往該第三傳導通孔之該第一側縮小；在該第二傳導柱上形成一第四傳導通孔，其包含一第一側與一第二側，該第四傳導通孔之該第一側接觸該第二傳導柱之該第二側，且該第四傳導通孔之一直徑從該第四傳導通孔之該第二側往該第四傳導通孔之該第一側縮小；及在該第一模塑膠層上形成一第三金屬層部分，其不直接接觸該第一 金屬層部分及該第二金屬層部分，其中該第二金屬層部分位於該第一金屬層部分及該第三金屬層部分之間，且其中該第三金屬層部分耦接至該第三傳導通孔及該第四傳導通孔，使該高壓電晶體半導體裸片之該源極耦接至該第三外部端子。
23. 如請求項22之製造方法，其中該第一傳導通孔之該第二側、該第二傳導通孔之該第二側、該第三傳導通孔之該第二側、該第四傳導通孔之該第二側和該第一模塑膠層之該第二側共平面。
24. 如請求項22之製造方法，其中該第一傳導通孔之該第一側、該第二傳導通孔之該第一側、該第三傳導通孔之該第一側、該第四傳導通孔之該第一側和該第一模塑膠層之該第一側不共平面。
25. 如請求項22之製造方法，其中該第一傳導通孔之該第一側、該第二傳導通孔之該第一側、該第三傳導通孔之該第一側及該第四傳導通孔之該第一側共平面。
26. 如請求項20之製造方法，其進一步包括：在該臨時載體上形成該第一模塑膠層以覆蓋該第一外部端子及該第三外部端子；在該第一模塑膠層中形成複數個開口以曝露該第一外部端子之一部分、該第三外部端子之一部分、該閘極之閘極金屬層之一部分及該源極之源極金屬層之一部分； 在該第一外部端子上形成一第一傳導通孔，其包含一第一側與一第二側，該第一傳導通孔之該第一側接觸該第一外部端子，且該第一傳導通孔之一直徑從該第一傳導通孔之該第二側往該第一傳導通孔之該第一側縮小；在該閘極金屬層上形成一第二傳導通孔，其包含一第一側與一第二側，該第二傳導通孔之該第一側接觸該閘極金屬層，且該第二傳導通孔之一直徑從該第二傳導通孔之該第二側往該第二傳導通孔之該第一側縮小；在該源極金屬層上形成一第三傳導通孔，其包含一第一側與一第二側，該第三傳導通孔之該第一側接觸該源極金屬層，且該第三傳導通孔之一直徑從該第三傳導通孔之該第二側往該第三傳導通孔之該第一側縮小；在該第三外部端子上形成一第四傳導通孔，其包含一第一側與一第二側，該第四傳導通孔之該第一側接觸該第三外部端子，且該第四傳導通孔之一直徑從該第四傳導通孔之該第二側往該第四傳導通孔之該第一側縮小；及在該第一模塑膠層上形成一第三金屬層部分，其不直接接觸該第一金屬層部分及該第二金屬層部分，其中該第二金屬層部分位於該第一金屬層部分及該第三金屬層部分之間，且其中該第三金屬層部分耦接至該第三傳導通孔及該第四傳導通孔，使該高壓電晶體半導體裸片之該源極耦接至該第三外部端子。
27. 如請求項20之製造方法，其進一步包括：形成一一體式傳導件，其具有：一第一部分，設置於該高壓電晶體半導體裸片之該源極之源極金 屬層上，從俯視圖看，該一體式傳導件之該第一部分由該源極之該源極金屬層往該高壓電晶體半導體裸片之外延伸，使該一體式傳導件之該第一部分之一第一端重疊該高壓電晶體半導體裸片，以及該一體式傳導件之該第一部分之一第二端不重疊該高壓電晶體半導體裸片；以及一第二部分，以非垂直以及非水平之方式耦接於該一體式傳導件之該第一部分之該第二端及該第三外部端子之間；在該臨時載體上形成該第一模塑膠層以包覆該一體式傳導件及該源極金屬層之一部分；在該第一模塑膠層中形成複數個開口以曝露該第一外部端子之一部分及該閘極之閘極金屬層之一部分；在該第一外部端子上形成一第一傳導通孔，其包含一第一側與一第二側，該第一傳導通孔之該第一側接觸該第一外部端子，且該第一傳導通孔之一直徑從該第一傳導通孔之該第二側往該第一傳導通孔之該第一側縮小；在該閘極金屬層上形成一第二傳導通孔，其包含一第一側與一第二側，該第二傳導通孔之該第一側接觸該閘極金屬層，且該第二傳導通孔之一直徑從該第二傳導通孔之該第二側往該第二傳導通孔之該第一側縮小。