TWI644401B - 晶片封裝及其製造方法 - Google Patents

Abstract

一種晶片封裝包含一第一基板；設置於該第一基板上方的一第一絕緣層；設置於該第一絕緣層內的一導電結構；嵌置於該第一絕緣層中的一緩衝物件；電連接該導電結構且設置於該導電結構與該緩衝物件上方的一重佈層；以及設置於該重佈層上方的一第二絕緣層，其中該重佈層的一接觸部分係自該第二絕緣層暴露並且位於該緩衝物件上方。

Description

晶片封裝及其製造方法

本發明係關於一種晶片封裝，其包含與重佈層(RDL)相鄰且經配置以吸收力量的緩衝物件。

半導體元件對於許多現代應用是很重要的。隨著電子技術的進步，半導體元件的尺寸越來越小，同時具有越來越強大的功能與越來越多的積體電路。由於半導體元件的微小化尺寸，晶圓級晶片尺寸封裝(wafer level chip scale packaging，WLCSP)廣泛地應用於製造，在微小半導體元件中，實施許多製造步驟。

然而，在微小化尺寸中製造半導體元件，變得越來越複雜。製造半導體元件增加的複雜度可能造成缺陷，例如不良的電互連、元件破裂或剝落。因此，半導體元件的結構修改與製造面臨許多挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例係提供一種晶片封裝，包含一第一基板；一第一絕 緣層，設置於於該第一基板上方；一導電結構，設置於於該第一絕緣層內；一緩衝物件，嵌置於該第一絕緣層中；一重佈層(redistribution layer，RDL)，與該導電結構電連接並且設置於該導電結構與該緩衝物件上方；以及一第二絕緣層，設置於於該重佈層上方，其中該重佈層的一接觸部分係自該第二絕緣層暴露並且位於該緩衝物件上方。

在一些實施例中，該緩衝物件係與該重佈層接觸。

在一些實施例中，自該第二絕緣層暴露的該重佈層的該接觸部分係部分位於該緩衝物件上方或是對齊該緩衝物件。

在一些實施例中，該緩衝物件係受到該第一絕緣層環繞或是部分自該第一絕緣層暴露。

在一些實施例中，該緩衝物件的一寬度係實質等於自該第二絕緣層暴露的該重佈層的該接觸部分的一寬度。

在一些實施例中，該緩衝物件的一厚度係約0.05微米至約5微米。

在一些實施例中，該緩衝物件係絕緣的。

在一些實施例中，該緩衝物件包含彈性的、可撓性的、或軟的材料。

在一些實施例中，該緩衝物件包含彈性體、矽膠、樹脂、環氧化合物、聚合物、聚亞醯胺、或聚苯并噁唑(polybenzoxazole，PBO)。

在一些實施例中，一連接器係位於自該第二絕緣層暴露的該重佈層的該接觸部分的上方，並且與自該第二絕緣層暴露的該重佈層的該接觸部分電連接。

在一些實施例中，該連接器係至少部分受到該第二絕緣層環繞。

在一些實施例中，該連接器係一傳導線、一傳導凸塊、一傳導柱、或一焊接件。

在一些實施例中，該晶片封裝進一步包含一第二基板，其包含位於該第二基板上方且與該重佈層電連接的一接合墊。

在一些實施例中，自該第二絕緣層暴露之該重佈層的該接觸部分與該接合墊係藉由一連接器而接合。

在一些實施例中，該導電結構係延伸至該第一基板的一中介插塞，或是位於該第一絕緣層上方且嵌置於該第一絕緣層中的一接墊。

在一些實施例中，該第一絕緣層與該第二絕緣層包含介電材料。

本揭露之另一實施例係提供一種製造晶片封裝的方法，包含提供一基板；形成一第一絕緣層於該基板上方；形成一導電結構於該第一絕緣層內；形成一第一圖案化遮罩於該第一絕緣層上方；局部移除該第一圖案化遮罩暴露的該第一絕緣層，以形成一凹部；移除該第一圖案化遮罩；形成一緩衝物件於該凹部中；形成一重佈層於該導電結構與該緩衝物件上方；形成一第二絕緣層於該重佈層上方；形成一第二圖案化遮罩於該第二絕緣層上方；局部移除該第二絕緣層，以暴露該重佈層的一接觸部分；以及移除該第二圖案化遮罩。

在一些實施例中，該緩衝物件係藉由網印(stencil squeezing)而設置於該凹部中。

在一些實施例中，該凹部係藉由微影與蝕刻而形成。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通 常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

100‧‧‧封裝晶片

101‧‧‧第一基板

101a‧‧‧第一表面

101b‧‧‧第二表面

102‧‧‧第一絕緣層

103‧‧‧導電結構

104‧‧‧緩衝物件

105‧‧‧重佈層

105a‧‧‧接墊部

105b‧‧‧延長部

105c‧‧‧接觸部分

106‧‧‧第二絕緣層

106a‧‧‧凹部

107‧‧‧連接器

200‧‧‧封裝件

201‧‧‧第二基板

202‧‧‧接合墊

203‧‧‧傳導凸塊

401‧‧‧第一圖案化遮罩

402‧‧‧第二圖案化遮罩

300‧‧‧方法

301-314‧‧‧步驟

W1‧‧‧緩衝物件的寬度

W2‧‧‧接墊部的寬度

由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。

圖1係一剖面示意圖，例示本揭露一些實施例的晶片封裝。

圖2係一剖面示意圖，例示本揭露一些實施例的晶片封裝。

圖3係一剖面示意圖，例示本揭露一些實施例的晶片封裝。

圖4係一剖面示意圖，例示本揭露一些實施例的晶片封裝。

圖5係一剖面示意圖，例示本揭露一些實施例(包含圖1至圖4之任一圖中之晶片封裝)的晶片封裝。

圖6係一流程圖，例示本揭露一些實施例之晶片封裝的製造方法。

圖7至圖20係示意圖，例示本揭露一些實施例藉由圖6的方法製造晶片封裝。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

本揭露係關於一種晶片封裝，其包含與重佈層相鄰且經配置以吸收力 量的緩衝物件。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。

晶片封裝係經由互連結構而電連接至外部電路，該互連結構例如打線接合(wire bonding)、傳導線、傳導柱、傳導凸塊、或類似物。該晶片封裝的接合墊暴露，並且互連結構係位於該接合墊上，以將晶片封裝電連接至外部電路。在設置互連結構之後，應力或力量會作用在接合墊或晶片封裝上。例如，在打線接合操作過程中，打線接合毛細管頭(wire bond capillary head)會施力在接合墊上，以形成且設置凸塊(stud)於接合墊上。再者，在打線接合操作過程中，打線接合毛細管頭的移動可在接合墊或晶片封裝上產生力量。作用在接合墊或晶片封裝上的力量可在接合墊以及晶片封裝的其他元件上造成破壞。該力量甚至可傳向晶片封裝的內部，而在接合墊或其他元件內發生破裂，並且可能發生元件的剝落。

本揭露提供一種晶片封裝。該晶片封裝包含緩衝物件，設置於置係與重佈層相鄰。該緩衝物件可吸收力量，例如在重佈層上形成打線接合凸塊的過程中，施加於重佈層上的按壓力(pressing force)、打線接合機器所產生的振動力、或是製造過程中作用在晶片封裝上其他種類的力量。該緩衝物件可以此等力量並減緩製程中的應力，使得這些力量不會傳遞至晶片封裝內部。因此，晶片封裝的破壞可以最小化或是避免發生。

圖1係一剖面圖，例示本揭露一些實施例的晶片封裝100。在一些實施 例中，晶片封裝100包含第一基板101、第一絕緣層102、導電結構103、緩衝物件104、重佈層105、第二絕緣層106、以及連接器107。在一些實施例中，晶片封裝100係一半導體封裝。在一些實施例中，晶片封裝100係一晶粒或一晶片。

在一些實施例中，在第一基板101上，製造一預定功能的電路。在一些實施例中，第一基板101包含數個傳導線以及由該等傳導線連接的數個電子元件，例如電晶體與二極體。在一些實施例中，第一基板101係半導體基板。在一些實施例中，第一基板101係中介板(interposer)或晶圓。在一些實施例中，第一基板101係矽基板。在一些實施例中，第一基板101包含半導體材料，例如矽、鍺、鎵、砷、及其組合。在一些實施例中，第一基板101包含之材料例如陶瓷、玻璃或類似物。在一些實施例中，第一基板101係玻璃基板。在一些實施例中，第一基板101係四邊形、矩形、正方形、多角形或任何其他合適的形狀。

在一些實施例中，第一基板101包含第一表面101a以及與第一表面101a對立的第二表面101b。在一些實施例中，第一表面101a係設置電路或電子元件於其上的正面(front side)或是主動面(active side)。在一些實施例中，第二表面101b係背面(back side)或是非主動面(inactive side)。

在一些實施例中，第一絕緣層102係位於第一基板101上方。在一些實施例中，第一絕緣層102係位於第一基板101的第一表面101a上方。在一些實施例中，第一絕緣層102包含彼此堆疊的數層介電材料。在一些實施例中，第一絕緣層102包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、或類似物。

在一些實施例中，導電結構103係位於第一絕緣層102內或是被第一絕 緣層102包圍。在一些實施例中，導電結構103係經配置以將第一基板101的電路電連接至第一基板101外部的電路。在一些實施例中，導電結構103係延伸至第一基板101。在一些實施例中，導電結構103係水平延伸或是沿著第一基板101的第一表面101a的方向延伸。在一些實施例中，導電結構103包含位於彼此堆疊的數層傳導材料。在一些實施例中，導電結構103係沿著第一基板101a之方向延伸的傳導線或傳導跡線。在一些實施例中，導電結構103係一中介插塞，其延伸穿過第一絕緣層102的一部分至第一基板101。在一些實施例中，該中介插塞係部分自第一絕緣層102暴露。在一些實施例中，導電結構103係一接墊，設置於於第一絕緣層102上方並且部分嵌置於第一絕緣層102中。在一些實施例中，該接墊係部分自第一絕緣層102暴露。在一些實施例中，導電結構103包含傳導材料或是金屬材料。在一些實施例中，導電結構103包含金、銀、銅、鎳、鎢、鋁、鈦、鈀、以及/或其合金。

在一些實施例中，緩衝物件104係位於第一絕緣層102上方並且部分嵌置在第一絕緣層102中。在一些實施例中，緩衝物件104係水平延伸於第一絕緣層102上方。在一些實施例中，緩衝物件104係沿著第一表面101a的方向延伸。在一些實施例中，緩衝物件104係被第一絕緣層102圍繞。在一些實施例中，緩衝物件104係部分自第一絕緣層102暴露。在一些實施例中，緩衝物件104係位於導電結構103或導電結構103的一部分上方。在一些實施例中，緩衝物件104與第一絕緣層102之間具有界面。

在一些實施例中，如圖3所示，緩衝物件104環繞導電結構103的一部分。在一些實施例中，緩衝物件104係與導電結構103的頂表面與底表面交界。

在一些實施例中，緩衝物件104係經配置以吸收施加於其上的力量或應力。在一些實施例中，緩衝物件104包含彈性、可撓性、或軟的材料。在一些實施例中，緩衝物件104包含彈性體(elastomer)、矽膠(silicone)、樹脂、環氧化合物、聚合物聚亞醯胺或聚苯并噁唑(polybenzoxazole，PBO)。在一些實施例中，緩衝物件104係絕緣的。在一些實施例中，緩衝物件104包含介電材料。在一些實施例中，緩衝物件104沿著第一表面101a方向的剖面係矩形、四邊形、或是正方形。在一些實施例中，緩衝物件104的厚度約0.05微米至約5微米。在一些實施例中，緩衝物件104的寬度W1係約0.1微米至約10毫米。

在一些實施例中，重佈層105係與導電結構103電連接並且位於第一絕緣層102、導電結構103與緩衝物件104上方。在一些實施例中，重佈層105係經由導電結構103而與第一基板101的電路電連接。在一些實施例中，重佈層105係水平或沿著第一表面101a的方向延伸。在一些實施例中，重佈層105係接觸導電結構103與緩衝物件104。在一些實施例中，如圖2所示，第一絕緣層102係位於第二表面101b上方，以及重佈層105係位於第一絕緣層102上方。在一些實施例中，緩衝物件104係位於第一絕緣層102內。在一些實施例中，緩衝物件104係延伸或突出至基板101中。在一些實施例中，重佈層105與第一絕緣層102之間設有一晶種層。在一些實施例中，晶種層包含金、銀、銅、鎳、鎢、鋁、鈦、鈀、以及/或其合金。

複參圖1，在一些實施例中，重佈層105包含接墊部105a與延長部105b。在一些實施例中，延長部105b係位於導電結構103上方並且電連接導電結構103。在一些實施例中，導電結構103係往延長部105b延伸。在一些實施例中，接墊部105a係位於緩衝物件104上方。在一些實施例中，緩 衝物件104係經配置以吸收施加於重佈層105之接墊部105a上方的力量。在一些實施例中，緩衝物件104的寬度W1係實質大於或等於重佈層105之接墊部105a的寬度W2。在一些實施例中，重佈層105之接墊部105a的寬度W2係重佈層105自第二絕緣層106接觸部分的寬度。在一些實施例中，如圖4所示，寬度W2係實質大於寬度W1。

在一些實施例中，第二絕緣層106係位於重佈層105上方。在一些實施例中，第二絕緣層106係接觸第一絕緣層102與重佈層105。在一些實施例中，第二絕緣層106包含彼此堆疊的數層介電材料。在一些實施例中，第二絕緣層106包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、聚亞醯胺-異-吲哚喹唑啉二酮(polyimide-iso-indroquinazalinedione，PIQ)、或類似物。在一些實施例中，第二絕緣層106包含與第一絕緣層102相同或不同的材料。

在一些實施例中，重佈層105的接觸部分105c係自第二絕緣層106暴露並且部分位於緩衝物件104上方。在一些實施例中，第二絕緣層106包含凹部106a，其暴露重佈層105的接觸部分105c。在一些實施例中，凹部106a係局部位於緩衝物件104上方或是與緩衝物件104對齊。在一些實施例中，自第二絕緣層106暴露之重佈層105的接觸部分105c係部分與緩衝物件104對齊。在一些實施例中，重佈層105的接觸部分105c係局部位於緩衝物件104上方或是垂直對齊緩衝物件104。在一些實施例中，重佈層105的接觸部分105c與凹部106a係自緩衝物件104偏移，因而重佈層105的接觸部分105c與凹部106a未對齊緩衝物件104。在一些實施例中，自第二絕緣層106暴露之重佈層105的接觸部分105c係經配置以接收傳導物件，例如傳導跡線、傳導柱、傳導凸塊、或類似物。在一些實施例中，接墊部105沿著第一 表面101a方向的剖面係矩形、四邊形、或正方形。在一些實施例中，緩衝物件104係經配置以吸收施加於重佈層105的接觸部分105c(自第二絕緣層106暴露)上方之力量。在一些實施例中，緩衝物件104的寬度W1係實質大於或等於重佈層105的接觸部分105c(自第二絕緣層106暴露)的寬度W2。在一些實施例中，寬度W1與寬度W2可彼此不相關。例如，寬度W1可小於或大於寬度W2。

在一些實施例中，連接器107係位於重佈層105的接觸部分105c(自第二絕緣層106暴露)上方，並且電連接重佈層105的接觸部分105c。在一些實施例中，連接器107係與重佈層105的接觸部分105c接合。在一些實施例中，連接器107係至少部分受到第二絕緣層106環繞。在一些實施例中，連接器107係經由導電結構103與重佈層105而與第一基板101的電路電連接。在一些實施例中，連接器107係部分位於緩衝物件104上方或是對齊緩衝物件104。在一些實施例中，連接器107係垂直對齊緩衝物件104、接墊部105a或是重佈層105的接觸部分105c(自第二絕緣層106暴露)。在一些實施例中，連接器107係自緩衝物件104偏移，因而連接器107未對齊緩衝物件104。在一些實施例中，當連接器107係位於接墊部105a或接觸部分105c上方時，緩衝物件104係經配置以吸收接墊部105a或接觸部分105c上的力量。

在一些實施例中，連接器107包含傳導材料或是金屬材料。在一些實施例中，連接器107係傳導線、傳導凸塊、傳導柱、焊接件、或類似物。在一些實施例中，連接器107係打線接合凸塊(wie bond stud)或是一部分的接合線。在一些實施例中，連接器107係焊料接合(solder joint)、焊料凸塊、焊球、球柵陣列(BGA)球、受控的塌陷晶片連接(C4)凸塊、微凸塊、或類 似物。在一些實施例中，連接器107係自接觸部分105c突出的金屬柱或桿。在一些實施例中，連接器107係線形、圓筒形、球形、或是半球型。在一些實施例中，連接器107包含金、銀、銅、鎳、焊料、錫、鉛、鎢、鋁、鈦、鈀、以及/或其合金。

圖5係一剖面圖，例示本揭露一些實施例的封裝件200。在一些實施例中，封裝件200包含晶片封裝100與第二基板201。在一些實施例中，圖1至圖4其中任一者之晶片封裝100係翻轉並且位於第二基板201上方。在一些實施例中，晶片封裝100係與第二基板201接合，以形成封裝件200。在一些實施例中，晶片封裝100係覆晶晶片(flip chip)。

在一些實施例中，第二基板201係與第二絕緣層106對立。在一些實施例中，第二基板201係封裝基板。在一些實施例中，第二基板201包含數個傳導線以及藉由該傳導線而連接的數個電子元件，例如電晶體與二極體。在一些實施例中，第二基板201係半導體基板。在一些實施例中，第二基板201係中介板(interposer)或晶圓。在一些實施例中，第二基板201係矽基板。在一些實施例中，第二基板201包含半導體材料，例如矽、鍺、鎵、砷、及其組合。在一些實施例中，第二基板201包含的材料例如陶瓷、玻璃、或類似物。在一些實施例中，第二基板201係玻璃基板。在一些實施例中，第二基板201係四邊形、矩形、正方形、多角形、或是任何其他合適的形狀。

在一些實施例中，第二基板201包含位於第二基板201上方或位於第二基板201內的接合墊202。在一些實施例中，接合墊202係位於第二基板201的表面上方。在一些實施例中，接合墊202包含傳導材料，例如銅、銀、鎳、鋁、金、鈦、鎢、或類似物。在一些實施例中，接合墊202係經配置以接收傳導件，例如傳導跡線、傳導柱、傳導凸塊、或類似物。

在一些實施例中，連接器107係位於接合墊202上方並且與接合墊202接合。在一些實施例中，接合墊202與重佈層105的接觸部分105c(自第二絕緣層106暴露)藉由連接器107予以接合。在一些實施例中，第一基板101的電路係經由導電結構103、重佈層105、連接器107與接合墊202而電連接第二基板201的電路。在一些實施例中，接合墊202係經由連接器107而電連接重佈層105。在一些實施例中，焊接材料係位於接合墊202與連接器107之間。

在一些實施例中，第一絕緣層102係位於第一基板101的第二表面101b上方，以及重佈層105係位於第一絕緣層102上方。在一些實施例中，連接器107係接合第二基板201而無翻轉晶片封裝100。

在一些實施例中，第二基板201包含位於第二基板201上方的傳導凸塊203。在一些實施例中，傳導凸塊203係自第二基板201突出。在一些實施例中，傳導凸塊203係經配置以電連接第二基板201外部的電路。在一些實施例中，傳導凸塊203係焊料接合、焊料凸塊、焊球、球柵陣列(BGA)球、受控的塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、或類似物。在一些實施例中，傳導凸塊203係球形或是半球形。在一些實施例中，傳導凸塊203包含傳導材料，例如焊料、錫、鉛、金、銀、銅、鎳、鎢、鋁、鈦、鈀、以及/或其合金。

本揭露亦提供一種晶片封裝(100或200)的製造方法。在一些實施例中，可藉由圖6的方法300形成晶片封裝(100或200)。方法300包含一些操作，其技術描述與說明並不受限揭示之操作順序。方法300包含一些步驟(301、302、303、304、305、306、307、308、309、310、311、312、313與314)。

在步驟301中，提供或接收第一基板101，如圖7所示。在一些實施例中，第一基板101包含第一表面101a以及與第一表面101a對立的第二表面101b。在一些實施例中，第一基板101包含數個傳導線以及藉由該等傳導線連接的數個電子元件，例如電晶體與二極體。在一些實施例中，第一基板101係半導體基板。在一些實施例中，第一基板101係矽基板。在一些實施例中，第一基板101包含半導體材料，例如矽、鍺、鎵、砷、及其組合。在一些實施例中，第一基板101係四邊形、矩形、正方形、多角形、或任何其他合適的形狀。在一些實施例中，第一基板101具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟302中，形成第一絕緣層102於第一基板101上方，如圖8所示。在一些實施例中，藉由化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)、旋轉塗佈、或任何其他合適的製程，形成第一絕緣層102。在一些實施例中，第一絕緣層102係形成於第一基板101的第一表面101a上方。在一些實施例中，第一絕緣層102係形成於第一基板101的第二表面101b上方。在一些實施例中，第一絕緣層102包含彼此堆疊的數層介電材料。在一些實施例中，第一絕緣層102包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、或類似物。在一些實施例中，第一絕緣層102具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟303中，形成導電結構103，如圖9所示。在一些實施例中，導電結構103形成於第一絕緣層102內。在一些實施例中，形成導電結構103係藉由在第一絕緣層102上方設置遮罩、局部移除絕緣層102、以及在絕緣層102的被移除部分設置傳導材料，並形成導電結構103於第一絕緣層102內。在一些實施例中，藉由微影與蝕刻或任何其他合適的製程，實施該第 一絕緣層102的局部移除。在一些實施例中，藉由電鍍或是任何其他合適的製程，形成該傳導材料。

在一些實施例中，導電結構103係經配置以將第一基板101的電路電連接至第一基板101外部的電路。在一些實施例中，導電結構103係一中介插塞，該中介插塞延伸穿過第一絕緣層102的一部分至第一基板101。在一些實施例中，該中介插塞係部分自第一絕緣層102暴露。在一些實施例中，導電結構103係位於第一絕緣層102上方且部分嵌置於第一絕緣層102中的接墊。在一些實施例中，該接墊係部分自第一絕緣層102暴露。在一些實施例中，導電結構103包含金、銀、銅、鎳、鎢、鋁、鈦、鈀、與/或其合金。在一些實施例中，導電結構103具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟304中，形成第一圖案化遮罩401於第一絕緣層102上方，如圖10所示。在一些實施例中，藉由以沉積或是任何其他合適的製程在第一絕緣層102上方形成光阻(photoresist，PR)，以及利用微影與蝕刻或任何其他合適的製程局部移除光阻，以形成第一圖案化遮罩401，因而第一絕緣層102的一部分係自第一圖案化遮罩401暴露。

在步驟305中，自第一圖案化遮罩401暴露的第一絕緣層102係被局部移除，以形成第一凹部102a，如圖11所示。在一些實施例中，藉由蝕刻或任何其他合適的製程，局部移除自第一圖案化遮罩401暴露的第一絕緣層102。在一些實施例中，局部移除未被第一圖案化遮罩401覆蓋的第一絕緣層102。在一些實施例中，第一凹部102a係延伸至第一基板101。

在步驟306中，形成緩衝物件104在凹部102a中，如圖12所示。在一些實施例中，藉由網印(stencil squeezing)或任何其他合適的製程，在凹部 102a內填入彈性或軟的材料，例如彈性體，以形成緩衝物件104。在一些實施例中，緩衝物件104填充凹部102a，並且部分自第一絕緣層102暴露。在一些實施例中，緩衝物件104係形成於導電結構103上方。在一些實施例中，凹部102a係延伸至導電結構103，因而緩衝物件104係接觸或環繞導電結構103。在一些實施例中，緩衝物件104接觸或環繞一或多層的導電結構103。在一些實施例中，緩衝物件104具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟307中，移除第一圖案化遮罩401，如圖13所示。在一些實施例中，藉由蝕刻、剝除或任何其他合適的製程，移除第一圖案化遮罩401。

在一些實施例中，在形成緩衝物件104(步驟304-306)與移除第一圖案化遮罩401(步驟307)之後，形成導電結構103。在一些實施例中，在步驟307之後，形成導電結構103，例如中介插塞或接墊，因而在步驟307之後，實施步驟303。在一些實施例中，在形成緩衝物件104(步驟304-306)與移除第一圖案化遮罩401(步驟307)之後，導電結構103係至少部分自第一絕緣層102暴露。

在步驟308中，形成重佈層105，如圖14所示。在一些實施例中，重佈層105係形成於第一絕緣層102、導電結構103、以及緩衝物件104上方。在一些實施例中，藉由微影與電鍍，形成重佈層105。在一些實施例中，藉由在第一絕緣層102上方設置遮罩，並且藉由電鍍或任何其他合適的製程設置傳導材料，而形成重佈層105。在一些實施例中，形成一晶種層於第一絕緣層102上方，再形成傳導材料於該晶種層上方。在一些實施例中，重佈層105係接觸導電結構103與緩衝物件104。在一些實施例中，重佈層105包含位於緩衝物件104上方的接墊部105a，以及位於導電結構103上方的延伸部 105b。在一些實施例中，重佈層105包含金、銀、銅、鎳、鎢、鋁、鈦、鈀、以及/或其合金。在一些實施例中，重佈層105具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟309中，形成第二絕緣層106於重佈層105上方，如圖15所示。在一些實施例中，藉由CVD、PECVD、旋轉塗佈、或任何其他合適的製程，形形第二絕緣層106。在一些實施例中，第二絕緣層106係形成於重佈層105與第一絕緣層102上方。在一些實施例中，第二絕緣層106包含彼此堆疊的數層介電材料。在一些實施例中，第二絕緣層包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、PIQ、或類似物。在一些實施例中，第二絕緣層106具有與上述或圖1至圖4任一者所繪示的類似架構。

在步驟310中，形成第二圖案化遮罩402於第二絕緣層106上方，如圖16所示。在一些實施例中，藉由沉積或是任何其他合適的製程在第二絕緣層106上方形成光阻(photoresist，PR)，以及利用微影與蝕刻或任何其他合適的製程局部移除光阻，以形成第二圖案化遮罩402，因而部分的第二絕緣層106係被第二圖案化遮罩402暴露。

在步驟311中，局部移除自第二圖案化遮罩402暴露的第二絕緣層106，以形成第二凹部106a，如圖17所示。在一些實施例中，藉由蝕刻或是任何其他合適的製程，局部移除自第二圖案化遮罩402暴露的第二絕緣層106。在一些實施例中，未覆蓋第二圖案化遮罩402的第二絕緣層106係被局部移除。在一些實施例中，第二凹部106a延伸至第一基板101。在一些實施例中，在局部移除第二絕緣層106之後，重佈層105的一接觸部分105c係自第二絕緣層106暴露。在一些實施例中，重佈層105的接墊部105a係自第二絕緣層106暴露。在一些實施例中，自第二絕緣層106暴露的重佈層105 的接觸部分105c係部分位於緩衝物件104上方或是對齊緩衝物件104。在一些實施例中，第二凹部106a係部分位於緩衝物件104上方或是對齊緩衝物件104。

在步驟312中，移除第二圖案化遮罩402，如圖18所示。在一些實施例中，藉由蝕刻、剝除、或任何其他合適的製程，移除第二圖案化遮罩402。

在步驟313中，形成連接器107於重佈層105的接墊部105a或接觸部分105c上方，如圖19所示。在一些實施例中，連接器107係形成於第二凹部106a內。在一些實施例中，連接器107係至少部分受到第二絕緣層106環繞。在一些實施例中，連接器107係部份位於緩衝物件104上方或是對齊緩衝物件104。在一些實施例中，連接器107係垂直對齊緩衝物件104、接墊部105a或是自第二絕緣層106暴露的接觸部分105c。在一些實施例中，連接器107包含傳導材料。在一些實施例中，連接器107係傳導線、傳導凸塊、傳導柱、焊接件、或類似物。在一些實施例中，連接器107包含金、銀、銅、鎳、焊料、錫、鉛、鎢、鋁、鈦、鈀、以及/或其合金。在一些實施例中，連接器107具有與上述或圖1至圖4任一者所繪示的類似架構。在一些實施例中，形成如圖1至圖4任一者所示的晶片封裝100。

在一些實施例中，藉由電鍍、網印、線接合、植球、焊膏(solder pasting)或任何其他合適的製程，形成連接器107。在一些實施例中，緩衝物件104係經配置以吸收在形成連接器107的過程中所產生的力量，例如來自打線接合機器的振動力、來自打線接合機器施加在接墊部105a或接觸部分105c上的力量、在設置或形成連接器107過程中施加在接墊部105a、接觸部分105c上的力量。因此，在步驟313過程中施加在晶片封裝100、接墊部105a或接觸部分105c上的力量可被緩衝物件104吸收。此一吸收技術可以防止晶片 封裝100中的元件被破壞，並且防止施加之力量傳遞至晶片封裝100的內部。

在步驟314中，接合晶片封裝100至第二基板201，以形成封裝件200，如圖20所示。在一些實施例中，提供或接收包含接合墊202的第二基板201，以及接合晶片封裝100至第二基板201。在一些實施例中，晶片封裝100係被翻轉，而後藉由連接器107而與第二基板201接合。在一些實施例中，連接器107係位於接合墊202上方並且與接合墊202接合，因而晶片封裝100的電路係與第二基板201電連接。在一些實施例中，封裝件200具有與上述或圖5所繪示之類似架構。在一些實施例中，在藉由連接器107接合晶片封裝100與第二基板201之時或之後，晶片封裝100上方有應力，以及緩衝物件104係經配置以吸收或釋放該應力。

本揭露之一實施例係提供一種晶片封裝，其包含一第一基板；位於該第一基板上方的一第一絕緣層；位於該第一絕緣層內的一導電結構；嵌置在該第一絕緣層中的一緩衝物件；與該導電結構電連接並且位於該導電結構與該緩衝物件上方的一重佈層；以及位於該重佈層上方的一第二絕緣層，其中該重佈層的一部分係自該第二絕緣層暴露並且位於該緩衝物件上方。

本揭露的另一實施例係提供一種晶片封裝的製造方法，其包含提供一基板；形成一第一絕緣層於該基板上方；形成一導電結構於該第一絕緣層內；於形成一第一圖案化遮罩該第一絕緣層上方；局部移除該圖案化遮罩暴露之該第一絕緣層以形成一凹部；移除該第一圖案化遮罩；形成一緩衝物件於該凹部中；形成一重佈層於該導電結構與該緩衝物件上方；形成一第二圖案化遮罩於該第二絕緣層上方；局部移除該第二絕緣層以暴露該重 佈層的一部分；以及移除該第二圖案化遮罩。

前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本申請案揭示內容之各方面。熟知此技藝之人士應理解可輕易使用本申請案揭示內容作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施方式具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本申請案揭示內容的精神與範圍，以及熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本申請案揭示內容之精神與範圍。

Claims (16)

1. 一種晶片封裝，包含：一第一基板；一第一絕緣層，設置於於該第一基板上方；一導電結構，設置於於該第一絕緣層內；一緩衝物件，嵌置於該第一絕緣層中；一重佈層，與該導電結構電連接並且設置於該導電結構與該緩衝物件上方；以及一第二絕緣層，設置於於該重佈層上方；其中該重佈層的一接觸部分係自該第二絕緣層暴露並且位於該緩衝物件上方；其中該緩衝物件的一寬度係實質等於自該第二絕緣層暴露的該重佈層的該接觸部分的一寬度；其中該緩衝物件的一厚度係約0.05微米至約5微米；其中該緩衝物件包含彈性的、可撓性的、或軟的材料。
2. 根據申請專利範圍第1項所述之晶片封裝，其中該緩衝物件係與該重佈層接觸。
3. 根據申請專利範圍第1項所述之晶片封裝，其中自該第二絕緣層暴露的該重佈層的該接觸部分係部分位於該緩衝物件上方或是對齊該緩衝物件。
4. 根據申請專利範圍第1項所述之晶片封裝，其中該緩衝物件係受到該第一絕緣層環繞或是部分自該第一絕緣層暴露。
5. 根據申請專利範圍第1項所述之晶片封裝，其中該緩衝物件係絕緣的。
6. 根據申請專利範圍第1項所述之晶片封裝，其中該緩衝物件包含彈性體、矽膠、樹脂、環氧化合物、聚合物、聚亞醯胺、或聚苯并噁唑(polybenzoxazole，PBO)。
7. 根據申請專利範圍第1項所述之晶片封裝，其中一連接器係位於自該第二絕緣層暴露的該重佈層的該接觸部分的上方，並且與自該第二絕緣層暴露的該重佈層的該接觸部分電連接。
8. 根據申請專利範圍第7項所述之晶片封裝，其中該連接器係至少部分受到該第二絕緣層環繞。
9. 根據申請專利範圍第7項所述之晶片封裝，其中該連接器係一傳導線、一傳導凸塊、一傳導柱、或一焊接件。
10. 根據申請專利範圍第1項所述之晶片封裝，進一步包含一第二基板，其包含位於該第二基板上方且與該重佈層電連接的一接合墊。
11. 根據申請專利範圍第10項所述之晶片封裝，其中自該第二絕緣層暴露之該重佈層的該接觸部分與該接合墊係藉由一連接器而接合。
12. 根據申請專利範圍第1項所述之晶片封裝，其中該導電結構係延伸至該第一基板的一中介插塞，或是位於該第一絕緣層上方且嵌置於該第一絕緣層中的一接墊。
13. 根據申請專利範圍第1項所述之晶片封裝，其中該第一絕緣層與該第二絕緣層包含介電材料。
14. 一種晶片封裝的製造方法，包含：提供一基板；形成一第一絕緣層於該基板上方；形成一導電結構於該第一絕緣層內；形成一第一圖案化遮罩於該第一絕緣層上方；局部移除該第一圖案化遮罩暴露的該第一絕緣層，以形成一凹部；移除該第一圖案化遮罩；形成一緩衝物件於該凹部中；形成一重佈層於該導電結構與該緩衝物件上方；形成一第二絕緣層於該重佈層上方；形成一第二圖案化遮罩於該第二絕緣層上方；局部移除該第二絕緣層，以暴露該重佈層的一接觸部分；以及移除該第二圖案化遮罩；其中該緩衝物件的一寬度係實質等於自該第二絕緣層暴露的該重佈層的該接觸部分的一寬度；其中該緩衝物件的一厚度係約0.05微米至約5微米；其中該緩衝物件包含彈性的、可撓性的、或軟的材料。
15. 根據申請專利範圍第14項所述之方法，其中該緩衝物件係藉由網印(stencil squeezing)而設置於該凹部中。
16. 根據申請專利範圍第14項所述之方法，其中該凹部係藉由微影與蝕刻製程而形成。