TWI817340B - 具有多邊形接合墊的半導體結構 - Google Patents

Abstract

本揭露提供一種具有多邊形接合墊的半導體結構，包括一基底；一重分布層，設置在該基底上並具有一介電層、一導電栓塞以及一接合墊，該介電層設置在該基底上，該導電栓塞延伸在該介電層內，該接合墊鄰近該導電栓塞且被該介電層所圍繞；以及一導電凸塊，設置在該導電栓塞上；其中該接合墊至少部分接觸該導電栓塞與該導電凸塊。再者，亦提供一種半導體結構的製備方法。

Description

具有多邊形接合墊的半導體結構

本申請案主張美國第17/541,792號及第17/543,194號專利申請案之優先權(即優先權日為「2021年12月3日」及「2021年12月6日」)，其內容以全文引用之方式併入本文中。

本揭露係關於一種半導體結構。特別是有關於一種具有一接合墊的半導體結構，該接合墊至少部分經由一重分布層暴露以容納一外部互連結構。

半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的製造包含依序地沉積不同材料層在一半導體基底上，以及使用微影與蝕刻製程圖案化該等材料層以形成多個微電子元件在該半導體基底上或在該半導體基底中，該等微電子元件包括電晶體、二極體、電阻器及/或電容器。

半導體產業藉由不斷縮減最小特徵尺寸以繼續提高微電子元件的整合密度，其允許更多的元件整合到一給定的區域中。舉例來說，為了進一步增加該半導體元件的密度，已經研究了兩個或更多個元件的堆疊。因此，希望發展解決相關製造挑戰的改進。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體結構。該半導體結構包括一基底；一重分布層，設置在該基底上，且包括一介電層、一導電栓塞以及一接合墊，該介電層設置在該基底上，該導電栓塞延伸在該介電層內，該接合墊鄰近該導電栓塞並被該介電層圍繞；以及一導電凸塊，設置在該導電栓塞上；其中該接合墊至少部分接觸該導電栓塞與該導電凸塊。

在一些實施例中，該導電栓塞的一第一表面與該接合墊的一第二表面經由該介電層而暴露。

在一些實施例中，該導電栓塞的該第一表面與該接合墊的該第二表面大致呈共面。

在一些實施例中，該導電栓塞的該第一表面與該接合墊的該第二表面接觸該導電凸塊的一晶種層。

在一些實施例中，該導電栓塞的該第一表面、該接合墊的該第二表面以及該介電層的一第三表面大致呈共面。

在一些實施例中，該導電栓塞的該第一表面完全被該導電凸塊所覆蓋。

在一些實施例中，該接合墊之該第二表面的一第一部分被該導電凸塊所覆蓋，該第二表面的一第二部分經由該介電層而暴露且藉由該導電凸塊而暴露，而且該第一部分大致上小於該第二部分。

在一些實施例中，該接合墊的一上剖面具有一環狀形狀、 一扇型形狀或一多邊形形狀。

在一些實施例中，該導電栓塞的一高度大致上大於該接合墊的一厚度。

在一些實施例中，該重分布層具有一導電組件，將該導電栓塞電性連接該基底。

在一些實施例中，該導電組件經由該導電栓塞而電性連接到該導電栓塞。

在一些實施例中，該導電組件經由該導電栓塞而電性連接到該接合墊。

在一些實施例中，該導電凸塊經由該導電組件與該導電栓塞而電性連接到一元件，該元件設置在該基底上。

在一些實施例中，該導電組件包括一焊墊部以及一通孔部，該焊墊部水平延伸在該介電層內，該通孔部與該焊墊部耦接且從焊墊部垂直延伸。

在一些實施例中，該導電栓塞接觸該接合墊與該焊墊部。

本揭露之另一實施例提供一種半導體結構。該半導體結構包括一第一基底；以及一重分布層，設置在該第一基底上，且包括一介電層、一導電栓塞以及一接合墊，該介電層設置在第一基底上，該導電栓塞延伸在該介電層內，該接合墊被該介電層所圍繞並接觸該導電栓塞；其中該導電栓塞至少部分被該接合墊所圍繞。

在一些實施例中，該半導體結構還包括一導電凸塊，覆蓋該導電栓塞且部分覆蓋該接合墊。

在一些實施例中，該導電栓塞的一寬度大致上小於該導電 凸塊的一寬度。

在一些實施例中，在該導電栓塞與該接合墊之間的一界面設置在該導電凸塊下。

在一些實施例中，該導電凸塊設置在一第二基底的一互連結構上並與該第二基底的該互連結構接合。

在一些實施例中，該接合墊包括一第一接合墊以及一第二接合墊，該第二接合墊與該第一接合墊分隔開，而該導電栓塞設置在該第一接合墊與該第二接合墊之間。

在一些實施例中，該導電栓塞接觸該第一接合部與該第二接合部。

在一些實施例中，該半導體結構還包括一接合線，設置在該接合墊上並與該接合墊接合。

在一些實施例中，該第一基底包括設置在其上的複數個元件以及複數個絕緣體，該複數個絕緣體將該複數個元件分隔開。

本揭露之再另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一基底與一重分布層，該重分布層設置在該基底上，其中該重分布層具有一介電層以及一導電栓塞，該介電層設置在該基底上，該導電栓塞延伸在該介電層內；設置一蝕刻終止層在該重分布層上；設置一第一圖案化光阻在該蝕刻終止層上；移除該介電層的一部分以及經由該第一圖案化光阻而暴露之該蝕刻終止層的一部分；移除該第一圖案化光阻；設置一第一晶種層在該蝕刻終止層上以及經由該第一圖案化光阻而暴露之該介電層之一部分上；設置一第二圖案化光阻在該第一晶種層上；設置一導電材料在經由該第二圖案化光阻而暴露之該第一晶種層的一部分 上；移除該第二圖案化光阻；移除該蝕刻終止層；以及移除該導電材料從該介電層突伸的一部分，以形成一接合墊，該接合墊鄰近該導電栓塞並被該介電層所圍繞。

在一些實施例中，設置在該蝕刻終止層上的該第一晶種層接觸該導電栓塞。

在一些實施例中，該接合墊包括該第一晶種層與該導電材料。

在一些實施例中，在該第二圖案化光阻移除之後，該導電材料的該部分從該蝕刻終止層突伸。

在一些實施例中，該介電層經由該第一圖案化光阻而暴露之該部分的移除包括形成一開口以延伸進入該介電層中並設置在鄰近該導電栓塞處。

在一些實施例中，在該開口形成之後，至少部分暴露該導電栓塞。

在一些實施例中，該開口圍繞該導電栓塞。

在一些實施例中，該第二圖案化光阻填滿該開口的一部分。

在一些實施例中，該第二圖案化光阻至少部分被該第一晶種層所圍繞。

在一些實施例中，該製備方法還包括：設置一介電材料在該開口內以及在該蝕刻終止層上；以及移除設置在該蝕刻終止層上之該介電材料的一部分。

在一些實施例中，該半導體結構還包括：設置一第二晶種 層在該接合墊、該導電栓塞以及該介電層上；設置一第三圖案化光阻在該第二晶種層上；以及形成一導電凸塊在該第二晶種層經由該第三圖案化光阻而暴露的一部分。

總之，因為該接合墊設置在鄰近位在該重分布層中的該導電栓塞處，所以該接合墊可容置一外部互連結構，例如線接合。再者，該接合墊可形成不同形狀，以使該接合墊可容置來自圍繞該導電栓塞之部同方向的該外部互連結構。因此，可實現該半導體結構的一可撓性互連以及佈線。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

100:半導體結構

101:基底

101a:半導體層

101b:絕緣體

101c:元件

101d:後側

101e:前側

102:重分布層

102a:焊墊部

102b:通孔部

102c:導電栓塞

102d:接合墊

102e:晶種層

102f:焊墊

102g:介電層

102h:第一表面

102i:第二表面

102j:第三表面

102k:第一接合墊

102m:第二接合墊

102n:第一部分

102p:第二部分

102r:界面

102s:開口

103:導電凸塊

103a:下凸塊金屬層

103b:金屬層

103c:阻障層

103d:焊料組件

104:蝕刻終止層

105:第一圖案化光阻

106:第一晶種層

107:第二圖案化光阻

108:導電材料

109:介電材料

110:第二晶種層

111:第三圖案化光阻

112:接合線

H1:高度

H2:高度

S200:製備方法

S201:步驟

S202:步驟

S203:步驟

S204:步驟

S205:步驟

S206:步驟

S207:步驟

S208:步驟

S209:步驟

S210:步驟

S211:步驟

W1:寬度

W2:寬度

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1是剖視示意圖，例示本揭露一些實施例的半導體結構。

圖2是頂視剖視示意圖，例示一實施例在圖1中沿一剖線A-A’之半導體元件。

圖3是頂視剖視示意圖，例示一實施例在圖1中沿一剖線A-A’之半導體元件。

圖4是頂視剖視示意圖，例示一實施例在圖1中沿一剖線A-A’之半導體元件。

圖5是剖視示意圖，例示本揭露一些實施例的半導體結構。

圖6是頂視剖視示意圖，例示一實施例在圖5中沿一剖線B-B’之半導體元件。

圖7是頂視剖視示意圖，例示一實施例在圖5中沿一剖線B-B’之半導體元件。

圖8是流程示意圖，例示本揭露一些實施例之半導體結構的製備方法。

圖9到圖36是剖視示意圖，例示本揭露一些實施例製備半導體結構的各中間階段。

現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解，本揭露的範圍無意由此受到限制。所描述之實施例的任何修改或改良，以及本文件中描述之原理的任何進一步應用，所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共享相同的元件編號。

應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。

本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。

圖1是剖視示意圖，例示本揭露一些實施例的半導體結構100。在一些實施例中，半導體結構100為一晶粒、一封裝或一元件的一部分。在一些實施例中，半導體結構100為一覆晶封裝(flip-chip package)。在一些實施例中，半導體結構100包括一基底101、一重分布層102以及一導電凸塊103，重分布層102設置在基底101上，導電凸塊103設置在重分布層102上。

在一些實施例中，基底101為一晶圓的一部分。在一些實施例中，基底101藉由切片(dicing)、切割(cutting)或其他適合的操作而從一晶圓而鋸下。在一些實施例中，基底101包括半導體材料，例如矽。在一些實施例中，基底101為一矽基底。在一些實施例中，基底101包括一半導體層101a、許多絕緣體101b以及許多元件101c，該等元件101c設置在半導體層101a上且被該等絕緣體101b所分隔開。

在一些實施例中，半導體層101a包括一後側101d以及一前 側101e，前側101e設置在後側101d的相反處。在半導體結構100的製造期間，後側101d設置在一支撐基底上。該等元件101c形成在前側101e上且經配置以電性連接到一外部電路。在一些實施例中，該等元件101c為金屬氧化物半導體(MOS)元件。在一些實施例中，該等絕緣體101b為淺溝隔離(STI)。

在一些實施例中，重分布層102設置在基底101的前側101e上。重分布層102重新布線一電路的一路徑，該路徑從在基底101上的該等元件101c到導電凸塊103。在一些實施例中，重分布層102包括一導電組件(102a與102b)、一導電栓塞102c、一接合墊102d以及一介電層102g，而介電層102g圍繞導電組件(102a與102b)、導電栓塞102c以及接合墊102d。

在一些實施例中，介電層102g設置在基底101的前側101e上並覆蓋該等元件101c。介電層102g包括介電材料，例如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似物。在一些實施例中，介電層102g包括相互堆疊在其上的許多介電層。在一些實施例中，每一個介電層包括的材料，其相同於或不同於其他介電層的材料。

在一些實施例中，導電組件(102a與102b)為電性連接到基底101的一種互連結構(interconnection)。導電組件(102a與102b)設置在介電層102g內。在一些實施例中，導電組件(102a與102b)包括導電材料，例如金、銀、銅、鎳、鋁或類似物。在一些實施例中，導電組件(102a與102b)包括一焊墊部102a以及一通孔部102b，焊墊部102a水平延伸在介電層102g內，通孔部102b耦接到焊墊部102a且垂直延伸在介電層102g內並遠離焊墊部102a。

在一些實施例中，導電栓塞102c垂直延伸在介電層102g內並朝向導電組件(102a與102b)。在一些實施例中，導電栓塞102c設置在焊墊部102a上。導電栓塞102c經由導電組件(102a與102b)而電性連接到基底101。在一些實施例中，導電栓塞102c被介電層102g圍繞。在一些實施例中，導電栓塞102c的一第一表面102h經由介電層102g而暴露。在一些實施例中，導電栓塞102c包括導電材料，例如金、銀、銅、鎳、鋁或類似物。

在一些實施例中，接合墊102d設置在鄰近導電栓塞102c處並被介電層102g所圍繞。在一些實施例中，接合墊102d至少部分接觸導電栓塞102c。接合墊102d電性連接到導電栓塞102c。在一些實施例中，接合墊102d的一側壁接觸導電栓塞102c的一側壁。在一些實施例中，接合墊102d經由導電栓塞102c而電性連接到導電組件(102a與102b)。在一些實施例中，接合墊102d包括導電材料，例如金、銀、銅、鎳、鋁或類似物。

在一些實施例中，接合墊102d包括一晶種層102e以及一焊墊102f，而焊墊102f被晶種層102e所圍繞。在一些實施例中，晶種層102e接觸導電栓塞102c。在一些實施例中，晶種層102e被介電層102g與導電栓塞102c所圍繞。在一些實施例中，晶種層102e為一單層或一複合堆疊，且包含一材料，例如銅、鋁、鎢或其組合。在一些實施例中，焊墊102f接觸晶種層102e且被晶種層102e完全圍繞。在一些實施例中，焊墊102f包括導電材料，例如銅、銀、金或類似物。

在一些實施例中，導電栓塞102c至少部分被接合墊102d所圍繞。在一些實施例中，接合墊102d沿著圖1中之剖線A-A’的一上剖面可 為任何不同形狀。在一些實施例中，接合墊102d的上剖面為一多邊形形狀。舉例來說，如圖2所示，接合墊102d的上剖面為一扇形形狀。舉例來說，如圖3及圖4所示，接合墊102d的上剖面為一個四分之一環形形狀或是一個半環形形狀。

在一些實施例中，接合墊102d沿著圖5之剖線B-B’的上剖面為如圖6所示的一環形形狀。在一些實施例中，如圖5及圖7所示，接合墊102d包括一第一接合墊102k以及一第二接合墊102m，且第二接合墊102m與第一接合墊102k分隔開設置。導電栓塞102c設置在第一接合墊102k與第二接合墊102m之間。在一些實施例中，導電栓塞102c接觸第一接合墊102k與第二接合墊102m。在一些實施例中，第一接合墊102k的一上剖面以及第二接合墊102m的一上剖面均為扇形形狀。

請往回參考圖1，在一些實施例中，接合墊102d包括一第二表面102i，經由介電層102g而暴露。在一些實施例中，接合墊102d的第二表面102i大致與導電栓塞102c的第一表面102h呈共面。在一些實施例中，第二表面102i包括晶種層102e的一上表面以及焊墊102f的一上表面。

在一些實施例中，導電栓塞102c具有一高度H1，其大致大於接合墊102d的一高度H2。導電栓塞102c的高度H1從第一表面102h延伸到焊墊部102a。接合墊102d的高度H2從第二表面102i延伸到基底101的前側101e。

在一些實施例中，介電層102g包括一第三表面102j，設置在基底101之前側101e的相反處。在一些實施例中，導電栓塞102c的第一表面102h、接合墊102d的第二表面102i以及介電層102g的第三表面102j 大致呈共面。

在一些實施例中，導電凸塊103設置在導電栓塞102c上。在一些實施例中，導電凸塊103設置在重分布層102之接合墊102d與介電層102g的一部分上。在一些實施例中，接合墊102d至少部分接觸導電栓塞102c與導電凸塊103。在一些實施例中，導電組件(102a與102b)經由導電栓塞102c而電性連接到導電凸塊103。在一些實施例中，導電凸塊103電性連接到設置在基底101上的元件101c。在一些實施例中，導電栓塞102c的第一表面102h與接合墊102d的第二表面102i接觸導電凸塊103。

在一些實施例中，在導電栓塞102c與接合墊102d之間的一界面102r設置在導電凸塊103下。在一些實施例中，導電凸塊103設置在其他基底(圖未示)的一互連結構上並與其他基底的互連結構接合。舉例來說，因為半導體結構100為一覆晶封裝，所以如圖1所示的半導體結構100上下翻轉，且導電凸塊103設置在一互連結構上並與互連結構接合，而互連結構例如設置在半導體結構100下之其他基底的一接合墊。

在一些實施例中，第一表面102h完全被導電凸塊103所覆蓋並接觸導電凸塊103。在一些實施例中，第二表面102i被導電凸塊103所覆蓋的一第一部分102n大致上小於第二表面102i經由介電層102g而暴露以及藉由導電凸塊103而暴露的一第二部分102p。在一些實施例中，接合墊102d之第二表面102i的第二部分102p經配置以接收一接合線，進而將半導體結構100電性連接到其他半導體結構或其他基底。由於接合墊102d可形成期望的不同形狀與尺寸，所以接合墊102d可容納外部互連結構，例如在導電栓塞周圍具有不同方向的接合線。因此，可實現半導體結構100的一可撓性互連與布線。

在一些實施例中，導電凸塊103包括導電材料，例如鉛、錫、銅、金、鎳或類似物。在一些實施例中，導電凸塊103為一球柵陣列(ball grid array，BGA)錫球、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、柱體或類似物。在一些實施例中，導電栓塞102c具有一寬度W1，大致上小於導電凸塊103的一寬度W2。

在一些實施例中，導電凸塊103包括一下凸塊金屬(UBM)層103a、一金屬層103b、一阻障層103c以及一焊料組件103d。在一些實施例中，下凸塊金屬層103a設置在導電栓塞102c與介電層102g上。下凸塊金屬層103a接觸第一表面102h與第三表面102j。在一些實施例中，下凸塊金屬層103a覆蓋第一表面102h且部分覆蓋第二表面102i。在一些實施例中，下凸塊金屬層103a為用於容置金屬層103b之導電凸塊103的一晶種層或一黏著層。在一些實施例中，下凸塊金屬層103a接觸導電栓塞102c的第一表面以及接合墊102d的第二表面102i。在一些實施例中，下凸塊金屬層103a包括鈦、銅、金或類似物。在一些實施例中，下凸塊金屬層103a包括至少兩種導電材料。

在一些實施例中，金屬層103b設置在下凸塊金屬層103a與導電栓塞102c上。在一些實施例中，金屬層103b包括導電材料，例如銅、銀、金或類似物。在一些實施例中，阻障層103c設置在金屬層103b、下凸塊金屬層103a與導電栓塞102c上。在一些實施例中，阻障層103c經配置以避免金屬層103b擴散進入焊料組件103d中。在一些實施例中，阻障層103c包括鈦、氮化鈦、鉭、氮化鉭、鎳或類似物。

在一些實施例中，焊料組件103d設置在阻障層103c、金屬層103b以及下凸塊金屬層103a上。在一些實施例中，焊料組件103d包括 可回焊材料(reflowable material)。在一些實施例中，焊料組件103d包括錫、鉛、銀、銅、鎳或類似物。在一些實施例中，焊料組件103d經配置以將其他基底的一互連結構接合到半導體結構100，例如一接合墊。

圖8是流程示意圖，例示本揭露一些實施例之半導體結構的製備方法S200。圖9到圖36是剖視示意圖，例示本揭露一些實施例製備半導體結構100的各中間階段。

如圖9到圖36所示的各階段亦例示地繪示在圖8中的流程圖中。在下列的討論中，如圖9到圖36所示的各製造階段參考如圖8所示的各處理步驟進行討論。製備方法S200包括許多步驟並且描述與說明並不會被視為對該等步驟之順序的限制。製備方法S200包括許多步驟(S201、S202、S203、S204、S205、S206、S207、S208、S209、S210、S211)。

請參考圖9，依據圖8中的一步驟S201，提供一基底101以及設置在基底101上的一重分布層102。在一些實施例中，重分布層102包括一介電層102g以及一導電栓塞102c，介電層102g設置在基底101上，導電栓塞102c延伸在介電層102g內。在一些實施例中，重分布層102的製作技術包含設置介電材料在基底101上；移除該介電材料的一些部分以及設置導電材料以形成導電栓塞102c以及一導電組件(102a與102b)。

請參考圖10，依據在圖10中的一步驟S202，一蝕刻終止層104設置在重分布層102上。蝕刻終止層104設置在介電層102g與導電栓塞102c上。在一些實施例中，蝕刻終止層104包含一介電材料，該介電材料具有一蝕刻選擇性，其不同於鄰近材料的蝕刻選擇性。在一些實施例中，蝕刻終止層104包括氮化物、氮化矽或類似物。在一些實施例中，蝕刻終 止層104藉由化學氣相沉積(CVD)或任何其他適合的製程而進行沉積。

請參考圖11，依據圖8中的一步驟S203，一第一圖案化光阻105設置在蝕刻終止層104上。在一些實施例中，第一圖案化光阻105的製作技術包含設置一光阻材料在蝕刻終止層104上；覆蓋該光阻材料的一些部分；然後移除該光阻材料的暴露部分以圖案化該光阻材料，進而形成第一圖案化光阻105。在一些實施例中，蝕刻終止層104的一部分經由第一圖案化光阻105而暴露。在一些實施例中，蝕刻終止層104的許多部分經由如圖12所示的第一圖案化光阻105而暴露。在一些實施例中，該光阻材料的該等暴露部分經配置而呈具有一環狀形狀的一圈場。在一些實施例中，該光阻材料藉由旋轉塗佈或任何其他適合的製程而設置。

請參考圖13，依據圖8中的一步驟S204，移除介電層102g與蝕刻終止層104經由第一圖案化光阻105而暴露的一些部分。在一些實施例中，同時或依序移除介電層102g與蝕刻終止層104經由第一圖案化光阻105而暴露的一些部分。藉由一蝕刻製程移除介電層102g與蝕刻終止層104經由第一圖案化光阻105而暴露的一些部分，例如乾蝕刻或其他適合的蝕刻製程。在一些實施例中，形成一開口102s。在一些實施例中，介電層102g經由第一圖案化光阻105而暴露之該等部分的移除包括形成開口102s，而開口102s延伸進入介電層102g且設置在鄰近導電栓塞102c處。在一些實施例中，在開口102s形成之後，至少部分暴露導電栓塞102c。在一些實施例中，形成如圖14所示的許多開口102s。在一些實施例中，開口102s圍繞導電栓塞102c。在一些實施例中，導電栓塞102c的至少一部分經由開口102s而暴露。

請參考圖15或圖16，依據圖8中的一步驟S205，移除第一 圖案化光阻105。在一些實施例中，藉由蝕刻、剝離或任何適合製程以移除第一圖案化光阻105。

請參考圖17，依據圖8中的一步驟S206，一第一晶種層106設置在蝕刻終止層104上以及在介電層102g經由蝕刻終止層104而暴露的一部分上。在一些實施例中，第一晶種層106與蝕刻終止層104及開口102s共形設置。在一些實施例中，第一晶種層106與如圖18的許多開口102s共形設置。在一些實施例中，第一晶種層106的至少一部分接觸導電栓塞102c經由開口102s而暴露的該部分。在一些實施例中，第一晶種層106為一單層或一複合堆疊，且其包含的材料例如銅、鈦、鎢或其組合。在一些實施例中，第一晶種層106藉由沉積、物理氣相沉積(PVD)或任何其他適合的製程而設置。

請參考圖19，依據圖8中的一步驟S207，一第二圖案化光阻107設置在第一晶種層106上。在一些實施例中，第二圖案化光阻107的製作技術包含設置一光阻材料在第一晶種層106上；覆蓋該光阻材料的一些部分；然後移除該光阻材料的暴露部分以圖案化該光阻材料，進而形成第二圖案化光阻107。在一些實施例中，第一晶種層106的一部分經由第二圖案化光阻107而暴露。在一些實施例中，該光阻材料藉由旋轉塗佈或其他適合的製程而設置。在一些實施例中，第一晶種層106的一部分被如圖20所示的第二圖案化光阻107所覆蓋。第二圖案化光阻107填滿開口102s。在一些實施例中，第二圖案化光阻107至少部分被第一晶種層106所圍繞。

請參考圖21或圖22，依據圖8中的一步驟S208，一導電材料設置在第一晶種層106經由第二圖案化光阻107而暴露的該部分上。在 一些實施例中，導電材料108接觸第一晶種層106並填滿開口102s。在一些實施例中，導電材料108包括銅、銀、金或類似物。在一些實施例中，導電材料108藉由電鍍或任何其他適合的製程而設置。

請參考圖23，依據圖8中的一步驟S209，移除第二圖案化光阻107。在一些實施例中，第二圖案化光阻107藉由蝕刻、剝離或任何其他適合的製程而被移除。在一些實施例中，在如圖24所示之第二圖案化光阻移除之後，暴露開口102s。

在一些實施例中，在如圖23所示之第二圖案化光阻107移除之後，如圖25所示，移除導電材料108從蝕刻終止層104突伸的一部分。在一些實施例中，藉由蝕刻、平坦化、化學機械研磨(CMP)或任何其他適合的製程而移除導電材料108從蝕刻終止層104突伸的該部分。

在一些實施例中，在如圖24所示的第二圖案化光阻107移除之後，如圖26所示，一額外的介電材料109設置在蝕刻終止層104上。在一些實施例中，額外的介電材料109填滿開口102s。在一些實施例中，額外的介電材料109圍繞導電材料108的一部分。在一些實施例中，如圖27所示，移除額外的介電材料109與導電材料108從蝕刻終止層104突伸的該部分。在一些實施例中，藉由蝕刻、化學機械研磨(CMP)或任何其他適合的製程而移除額外的介電材料109與導電材料108從蝕刻終止層104突伸的該部分。

請參考圖28或圖29，依據圖8中的一步驟S210，移除蝕刻終止層104。在一些實施例中，藉由蝕刻或任何其他適合的製程而移除蝕刻終止層104。在一些實施例中，如圖28所示，在蝕刻終止層104移除之後，第一晶種層106的一部分以及導電材料108的一部分從介電層102g突 伸。在一些實施例中，如圖29所示，在蝕刻終止層104移除之後，移除第一晶種層106的一部分、導電材料108的一部分以及額外的介電材料109的一部分。

請參考圖30或圖31，依據圖8中的一步驟S211，移除導電材料108從介電層102g突伸的該部分，以形成一接合墊102d而鄰近導電栓塞102c並被介電層102g所圍繞。在一些實施例中，藉由蝕刻、平坦化、CMP或任何其他適合的製程而移除導電材料108與第一晶種層106從介電層102g突伸的各該部分。在一些實施例中，形成包括包括一晶種層102e以及一焊墊102f的接合墊102d。接合墊102d接觸導電栓塞102c。在一些實施例中，如圖31所示，移除額外的介電材料109從介電層102g突伸的該部分；結果，額外的介電材料109的一餘留部分與介電層102g結合在一起。

在一些實施例中，接合墊102d形成之後，如圖32所示，一第二晶種層110設置在接合墊102d、導電栓塞102c與介電層102g上。在一些實施例中，第二晶種層110為一單層或一複合堆疊，其包含的材料例如銅、鈦、鎢或其組合。在一些實施例中，第二晶種層110藉由沉積、PVD或任何其他適合的製程而設置。

在一些實施例中，在第二晶種層110沉積之後，如圖33所示，一第三圖案化光阻111設置在第二晶種層110上。在一些實施例中，第三圖案化光阻111的製作技術包含設置一光阻材料在第二晶種層110上；覆蓋該光阻材料的一些部分；然後移除該光阻材料的該等暴露部分以圖案化該光阻材料，進而形成第三圖案化光阻111。在一些實施例中，第二晶種層110的一部分經由第三圖案化光阻111而暴露。在一些實施例 中，藉由旋轉塗佈或任何其他適合的製程而設置該光阻材料。

在一些實施例中，如圖34及圖35所示，一導電凸塊103形成在第二晶種層110經由第三圖案化光阻111而暴露的該部分上。在一些實施例中，如圖34所示，一金屬層103b、一阻障層103c以及一焊料組件103d依序設置在第二晶種層110經由第三圖案化光阻111而暴露的該部分上。在一些實施例中，藉由電鍍、噴濺、沉積或任何其他適合的製程而設製金屬層103b與阻障層103c。

在一些實施例中，金屬層103b包括導電材料，例如銅、銀、金或類似物。在一些實施例中，阻障層103c包括鈦、氮化鈦、鉭、氮化鉭、鎳或類似物。在一些實施例中，焊料組件103d的製作技術包含貼覆(pasting)、沉積或任何適合的製程。在一些實施例中，焊料組件103d包括錫、鉛、銀、銅、鎳或類似物。在一些實施例中，焊料組件103d進行一回焊製程，以變成半球形(dome-shaped)。

在一些實施例中，金屬層103b、阻障層103c以及焊料組件103d設置之後，如圖35所示，移除第三圖案化光阻111。在一些實施例中，藉由蝕刻、剝離或任何適合的製程而移除第三圖案化光阻111。

在一些實施例中，移除第二晶種層110藉由金屬層103b、阻障層103c以及焊料組件103d而暴露的一部分，以形成下凸塊金屬層103a。在一些實施例中，藉由蝕刻或任何適合的製程而移除第二晶種層110藉由金屬層103b、阻障層103c以及焊料組件103d而暴露的該部分。在一些實施例中，形成包括下凸塊金屬層103a、金屬層103b、阻障層103c以及焊料組件103d的導電凸塊103。在一些實施例中，如圖36所示，一接合線112設置且接合在接合墊102d上。接合線112經由接合墊102d而將半 導體結構100與一外部電路電性連接。

本揭露之一實施例提供一種半導體結構。該半導體結構包括一基底；一重分布層，設置在該基底上，且包括一介電層、一導電栓塞以及一接合墊，該介電層設置在該基底上，該導電栓塞延伸在該介電層內，該接合墊鄰近該導電栓塞並被該介電層圍繞；以及一導電凸塊，設置在該導電栓塞上；其中該接合墊至少部分接觸該導電栓塞與該導電凸塊。

本揭露之另一實施例提供一種半導體結構。該半導體結構包括一第一基底；以及一重分布層，設置在該第一基底上，且包括一介電層、一導電栓塞以及一接合墊，該介電層設置在第一基底上，該導電栓塞延伸在該介電層內，該接合墊被該介電層所圍繞並接觸該導電栓塞；其中該導電栓塞至少部分被該接合墊所圍繞。

本揭露之再另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一基底與一重分布層，該重分布層設置在該基底上，其中該重分布層具有一介電層以及一導電栓塞，該介電層設置在該基底上，該導電栓塞延伸在該介電層內；設置一蝕刻終止層在該重分布層上；設置一第一圖案化光阻在該蝕刻終止層上；移除該介電層的一部分以及經由該第一圖案化光阻而暴露之該蝕刻終止層的一部分；移除該第一圖案化光阻；設置一第一晶種層在該蝕刻終止層上以及經由該第一圖案化光阻而暴露之該介電層之一部分上；設置一第二圖案化光阻在該第一晶種層上；設置一導電材料在經由該第二圖案化光阻而暴露之該第一晶種層的一部分上；移除該第二圖案化光阻；移除該蝕刻終止層；以及移除該導電材料從該介電層突伸的一部分，以形成一接合墊，該接合墊鄰近該導電栓塞並被該介電層所圍繞。

總之，因為該接合墊設置在鄰近位在該重分布層中的該導電栓塞處，所以該接合墊可容置一外部互連結構，例如線接合。再者，該接合墊可形成不同形狀，以使該接合墊可容置來自圍繞該導電栓塞之部同方向的該外部互連結構。因此，可實現該半導體結構的一可撓性互連以及佈線。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

100:半導體結構 101:基底 101a:半導體層 101b:絕緣體 101c:元件 101d:後側 101e:前側 102:重分布層 102a:焊墊部 102b:通孔部 102c:導電栓塞 102d:接合墊 102e:焊墊 102f:晶種層 102g:介電層 102h:第一表面 102i:第二表面 102j:第三表面 102n:第一部分 102p:第二部分 102r:界面 103:導電凸塊 103a:下凸塊金屬層 103b:金屬層 103c:阻障層 103d:焊料組件 H1:高度 H2:高度 W1:寬度 W2:寬度

Claims (29)

1. 一種半導體結構，包括：一基底；一重分布層，設置在該基底上，且包括一介電層、一導電栓塞以及一接合墊，該介電層設置在該基底上，該導電栓塞延伸在該介電層內，該接合墊鄰近該導電栓塞並被該介電層圍繞；以及一導電凸塊，設置在該導電栓塞上；其中該接合墊至少部分接觸該導電栓塞與該導電凸塊；其中該導電栓塞的一第一表面與該接合墊的一第二表面經由該介電層而暴露。
2. 如請求項1所述之半導體結構，其中該導電栓塞的該第一表面與該接合墊的該第二表面大致呈共面。
3. 如請求項1所述之半導體結構，其中該導電栓塞的該第一表面與該接合墊的該第二表面接觸該導電凸塊的一晶種層。
4. 如請求項1所述之半導體結構，其中該導電栓塞的該第一表面、該接合墊的該第二表面以及該介電層的一第三表面大致呈共面。
5. 如請求項1所述之半導體結構，其中該導電栓塞的該第一表面完全被該導電凸塊所覆蓋。
6. 如請求項1所述之半導體結構，其中該接合墊之該第二表面的一第一部分被該導電凸塊所覆蓋，該第二表面的一第二部分經由該介電層而暴露且藉由該導電凸塊而暴露，而且該第一部分大致上小於該第二部分。
7. 如請求項1所述之半導體結構，其中該接合墊的一上剖面具有一環狀形狀、一扇型形狀或一多邊形形狀。
8. 如請求項1所述之半導體結構，其中該導電栓塞的一高度大致上大於該接合墊的一厚度。
9. 如請求項1所述之半導體結構，其中該重分布層具有一導電組件，將該導電栓塞電性連接該基底。
10. 如請求項9所述之半導體結構，其中該導電組件經由該導電栓塞而電性連接到該導電栓塞。
11. 如請求項9所述之半導體結構，其中該導電組件經由該導電栓塞而電性連接到該接合墊。
12. 一種半導體結構，包括：一第一基底；以及一重分布層，設置在該第一基底上，且包括一介電層、一導電栓 塞以及一接合墊，該介電層設置在第一基底上，該導電栓塞延伸在該介電層內，該接合墊被該介電層所圍繞並接觸該導電栓塞；一導電凸塊，覆蓋該導電栓塞且部分覆蓋該接合墊；其中該導電栓塞至少部分被該接合墊所圍繞。
13. 如請求項12所述之半導體結構，其中該導電栓塞的一寬度大致上小於該導電凸塊的一寬度。
14. 如請求項12所述之半導體結構，其中在該導電栓塞與該接合墊之間的一界面設置在該導電凸塊下。
15. 如請求項12所述之半導體結構，其中該導電凸塊設置在一第二基底的一互連結構上並與該第二基底的該互連結構接合。
16. 如請求項12所述之半導體結構，其中該接合墊包括一第一接合墊以及一第二接合墊，該第二接合墊與該第一接合墊分隔開，而該導電栓塞設置在該第一接合墊與該第二接合墊之間。
17. 如請求項12所述之半導體結構，還包括一接合線，設置在該接合墊上並與該接合墊接合。
18. 如請求項12所述之半導體結構，其中該第一基底包括設置在其上的複數個元件以及複數個絕緣體，該複數個絕緣體將該複數個元件分隔開。
19. 一種半導體結構的製備方法，包括：提供一基底與一重分布層，該重分布層設置在該基底上，其中該重分布層具有一介電層以及一導電栓塞，該介電層設置在該基底上，該導電栓塞延伸在該介電層內；設置一蝕刻終止層在該重分布層上；設置一第一圖案化光阻在該蝕刻終止層上；移除該介電層的一部分以及經由該第一圖案化光阻而暴露之該蝕刻終止層的一部分；移除該第一圖案化光阻；設置一第一晶種層在該蝕刻終止層上以及經由該第一圖案化光阻而暴露之該介電層之一部分上；設置一第二圖案化光阻在該第一晶種層上；設置一導電材料在經由該第二圖案化光阻而暴露之該第一晶種層的一部分上；移除該第二圖案化光阻；移除該蝕刻終止層；以及移除該導電材料從該介電層突伸的一部分，以形成一接合墊，該接合墊鄰近該導電栓塞並被該介電層所圍繞。
20. 如請求項19所述之製備方法，其中設置在該蝕刻終止層上的該第一晶種層接觸該導電栓塞。
21. 如請求項19所述之製備方法，其中該接合墊包括該第一晶種層與該導電材料。
22. 如請求項19所述之製備方法，其中在該第二圖案化光阻移除之後，該導電材料的該部分從該蝕刻終止層突伸。
23. 如請求項19所述之製備方法，其中該介電層經由該第一圖案化光阻而暴露之該部分的移除包括形成一開口以延伸進入該介電層中並設置在鄰近該導電栓塞處。
24. 如請求項23所述之製備方法，其中在該開口形成之後，至少部分暴露該導電栓塞。
25. 如請求項23所述之製備方法，其中該開口圍繞該導電栓塞。
26. 如請求項25所述之製備方法，其中該第二圖案化光阻填滿該開口的一部分。
27. 如請求項25所述之製備方法，其中該第二圖案化光阻至少部分被該第一晶種層所圍繞。
28. 如請求項25所述之製備方法，還包括：設置一介電材料在該開口內以及在該蝕刻終止層上；以及 移除設置在該蝕刻終止層上之該介電材料的一部分。
29. 如請求項19所述之製備方法，還包括：設置一第二晶種層在該接合墊、該導電栓塞以及該介電層上；設置一第三圖案化光阻在該第二晶種層上；以及形成一導電凸塊在該第二晶種層經由該第三圖案化光阻而暴露的一部分。