TWI814871B - 半導體裝置結構與其形成方法 - Google Patents
半導體裝置結構與其形成方法 Download PDFInfo
- Publication number
- TWI814871B TWI814871B TW108126278A TW108126278A TWI814871B TW I814871 B TWI814871 B TW I814871B TW 108126278 A TW108126278 A TW 108126278A TW 108126278 A TW108126278 A TW 108126278A TW I814871 B TWI814871 B TW I814871B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive structure
- dielectric layer
- conductive
- forming
- tungsten
- Prior art date
Links
Classifications
-
- H10W20/0698—
-
- H10P52/402—
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/04—Aqueous dispersions
-
- H10P52/403—
-
- H10W20/033—
-
- H10W20/057—
-
- H10W20/062—
-
- H10W20/065—
-
- H10W20/076—
-
- H10W20/083—
-
- H10W20/094—
-
- H10W20/20—
-
- H10W20/425—
-
- H10W72/00—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
提供半導體裝置的結構與形成方法。方法包括形成導電結構於半導體基板上,並形成介電層於導電結構上。方法亦包括形成開口於介電層中,以露出導電結構。方法更包括形成導電材料以超填開口。此外,方法包括採用化學機械研磨製程薄化導電材料。化學機械研磨製程所用的研磨液包括含鐵氧化劑,且含鐵氧化劑氧化導電材料的一部份。
Description
本發明實施例關於半導體裝置結構的形成方法,更特別關於化學機械研磨漿料的組成。
半導體積體電路產業已經歷快速成長。積體電路材料與設計的技術進展,使每一代的積體電路均比前一代具有更小且更複雜的電路。
在積體電路演進中,功能密度(如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(如採用的製作製程所產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能並降低相關成本。
然而這些演進會增加處理與形成積體電路的複雜性。由於結構尺寸持續縮小,越來越難以進行製作製程。如此一來,形成越來越小的可信半導體裝置面臨挑戰。
本發明一實施例提供之半導體裝置結構的形成方法,包括形成導電結構於半導體基板上;形成介電層於導電結構上;形成開口於介電層中,以露出導電結構;形成導電材料以超填開口;以及採用化學機械研磨製程薄化導電材料,其中化學機械研磨製程所用的研磨液包括含鐵氧化劑,且含鐵氧化劑氧化導電材料的一部份。
本發明一實施例提供之半導體裝置結構的形成方法,包括:形成導電結構於半導體基板上;形成介電層於導電結構上;形成開口於介電層中,以露出導電結構;直接形成含鎢材料於導電結構上,以超填開口;以及採用化學機械研磨製程以部份地移除含鎢材料與介電層,其中化學機械研磨製程時的含鐵氧化劑將含鎢材料的一部份轉變成氧化物材料。
本發明一實施例提供之半導體裝置結構,包括:第一導電結構,位於半導體基板上;介電層,位於第一導電結構上;第二導電結構,電性連接至第一導電結構,且介電層圍繞第二導電結構,其中第二導電結構的組成為金屬材料;以及保護單元,位於第二導電結構的一部份與介電層的一部份之間,其中保護單元為金屬材料的氧化物材料,其中保護單元的高度低於第二導電結構的高度。
D:深度
H:高度
T:厚度
W:寬度
100:半導體基板
102、108:介電層
104、114’、120’:導電結構
106:單元
110、112:開口
114、120:導電材料
114”、120”:金屬單元
116、116’:孔洞
118:阻障層
122A、122B:氧化物材料
122A’、122B’:保護單元
130:還原製程
圖1A至1I係一些實施例中,形成半導體裝置結構所用的製程之多種階段的剖視圖。
下述揭露內容提供的不同實施例或實例可實施本揭露的不同結構。下述特定構件與排列的實施例係用以簡化本揭露而非侷限本揭露。舉例來說,形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例,或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面,本揭露之多個實例可重複採用相同標號以求簡潔,但多種實施例及/或組態中具有相同標號的元件並不必然具有相同的對應關係。
此外,空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件,而非侷限於圖示方向。元件亦可轉動90°或其他角度,因此方向性用語僅用以說明圖示中的方向。
本發明說明一些實施例如下。在這些實施例的階段之前、之中、及/或之後可提供額外步驟。不同實施例可置換或省略一些所述階段。半導體裝置結構可添加額外結構。對不同實施例而言,可置換或省略一些下述結構。雖然一些實施例以特定順序進行步驟,但可由另一合邏輯的順序進行這些步驟。
圖1A至1I係一些實施例中,形成半導體裝置結構所用的製程之多種階段的剖視圖。如圖1A所示,接收或提供半導體基板100。在一些實施例中,半導體基板100為基體半導體基板如半導體晶圓。舉例來說,半導體基板100包括矽或其他半導體元素材料如鍺。在一些實施例中,半導體基板100包括半導體層磊晶成長於介電層上。磊晶成長的半導體層之組成可為矽鍺、矽、鍺、一或多種其他合適材料、或上述之組合。
在一些其他實施例中,半導體基板100包括半導體化合物。舉例來說,半導體化合物包括一或多種III-V族半導體化合物,其組成定義如化學式AlX1GaX2InX3AsY1PY2NY3SbY4,其中X1、X2、X3、Y1、Y2、Y3、與Y4表示相對比例,其可各自大於或等於0且相加為1。半導體化合物可包含碳化矽、砷化鎵、砷化銦、磷化銦、一或多種其他合適的半導體化合物、或上述之組合。亦可採用含有II-VI族半導體化合物的其他合適基板。
在一些實施例中,半導體基板100為絕緣層上半導體基板的主動層。絕緣層上半導體基板的製作方法可為佈植氧隔離製程、晶圓接合製程、另一可行製程、或上述之組合。在一些其他實施例中,半導體基板100包括多層結
構。舉例來說,半導體基板100包括矽鍺層形成於基體矽層上。
在一些實施例中,多種裝置單元形成於半導體基板100之中及/或之上。多種裝置單元的例子包含電晶體(如金氧半場效電晶體、互補式金氧半電晶體、雙極性接面電晶體、高電壓電晶體、高頻電晶體、p型通道及/或n型通道場效電晶體、或類似物)、二極體、光感測器、一或多種其他合適單元、或上述之組合。
如圖1A所示的一些實施例,形成導電結構104於半導體基板100上。在一些實施例中,導電結構104為導電接點。在一些實施例中,導電結構104電性連接至電晶體的源極/汲極結構、電晶體的閘極堆疊、或形成於導電結構104下的另一單元。在一些實施例中,導電結構104的組成為金屬材料。金屬材料可包含鈷、釕、金、鉑、鎢、一或多種其他合適材料、或上述之組合。
如圖1A所示的一些實施例,單元106形成於半導體基板100上。在一些實施例中,單元106與導電結構104的組成為不同材料。在一些實施例中,單元106的組成為金屬材料,其不同於導電結構104的材料。在一些其他實施例中,單元106的組成為半導體材料如多晶矽。
如圖1A所示的一些實施例,形成介電層102於半導體基板100上。介電層102圍繞導電結構104與單元106。介電層102的組成可為或包含氧化矽、氮氧化矽、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數的材料、多孔介電材料、一或多種其他合適的介電材料、或上述之組合。在一些實施例中,一或多個介電層與導電結構可形成於半導體基板100與介電層102之間。
之後可沉積介電層108於介電層102、導電結構104、與單元106上,如圖1A所示的一些實施例。介電層108的材料可與介電層102的材料相同或類似。介電層108的沉積方法可採用化學氣相沉積製程、原子層沉積製程、物理氣
相沉積製程、旋轉塗佈製程、噴塗製程、一或多種其他可行製程、或上述之組合。
在一些實施例中,接著平坦化介電層108以利後續製程。可採用化學機械研磨製程、研磨製程、乾式研磨製程、蝕刻製程、一或多種其他可行製程、或上述之組合以平坦化介電層108。
如圖1B所示的一些實施例,形成開口110與112於介電層108中。開口110露出導電結構104。開口112露出單元106。在一些實施例中,開口110與開口112實質上等寬。在一些其他實施例中,開口112比開口110寬。形成開口110與112的方法,與一或多道光微影製程與一或多道蝕刻製程有關。在一些實施例中,同時形成開口110與開口112。在一些其他實施例中,在形成開口112之前形成開口110。
如圖1C所示的一些實施例,形成導電材料114以超填開口110。導電材料114的一部份自介電層108的上表面凸起。在一些實施例中,導電材料114直接形成於導電結構104上。
在一些實施例中,導電材料114與導電結構104的材料組成不同。導電材料114的組成可為或包含鎢、釕、鈷、金、鉑、一或多種其他合適材料、或上述之組成。在一些實施例中,導電材料114為含鎢材料。在一些其他實施例中,導電材料114為鎢。在一些其他實施例中,導電材料114為含鎢合金。
導電材料114的形成方法可採用選擇性成長製程、化學氣相沉積製程、原子層沉積製程、無電鍍製程、一或多種其他可行製程、或上述之組合。在一些實施例中,導電材料114選擇性地成長或形成於導電結構104上,其組成為特別的金屬材料如鈷或釕。
在一些實施例中,導電材料114選擇性地成長或形成於導電結構104上,而不形成於開口112中。舉例來說,單元106的組成可為半導體材料。用
於成長或形成導電材料114的前驅物,不與單元106及介電層108反應。因此沒有導電材料形成於單元106上以填入開口112。在一些實施例中,用於選擇性成長製程的前驅物包括含金屬的化合物與含半導體的化合物。舉例來說,用於選擇性成長製程的前驅物之具體實施例包含六氟化鎢與矽烷。在一些實施例中,採用化學氣相沉積設備進行選擇性成長製程。
在一些其他實施例中,在形成導電材料114時,可採用遮罩單元覆蓋開口112。如此一來,可避免導電材料114形成於開口112中。
在一些其他實施例中,在形成導電材料114填入開口110之後,再形成開口112。在這些例子中,導電材料114亦未形成於開口112中。
在一些實施例中,在形成導電材料114之前,沒有阻障層(如鈦層及/或氮化鈦層)形成於開口110的側壁與底部上。在一些實施例中,導電材料114直接接觸介電層108。在一些實施例中,導電材料114與介電層108之間的黏著性,不如導電材料114與導電結構104之間的黏著性。在導電材料114與介電層108之間,不形成阻障層以增進上述兩者之間的黏著性。如此一來,可形成一或多個孔洞116(或裂縫)於導電材料114與介電層108之間。介電層108與導電材料114可圍繞孔洞116之一。在一些例子中,孔洞116非常小。可採用高解析度穿透式電子顯微鏡或其他合適設備觀測孔洞116。
在一些實施例中,導電材料114與導電結構104彼此直接接觸,兩者之間未隔有阻障層。由於阻障層具有高電阻,因此導電材料114與導電結構104之間的電阻可明顯降低。
如圖1D所示的一些實施例,沉積阻障層118於導電材料114、介電層108、與單元106上。阻障層118延伸於開口112的側壁及底部上。阻障層118可作為之後形成於開口112中的導電材料與介電層108之間的黏著層。
在一些實施例中,阻障層118為單層。在一些其他實施例中,阻障
層118具有多層結構,其含有多個子層。子層可由不同材料組成。阻障層118的組成可為或可包含氮化鈦、鈦、氮化鉭、鉭、一或多種其他合適材料、或上述之組合。阻障層118的沉積方法可採用化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、一或多種其他可行製程、或上述之組合。
如圖1E所示的一些實施例,沉積導電材料120於阻障層118上。導電材料120超填開口112。在一些實施例中,導電材料120與導電材料114的組成為相同材料。在一些實施例中,導電材料120為含鎢材料。在一些其他實施例中,導電材料120為鎢。在一些其他實施例中,導電材料120為含鎢合金。導電材料120的形成方法可採用化學氣相沉積製程。
如圖1F所示的一些實施例,平坦化導電材料120、阻障層118、與導電材料114以露出介電層108。在一些實施例中,採用第一化學機械研磨製程以平坦化導電材料120、阻障層118、與導電材料114。介電層108可作為化學機械研磨停止層。在一些實施例中,採用第一化學機械研磨墊進行上述的第一化學機械研磨製程。在一些實施例中,第一化學機械研磨墊為硬墊。
之後可將圖1F所示的結構轉移至第二化學機械研磨墊上,以進行第二化學機械研磨製程(或緩衝化學機械研磨製程)。在一些實施例中,第二化學機械研磨墊為軟墊,其比第一化學機械研磨墊軟。第一化學機械研磨墊可用於平坦化導電材料120,直到露出介電層108。第二化學機械研磨墊可用於部份地移除導電材料114、導電材料120、及介電層108,以形成所需高度的導電結構。
在一些實施例中,在第一化學機械研磨製程時提供至第一化學機械研磨墊上的第一研磨液,不同於第二化學機械研磨製程(或緩衝化學機械研磨製程)時提供至第二化學機械研磨墊上的第二研磨液。在一些實施例中,第二研磨液包括氧化劑,其能氧化導電材料114。氧化劑可用於將導電材料114的一部份轉變成氧化物材料。
圖1G係一些實施例中,在第二化學機械研磨製程的初始階段之後的半導體裝置結構的剖視圖。在第二化學機械研磨製程的初始階段中,第二研磨液中的氧化劑可氧化導電材料114的一部份及/或導電材料120的一部份。如此一來,導電材料114的一部份氧化並轉變成氧化物材料122A。導電材料120的一部份氧化並轉變成氧化物材料122B。在一些實施例中,導電材料114與120的組成為相同的金屬材料。在這些例子中,氧化物材料122A與122B的組成為相同的金屬氧化物材料。
在一些實施例中,導電材料114的組成為金屬材料。氧化物材料122A的組成為金屬材料的氧化物材料。在一些實施例中,氧化物材料122A與介電層108的材料組成不同。在一些實施例中,導電材料120為含鎢材料。在這些例子中,氧化物材料122A的組成可為含鎢的氧化物材料。在一些實施例中,氧化物材料122A包括氧化鎢。在一些實施例中,氧化物材料122A包括三氧化鎢。在一些實施例中,氧化物材料122A的組成可為或包括三氧化鎢與二氧化鎢的混合物。
在一些實施例中,一部份的第二研磨液因毛細現象,傾向於抵達孔洞116的側壁。如此一來,圍繞孔洞116的導電材料114的一部份將氧化並轉變成氧化物材料122A,如圖1G所示的一些實施例。
在一些實施例中,導電材料114的部份氧化膨脹,並轉變成氧化物材料122A。如此一來,氧化物材料122A部份地填入孔洞116。在一些實施例中,較小的孔洞116’形成於氧化物材料122A與導電結構104之間,如圖1G所示。在其他實施例中,孔洞116可完全填有氧化物材料122A。氧化物材料122A可避免第二研磨液進一步抵達導電結構104。由於第二研磨液與導電結構104隔有氧化物材料122A,可避免第二研磨液負面地影響導電結構104。
在一些實施例中,第二研磨液中的氧化劑包括含鐵氧化劑。在一
些實施例中,含鐵以軮化劑包括硝酸鐵。在一些實施例中,第二研磨液中的含鐵氧化劑介於約0.1重量%至約2重量%之間。在一些其他實施例中,含鐵氧化劑包括Fe(NO3)2、KFe(CN)6、Fe(NO3)3、一或多種其他合適氧化劑、或上述之組合。
在一些實施例中,第二研磨液包含酸。若第二研磨液抵達導電結構104,則可能損傷導電結構104。舉例來說,導電結構104的組成可為鈷或對酸性研磨液的抗性較低的另一材料。在一些實施例中,第二研磨液的pH值介於約2至約4之間。
在一些例子中,第二研磨液中的含鐵氧化劑小於約0.1重量%。此含鐵氧化劑所氧化的導電材料114的量不足,造成氧化物材料122A的體積小。如此一來,第二化學機械研磨製程時的第二研磨液仍有機會抵達導電結構104。因此第二研磨液可能損傷導電結構104並造成低良率。在一些其他例子中,第二研磨液中的含鐵氧化劑大於約2重量%。在這些例子中,可能會負面地影響導電材料114的品質。
此外,採用含鐵氧化劑可比其他氧化劑具有更多優點。舉例來說,若採用氧化劑如過氧化氫,則氧化劑可能無法擋住孔洞116,而第二研磨液將經由孔洞116抵達並損傷導電結構104。舉例來說,在導電結構114’的組成為鎢的實施例中,採用氧化劑如過氧化氫所形成的氧化物材料可為二氧化鎢,其體積較小而無法擋住孔洞116以避免第二研磨液抵達並損傷導電結構104。
在一些實施例中,第二研磨液更包括抑制劑,其用於保護形成的氧化物材料122A或122B。在一些實施例中,抑制劑包括一或多個碳鏈。在一些實施例中,碳鏈(或多個碳鏈之一)的碳數介於10至1000之間。在一些實施例中,第二研磨液中的抑制劑介於約0.01重量%至約1重量%之間。在特定實施例中,抑制劑可包括組氨酸、甘氨酸、聚乙烯亞胺、二苯甲基化合物、苯并三唑、一或多種其他合適化合物、或上述之組合。
在一些實施例中,第二研磨液更包括磨料。磨料的組成可為氧化矽。在一些實施例中,第二研磨液中的磨料可介於約1重量%至約4重量%之間。
如圖1H所示的一些實施例,第二化學機械研磨製程繼續部份地移除並薄化導電材料114、導電材料120、與介電層108。在第二化學機械研磨製程時,將移除介電層108、氧化物材料122A與122B、以及導電材料114與120的上側部份。氧化物材料122A與122B的保留部份,可分別形成保護單元122A’與122B’。在一些實施例中,保護單元122A’與122B’的上表面與介電層108的上表面實質上共平面。導電材料114與120的保留部份分別形成導電結構114’與120’。
如圖1H所示,保護單元122A’位於介電層108的一部份與導電結構114’的一部份之間。在一些實施例中,保護單元122A’、導電結構114’、與介電層108圍繞孔洞116’,如圖1H所示。由於保護單元122A’的存在,可避免第二研磨液到達並損傷導電結構104。
在第二化學機械研磨製程時,第二研磨液可維持在合適的操作溫度。在一些實施例中,第二化學機械研磨製程時的第二研磨液,其溫度維持在介於約20℃至約50℃之間。
在第二化學機械研磨製程時,可提供合適流速的第二研磨液至第二化學機械研磨墊。流速可介於約100mL/分鐘至約500mL/分鐘之間。
在第二化學機械研磨製程時,可由合適轉速旋轉第二化學機械研磨墊。轉速可介於約40RPM至約120RPM之間。
在第二化學機械研磨製程時,可相對於第二化學機械研磨墊施加合適壓力至基板支架上。施加的壓力可介於約50hPa至約500hPa之間。
如圖1H所示,保護單元122A’的上側部份位於導電結構114’的上表面上。上側部份具有厚度T。厚度T可介於約20Å至約50Å之間。保護單元122A’的側部位於介電層108與導電結構114’的側壁之間。側部具有寬度W。寬度W可
介於約5Å至約10Å之間。保護單元122A’具有深度D。深度D可介於約20Å至約50Å之間。導電結構114’具有高度H。高度H可介於約100Å至約300Å之間。
如圖11所示的一些實施例,採用還原製程130還原保護單元122A’與122B’的部份,以分別形成金屬單元114”與120”。在一些實施例中,完全還原保護單元122B’以形成金屬單元120”。在一些實施例中,還原製程130包括施加還原介質至保護單元122A’與122B’上。在一些實施例中,還原介質為含氫介質,比如氫氣或含氫電漿。在一些其他實施例中,施加含有合適還原劑的溶液或液體至保護單元122A’及/或122B’上,以形成金屬單元114”與120”。
在一些實施例中,金屬單元114”與120”分別電性連接至導電結構114’與120’。在還原製程130之後,可形成其他導電結構於金屬單元114”與120”上,以分別形成電性連接至導電結構114’與120’。
在一些實施例中,由於未形成阻障層於導電結構114’與104之間,可明顯改善導電結構114’與104之間的電性連接。在一些實施例中,由於形成導電結構114’所用的化學機械研磨製程採用含鐵氧化劑,可形成保護單元122A’以避免研磨液到達並損傷導電結構104。因此可確保導電結構104的品質與可信度。
本發明實施例可具有多種變化及/或調整。在一些其他實施例中,保護單元122A’的輪廓不同於圖1H與1I所示的輪廓。採用不同材料及/或不同製程條件,可改變保護單元122A’的輪廓。可採用高解析度的穿透式電子顯微鏡或二次離子質譜儀確認保護單元122A’與導電結構114’的輪廓。
本發明實施例關於以化學機械研磨製程,形成上側導電結構於介電層中的方法。在上側導電結構與介電層之間,未形成任何阻障層。化學機械研磨製程所用的研磨液包括含鐵氧化劑。含鐵氧化劑能將上側導電結構的一部份氧化成保護單元(其組成為氧化物材料)。保護單元可避免研磨液抵達並損傷上側導電結構之下的下側導電結構。因此可確保下側導電結構的品質與可信度。
如上所述,未形成阻障層。在下側導電結構與上側導電結構之間,未形成任何阻障層。可明顯改善下側導電結構與上側導電結構之間的電性連接。
在一些實施例中,提供半導體裝置結構的形成方法。方法包括形成導電結構於半導體基板上,並形成介電層於導電結構上。方法亦包括形成開口於介電層中,以露出導電結構。方法更包括形成導電材料以超填開口。此外,方法採用化學機械研磨製程薄化導電材料。化學機械研磨製程所用的研磨液包括含鐵氧化劑,且含鐵氧化劑氧化導電材料的一部份。
在一些實施例中,研磨液中的含鐵氧化劑介於約0.1重量%至約2重量%之間。
在一些實施例中,含鐵氧化劑包括硝酸鐵。
在一些實施例中,研磨液的pH值介於約2至約4之間。
在一些實施例中,研磨液包括抑制劑,且抑制劑包含碳數介於10至1000的碳鏈。
在一些實施例中,研磨液中的抑制劑介於約0.01重量%至約1重量%之間。
在一些實施例中,化學機械研磨製程時的研磨液之溫度維持在約20℃至約50℃之間。
在一些實施例中,形成導電材料之前,不形成阻障層於開口的側壁上。
在一些實施例中,方法更包括在形成導電材料之前,形成第二開口於介電層中;形成阻障層於導電材料上,其中阻障層延伸於第二開口的底部與側壁上;形成第二導電材料於阻障層上,其中第二導電材料超填第二開口;以及平坦化第二導電材料、阻障層、與導電材料以露出介電層。
在一些實施例中,導電材料選擇性地形成於導電結構上,而不形
成於第二開口中。
在一些實施例中,提供半導體裝置結構的形成方法。方法包括形成導電結構於半導體基板上,並形成介電層於導電結構上。方法亦包括形成開口於介電層中,以露出導電結構。方法更包括直接形成含鎢材料於導電結構上,以超填開口。此外,方法包括採用化學機械研磨製程以部份地移除含鎢材料與介電層。化學機械研磨製程時的含鐵氧化劑將含鎢材料的一部份轉變成氧化物材料。
在一些實施例中,含鐵氧化劑包括硝酸鐵,且研磨液中的含鐵氧化劑介於約0.1重量%至約2重量%之間。
在一些實施例中,研磨液包括抑制劑,抑制劑包括碳數介於10至1000的碳鏈,且研磨液中的抑制劑介於約0.01重量%至約1重量%之間。
在一些實施例中,方法更包括在形成含鎢材料之前,形成第二開口於介電層中;形成阻障層於含鎢材料上,其中阻障層延伸於第二開口的底部與側壁上;形成第二含鎢材料於阻障層上,其中第二含鎢材料超填第二開口;以及平坦化第二含鎢材料、阻障層、與含鎢材料以露出介電層。
在一些實施例中,含鎢材料選擇性地形成於導電結構上,而不形成於第二開口中。
在一些實施例中,提供半導體裝置結構。半導體裝置結構包括第一導電結構,位於半導體基板上;以及介電層,位於第一導電結構上。半導體裝置結構亦包括第二導電結構,電性連接至第一導電結構,且介電層圍繞第二導電結構。第二導電結構的組成為金屬材料。半導體裝置結構更包括保護單元,位於第二導電結構的一部份與介電層的一部份之間。保護單元為金屬材料的氧化物材料。保護單元的高度低於第二導電結構的高度。
在一些實施例中,金屬材料包括鎢,且金屬材料的氧化物材料包
括氧化鎢。
在一些實施例中,保護單元包括三氧化鎢與二氧化鎢的混合物。
在一些實施例中,半導體裝置結構更包括保護單元、第二導電結構、與介電層圍繞的孔洞。
在一些實施例中,第一導電結構與第二導電結構的組成為不同材料。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎,設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解,這些等效置換並未脫離本發明精神與範疇,並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
100:半導體基板
102、108:介電層
104、114’、120’:導電結構
106:單元
114”、120”:金屬單元
116’:孔洞
118:阻障層
122A’:保護單元
130:還原製程
Claims (10)
- 一種半導體裝置結構的形成方法,包括:形成一導電結構於一半導體基板上;形成一介電層於該導電結構上;形成一開口於該介電層中,以露出該導電結構;形成一導電材料以超填該開口;以及採用一化學機械研磨製程薄化該導電材料,其中該化學機械研磨製程所用的一研磨液包括一含鐵氧化劑,且該含鐵氧化劑氧化該導電材料的一部份,以形成一氧化部分於該介電層與該導電材料的一未氧化部分之間,其中該氧化部分的高度小於該導電材料的高度。
- 如請求項1之半導體裝置結構的形成方法,其中該研磨液中的該含鐵氧化劑介於約0.1重量%至約2重量%之間。
- 一種半導體裝置結構的形成方法,包括:形成一導電結構於一半導體基板上;形成一介電層於該導電結構上;形成一開口於該介電層中,以露出該導電結構;直接形成一含鎢材料於該導電結構上,以超填該開口;採用一化學機械研磨製程以部份地移除該含鎢材料與該介電層,其中該化學機械研磨製程時的一含鐵氧化劑將該含鎢材料的一部份轉變成一氧化物材料,其中該氧化物材料的高度小於該含鎢材料的高度;在形成該含鎢材料之前,形成一第二開口於該介電層中;形成一阻障層於該含鎢材料上,其中該阻障層延伸於該第二開口的底部與側壁上;形成一第二含鎢材料於該阻障層上,其中該第二含鎢材料超填該第二開 口;以及平坦化該第二含鎢材料、該阻障層、與該含鎢材料以露出該介電層。
- 如請求項3之半導體裝置結構的形成方法,其中該化學機械研磨製程所用的一研磨液包括一抑制劑,該抑制劑包括碳數介於10至1000的一碳鏈,且該研磨液中的該抑制劑介於約0.01重量%至約1重量%之間。
- 一種半導體裝置結構的形成方法,包括:形成一第一導電結構於一半導體基板上;形成一介電層於該第一導電結構上;形成一第二導電結構以電性連接至該第一導電結構,其中該介電層圍繞該第二導電結構,且該第二導電結構的組成為金屬材料;以及形成一保護單元於該第二導電結構的一部分與該介電層的一部分之間,其中該保護單元為該金屬材料的氧化物材料,其中該保護單元的高度小於該第二導電結構的高度。
- 如請求項5之半導體裝置結構的形成方法,其中該保護單元、該第二導電結構、與該介電層圍繞一孔洞。
- 一種半導體裝置結構,包括:一導電結構,位於一半導體基板上;一介電層,位於該導電結構上;一導電材料,位於該介電層中;以及該導電材料的一氧化部分,位於該介電層與該導電材料的一未氧化部分之間,其中該氧化部分的高度小於該導電材料的高度。
- 如請求項7之半導體裝置結構,其中該導電材料與該導電結構的材料不同。
- 一種半導體裝置結構,包括: 一導電結構,位於一半導體基板上;一介電層,位於該導電結構上;一含鎢材料,穿過該介電層以直接位於該導電結構上;一含鎢氧化物,位於該含鎢材料與該介電層之間,其中該含鎢材料的一部分直接物理接觸該介電層,其中該含鎢氧化物的高度小於該含鎢材料的高度;一第二含鎢材料,延伸穿過該介電層;以及一阻障層,分開該第二含鎢材料與該介電層。
- 一種半導體裝置結構,包括:一第一導電結構,位於一半導體基板上;一介電層,位於該第一導電結構上;一第二導電結構,電性連接至該第一導電結構,且該介電層圍繞該第二導電結構,其中該第二導電結構的組成為一金屬材料;以及一保護單元,位於該第二導電結構的一部份與該介電層的一部份之間,其中該保護單元為該金屬材料的氧化物材料,且該保護單元的高度小於該第二導電結構的高度。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862712319P | 2018-07-31 | 2018-07-31 | |
| US62/712,319 | 2018-07-31 | ||
| US16/450,665 US10957587B2 (en) | 2018-07-31 | 2019-06-24 | Structure and formation method of semiconductor device with conductive feature |
| US16/450,665 | 2019-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202008508A TW202008508A (zh) | 2020-02-16 |
| TWI814871B true TWI814871B (zh) | 2023-09-11 |
Family
ID=69229856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108126278A TWI814871B (zh) | 2018-07-31 | 2019-07-25 | 半導體裝置結構與其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10957587B2 (zh) |
| CN (1) | CN110783186B (zh) |
| TW (1) | TWI814871B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319282A1 (en) * | 2011-06-20 | 2012-12-20 | Tessera, Inc. | Reliable Packaging and Interconnect Structures |
| US20150041748A1 (en) * | 2012-11-14 | 2015-02-12 | Panasonic Corporation | Nonvolatile memory element and method of manufacturing the same |
| US20150194318A1 (en) * | 2014-01-07 | 2015-07-09 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for performing chemical mechanical planarization |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2897826B2 (ja) * | 1997-04-03 | 1999-05-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| US20040055993A1 (en) * | 1999-10-12 | 2004-03-25 | Moudgil Brij M. | Materials and methods for control of stability and rheological behavior of particulate suspensions |
| JP3616297B2 (ja) * | 2000-01-21 | 2005-02-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
| KR100979710B1 (ko) * | 2003-05-23 | 2010-09-02 | 삼성전자주식회사 | 반도체 메모리 소자 및 제조방법 |
| US7232362B2 (en) * | 2004-10-12 | 2007-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing process for manufacturing semiconductor devices |
-
2019
- 2019-06-24 US US16/450,665 patent/US10957587B2/en active Active
- 2019-07-25 TW TW108126278A patent/TWI814871B/zh active
- 2019-07-30 CN CN201910696438.0A patent/CN110783186B/zh active Active
-
2021
- 2021-03-19 US US17/207,227 patent/US11532514B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319282A1 (en) * | 2011-06-20 | 2012-12-20 | Tessera, Inc. | Reliable Packaging and Interconnect Structures |
| US20150041748A1 (en) * | 2012-11-14 | 2015-02-12 | Panasonic Corporation | Nonvolatile memory element and method of manufacturing the same |
| US20150194318A1 (en) * | 2014-01-07 | 2015-07-09 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for performing chemical mechanical planarization |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210210383A1 (en) | 2021-07-08 |
| US20200043786A1 (en) | 2020-02-06 |
| CN110783186B (zh) | 2024-09-06 |
| TW202008508A (zh) | 2020-02-16 |
| US10957587B2 (en) | 2021-03-23 |
| CN110783186A (zh) | 2020-02-11 |
| US11532514B2 (en) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741226B2 (en) | Optimal tungsten through wafer via and process of fabricating same | |
| US10892187B2 (en) | Method for creating a fully self-aligned via | |
| JP2024501016A (ja) | 基板貫通ビアを有する構造体及びそれを形成する方法 | |
| CN110957298A (zh) | 半导体结构及其形成方法 | |
| KR20200059298A (ko) | Iii-v족 전계 효과 트랜지스터를 위한 게이트 구조를 형성하는 방법 | |
| CN108321083B (zh) | 半导体结构及其形成方法 | |
| US12315812B2 (en) | Semiconductor structure having high breakdown voltage etch-stop layer | |
| US10276397B2 (en) | CVD metal seed layer | |
| US11373971B2 (en) | Semiconductor device structure and methods of forming the same | |
| CN109686657B (zh) | 晶圆间键合结构的形成方法、晶圆的键合方法 | |
| TW202013609A (zh) | 產生完全自對準通孔之方法 | |
| TWI814871B (zh) | 半導體裝置結構與其形成方法 | |
| US11410926B2 (en) | E-fuse enhancement by underlayer layout design | |
| CN116830256A (zh) | 具有贯穿衬底过孔的结构及其形成方法 | |
| US20220375859A1 (en) | E-Fuse Enhancement By Underlayer Layout Design | |
| TWI830231B (zh) | 具有圓角的鈍化層 | |
| TWI847741B (zh) | 半導體結構及其製造方法 | |
| CN115513126B (zh) | 半导体结构及半导体结构的形成方法 | |
| US20250273515A1 (en) | Semiconductor device structure with carbon-containing conductive structure | |
| US20250349611A1 (en) | Low contact resistance vias in backend interconnect structures | |
| CN115513178B (zh) | 半导体结构及半导体结构的形成方法 |