TWI847741B

TWI847741B - 半導體結構及其製造方法

Info

Publication number: TWI847741B
Application number: TW112120583A
Authority: TW
Inventors: 王繼欣; 王鈺湘; 張維庭; 徐帆毅
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-09-01
Filing date: 2023-06-01
Publication date: 2024-07-01
Also published as: TW202412300A; US20240079315A1; US20250329633A1; CN220774363U; US12388010B2

Abstract

本揭露是有關於一種半導體結構及其製造方法，可藉由減慢錨的蝕刻製程及藉由引入鈍化操作，而達成優化在具有晶界之金屬內的貫孔錨輪廓控制。藉由先鈍化金屬表面，可防止蝕刻劑沿著晶界分散，藉以使貫孔錨的形狀變形。包含交替鈍化及蝕刻操作之多循環製程的迭代法可控制最佳的貫孔錨輪廓的形成。當獲得所要之具有足夠側向底切的貫孔錨形狀時，貫孔錨維持貫孔的結構完整性，藉以優化內連接結構的可靠性。

Description

半導體結構及其製造方法

本揭露是關於一種半導體結構及其製造方法，特別是關於一種控制貫孔錨輪廓的半導體結構及其製造方法。

隨著半導體產業的進步，對於較高儲存容量、較快製程系統、較高效能及較低成本的需求已增加。為了滿足這些需求，半導體產業持續縮減半導體裝置的尺寸，例如金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistors，MOSFETs)(包含平面MOSFET)、鰭式場效電晶體(fin field effect transistors，FinFETs)、環繞式閘極場效電晶體(gate all-around field effect transistors，GAAFETs)及在前述裝置中的內連接。此縮減增加半導體製程的複雜度。

本揭露之一態樣係提供一種半導體結構的製造方法。方法包含：形成源極/汲極區域及閘極區域在基材上；沉積第一層間介電質在源極/汲極區域及閘極區域上；形成源極/汲極接點在第一層間介電質內，其中源極/汲極接點連接源極/汲極區域；沉積第二層間介電質在源極/汲極接點上；形成貫孔開口在第二層間介電質內，其中貫孔開口凸出至源極/汲極接點中；利用多次化學反應循環形成貫孔錨開口在貫孔開口之底表面，其中每一個化學反應循環包含鈍化操作及蝕刻操作；以金屬填充貫孔開口及貫孔錨開口；以及研磨金屬之頂表面，以與第二層間介電質共平面。

本揭露之另一態樣係提供一種半導體結構。半導體結構包含：包含晶界的金屬；形成在金屬上的介電材料；以及延伸穿過介電材料至金屬的貫孔結構，其中貫孔結構具有形成在金屬之頂表面的貫孔錨，貫孔錨具有垂直延伸至金屬的深度及沿著金屬之頂表面側向延伸的底切，深度及底切定義彎曲的貫孔錨輪廓，且貫孔錨輪廓不對準晶界。

本揭露之再一態樣係提供一種半導體結構的製造方法。方法包含：形成電晶體在半導體基材上，其中電晶體具有源極/汲極區域；形成內連接在電晶體上，其中內連接具有源極/汲極接點，且源極/汲極接點電性耦合源極/汲極區域；形成貫孔，其中貫孔耦合源極/汲極接點；以及形成貫孔錨在貫孔之底部，其中貫孔錨具有垂直深度及側向底切，且側向底切與垂直深度之比例大於0.75。

100:積體電路

101:電晶體層

102:基材

103:淺溝渠隔離區域

104:電晶體

105:接觸層

107:襯墊

108:蝕刻中止層

109:晶界

111:間隙壁

112:間隙壁

200:方法

202,204,206,208,210,212,214,216,218,220,222,224:操作

300:虛線框

400:貫孔開口

500:貫孔錨開口

501:圓形輪廓

502:底表面

600:貫孔

602:貫孔錨

604:過量金屬

1000:角狀貫孔錨

d:深度

u:底切

D:汲極

G:閘極

ILD1,ILD2:層間介電層

M1:金屬線

MD:源極/汲極接點

MG:閘極接點

S:源極

V1:貫孔

根據以下詳細說明並配合附圖閱讀，使本揭露的態樣獲致較佳的理解。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。

[圖1]係繪示根據本揭露一些實施例之提供電性連接至積體電路內之電晶體的內連接結構的剖面視圖。

[圖2]係繪示根據本揭露一些實施例之圖1所示之內連接結構的製造方法的流程圖。

[圖3]至[圖5]及[圖8]至[圖10]係繪示根據本揭露一些實施例之在製程各階段之圖1所示之內連接結構之放大部分的剖面視圖。

[圖6]係繪示根據本揭露一些實施例之鈍化溫度在貫孔錨輪廓上之影響的圖表。

[圖7A]及[圖7B]係繪示根據本揭露一些實施例之不同鈍化條件的貫孔錨的剖面視圖。

以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之組件和配置方式的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。除此之外，本揭露在各種具體例中重覆元件符號及/或字母。此重覆的目的是為了使說明簡化且清晰，並不表示各種討論的實施例及/或配置之間有關係。

再者，空間相對性用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的零件或特徵和其他零件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本揭露所用的空間相對性描述也可以如此解讀。

在本揭露的一些實施例中，用語「約(about)」及「實質上(substantially)」可代表在所述數量之數值係在數值的20%以內(例如數值的±1%,±2%,±3%,±4%,±5%,±10%,±20%)。這些數值僅是做為例示，並無意構成限制。用語「約(about)」及「實質上(substantially)」可表示相關領域中具有通常知識者根據本揭露的教示所解讀之數值的百分比。

如本文所用之用語「垂直(vertical)」表示垂直於基材之表面。

應理解的是，實施方式部分的目的係用以解讀申請專利範圍，而非發明摘要部分。發明摘要部分可闡述本揭露之發明人考慮的一或多種但非全部的可能實施例，故發明摘要部分無意以任何方式限制附加的申請專利範圍。

積體電路的內連接結構包含藉由貫孔網路而彼此垂直連接的金屬線層。貫孔錨(via anchors)係藉由穩固地保持每一個貫孔適當地在下方的金屬線中，以提供內連接結構的機械穩定性。然而，當貫孔連接在第一金屬化層(在本文中亦稱為「金屬線M1」)內之金屬線下方的接觸層時，可能因為用做接點以增加導電性的不同金屬材料而產生問題。舉例而言，由於金屬材料中晶界的存在，用做接點的金屬材料(例如鈷)的使用會降級貫孔錨的形成。前述晶界可不存在於由其他材料(例如鋁及銅的合金材料)所組成之較高的金屬層(例如在第一金屬化層之上)。變形貫孔錨的其他原因是由於局部的圖案負載效應。接觸層內之貫孔錨的變形會危及貫孔錨的功能，故在垂直應變的存在下，沒有適當定位的貫孔會脫離接觸層，而造成結構失效。

優化在具有晶界之金屬內的貫孔錨輪廓的控制可藉由減慢錨蝕刻製程及藉由引入入鈍化操作而達成。藉由先鈍化金屬表面，可防止蝕刻劑沿著晶界分散，藉以使貫孔錨的形狀變形。包含交替鈍化及蝕刻操作之多循環製程的迭代法(iterative scheme)可控制最佳的貫孔錨輪廓的形成。當獲得所要之具有足夠側向底切的貫孔錨形狀時，貫孔錨維持貫孔的結構完整性，藉以優化內連接結構的可靠性。

圖1係繪示根據一些實施例之包含第一金屬線M1及貫孔V1的積體電路100的剖面視圖。積體電路100包含電晶體層101、基材102、接觸層105及兩個層間介電(inter-layer dielectric，ILD)層ILD1及層間介電層ILD2。包含金屬線M1及貫孔V1的金屬內連接結構係製作在電晶體層101及電晶體104之接觸端子(例如在電晶體104的源極(S)、汲極(D)及閘極(G)區域內)上方，其中一個電晶體係繪示於圖1中。基於本文所述，積體電路100可包含多於一個的電晶體。

舉例而言，圖1所示的金屬線M1及貫孔V1係透過接觸層105內的汲極接觸來連接電晶體104的汲極端子，而其他內連接結構(未繪示於積體電路100內)可連接電晶體104的閘極端子及源極端子，亦可連接積體電路100的其他電晶體(未繪示於圖1中)。在一些實施例中，金屬線M1及貫孔V1係由銅所組成，並利用鑲嵌製程、雙鑲嵌製程或任何其他合適的圖案化製程來形成。在一些實施例中，金屬線M1係由鋁合金(例如AlCu)所組成，並藉由沉積、圖案化及蝕刻鋁合金而形成。襯墊可形成在金屬線M1的內表面上，也可在貫孔V1的內表面上。積體電路100可包含在金屬線M1上之額外的金屬線及貫孔。

層間介電層ILD1及層間介電層ILD2提供金屬線M1及貫孔V1周圍的電性絕緣。蝕刻中止層108可用以描繪相鄰層間介電層(例如層間介電層ILD1及層間介電層ILD2)的輪廓，並保護下層膜免於因介電材料(例如氮化矽(SiN)、碳氮化矽(SiCN)、碳化矽(SiC)、氧化鋁(AlO或Al₂O₃)及氮化鋁(AlN))的沉積而被破壞。在一些實施例中，蝕刻中止層108形成壓應力(compressive stress)並優化相鄰層的黏著性。

圖2係繪示根據一些實施例之包含內連接結構(例如金屬線M1及貫孔V1)之積體電路100的製造方法200。為了說明的目的，圖2所示之操作會參照圖3至圖7所示之內連接結構的製程來說明，其係根據一些實施例之在各製程階段之貫孔V1及相關的貫孔錨的剖面視圖。方法200的操作可以不同順序進行或可不進行，其係取決於特定的應用。須注意的是，方法200可不產生完整的積體電路100或完整的內連接。因此，應理解的是，可在方法200之前、期間或之後提供額外的製程，且一些前述的額外製程會在本文簡短地說明。

請參閱圖2中的操作202，根據一些實施例，形成電晶體104在基材102上，如圖1所示。如本文所用的用語「基材(substrate)」描述後續材料層加設於其上的材料。基材102本身可被圖案化。加設於基材102上的材料可被圖案化或可保持未圖案化。基材102可為主體半導體晶圓或絕緣體上覆半導體(semiconductor-on-insulator，SOI)晶圓(圖未繪示)(例如絕緣層上覆矽(silicon-on-insulator))的頂部半導體層。在一些實施例中，基材102可包含頂表面平行於(100)、(110)、(111)或c面(0001)之晶面的結晶半導體層。另外，基材102可由非導電材料所組成，例如玻璃、藍寶石或塑膠。基材102可由半導體材料所組成，例如矽(Si)。在一些實施例中，基材102可包含(i)元素半導體，例如鍺(Ge)；(ii)包含碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)的化合物半導體；(iii)包含碳化矽鍺(SiGeC)、矽鍺(SiGe)、磷砷化鎵(GaAsP)、磷化銦鎵(InGaP)、砷化銦鎵(InGaAs)、磷砷化鎵銦(InGaAsP)、砷化銦鋁(InAlAs)及/或砷化鋁鎵(AlGaAs)的合金半導體；或(iv)前述之組合。再者，基材102可以p型摻質(例如硼(B)、銦(In)、鋁(Al)或鎵(Ga))或n型摻質(例如磷(P)或砷(As))摻雜。在一些實施例中，基材102的不同部分可具有相反型式的摻質。

電晶體層101包含淺溝渠隔離(shallow trench isolation，STI)區域103及電晶體104，如圖1所繪示之例示金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)。電晶體104係藉由淺溝渠隔離區域103而與其他電晶體或電子元件電性隔離。在一些實施例中，電晶體104可為雙極性接面電晶體(bipolar junction transistor，BJT)、平面性金屬氧化物半導體場效電晶體、三維MOSFET(例如鰭式場效電晶體、奈米線場效電晶體、奈米片場效電晶體或環繞式閘極場效電晶體(gate-all-around FET，GAAFET))或任何其他合適的電晶體裝置。

淺溝渠隔離區域103可形成為鄰接電晶體104及其他電子元件(未繪示於圖1)，或在電晶體104與其他電子元件(未繪示於圖1)之間。淺溝渠隔離區域103可被沉積然後回蝕至所要的高度。在淺溝渠隔離區域103中的絕緣材可包含例如氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、氟摻雜矽玻璃(fluoride-doped silicate glass，FSG)、低k介電材料或任何其他合適的絕緣材料。在一些實施例中，用語「低k」表示低介電常數。在半導體結構及其製程的領域中，低k表示介電常數低於SiO₂的介電常數(例如低於3.9)。

在一些實施例中，淺溝渠隔離區域103可包含多層結構。在一些實施例中，沉積淺溝渠隔離區域103之絕緣材料的製程可包含任何適合流動式介電材料(例如流動式氧化矽)的沉積方法。舉例而言，流動式氧化矽可利用流動式化學氣相沉積(flowable chemical vapor deposition，FCVD)製程來沉積成淺溝渠隔離區域103。流動式化學氣相沉積製程之後可為濕式退火製程。在一些實施例中，沉積絕緣材料的製程可包含沉積低k介電材料，以形成襯墊。在一些實施例中，由其他合適的絕緣材料所組成的襯墊可設於淺溝渠隔離區域103及相鄰的電晶體104之間。在一些實施例中，淺溝渠隔離區域103可被退火及研磨至與電晶體104之頂表面共平面。

請參閱圖2的操作204，根據一些實施例，形成層間介電層ILD1在接觸層105上，如圖1所示。層間介電層ILD1可為約1050Å至約1350Å的絕緣材料，例如二氧化矽(SiO₂)、氟摻雜矽玻璃、硬黑鑽石(hard black diamond，HBD)、低k碳氧化矽(「低k」SiOC/LK5/LK6)、極低k(extreme low-k)介電材料(例如碳氮氧化矽(「ELK」SiOCN/LK9S))及前述之組合。層間介電層ILD1可由單一絕緣材料或包含多種絕緣材料的層堆疊所組成。此材料之介電常數(k)的範圍為約3.9(二氧化矽)至約2.5(ELK)。低k介電質及極低k介電質可隨各自的碳濃度而改變，而使具有高濃度碳的碳氧化矽材料的介電常數下降。

請參閱圖2的操作206，根據一些實施例，形成接觸層105在電晶體層101上，如圖1所示。接觸層105提供電晶體104及貫孔V1之間的電性連接。形成接觸層105的製程可包含形成金屬矽化物層及/或導電區域(接點)在層間介電質材料內的接觸開口中。接點提供電性連接至端子，例如電晶體104的源極端子、閘極端子及汲極端子。在一些實施例中，用以形成接觸層105的金屬矽化物層可包含鎢(W)、鈷(Co)、鈦(Ti)及鎳(Ni)之一或多者。在一些實施例中，藉由原子層沉積(atomic layer deposition，ALD)、物理氣相沉積(physical vapor deposition，PVD)、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)或化學氣相沉積(chemical vapor deposition，CVD)來沉積金屬，以沿著接觸層105的表面形成擴散阻障層(圖未繪示)。擴散阻障層的沉積之後可進行高溫快速熱退火(rapid thermal annealing，RTP)製程，以形成金屬矽化物層。

形成接觸層105之導電區域的製程可包含導電材料的沉積接續研磨製程，以共平坦化導電區域的頂表面及接觸層105周圍之絕緣材料的頂表面。導電材料可為鎢、鈷、鈦、鋁(Al)、銅(Cu)、金(Au)、銀(Ag)、金屬合金、可包含氮化鈦(TiN)層之各種金屬或金屬合金的堆疊，或任何其他合適的材料。導電材料可藉由例如化學氣相沉積、物理氣相沉、電漿輔助化學氣相沉積或原子層沉積來沉積。用以共平坦化導電區域之頂表面及接觸層105之頂表面的研磨製程可為化學機械平坦化(chemical-mechanical planarization，CMP)製程。在一些實施例中，化學機械平坦化製程可利用磨料濃度為約0.1%至約3%的矽或鋁研磨漿。在一些實施例中，在導電區域內，對於鎢金屬，研磨漿的pH值小於7，或對於鈷或銅金屬，研磨漿的pH值大於7。

請參閱圖2的操作208，根據一些實施例，形成蝕刻中止層108在接觸層105上，如圖1所示。在一些實施例中，蝕刻中止層108包含碳氮化矽、碳化矽、氮化矽、氮化鋁、氧化鋁、三氧化二鋁、二氧化矽或其他可以比低k層間介電材料(例如碳氧化矽)更具有蝕刻抗性的合適材料。在一些實施例中，蝕刻中止層108可形成為具有壓應力，故可優化金屬線M1的黏著性。

請參閱圖2中的操作210，根據一些實施例，形成層間介電層ILD2在蝕刻中止層108上，如圖1所示。層間介電層ILD2可以與上述操作204之層間介電層ILD1相似的方式形成。舉例而言，層間介電層ILD2可以其他相似於層間介電層ILD1的低k或極低k材料所形成，如上所述。在一些實施例中，層間介電層ILD2可比層間介電層ILD1更厚約100Å，且其厚度範圍可為約1150Å至約1450Å。

圖3係圖1之在虛線框300內部之代表部分在積體電路100之製程中的操作210的放大視圖。圖3顯示包含金屬閘極接點MG及金屬源極/汲極接點MD(本文中亦稱為「源極/汲極接點MD」)的接觸層105、層間介電層ILD1、蝕刻中止層108及層間介電層ILD2。在一些實施例中，源極/汲極接點MD可包含襯墊107。源極/汲極接點MD可由在具有不同結晶方向之金屬的相鄰區域之間具有晶界109的材料所組成，例如鈷。其他材料可用做源極/汲極接點MD。在一些實施例中，金屬閘極接點MG之厚度範圍可為約16nm至約20nm。在一些實施例中，金屬閘極接點MG可被一或多個間隙壁所包圍，例如側壁間隙壁111及/或間隙壁112(例如氮化矽(SiN)間隙壁)，以使層間介電層ILD1及間隙壁112的共同厚度為約15nm至約19nm。在一些實施例中，蝕刻中止層108為厚度為約9nm至約11nm的氮化矽層，而層間介電層ILD2之厚度範圍為約45nm至約55nm。

請參閱圖2中的操作212，根據一些實施例，形成貫孔開口400，如圖4所示。貫孔開口400可直接地形成在圖1所示之接觸層105的金屬源極/汲極接點MD上。貫孔開口400延伸穿過層間介電層ILD2及蝕刻中止層108，以暴露出源極/汲極接點MD的頂表面。在一些實施例中，貫孔開口400可為錐形，故貫孔開口400具有比底部更寬的頂部(例如在層間介電層ILD2的頂表面)，其中貫孔開口400暴露出源極/汲極接點MD的頂表面。貫孔開口400可藉由利用例如電漿蝕刻化學品(例如氟基化學品)來蝕穿層間介電層ILD2及蝕刻中止層108兩者而形成。

請參閱圖2中的操作214及操作216，根據一些實施例，形成貫孔錨開口500，如圖5所示。當貫孔開口400及貫孔錨開口500在後續以金屬(例如鎢)填充時，貫孔錨開口500的形狀提供機械穩定性，以確保金屬穩固且在適當位置填充貫孔。在一些實施例中，貫孔錨開口500具有圓形輪廓501，相似於半圓或半橢圓，其特徵為在蝕刻中止層108之底表面502之下的垂直直徑(深度d)及側向直徑(底切u)。底切u指示貫孔錨開口500沿著底表面502側向延伸超過貫孔開口400之側壁多遠。

在一些實施例中，具有適當控制之蝕刻輪廓的貫孔錨開口500的形成可藉由交替鈍化及蝕刻操作而完成。首先，貫孔開口400及貫孔錨開口500可暴露至第一濕式化學反應，以鈍化貫孔錨開口500的表面。舉例而言，鈷表面(或其他合適的金屬表面)的鈍化係需要用來移除來自貫孔蝕刻製程的殘餘氟(或其他殘餘物)，其係存在於鈷金屬表面且可能與鈷鍵結而以氟化鈷化合物(CoF_x)的形式存在。自鈷表面移除殘餘氟是重要的，因為氟會傾向加速沿著晶界109的鈷蝕刻速率。舉例而言，鈍化操作可為氧化反應。為了發起氧化反應，貫孔錨開口500可暴露至pH值為約9至約12的氧化劑。在一些實施例中，氧化劑可為含氨化合物及含氧化合物的混合物。混合物可為水(H₂O)、氫氧化銨(NH₄OH)及過氧化氫(H₂O₂)(其全部可稱為SC1)添加至氨水(NH₃)中。在氧化反應中發生鈍化的份量可藉由改變SC1中的氫氧化銨的濃度及化學反應的持續時間來調整。氧化劑的pH值可藉由調整過氧化氫及氨水的相對濃度來調節。

接續鈍化操作214，貫孔開口400及貫孔錨開口500可暴露至第二濕式化學反應，以同向性蝕刻(例如在所有方向上具有大約相同的蝕刻速率)貫孔錨開口500之金屬表面，以達到所要的圓形輪廓501。在一些實施例中，對於由鈷所組成的源極/汲極接點MD，蝕刻劑可為熱的去離子水或「熱DI」。在熱DI水中之鈷的蝕刻速率係取決於溫度。在一些實施例中，熱DI水的溫度範圍為約25℃至約70℃。由於金屬表面已被鈍化，蝕刻劑係被禁止滲透至晶界109中並隨著晶界109。取而代之地，蝕刻劑保持為存在貫孔錨開口500中，導致蝕刻製程優化的一致性及控制性，而沒有多餘的鈷損失(例如在貫孔錨開口500之底部減少的鈷損耗)。

藉由重複鈍化及蝕刻的順序(即操作214及操作 216的順序)多次，可獲得具有所要圖案的貫孔錨開口500(及後續的貫孔錨)。在具有足夠的側向底切u下，錨會保留在適當的位置並避免貫孔缺陷(via defect)，否則穿孔栓塞撤出金屬源極/汲極接點MD時可能會發生貫孔缺陷。根據一些實施例，對於最佳的錨輪廓，可藉由改變蝕刻溫度，使側向底切與垂直凹槽深度的比值u/d係超過約0.75。較高的溫度使比值u/d增加。現今科技節點所要的凹槽深度之範圍為約13nm至約15nm。所要的底切之範圍為約9.5nm至約11.5nm。在一些實施例中，目標為至少0.75的比值u/d係考慮不同形狀的貫孔足跡後決定。此足跡可包含具有矩形足跡的溝槽貫孔、具有比溝槽貫孔小大約2至3倍之正方形足跡的正方形貫孔、圓形貫孔以及與金屬線之末端一致的半貫孔。根據一些實施例，u/d比值的範圍可為約0.7至約0.9。若底切(或比值u/d)太小，填充貫孔的金屬因應拉拔的垂直力可能會影響貫孔的機械完整性。若比值u/d太大(例如深度d太小)，貫孔錨可能在垂直應力下而裂開。

重複上述鈍化及蝕刻順序(即操作214及操作216的順序)，可利用多腔室噴灑工具來行多循環化學製程。在一些實施例中，可以連續間隔進行多循環鈍化及蝕刻順序至固定的半導體晶圓。取代自鈍化製程模組移動晶圓至蝕刻製程模組，半導體晶圓可保持固定在相同的製程模組內，而噴嘴施加氧化劑化學品，然後施加熱DI水。利用水做為蝕刻劑有益於此順序，因為熱DI水亦做為清洗劑，而不引入可能與氧化劑不相容的額外汙染物或化學品。

接著，鈍化化學品及熱DI可交替地自相同的設備中噴灑指定的化學反應循環次數。若有需要，化學反應循環的次數可自動地增加，其係根據後續製程操作中量測的缺陷資料，製作回饋控制系統，以重複操作214及操作216，如圖2所示。舉例而言，一旦以金屬填充貫孔，並形成額外的內連接層，接觸層上的應力會導致變形的貫孔錨失效，進而導致金屬損耗缺陷，其可透過線內(in-line)或末端(end-of-line)的電性測試來偵測。此變形的貫孔具有的比值u/d可能太小，舉例而言，若底切不足。基於失效資料，在操作218中，指令可被傳送至噴灑模組以增加在接觸貫孔錨形成操作中的鈍化/蝕刻循環次數。取代增加循環次數的是，可進行增加製程時間及/或各種化學品濃度，以優化鈍化及蝕刻順序的有效性。

圖6及圖7A係顯示根據一些實施例之不同製程變在所要的貫孔錨開口之形狀輪廓上的影響。圖6係側向/凹槽的尺寸比值u/d以鈍化化學品之溫度為函數的圖式。圖6顯示在鈍化操作214時的氫氧化銨的溫度與此比值為線性相關(p=0.0374)，其係表示所要的貫孔錨蝕刻輪廓。為了使比值u/d達到約0.75或更大，如虛線圓形所指示，化學品的溫度可增加至約65℃，以催化氧化反應。

圖7A係凹槽及側向尺寸的總和以用化學混合物SC1之鈍化製程的反應時間為函數的圖式。圖7A顯示SC1反應時間係與凹槽及側向蝕刻相關，其p值為0.1917。如此，可看出鈍化操作的化學反應時間愈長時，蝕刻操作中蝕刻的愈少。然而，在所給的時間(約10秒至約30秒)中，凹槽加上側向蝕刻的份量為約23nm至約22nm。此關係指出，鈍化操作的影響主要發生在初始的10秒內，且增加反應時間超過10秒不會有特別的效果。圖7B顯示增加鈍化時間在貫孔錨之形狀的影響。隨著鈍化時間增加，凹槽深度d減少約2nm，而底切u自約2nm增加至約10nm。

請參閱圖2中的操作220，根據一些實施例，貫孔開口400及貫孔錨開口500可以金屬填充，以製作貫孔600及貫孔錨602，如圖8所示。貫孔600及貫孔錨602可利用化學氣相沉積製程、物理氣相沉積製程或任何其他適合用來填充高長寬比結構的沉積製程。舉例而言，貫孔600及貫孔錨602可由鎢所組成，且可包含襯墊材料。貫孔可被過度填充，製作出突出至層間介電層ILD2之頂表面上的過量金屬604。

請參閱圖2中的操作222，根據一些實施例，填充的貫孔600可利用化學機械平坦化製程來研磨，以實質共平坦化貫孔600及層間介電層ILD2的頂表面，如圖8及圖9所示。在化學機械平坦化製程中，過量金屬604係被移除，如圖9所示。在一些實施例中，化學機械平坦化製程可利用磨料濃度為約0.1%至約3%的矽或鋁研磨漿。在一些實施例中，對於鎢金屬，研磨漿的pH值可為小於7。

請參閱圖2的操作224，根據一些實施例，形成金屬線M1，如圖1所示。根據所要的金屬材料，金屬線M1可利用圖案化製程或鑲嵌製程而形成。若金屬線M1係由鋁合金所組成，可利用圖案化製程，其係沉積一層金屬並利用光阻罩幕或硬罩幕來圖案化，或兩者皆可接續金屬蝕刻操作。然後，層間介電層ILD2係沉積在金屬線之間。然而，若金屬線M1係由銅所組成，層間介電層ILD2可先被沉積，然後溝渠可蝕刻至層間介電層ILD2中，並利用鍍覆製程(例如電鍍或無電電鍍)來填充銅。取而代之地，金屬線M1的溝渠可同時被蝕刻，以做為貫孔V1的貫孔開口。在貫孔錨開口500的形成之後，且兩者可一起被鍍覆。

然後，操作208至操作224可重複，以形成額外的貫孔及金屬線在金屬線M1上。每一次形成貫孔開口，可選擇性地進行操作214至操作218，以塑形貫孔錨開口500。然而，相對於形成貫孔錨602在接觸金屬內，操作214至操作218可能不需要用在貫孔錨在金屬線內的形成。在一些實施例中，鑲嵌內連接結構係有利於用於具有較小間距的層中，例如在內連接最小間距層或第二小的間距層中，例如在金屬化層1至金屬化層5中。在一些實施例中，貫孔開口400及金屬線M1上之上方金屬線的溝渠可共同地形成為雙鑲嵌溝渠。蝕刻雙鑲嵌溝渠可利用與形成在層間介電層ILD1內的接觸開口之製程相似的製程，如上所述。然後，雙鑲嵌溝渠可被加襯並以銅填充。在一些實施例中，單鑲嵌製程可用以形成下方的金屬線M_x、上方的金屬線M_x+1及貫孔V_x。在一些實施例中，金屬線M_x、金屬線M_x+1及貫孔V_x可藉由微影圖案化而形成。

圖10顯示藉由如圖2所示之上述相似的多循環蝕刻製程所製作的角狀貫孔錨1000。角狀貫孔錨1000係彎曲貫孔錨602的取代形狀，舉例而言，若鈷的垂直蝕刻速率超過水平蝕刻速率，即可製得。角狀貫孔錨1000的特徵可與彎曲貫孔錨602相似，除了錨之下方邊界的角狀。角狀貫孔錨1000(類似於彎曲貫孔錨602)可對應至溝槽貫孔、正方形貫孔或圓形貫孔，且側向底切與凹槽深度的比值u/d可為相似，例如大於0.75。也可使用介於角狀貫孔錨1000及彎曲貫孔錨602之間的中間形狀。

如上所述，優化在具有晶界之金屬內的貫孔錨輪廓控制可藉由減慢錨的蝕刻製程及藉由引入鈍化操作而達成。藉由先鈍化金屬表面，可防止蝕刻劑沿著晶界分散，藉以使貫孔錨的形狀變形。包含交替鈍化及蝕刻操作之多循環製程的迭代法可控制最佳的貫孔錨輪廓的形成。當獲得所要之具有足夠側向底切的貫孔錨形狀時，貫孔錨維持貫孔的結構完整性，藉以優化內連接結構的可靠性。

在一些實施例中，一種方法包含：形成源極/汲極區域及閘極區域在基材上；沉積第一層間介電質在源極/汲極區域及閘極區域上；形成源極/汲極接點在第一層間介電質內，其中源極/汲極接點連接源極/汲極區域；沉積第二層間介電質在源極/汲極接點上；形成貫孔開口在第二層間介電質內，其中貫孔開口凸出至源極/汲極接點中；利用多次化學反應循環形成貫孔錨開口在貫孔開口之底表面，其中每一個化學反應循環包含鈍化操作及蝕刻操作；以金屬填充貫孔開口及貫孔錨開口；以及研磨金屬之頂表面，以與第二層間介電質共平面。

在上述實施例中，形成源極/汲極接點之步驟包含形成包含鈷的源極/汲極接點。

在上述實施例中，以金屬填充貫孔開口及貫孔錨開口之步驟包含以包含鎢的金屬材料填充貫孔開口及貫孔錨開口。

在上述實施例中，鈍化操作包含暴露貫孔錨開口至氧化劑，以啟動氧化反應。

在上述實施例中，暴露貫孔開口之步驟包含暴露貫孔錨開口至含氧化合物及含氨化合物的混合物。

在上述實施例中，混合物的pH值為9至12。

在上述實施例中，暴露貫孔錨開口之步驟包含暴露貫孔錨開口至過氧化物及氨的混合物。

在上述實施例中，蝕刻操作包含暴露貫孔錨開口至熱的去離子水。

在上述實施例中，蝕刻操作係在25℃至70℃的溫度下進行。

在上述實施例中，形成貫孔錨開口之步驟包含形成具有深度的垂直凹槽及具有底切的側向凹槽。

在上述實施例中，形成垂直凹槽之步驟包含改變氧化反應之持續時間，以達到特定深度。

在上述實施例中，形成側向凹槽之步驟包含當形成貫孔錨開口時，改變溫度，以達到特定底切。

在一些實施例中，一種結構包含：包含晶界的金屬；形成在金屬上的介電材料；以及延伸穿過介電材料至金屬的貫孔結構，其中貫孔結構具有形成在金屬之頂表面的貫孔錨，貫孔錨具有垂直延伸至金屬的深度及沿著金屬之頂表面側向延伸的底切，深度及底切定義彎曲的貫孔錨輪廓，且貫孔錨輪廓不對準晶界。

在上述實施例中，貫孔錨包含鎢，且金屬包含鈷。

在上述實施例中，底切與深度之比例為0.7至0.9。

在一些實施例中，一種方法包含：形成電晶體在半導體基材上，其中電晶體具有源極/汲極區域；形成內連接在電晶體上，其中內連接具有源極/汲極接點，且源極/汲極接點電性耦合源極/汲極區域；形成貫孔，其中貫孔耦合源極/汲極接點；以及形成貫孔錨在貫孔之底部，其中貫孔錨具有垂直深度及側向底切，且側向底切與垂直深度之比例大於0.75。

在上述實施例中，形成貫孔錨之步驟包含進行多循環製程，其中多循環製程的每一個循環包含鈍化操作及蝕刻操作。

在上述實施例中，多循環製程包含濕式化學製程，且濕式循環製程於相同的製程模組內以連續間隔施用兩種不同的化學品。

在上述實施例中，形成貫孔錨之步驟包含形成具有圓形輪廓的貫孔錨在源極/汲極接點內。

在上述實施例中，形成貫孔錨之步驟包含形成具有角狀輪廓的貫孔錨在源極/汲極接點內。

以上概述許多實施例的特徵，因此本領域具有通常知識者可更了解本揭露的態樣。本技術領域具有通常知識者應理解利用本揭露為基礎可以設計或修飾其他製程和結構以實現和所述實施例相同的目的及/或達成相同優點。本技術領域具有通常知識者也應了解與此均等的架構並沒有偏離本揭露的精神和範圍，且在不偏離本揭露的精神和範圍下可做出各種變化、替代和改動。

200:方法

202,204,206,208,210,212,214,216,218,220,222,224:操作

Claims

一種半導體結構的製造方法，包含：形成一源極/汲極區域及一閘極區域在一基材上；沉積一第一層間介電質在該源極/汲極區域及該閘極區域上；形成一源極/汲極接點在該第一層間介電質內，其中該源極/汲極接點連接該源極/汲極區域；沉積一第二層間介電質在該源極/汲極接點上；形成一貫孔開口在該第二層間介電質內，其中該貫孔開口凸出至該源極/汲極接點中；利用多次化學反應循環形成一貫孔錨開口在該貫孔開口之一底表面，其中該些化學反應循環之每一者包含一鈍化操作及一蝕刻操作；以一金屬填充該貫孔開口及該貫孔錨開口；以及研磨該金屬之一頂表面，以與該第二層間介電質共平面。
如請求項1所述之半導體結構的製造方法，其中該鈍化操作包含：暴露該貫孔錨開口至一氧化劑，以啟動一氧化反應。
如請求項2所述之半導體結構的製造方法，其中該暴露該貫孔錨開口之步驟包含：暴露該貫孔錨開口至含氧化合物及含氨化合物的一混合物。
如請求項1所述之半導體結構的製造方法，其中該蝕刻操作包含：暴露該貫孔錨開口至熱的去離子水。
如請求項1所述之半導體結構的製造方法，其中該蝕刻操作係在25℃至70℃的一溫度下進行。
一種半導體結構，包含：一金屬，包含複數個晶粒；一介電材料，形成在該金屬上；以及一貫孔結構，延伸穿過該介電材料至該金屬，其中該貫孔結構具有形成在該金屬之一頂表面的一貫孔錨，該貫孔錨具有垂直延伸至該金屬的一深度及沿著該金屬之該頂表面側向延伸的一底切，該深度及該底切定義一曲型貫孔錨輪廓，且於一剖面圖中，最鄰近該曲型貫孔錨輪廓之該些晶粒之一者具有一第一晶界以及與該第一晶界相連的一第二晶界，該第一晶界朝向該曲型貫孔錨輪廓，該第一晶界的延伸方向不與該曲型貫孔錨輪廓交錯，且該第二晶界的延伸方向與該曲型貫孔錨輪廓交錯，該曲型貫孔錨輪廓不貼齊該第一晶界。
如請求項6所述之半導體結構，其中該底切與該深度之一比例為0.7至0.9。
一種半導體結構的製造方法，包含：形成一電晶體在一半導體基材上，其中該電晶體具有一源極/汲極區域；形成一內連接在該電晶體上，其中該內連接具有一源極/汲極接點，且該源極/汲極接點電性耦合該源極/汲極區域；形成一貫孔，其中該貫孔耦合該源極/汲極接點；以及形成一貫孔錨在該貫孔之一底部，其中該貫孔錨具有一垂直深度及一側向底切，該側向底切與該垂直深度之一比例大於0.75，且形成該貫孔錨包含進行一多循環製程，其中該多循環製程之每一循環包含一鈍化操作及一蝕刻操作。
如請求項8所述之半導體結構的製造方法，其中該形成該貫孔錨使得該貫孔錨具有一角狀輪廓在該源極/汲極接點內。
如請求項8所述之半導體結構的製造方法，其中該多循環製程包含一濕式化學製程，且該濕式化學製程於相同的一製程模組內以連續間隔施用兩種不同的化學品。