[go: up one dir, main page]

TWI565074B - 半導體結構與其製備方法 - Google Patents

半導體結構與其製備方法 Download PDF

Info

Publication number
TWI565074B
TWI565074B TW104105383A TW104105383A TWI565074B TW I565074 B TWI565074 B TW I565074B TW 104105383 A TW104105383 A TW 104105383A TW 104105383 A TW104105383 A TW 104105383A TW I565074 B TWI565074 B TW I565074B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
metal
layer
gate structure
substrate
Prior art date
Application number
TW104105383A
Other languages
English (en)
Other versions
TW201611285A (zh
Inventor
張哲誠
程潼文
陳建穎
林木滄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201611285A publication Critical patent/TW201611285A/zh
Application granted granted Critical
Publication of TWI565074B publication Critical patent/TWI565074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H10D10/054—Forming extrinsic base regions on silicon substrate after insulating device isolation in vertical BJTs having single crystalline emitter, collector or base regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H10P14/6304—
    • H10P50/264—
    • H10P50/642—
    • H10P50/71—
    • H10P50/73—
    • H10P95/064—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10P14/6322—
    • H10P50/267—
    • H10P50/283—
    • H10P50/285—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Description

半導體結構與其製備方法
本發明是有關於一種半導體結構與其製備方法，特別是有關於一種間隙壁具有底部突出部分的半導體結構與其製備方法。
積體電路(integrated circuit,IC)的製程正經歷快速的成長，以提升半導體元件上的積體電路密度，使得更多的電子元件可以整合在同一區域中。通常是藉由更嚴格的設計規格，來完成具有較大積體電路密度的半導體元件。然而，積體電路(例如：電晶體)的密度增加代表電路特徵尺寸的縮減，因此增加了半導體元件製程上的複雜性。
積體電路中的電晶體通常係由一閘極矽氧化物以及一多晶矽閘極電極所組成，再以高介電常數閘極介電質與金屬閘極電極替換閘極矽氧化物與多晶矽閘極電極，以在特徵尺寸的縮減的情況下提升元件性能。電晶體的金屬閘極電極，尤其是與高介電常數閘極介電質相連的金屬閘極電極可以解決諸如問題，例如多晶矽空乏，或閘極矽氧化物造成的閘極漏電流。此外，金屬閘極電晶體的電阻率低於摻雜的 多晶矽。在金屬閘極電晶體的製造過程中，必須進行不斷的改良以滿足特徵尺寸縮減下所需的性能要求。
本發明之一態樣係提供一種半導體結構，包含一基板、一金屬閘極結構位於基板上、以及一間隙壁鄰接金屬閘極結構。間隙壁具有一底部突出部分延伸至該金屬閘極結構中，並與基板接觸。
根據本發明一或多個實施方式，底部突出部分的形狀為三角形。
根據本發明一或多個實施方式，底部突出部分的一底部角度約為1度至89度。
本發明之另一態樣係提供一種製備半導體結構的方法。此方法先形成一閘極介電層以及一虛擬閘極堆疊於一基板上，並蝕刻虛擬閘極堆疊以形成一虛擬閘極結構。接著蝕刻閘極介電層以形成一凹陷於虛擬閘極結構之下，再形成一保護層圍繞該虛擬閘極結構並填滿該凹陷。一磊晶結構形成於保護層之一側，並從保護層形成具有一底部突出部分的兩間隙壁。最後將閘極介電層與虛擬閘極結構移除，並形成一金屬閘極結構於兩間隙壁之間。
根據本發明一或多個實施方式，形成金屬閘極結構於兩間隙壁之間包含下列步驟。先沉積一高介電常數介電層於基板上，接著沉積一金屬層於高介電常數介電層上，最後沉積一金屬電極於金屬層上。
根據本發明一或多個實施方式，閘極介電層係以乾蝕刻製程進行蝕刻，以形成一凹陷於虛擬閘極結構之下。
根據本發明一或多個實施方式，乾蝕刻製程使用的氣體係選自由溴化氫(HBr)、四氟化碳(CF4)、三氟甲烷(CHF3)、甲烷(CH4)、二氟甲烷(CH2F2)、二亞胺(N2H2)、三氯化硼(BCl3)、氯氣(Cl2)、氮氣(N2)、氫氣(H2)、氧氣(O2)、氦氣(He)以及氬氣(Ar)所組成的群組。
根據本發明一或多個實施方式，蝕刻閘極介電層以形成凹陷於虛擬閘極結構之下時，一凹陷角度α約為10度至80度。
本發明之另一態樣係提供一種半導體結構，包含一鰭狀結構自一基板延伸；一金屬閘極結構位於基板上，並在一部份的鰭狀結構上；兩間隙壁鄰接金屬閘極結構，並具有一底部突出部分延伸至金屬閘極結構中；以及兩磊晶結構分別位於兩間隙壁的一側。
根據本發明一或多個實施方式，底部突出部分的形狀為三角形，且底部突出部分接觸鰭狀結構。
100‧‧‧半導體結構
110‧‧‧基板
120‧‧‧金屬閘極結構
122‧‧‧高介電常數介電層
124‧‧‧金屬閘極電極
126‧‧‧金屬層
130‧‧‧間隙壁
132‧‧‧底部突出部分
140‧‧‧磊晶結構
200‧‧‧基板
210‧‧‧閘極介電層
220‧‧‧虛擬閘極堆疊
230‧‧‧虛擬閘極層
240‧‧‧第一硬罩幕
250‧‧‧第二硬罩幕
320‧‧‧虛擬閘極結構
330‧‧‧虛擬閘極層
340‧‧‧第一硬罩幕層
350‧‧‧第二硬罩幕層
360‧‧‧方法
362-378‧‧‧步驟
410‧‧‧閘極介電層
420‧‧‧凹陷
510‧‧‧保護層
610‧‧‧磊晶結構
620‧‧‧凹洞
710‧‧‧間隙壁
720‧‧‧層間介電層
730‧‧‧底部突出部分
800‧‧‧溝渠
900‧‧‧金屬閘極結構
910‧‧‧高介電常數介電層
920‧‧‧金屬層
930‧‧‧金屬閘極電極
θ‧‧‧底角
α‧‧‧凹陷角度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖繪示根據本發明部分實施方式之一種半導體結構的剖面圖； 第2A-2I圖繪示根據本發明部分實施方式，半導體結構在製程各個階段的剖面圖；以及第3圖為根據本發明部分實施方式之一種製備半導體結構的方法流程圖。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。並為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，熟悉本領域之技術人員應當瞭解到，在本發明部分實施方式中，這些實務上的細節並非必要的，因此不應用以限制本發明。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
以下特舉出本發明之實施例，並配合所附圖式作詳細說明。以下實施例的元件和設計係為了簡化所揭露之發明，並非用以限定本發明。本發明於各個實施例中可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述結構之間的關係。此外，說明書中提及形成第一特徵結構位於第二特徵結構之上，其包括第一特徵結構與第二特徵結構是直接接觸的實施例，另外也包括於第一特徵結構與第二特徵 結構之間另外有其他特徵結構的實施例，亦即，第一特徵結構與第二特徵結構並非直接接觸。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
在部分實施例中，一閘極結構包含一閘極氧化層於一基板上，一閘極電極位於此閘極氧化層上，以及兩閘極間隙壁鄰接於此閘極電極。在金屬閘極電晶體的製備過程中，會使用一後閘極製程或一閘極替換製程。在這些製程中，先以多晶矽形成一虛擬閘極電極(又稱作犧牲閘極電極)，在進行數個與製備半導體元件相關的製程後，再將虛擬閘極電極移除，並替換為一金屬閘極電極。在移除虛擬閘極電極的過程中，虛擬閘極電極下方的閘極氧化層也同時被移除，並替換為一高介電常數介電層。但間隙壁下方的閘極氧化層也可能會被移除，並在間隙壁下形成一通道。在形成金屬閘極電極的階段，此通道會導致金屬產生洩漏現象 (metal leakage)。更詳細的說，沉積於間隙壁間的金屬會藉由此通道洩漏至具有磊晶結構的源/汲極區，並使得形成的金屬閘極電極中具有孔洞，而大幅影響了電晶體的元件效率。
請參閱第1圖，第1圖為根據本發明之部分實施方式之一種半導體結構的剖面圖。一半導體結構100包含一基板110；一金屬閘極結構120於基板110上；一間隙壁130鄰接於金屬閘極結構120，間隙壁130更具有一底部突出部分132延伸至金屬閘極結構120中；以及一磊晶結構140位於間隙壁130的一側。此半導體結構100可為積體電路製程的中間結構，或為部分的積體電路。積體電路可為靜態隨機存取記憶體(static random access memory,SRAM)及/或其他的邏輯電路、被動元件，例如電阻器(resistors)、電容器(capacitors)或電感器(inductors)、或主動元件，例如P型通道場效電晶體(PFET)、N型通道場效電晶體(NFET)、金屬氧化物場效電晶體(MOSFET)、互補式金氧半電晶體(CMOS)、雙極性電晶體(bipolar transistors)、高電壓電晶體(high voltage transistors)、高頻率電晶體(high frequency transistors)、其他的記憶體陣列、或其組合。在本發明之部分實施例中，基板110可為一矽基板。基板110可依據本領域的不同設計需求而具有不同的摻雜型態，例如基板110可為P型基板或N型基板。基板110上可包含數個摻雜區域，如源/汲極區、N型井區與P型井區，更可包含多個淺溝渠隔離(shallow trench isolation)區域。 基板110可為化合物的半導體材料，如碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化銦(indium phosphide)或砷化銦(indium arsenide)。金屬閘極結構120包含一高介電常數介電層122於基板110上，以及一金屬閘極電極124於高介電常數介電層122上。金屬閘極電極124可包含鎢(W)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鈷(Co)、銅(Cu)、鎳(Ni)，上述之組合、或其他合適的材料。高介電常數介電層122包含氧化鉿(HfO2)。高介電常數介電層122亦可包含氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)，氧化鉭鉿(HMO)、氧化鈦鉿(HMO)、氧化鉭鉿(HfZrO)、其他適合的高介電常數材料及/或上述的組合。在本發明之部分實施例中，一金屬層126形成於高介電常數介電層122與金屬閘極電極124之間。金屬層126可包含任一金屬材料適用於形成金屬閘極或其一部分，包括低功函數層、襯墊層、界面層、晶種層、黏結層、阻障層等。形成於高介電常數介電層122上的金屬層126可包含鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鉭(Ta)、碳化鉭(TaC)、氮化矽鉭(TaSiN)、鎢(W)、氮化鎢(WN)、氮化鉬(MoN)、氮氧化鉬(MoON)、或其他合適的材料。在其他部分實施例中，沉積的金屬材料可分為P型金屬材料以及N型金屬材料，其中P型金屬材料中包含釕(Ru)、鈀(Pd)、鉑(Pt)、鈷(Co)、鎳(Ni)、導電金屬氧化物，和/或其它合適的材料，而N型金屬材料包含鉿(Hf)，鋯(Zr)，鈦 (Ti)，鉭(Ta)，鋁(Al)，金屬碳化物(例如：碳化鉿，碳化鋯，碳化鈦，碳化鋁)，鋁化物，和/或其它合適的材料。
間隙壁130鄰接金屬閘極結構120，且每一個間隙壁均具有一底部突出部分132延伸至金屬閘極結構120中。底部突出部分132更碰觸基板110。在本發明之部分實施例中，底部突出部分132的形狀為三角形。此底部突出部分132具有一底角θ，其中此底角θ之角度範圍為1度至89度。在本發明之其他實施例中，此底角θ之角度範圍為20度至70度。舉例來說，底角θ之角度為60度。在本發明之部分實施例中，底部突出部分132延伸至高介電常數介電層122中並碰觸基板110。在本發明之其他部分實施例中，間隙壁可包含二氧化矽、氮化矽、氮氧化矽、碳化矽、氟矽玻璃、低介電常數材料、上述之組合、或任何合適的材料。磊晶結構140位於間隙壁130之一側，其中磊晶結構140可包含矽或矽化鍺。在本發明之其他實施例中，磊晶結構140中可摻雜硼及/或二氟化硼，亦可摻雜磷及/或砷。間隙壁130的底部突出部分132可保護金屬閘極結構120，由於間隙壁130直接接觸基板110，代表間隙壁130與基板110之間並不具有閘極介電層，而能防止金屬洩漏的問題產生。此外，底部突出部分132增加了金屬閘極結構120與磊晶結構140間的距離，因此可防止蝕刻劑蝕刻通過間隙壁130的情事發生，而增加了半導體結構100的可靠性。
在本發明之部分實施例中，半導體結構100為一部分的鰭式場效電晶體(fi n type field effect transistor,FinFET)。鰭式場效電晶體具有自基板延伸出來的一鰭狀結構，其上具有鰭式場效電晶體的通道區。而一閘極形成於鰭狀結構上(例如：覆蓋鰭狀結構)。在本發明之部分實施例中，第1圖為沿著鰭式場效電晶體中的鰭狀結構所繪示的剖面圖。基板110可為一鰭狀結構，且一金屬閘極結構120形成於一部分的鰭狀結構上。兩間隙壁130鄰接於金屬閘極結構120，並具有一底部突出部分132延伸至金屬閘極結構120中。兩磊晶結構140形成於鰭狀結構110中，並位於間隙壁130的一側。金屬閘極結構120包含一高介電常數介電層122以及一金屬閘極電極124。在本發明之部分實施例中，一金屬層126形成於高介電常數介電層122與金屬閘極電極124之間。底部突出部分132碰觸基板110。在本發明之部分實施例中，底部突出部分132的形狀為三角形。此底部突出部分132具有一底角θ，其中此底角θ之角度範圍為10度至80度。舉例來說，底角θ之角度為60度。間隙壁130的底部突出部分132可防止金屬洩漏的問題產生，其中金屬洩漏代表金屬閘極結構120中的金屬，由間隙壁130下方或穿越間隙壁130移動至磊晶結構140。
請參閱第2A圖至第2I圖，第2A-2I圖繪示根據本發明部分實施方式，半導體結構在製程各個階段的剖面圖。請先參閱第2A圖，形成一閘極介電層210於一基板200上，並形成一虛擬閘極堆疊220於閘極介電層210上。基板200可依據本領域的不同設計需求而具有不同的摻雜型態，例如基板200可為p型基板或n型基板。基板200上可包含數個摻 雜區域，如源/汲極區、N型井區與P型井區，更可包含多個淺溝渠隔離(shallow trench isolation)區域。基板200可為化合物的半導體材料，如碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化銦(indium phosphide)或砷化銦(indium arsenide)。閘極介電層210可為二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氧化鉿(HfO)、氮化鈦(TiN)、或其組合。閘極介電層210的形成方法可為熱氧化或熱沉積，例如化學氣相沉積、原子層沉積、或其他合適的方法。虛擬閘極堆疊220包含一虛擬閘極層230於閘極介電層210上，一第一硬罩幕240於虛擬閘極層230上，以及一第二硬罩幕250於第一硬罩幕240上。虛擬閘極層230可包含多晶矽、矽、氮化矽、或其他合適的材料。虛擬閘極層230的形成方法可為化學氣相沉積、物理氣相沉積、或其他合適的方法。第一硬罩幕240可包含二氧化矽、氮化矽、氮氧化矽、碳化矽、或其他合適的材料。第一硬罩幕240的形成方法可為化學氣相沉積、物理氣相沉積或原子層沉積。第二硬罩幕250可包含二氧化矽、氮化矽、氮氧化矽、碳化矽、或其他合適的材料。第二硬罩幕250的形成方法可為化學氣相沉積、物理氣相沉積或原子層沉積。
請參閱第2B圖，形成一虛擬閘極結構320。蝕刻第2A圖中的虛擬閘極堆疊220以形成虛擬閘極結構320。此蝕刻製程可包含一微影製程以及一顯影製程，且此蝕刻製程可使用乾蝕刻製程或濕蝕刻製程。在本發明之部分實施例中，蝕刻製程使用乾蝕刻製程，而乾蝕刻製程使用的 氣體係選自溴化氫(HBr)、四氟化碳(CF4)、三氟甲烷(CHF3)、甲烷(CH4)、二氟甲烷(CH2F2)、二亞胺(N2H2)、三氯化硼(BCl3)、氯氣(Cl2)、氮氣(N2)、氫氣(H2)、氧氣(O2)、氦氣(He)、氬氣(Ar)所組成的群組。在進行乾蝕刻製程時，壓力控制於1至80毫托(mtorr)之間，功率範圍為100至1000瓦特，而溫度範圍為10至65度。
請參閱第2C圖，蝕刻金屬閘極介電層210，並形成一凹陷420。部分的閘極介電層210被蝕刻，形成閘極介電層410以及凹陷420於虛擬閘極結構320下。在本發明之部分實施例中，凹陷420具有一凹陷角度α，此凹陷角度α之角度範圍為1度至89度。在本發明之其他實施例中，此凹陷角度α之角度範圍為20度至70度。舉例來說，底角θ之角度為60度。可使用乾蝕刻製程來形成凹陷420。在本發明之其他實施例中，乾蝕刻製程使用的氣體係選自溴化氫(HBr)、四氟化碳(CF4)、三氟甲烷(CHF3)、甲烷(CH4)、二氟甲烷(CH2F2)、二亞胺(N2H2)、三氯化硼(BCl3)、氯氣(Cl2)、氮氣(N2)、氫氣(H2)、氧氣(O2)、氦氣(He)、氬氣(Ar)所組成的群組。在進行乾蝕刻製程時，壓力控制於1至80毫托(mtorr)之間，功率範圍為100至1000瓦特，而溫度範圍為10至65度。
請參閱第2D圖，形成一保護層510環繞虛擬閘極結構320，且此保護層510填滿凹陷420。可使用沉積製程來形成保護層510，舉例來說，沉積製程可為化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適的方法。在本 發明之其他實施例中，蝕刻部分在基板200上的保護層510，只留下另一部分環繞虛擬閘極結構320的保護層510。保護層510可包含二氧化矽、氮化矽、氮氧化矽、碳化矽、氟矽玻璃、低介電常數材料、上述之組合、或任何合適的材料。值得注意的是，保護層510選用與閘極介電層210不同的材料。
請參閱第2E圖，形成一磊晶結構610於保護層510旁。在本發明之部分實施例中，磊晶結構610的形成方法包含的步驟包含蝕刻保護層510旁側的基板200以形成一凹洞620，接著成長磊晶結構610於凹洞620中。蝕刻製程可使用乾蝕刻製程、濕蝕刻製程、或其組合。舉例來說，先進行乾蝕刻製程，接著再進行濕蝕刻製程，藉此形成具有鑽石形狀的凹洞。在形成凹洞620後，進行一磊晶成長製程以形成磊晶結構610於凹洞620中。磊晶成長製程包含選擇性磊晶成長、旋回沉積與蝕刻、包含化學氣相沉積(chemistry vapor deposition,CVD)(例如：氣相磊晶(vapor-phase epitaxy,VPE)和/或超高真空化學氣相沉積(ultra-high vacuum CVD,UHV-CVD))、分子束磊晶成長(molecular beam epitaxy)、其他合適的磊晶成長製程、或其組合。磊晶成長製程使用氣體及/或液體的前驅物，以與基板200中的組成份產生反應。在本發明之部分實施例中，磊晶結構610包含矽或矽化鍺。在本發明之其他部分實施例中，磊晶結構610中可摻雜硼及/或二氟化硼，亦可摻雜磷及/或砷。在本發明之 其他部分實施例中，磊晶結構610具有一鑽石形狀或一六角形狀。
請參閱第2F圖，沉積一層間介電層720於基板200上。此外，虛擬閘極層330被暴露出來，並形成兩間隙壁710。層間介電層720可包含二氧化矽、氮氧化矽、流動氧化物、或低介電常數材料。在本發明之部分實施例中，係使用沉積製程來形成層間介電層720，例如化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、或其他合適的方法。在後閘極製程中，虛擬閘極結構320將被移除，並形成金屬閘極結構來替換虛擬閘極結構320。據此，使用一化學機械研磨製程以平坦化層間介電層720，直到虛擬閘極層330的頂部達到如圖所示處。因此，藉由化學機械研磨製程可暴露出虛擬閘極層330。在本發明之部分實施例中，部分的層間介電層720、部分的保護層510、部分的第一硬罩幕層340以及部分的第二硬罩幕層350均被移除。在本發明之部分實施例中，部分的虛擬閘極層330也同時被移除，並由保護層510形成兩間隙壁710。間隙壁710具有一底部突出部分730，且此底部突出部分730碰觸基板200。在本發明之部分實施例中，底部突出部分730的形狀為三角形。此底部突出部分132具有一底角θ，其中此底角θ之角度範圍為1度至89度。在本發明之其他實施例中，此底角θ之角度範圍為20度至70度。舉例來說，底角θ之角度為60度。在本發明之部分實施例中，底部突出部分730延伸至閘極介電層410中。在本發明之其他部分實施例中，間隙壁710可包含 二氧化矽、氮化矽、氮氧化矽、碳化矽、氟矽玻璃、低介電常數材料、上述之組合、或任何合適的材料。
請參閱第2G圖，移除虛擬閘極層330。可使用乾蝕刻製程或濕蝕刻製程來移除虛擬閘極層330。蝕刻虛擬閘極層330後，會在兩間隙壁710間形成一溝渠800，並在後續的步驟中形成一金屬閘極結構於此溝渠800中。在本發明之部分實施利中，係以濕蝕刻製程選擇性的蝕刻虛擬閘極層330，其中虛擬閘極層330是浸置於含氫氧化物溶液(例如：氫氧化胺)、去離子水、及/或其他合適的蝕刻液中。
請繼續參閱第2G圖，移除閘極介電層410。可使用乾蝕刻製程或濕蝕刻製程來移除閘極介電層410，而間隙壁710的底部突出部分730可防止蝕刻液對間隙壁710進行蝕刻。間隙壁710係直接接觸基板200，代表間隙壁130與基板110之間並不具有閘極介電層410。此外，蝕刻閘極介電層410的過程中不會在間隙壁710下形成通道，因此能防止後續步驟中產生金屬洩漏的問題。
請繼續參閱第2I圖，第2I圖繪示形成一金屬閘極結構900於兩間隙壁710之間的步驟。可使用不同的沉積製程來形成金屬閘極結構900，例如化學氣相沉積、化學氣象沉積、電沉積、或其他合適的製程。在本發明之部分實施例中，金屬閘極結構900包含一高介電常數介電層910於基板200上，一金屬層920於高介電常數介電層910上，以及一金屬閘極電極930於金屬層920上。金屬閘極電極930可包含鎢(W)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮 化鉭(TaN)、鈷(Co)、銅(Cu)、鎳(Ni)，上述之組合、或其他合適的材料。高介電常數介電層910包含氧化鉿(HfO2)。在其他部分實施例中，高介電常數介電層910亦可包含氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)，氧化鉭鉿(HMO)、氧化鈦鉿(HMO)、氧化鉭鉿(HfZrO)、其他適合的高借電常數材料及/或上述的組合。金屬層910可包含任一金屬材料適用於形成金屬閘極或其一部分，包括低功函數層、襯墊層、界面層、晶種層、黏結層、阻障層等。此外，形成於高介電常數介電層910上的金屬層可包含鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鉭(Ta)、碳化鉭(Ta)、氮化矽鉭(TaSiN)、鎢(W)、氮化鎢(WN)、氮化鉬(MoN)、氮氧化鉬(MoON)、或其他合適的材料。在其他部分實施例中，沉積的金屬材料可分為P型金屬材料以及N型金屬材料，其中P型金屬材料中包含釕(Ru)、鈀(Pd)、鉑(Pt)、鈷(Co)、鎳(Ni)、導電金屬氧化物，和/或其它合適的材料，而N型金屬材料包含鉿(Hf)，鋯(Zr)，鈦(Ti)，鉭(Ta)，鋁(Al)，金屬碳化物(例如：碳化鉿，碳化鋯，碳化鈦，碳化鋁)，鋁化物，和/或其它合適的材料。在形成金屬閘極結構900後，利用一化學機械研磨(chemical mechanical polishing,CMP)製程移除層間介電層720上方多餘的高介電常數介電層、金屬層以及金屬電極。間隙壁710具有一底部突出部分730延伸至金屬閘極結構900中，並碰觸基板200，而能防止形成金屬閘極結構的過程中發生金屬洩漏的問題。
請參閱第3圖，第3圖繪式根據本發明部分實施方式的一半導體結構製備方法的流程圖。此方法360先進行步驟362，形成一閘極介電層與一虛擬閘極堆疊於一基板上。在本發明之部分實施例中，基板可為一矽基板。在本發明之其他部分實施例中，形成虛擬閘極堆疊包含以下步驟：沉積一虛擬閘極層於閘極介電層上、沉積一第一硬罩幕層於虛擬閘極層上、以及沉積一第二硬罩幕層於第一硬罩幕層上，而閘極介電層係藉由熱氧化法或沉積法製備。方法360繼續進行至步驟364，蝕刻虛擬閘極堆疊以形成一虛擬閘極結構。方法360再進行至步驟366，蝕刻閘極介電層以形成一凹陷於虛擬閘極結構下。在本發明之部分實施例中，係以乾蝕刻製程來蝕刻閘極介電層，其中乾蝕刻製程的氣體係選自由溴化氫(HBr)、四氟化碳(CF4)、三氟甲烷(CHF3)、甲烷(CH4)、二氟甲烷(CH2F2)、二亞胺(N2H2)、三氯化硼(BCl3)、氯氣(Cl2)、氮氣(N2)、氫氣(H2)、氧氣(O2)、氦氣(He)、氬氣(Ar)、或其組合。在本發明之部分實施例中，此凹陷具有一凹陷角度α，凹陷角度α之角度範圍為1度至89度。方法360繼續進行至步驟368，形成一保護層圍繞虛擬閘極結構，且此保護層填滿上述的凹陷。方法360再進行至步驟370，形成一磊晶結構於保護層之一側。先對基板進行蝕刻以形成一凹洞於保護層旁，接著再於凹洞中生長磊晶結構。在本發明之部分實施例中，方法360更包含沉積一層間介電層於基板上。方法360繼續進行至步驟372，自保護層形成具有一底部突出部分的間隙壁，並藉由一化學機械研 磨製程使虛擬閘極層暴露出來。更清楚地說，化學機械研磨製程移除部分的層間介電層、部分的保護層、第一硬罩幕層以極第二硬罩幕層。方法360再進行至步驟374，移除閘極介電層上的虛擬閘極結構，也就是將虛擬閘極層蝕刻移除。方法360繼續進行至步驟376，移除閘極介電層。方法360再進行至步驟378，形成一金屬閘極結構於間隙壁之間。可使用沉積製程來形成金屬閘極結構，包含以下步驟：沉積一高介電常數介電層於基板上、沉積一金屬層於高介電常數介電層上、以及沉積一金屬電極於金屬層上。方法360可防止製備金屬閘極結構的過程中發生金屬洩漏的問題。
由上述本發明實施例可知，本發明具有下列優點。本發明提供一閘極後製程以形成金屬閘極結構，藉由蝕刻閘極介電層以形成一凹陷於虛擬閘極結構下，能減少一般形成金屬閘極結構時常發生的問題。後續形成於虛擬閘極結構旁的間隙壁可具有一底部突出部分延伸至虛擬閘極結構中，並直接接觸基板。最後，此虛擬閘極結構被金屬閘極結構替換，而具有底部突出部分的間隙壁有助於減少在替換金屬閘極結構時發生金屬洩漏的機會。此外，底部突出部分更可保護間隙壁不被蝕刻液蝕刻，以提升半導體結構的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體結構
110‧‧‧基板
120‧‧‧金屬閘極結構
122‧‧‧高介電常數介電層
124‧‧‧金屬閘極電極
126‧‧‧金屬層
130‧‧‧間隙壁
132‧‧‧底部突出部分
140‧‧‧磊晶結構
θ‧‧‧底角

Claims (10)

  1. 一種半導體結構，包含一基板；一金屬閘極結構包含一高介電常數介電層位在該金屬閘極結構底部及該基板上方；一間隙壁鄰接該金屬閘極結構，該間隙壁為一連續性的結構且具有：一底部突出部分延伸至該高介電常數介電層中，並接觸該基板；一向內斜切部分位在該間隙壁底部；以及一磊晶接觸該向內斜切部分。
  2. 如請求項第1項所述之半導體結構，其中該底部突出部分的形狀為三角形以延長介於該金屬閘極結構和該磊晶間的距離。
  3. 如請求項第1項所述之半導體結構，其中該底部突出部分的一底部角度約為1度至89度。
  4. 一種製備半導體結構的方法，包含：形成一閘極介電層以及一虛擬閘極堆疊於一基板上；蝕刻該虛擬閘極堆疊以形成一虛擬閘極結構；蝕刻該閘極介電層以形成一凹陷於該虛擬閘極結構之下；形成一保護層圍繞該虛擬閘極結構，並且該保護層填 滿該凹陷；形成一磊晶結構於該保護層之一側；移除位在該金屬閘極結構上的該保護層以從該保護層形成兩間隙壁，每一該間隙壁具有一底部突出部分和一個與該磊晶相接觸的向內斜切部分；移除該閘極介電層上的該虛擬閘極結構；移除該閘極介電層；以及形成一金屬閘極結構於該兩間隙壁之間。
  5. 如請求項4所述之方法，其中形成該金屬閘極結構於該兩間隙壁之間包含：沉積一高介電常數介電層於該基板上；沉積一金屬層於該高介電常數介電層上；以及沉積一金屬電極於該金屬層上。
  6. 如請求項4所述之方法，其中該閘極介電層係以乾蝕刻製程進行蝕刻，以形成一凹陷於該虛擬閘極結構之下。
  7. 如請求項4所所述之方法，其中該乾蝕刻製程使用的氣體係選自由溴化氫(HBr)、四氟化碳(CF4)、三氟甲烷(CHF3)、甲烷(CH4)、二氟甲烷(CH2F2)、二亞胺(N2H2)、三氯化硼(BCl3)、氯氣(Cl2)、氮氣(N2)、氫氣(H2)、氧氣(O2)、氦氣(He)以及氬氣(Ar)所組成的群組。
  8. 如請求項4所所述之方法，其中蝕刻該閘極介電層以形成該凹陷於該虛擬閘極結構之下時，一凹陷角度α約為10度至80度。
  9. 一種半導體結構，包含一鰭狀結構自一基板延伸；一金屬閘極結構位於該基板上，並在一部份的該鰭狀結構上，該金屬閘極結構包含一高介電常數介電層位在該金屬閘極結構底部；兩間隙壁鄰接該金屬閘極結構，並具有：一底部突出部分延伸至該高介電常數介電層中；一向內斜切部分位在該間隙壁底部；以及兩磊晶結構具有鑽石形狀且分別位於該兩間隙壁的一側，並且該底部突出部分是三角形以延伸介於該金屬閘極結構和該磊晶間的距離。
  10. 如請求項9所述之半導體結構，其中該間隙壁為一連續性結構，且該底部突出部分的形狀為三角形，且該底部突出部分接觸該鰭狀結構。
TW104105383A 2014-09-05 2015-02-16 半導體結構與其製備方法 TWI565074B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/478,915 US9812577B2 (en) 2014-09-05 2014-09-05 Semiconductor structure and fabricating method thereof

Publications (2)

Publication Number Publication Date
TW201611285A TW201611285A (zh) 2016-03-16
TWI565074B true TWI565074B (zh) 2017-01-01

Family

ID=55358582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105383A TWI565074B (zh) 2014-09-05 2015-02-16 半導體結構與其製備方法

Country Status (5)

Country Link
US (4) US9812577B2 (zh)
KR (1) KR101699133B1 (zh)
CN (1) CN105789300B (zh)
DE (1) DE102015106574B4 (zh)
TW (1) TWI565074B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812577B2 (en) 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
CN104851884A (zh) * 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
US9837362B2 (en) 2015-05-15 2017-12-05 Skyworks Solutions, Inc. Cavity formation in interface layer in semiconductor devices
CN105633130A (zh) * 2016-03-30 2016-06-01 上海华力微电子有限公司 用于SiGe填充材料的风筝形腔
KR102406668B1 (ko) * 2016-04-26 2022-06-08 삼성전자주식회사 결함 발생 방지를 위한 반도체 소자 제조 방법
TWI619283B (zh) 2016-05-30 2018-03-21 旺宏電子股份有限公司 電阻式記憶體元件及其製作方法與應用
CN106409913B (zh) * 2016-11-15 2019-04-09 中国科学院微电子研究所 具有连续侧墙的半导体设置及其制造方法
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20180366579A1 (en) * 2017-06-14 2018-12-20 Globalfoundries Inc. Laterally diffused field effect transistor in soi configuration
US10276690B2 (en) * 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
US11056392B2 (en) * 2018-03-29 2021-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having gate stacks with protruding parts and method of forming the same
US20190305105A1 (en) * 2018-04-02 2019-10-03 Globalfoundries Inc. Gate skirt oxidation for improved finfet performance and method for producing the same
US10483368B1 (en) * 2018-05-15 2019-11-19 International Business Machines Corporation Single crystalline extrinsic bases for bipolar junction structures
US10879355B2 (en) * 2018-09-27 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for improved device performance
DE102020108047B4 (de) 2019-10-31 2024-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
US11309403B2 (en) 2019-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11652159B2 (en) * 2020-10-27 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor devices and methods of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US20020000623A1 (en) * 2000-06-30 2002-01-03 Cho Heung Jae Semiconductor device and method for fabricating the same using damascene process
US20120052647A1 (en) * 2010-08-27 2012-03-01 Samsung Electronics Co., Ltd. Method Of Fabricating Semiconductor Device
US20140042491A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3474778B2 (ja) 1998-06-30 2003-12-08 株式会社東芝 半導体装置
US6975014B1 (en) * 2001-01-09 2005-12-13 Advanced Micro Devices, Inc. Method for making an ultra thin FDSOI device with improved short-channel performance
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
KR100597460B1 (ko) * 2003-12-31 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 및제조방법
KR100642898B1 (ko) * 2004-07-21 2006-11-03 에스티마이크로일렉트로닉스 엔.브이. 반도체 장치의 트랜지스터 및 그 제조방법
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
US7192856B2 (en) 2005-01-18 2007-03-20 Intel Corporation Forming dual metal complementary metal oxide semiconductor integrated circuits
US7838372B2 (en) * 2008-05-22 2010-11-23 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8368147B2 (en) * 2010-04-16 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained semiconductor device with recessed channel
DE102010029532B4 (de) * 2010-05-31 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102010030768B4 (de) * 2010-06-30 2012-05-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
CN102376769B (zh) * 2010-08-18 2013-06-26 中国科学院微电子研究所 超薄体晶体管及其制作方法
US8617956B2 (en) * 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
KR20130045716A (ko) 2011-10-26 2013-05-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9087917B2 (en) * 2013-09-10 2015-07-21 Texas Instruments Incorporated Inner L-spacer for replacement gate flow
US9812577B2 (en) * 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US20020000623A1 (en) * 2000-06-30 2002-01-03 Cho Heung Jae Semiconductor device and method for fabricating the same using damascene process
US20120052647A1 (en) * 2010-08-27 2012-03-01 Samsung Electronics Co., Ltd. Method Of Fabricating Semiconductor Device
US20140042491A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor

Also Published As

Publication number Publication date
KR20160029623A (ko) 2016-03-15
US20210043773A1 (en) 2021-02-11
US9812577B2 (en) 2017-11-07
DE102015106574B4 (de) 2021-11-18
US11342458B2 (en) 2022-05-24
CN105789300B (zh) 2020-05-15
US10818794B2 (en) 2020-10-27
TW201611285A (zh) 2016-03-16
US20160071980A1 (en) 2016-03-10
CN105789300A (zh) 2016-07-20
US20180040735A1 (en) 2018-02-08
KR101699133B1 (ko) 2017-01-23
DE102015106574A1 (de) 2016-03-10
US20190341493A1 (en) 2019-11-07
US10355135B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
TWI565074B (zh) 半導體結構與其製備方法
US11710792B2 (en) Semiconductor structure with improved source drain epitaxy
US10535654B2 (en) Cut metal gate with slanted sidewalls
JP7123986B2 (ja) 半導体デバイスを製造するための方法および半導体デバイス
TWI732102B (zh) 半導體元件及其製造方法
TWI587511B (zh) 鰭式場效電晶體裝置結構及其形成方法
TWI597846B (zh) 半導體裝置及其製造方法
US20230411494A1 (en) High Aspect Ratio Gate Structure Formation
KR101770476B1 (ko) 반도체 컴포넌트와 FinFET 디바이스의 제조 방법
CN109427873A (zh) 具有粗糙阻挡层的金属栅极的结构和方法
TWI768834B (zh) 半導體裝置及其製造方法
TW202017189A (zh) 半導體裝置
TW201727833A (zh) 切割金屬閘極之方法
CN105374670A (zh) 具有共平面的凹陷型栅极层的半导体结构及其制造方法
US10164067B2 (en) Method of fabricating a semiconductor device
CN105895695A (zh) 具有延伸的栅极结构的半导体结构及其形成方法
TW201721734A (zh) 半導體元件
CN106252411A (zh) 半导体器件结构的结构和形成方法
TW201926548A (zh) 半導體結構的製造方法
TW201926446A (zh) 積體電路裝置結構的切割方法
TW202017014A (zh) 半導體元件的形成方法
TW202205389A (zh) 半導體裝置及其形成方法
US10741672B2 (en) Gate structure for semiconductor device
TW201919119A (zh) 製造半導體結構之方法
US20200098632A1 (en) Methods for Reducing Contact Depth Variation in Semiconductor Fabrication

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees