TWI809190B

TWI809190B - 半導體封裝

Info

Publication number: TWI809190B
Application number: TW108132850A
Authority: TW
Inventors: 金亨奎; 朴盛燦; 權鋿鉉; 金漢; 姜丞溫
Original assignee: 南韓商三星電機股份有限公司
Priority date: 2019-06-14
Filing date: 2019-09-11
Publication date: 2023-07-21
Also published as: US11043440B2; US20200395263A1; TW202046467A; CN112086412A; KR102584991B1; KR20200142966A

Abstract

一種半導體封裝包括：半導體晶片，具有上面設置有連接墊的主動面以及被設置成與所述主動面相對的非主動面；散熱構件，設置於所述半導體晶片的所述非主動面上，具有多個孔洞，且包含石墨系材料；包封體，覆蓋所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，設置於所述半導體晶片的所述主動面上，包括電性連接至所述連接墊的重佈線層。0 > b > 0.6a，其中「a」表示所述散熱構件在平面上的平面面積且「b」表示所述多個孔洞在所述平面上的平面面積之和。

Description

半導體封裝

本揭露是有關於一種半導體封裝。

[相關申請案的交叉參考]

本申請案主張2019年6月14日在韓國智慧財產局中提出申請的韓國專利申請案第10-2019-0070631號的優先權的權益，所述韓國專利申請案的揭露內容全文併入本案供參考。

半導體封裝不斷地需要在形狀方面為輕薄短小，且需要以系統級封裝(system in package，SiP)形式來實施，所述系統級封裝形式需要在功能方面具有複雜性及多功能性。近來開發的半導體封裝需要具有一種可改善快速向封裝外部排放在操作期間產生的熱量的散熱特性且同時顯著減小封裝厚度的結構及材料。

本揭露的態樣是提供一種可引入散熱構件以改善散熱特性的半導體封裝。本揭露的另一態樣是提供一種可解決例如散熱構件的內聚力(cohesion)、半導體晶片與散熱構件之間的組件之間的介面分層(interface delamination)、散熱構件的內部開裂(internal cracking)等可靠性問題的半導體封裝。

根據本揭露的態樣，一種半導體封裝包括設置於半導體晶片的非主動面上的散熱構件。所述散熱構件包含碳材料，具有較半導體晶片的導熱係數特性好的導熱係數特性以及與所述半導體晶片的熱膨脹特性相似的熱膨脹特性，且具有形成於所述散熱構件中的多個孔洞。

舉例而言，一種半導體封裝包括：半導體晶片，具有上面設置有連接墊的主動面以及被設置成與所述主動面相對的非主動面；散熱構件，設置於所述半導體晶片的所述非主動面上，具有多個孔洞，且包含石墨系材料；包封體，覆蓋所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，設置於所述半導體晶片的所述主動面上，包括電性連接至所述連接墊的重佈線層。0<b<0.6a，其中「a」表示所述散熱構件在平面上的平面面積且「b」表示所述多個孔洞在所述平面上的平面面積之和。

作為另一選擇，一種半導體封裝包括：半導體晶片，具有上面設置有連接墊的主動面以及被設置成與所述主動面相對的非主動面；散熱構件，設置於所述半導體晶片的所述非主動面上，具有多個孔洞，且包含石墨系材料；黏合構件，設置於所述半導體晶片的所述非主動面與所述散熱構件之間，填充所述多個孔洞中的至少一者的部分；包封體，覆蓋所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，設置於所述半導體晶片的所述主動面上，包括電性連接至所述連接墊的重佈線層。

作為另一選擇，一種半導體封裝包括：半導體晶片，具有上面設置有連接墊的主動面以及被設置成與所述主動面相對的非主動面；散熱構件，設置於所述半導體晶片的所述非主動面上，具有多個孔洞，且包含石墨系材料；包封體，覆蓋所述半導體晶片及所述散熱構件中的每一者的至少部分；以及連接構件，設置於所述半導體晶片的所述主動面上，且包括電性連接至所述連接墊的重佈線層。所述多個孔洞利用所述包封體或金屬來填充。

100A:封裝/半導體封裝

100B、100C、100D、100E、100F、100G、100H、100I、1121:半導體封裝

110:框架

110H:貫穿孔

111、141、2141、2241:絕緣層

111a:第一絕緣層

111b:第二絕緣層

111c:第三絕緣層

112a:配線層/第一配線層

112b:配線層/第二配線層

112c:配線層/第三配線層

112d:配線層/第四配線層

113:配線通孔

113a:配線通孔/第一配線通孔

113b:第二配線通孔

113c:第三配線通孔

120、2120、2220:半導體晶片

121、1101、2121、2221:本體

122、2122、2222:連接墊

123、2150、2223、2250:鈍化層

130、2130:包封體

142、2142:重佈線層

143:連接通孔

150:第一鈍化層

155:被動組件

160:凸塊下金屬層

165:電性連接金屬

170:散熱構件

170H:孔洞

175:黏合構件

177:第一金屬層

179:第二金屬層

179a:第2-1金屬層

179b:第2-2金屬層

182:背側配線層

183:背側通孔

190:第二鈍化層

1000:電子裝置

1010:主板

1020:晶片相關組件

1030:網路相關組件

1040:其他組件

1050:照相機

1060:天線

1070:顯示器

1080:電池

1090:訊號線

1100:智慧型電話

1110:母板

1120:電子組件

1130:照相機模組

2100:扇出型半導體封裝

2140、2240:連接構件

2143、2243:通孔

2160、2260:凸塊下金屬層

2170、2270:焊球

2200:扇入型半導體封裝

2242:配線圖案

2243h:通孔孔洞

2251:開口

2301、2302:球柵陣列基板

2280:底部填充樹脂

2290:模製材料

2500:主板

I-I’:線

S₁、S₂:平面面積

藉由結合所附圖式閱讀以下詳細說明，將更清楚地理解本揭露的以上及其他態樣、特徵以及優點，在所附圖式中：圖1為示意性地示出電子裝置系統的實例的方塊圖。

圖2為示出電子裝置的實例的立體示意圖。

圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。

圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。

圖5為示出扇入型半導體封裝安裝於印刷電路板(printed circuit board，PCB)上且最終安裝於電子裝置的主板上之情形的剖面示意圖。

圖6為示出扇入型半導體封裝嵌入於印刷電路板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。

圖7為示出扇出型半導體封裝的剖面示意圖。

圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的剖面示意圖。

圖9為示出半導體封裝的實例的剖面圖。

圖10為沿圖9所示半導體封裝的線I-I’所截取的剖開俯視圖。

圖11為示出半導體封裝的另一實例的剖面示意圖。

圖12為示出半導體封裝的另一實例的剖面示意圖。

圖13為示出半導體封裝的另一實例的剖面示意圖。

圖14為示出半導體封裝的另一實例的剖面示意圖。

圖15為示出半導體封裝的另一實例的剖面示意圖。

圖16為示出半導體封裝的另一實例的剖面示意圖。

圖17為示出半導體封裝的另一實例的剖面示意圖。

圖18為示出半導體封裝的另一實例的剖面示意圖。

圖19為示出根據本揭露中的例示性實施例的半導體封裝的散熱效果的模擬結果的曲線圖。

圖20為示出根據本揭露中的例示性實施例的半導體封裝中散熱構件的散熱效果及黏合構件的出氣效果(outgassing effect)的模擬結果相依於由多個孔洞所佔用的平面面積而變化的曲線圖。

在下文中，將參照所附圖式闡述本揭露的實施例如下。

電子裝置

圖1為示出電子裝置系統的實例的方塊示意圖。

參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接至或電性連接至主板1010的晶片相關組件 1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下欲闡述的其他組件以形成各種訊號線1090。

晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體(例如動態隨機存取記憶體(dynamic random access memory，DRAM))、非揮發性記憶體(例如唯讀記憶體(read only memory，ROM))、快閃記憶體等；應用處理器(application processor，AP)晶片，例如中央處理器(例如，中央處理單元(central processing unit，CPU))、圖形處理器(例如，圖形處理單元(graphics processing unit，GPU))、數位訊號處理器、密碼處理器(cryptographic processor)、微處理器、微控制器等；以及邏輯晶片，例如類比至數位轉換器(analog-to-digital converter，ADC)、應用專用積體電路(application-specific integrated circuit，ASIC)等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。

網路相關組件1030可包括例如以下協定：無線保真(wireless fidelity，Wi-Fi)(電氣及電子工程師學會(Institute of Electrical And Electronics Engineers，IEEE)802.11家族等)、全球互通微波存取(worldwide interoperability for microwave access，WiMAX)(IEEE 802.16家族等)、IEEE 802.20、長期演進(long term evolution，LTE)、僅支援資料的演進(evolution data only，Ev-DO)、高速封包存取+(high speed packet access +，HSPA+)、高速下行封包存取+(high speed downlink packet access +，HSDPA+)、高速上行封包存取+(high speed uplink packet access +，HSUPA+)、增強型資料GSM環境(enhanced data GSM environment，EDGE)、全球行動通訊系統(global system for mobile communications，GSM)、全球定位系統(global positioning system，GPS)、通用封包無線電服務(general packet radio service，GPRS)、分碼多重存取(code division multiple access，CDMA)、分時多重存取(time division multiple access，TDMA)、數位增強型無線電訊(digital enhanced cordless telecommunications，DECT)、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與以上所述的晶片相關組件1020一起彼此組合。

其他組件1040可包括高頻電感器、鐵氧體電感器(ferrite inductor)、功率電感器(power inductor)、鐵氧體珠粒(ferrite beads)、低溫共燒陶瓷(low temperature co-fired ceramic，LTCC)、電磁干擾(electromagnetic interference，EMI)濾波器、多層陶瓷電容器(multilayer ceramic capacitor，MLCC)等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與以上所述的晶片相關組件1020或網路相關組件1030一起彼此組合。

視電子裝置1000的類型，電子裝置1000可包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機1050、天線1060、顯示器1070、電池1080、音訊編解碼器(圖中未示出)、視訊編解碼器(圖中未示出)、功率放大器(圖中未示出)、羅盤(圖中未示出)、加速度計(圖中未示出)、陀螺儀(圖中未示出)、揚聲器(圖中未示出)、大容量儲存單元(例如硬碟驅動機)(圖中未示出)、光碟(compact disk，CD)驅動機(圖中未示出)、數位多功能光碟(digital versatile disk，DVD)驅動機(圖中未示出)等。然而，該些其他組件並非僅限於此，而是亦可包括取決於電子裝置1000的類型等用於各種目的的其他組件。

電子裝置1000可為智慧型電話、個人數位助理(personal digital assistant，PDA)、數位攝影機、數位照相機(digital still camera)、網路系統、電腦、監視器、平板個人電腦(tablet PC)、膝上型個人電腦、隨身型易網機個人電腦(netbook PC)、電視、視訊遊戲機(video game machine)、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是亦可為處理資料的任何其他電子裝置。

圖2為示出電子裝置的實例的立體示意圖。

參照圖2，半導體封裝可於如上所述的各種電子裝置1000中用於各種目的。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至母板1110。另外，可物理連接至或電性連接至母板1110或可不物理連接至或不電性連接至母板1110的其他組件(例如照相機模組1130)可容置於本體1101中。電子組件1120中的一些電子組件可為晶片相關組件，例如半導體封裝1121，但並非僅限於此。所述電子裝置不必受限於智慧型電話1100，而是可為如上所述的其他電子裝置。

半導體封裝

一般而言，在半導體晶片中整合有諸多精密的電路。然而，半導體晶片自身可能無法充當已完成的半導體產品，且可能因外部物理性或化學性影響而受損。因此，半導體晶片可能無法單獨使用，但可被封裝且在電子裝置等中以封裝狀態使用。

此處，由於半導體晶片與電子裝置的主板之間存在電性連接方面的電路寬度差異，因而需要半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的連接墊之間的間隔極為精密，但電子裝置中所使用的主板的組件安裝墊的尺寸及主板的組件安裝墊之間的間隔顯著大於半導體晶片的連接墊的尺寸及間隔。因此，可能難以將半導體晶片直接安裝於主板上，而需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。

視半導體封裝的結構及目的而定，封裝技術所製造的半導體封裝可分類為扇入型半導體封裝或扇出型半導體封裝。

在下文中將參照圖式更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。

扇入型半導體封裝

圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。

參照圖3A至圖4，半導體晶片2220可例如是處於裸露狀態下的積體電路(integrated circuit，IC)，半導體晶片2220包括：本體2221，包含矽(Si)、鍺(Ge)、砷化鎵(GaAs)等；連接墊2222，形成於本體2221的一個表面上且包含例如鋁(Al)等導電材料；以及鈍化層2223，其例如是氧化物層、氮化物層等，且形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可為顯著小的，因此可能難以將積體電路(IC)安裝於中級印刷電路板(PCB)上以及電子裝置的主板等上。

因此，可視半導體晶片2220的尺寸，在半導體晶片2220上形成連接構件2240以對連接墊2222進行重新分佈。連接構件2240可藉由以下步驟來形成：利用例如感光成像介電(photoimagable dielectric，PID)樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241，形成敞露連接墊2222的通孔孔洞2243h，並接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250，可形成開口2251，並可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260 的扇入型半導體封裝2200。

如上所述，扇入型半導體封裝可具有半導體晶片的連接墊(例如輸入/輸出(input/output，I/O)端子)中的所有者均設置於半導體晶片內部的封裝形式，且可具有優異的電性特性並可以低成本進行生產。因此，已以扇入型半導體封裝的形式製造安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以實施快速的訊號傳輸並同時具有緊湊的尺寸。

然而，由於在扇入型半導體封裝中所有輸入/輸出端子均需要設置於半導體晶片內部，因此扇入型半導體封裝具有顯著的空間限制。因此，難以將此種結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊湊尺寸的半導體晶片。另外，由於以上所述的缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝並使用。原因在於，即使藉由重佈線製程增大半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔仍不足以使扇入型半導體封裝直接安裝於電子裝置的主板上。

圖5為示出扇入型半導體封裝安裝於球柵陣列(ball grid array，BGA)基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。

圖6為示出扇入型半導體封裝嵌入於球柵陣列基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。

參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222(即，輸入/輸出端子)可經由球柵陣列基板2301重新分佈，且扇入型半導體封裝2200可在其安裝於球柵陣列基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側可以模製材料2290等覆蓋。作為另一選擇，扇入型半導體封裝2200可嵌入於單獨的球柵陣列基板2302中，半導體晶片2220的連接墊2222(即，輸入/輸出端子)可在扇入型半導體封裝2200嵌入於球柵陣列基板2302中的狀態下，藉由球柵陣列基板2302進行重新分佈，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。

如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的球柵陣列基板上，並接著藉由封裝製程安裝於電子裝置的主板上，或者扇入型半導體封裝可在其嵌入於球柵陣列基板中的狀態下在電子裝置的主板上安裝並使用。

扇出型半導體封裝

圖7為示出扇出型半導體封裝的剖面示意圖。

參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝半導體晶片2120之外進行重新分佈。在此種情形中，可在連接構件2140上進一步形成鈍化層2150，且可在鈍化層2150的開口中進一步形成凸塊下金屬層2160。可在凸塊下金屬層2160上進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層(圖中未示出)等的積體電路(IC)。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142以及將連接墊2122與重佈線層2142電性連接至彼此的通孔2143。

如上所述，扇出型半導體封裝可具有半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重新分佈並朝半導體晶片之外進行設置的形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子均需要設置於半導體晶片內部。因此，當半導體晶片的尺寸減小時，需減小球的尺寸及節距，進而使得標準化球佈局(standardized ball layout)可能無法在扇入型半導體封裝中使用。另一方面，扇出型半導體封裝具有半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重新分佈並朝半導體晶片之外進行設置的形式，如上所述。因此，即使在半導體晶片的尺寸減小的情形中，標準化球佈局亦可照樣用於扇出型半導體封裝中，進而使得扇出型半導體封裝無需使用單獨的球柵陣列基板即可安裝於電子裝置的主板上，如下所述。

參照圖8，扇出型半導體封裝2100可藉由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重新分佈至半導體晶片2120的尺寸之外的扇出區域，進而使得標準化球佈局可照樣用於扇出型半導體封裝2100中。因此，扇出型半導體封裝2100無須使用單獨的球柵陣列基板等即可安裝於電子裝置的主板2500上。

如上所述，由於扇出型半導體封裝無須使用單獨的球柵陣列基板即可安裝於電子裝置的主板上，因此扇出型半導體封裝可以較使用球柵陣列基板的扇入型半導體封裝的厚度低的厚度實施。因此，可使扇出型半導體封裝小型化且薄化。另外，扇出型電子組件封裝具有優異的熱特性及電性特性，進而使得扇出型電子組件封裝尤其適宜用於行動產品。因此，扇出型電子組件封裝可以較使用印刷電路板(PCB)的一般疊層封裝(package-on-package，POP)類型的形式更緊湊的形式實施，且可解決因翹曲(warpage)現象出現而產生的問題。

同時，扇出型半導體封裝指一種封裝技術，如上所述用於將半導體晶片安裝於電子裝置的主板等上且保護半導體晶片免受外部影響，且其是與例如球柵陣列基板等印刷電路板(PCB)的概念不同的概念，印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且有扇入型半導體封裝嵌入於其中。

圖9為示出半導體封裝的實例的剖面圖，且圖10為沿圖9所示半導體封裝的線I-I’所截取的剖開俯視圖。

參照圖9及圖10，根據例示性實施例的半導體封裝100A包括：框架110，具有貫穿孔110H且包括電性連接至彼此的多個配線層112a及配線層112b；半導體晶片120，設置於框架110的貫穿孔110H中，具有上面設置有連接墊122的主動面及被設置成與所述主動面相對的非主動面；散熱構件170，設置於半導體晶片120的非主動面上，具有多個孔洞170H且包含石墨系材料；黏合構件175，設置於半導體晶片120的非主動面與散熱構件170之間；包封體130，覆蓋框架110、半導體晶片120及散熱構件170中的每一者的至少部分；連接構件140，設置於框架110的底表面及半導體晶片120的主動面上，包括電性連接至連接墊122的重佈線層142；第一鈍化層150，設置於連接構件140的底表面上；凸塊下金屬層160，設置於第一鈍化層150的開口上；電性連接金屬165，設置於第一鈍化層150的底表面上且連接至凸塊下金屬層160；背側配線層182，設置於包封體130的頂表面上；背側通孔183，貫穿包封體130且將背側配線層182電性連接至所述多個配線層112a及配線層112b；第二鈍化層190，設置於包封體130的頂表面上；以及被動組件155，設置於第一鈍化層150的底表面上。

在例如應用處理器(AP)等系統級晶片(system on chip，SoC)的情形中，熱量局部地產生於執行操作的半導體晶片的內部位置處。因此，散熱構件越靠近加熱位置，則散熱可能越有效。為此，可考慮將包含銅(Cu)的金屬凸塊貼附至半導體晶片的非主動面。然而，由於例如銅(Cu)等金屬具有較構成半導體晶片的本體的矽(Si)的熱膨脹係數高的熱膨脹係數，因此，半導體晶片與金屬凸塊之間可能由於溫度變化所引起的機械應力而發生介面分層。另外，由於例如銅(Cu)等金屬具有較具有高脆性(brittleness)的矽(Si)高的延展性，因此當兩種材料被結合且接著被切割時可能出現毛邊(burring)等。

同時，在根據例示性實施例的半導體封裝100A的情形中，可在半導體晶片120的非主動面上設置包含具有較矽(Si)高的導熱係數的石墨系材料的散熱構件170，以確保散熱特性。由於石墨系材料具有與矽(Si)的熱膨脹係數相似的熱膨脹係數，因此可解決例如半導體晶片120與散熱構件170之間的介面分層或者出現毛邊等問題。散熱構件170可包含熱解石墨作為石墨系材料。由於熱解石墨可具有相對大的厚度，因此可進一步提高熱解石墨的可加工性(workability)。熱解石墨可包括熱裂解石墨(thermal pyrolytic graphite，TPG)、高度定向的熱解石墨(highly oriented pyrolytic graphite，HOPG)、經壓縮退火的熱解石墨(compression annealed pyrolytic graphite，CAPG)等。熱解石墨可藉由在高溫下熱解例如聚醯亞胺等原料以進行碳化和石墨化而以片材的形式製備，且可為例如熱解石墨片材(pyrolytic graphite sheet，PGS)。熱解石墨片材可在平面方向(x-y方向)上具有高導熱係數，所述平面方向是半導體晶片120的非主動面延伸的方向。散熱構件170可包含90重量%(wt%)或大於90重量%的上述熱解石墨。散熱構件170可更包含：小於5重量%的用於降低熱接觸電阻的第一添加劑，例如鋯(Zr)、鉻(Cr)及硼(B)中的至少一者；碳化物形成添加劑；以及小於5重量%的用於提高垂直方向(z方向，例如垂直於半導體晶片120的非主動面的方向)上的導熱係數的第二添加劑，例如碳奈米管(carbon nanotube，CNT)、氮化硼及其組合(碳奈米管+氮化硼)。

根據例示性實施例的半導體封裝100A可包括散熱構件170，散熱構件170具有多個孔洞170H以補償垂直方向(z方向)上的內聚力。舉例而言，熱解石墨可能因原子層藉由凡得瓦交互作用(van der Waals interaction)結合而在垂直方向上具有低內聚力，但是藉由加工所述多個孔洞170H可改善低內聚力。散熱構件170的所述多個孔洞170H可在平面上佈置成列和行。所述多個孔洞170H中的每一者可貫穿整個散熱構件170。在例示性實施例中，設置於半導體晶片120的非主動面與散熱構件170之間的黏合構件175可填充所述多個孔洞170H中的至少一者的下側的部分，進而使得可更有效地改善內聚力。所述多個孔洞170H可利用包封體130來填充。舉例而言，包封體130可填充所述多個孔洞170H的壁表面之間的空間且可與所述多個孔洞170H中的每一者的壁表面的至少部分接觸。在此種情形中，可進一步改善散熱構件170的上述內聚力。在平面上，0<b<0.6a或0.05a<b<0.6a，其中「a」是散熱構件170的平面面積S₁且「b」是所述多個孔洞170H的平面面積S₂之和。散熱構件170的平面面積S₁是指散熱構件170在例如圖10中所觀察的平面上的垂直長度與水平長度的粗乘積(rough product)的結果，而與所述多個孔洞170H的加工無關。藉由加工所述多個孔洞170H，可排出黏合構件175的出氣，以改善顆粒污染、內部斷裂、分層等的可靠性。然而，由於由散熱構件170所佔用的面積隨著由所述多個孔洞170H所佔用的面積的增加而減小，因此散熱構件170的導熱係數可能降低，從而使熱效率劣化。另一方面，藉由加工所述多個孔洞170H，可顯著地降低黏合構件175的出氣對可靠性及熱效率變化的影響。

散熱構件170可具有較半導體晶片120的厚度小的厚度。舉例而言，散熱構件170的厚度可小於半導體晶片120及散熱構件170的整個厚度的50%。舉例而言，半導體晶片120的厚度可介於50微米至180微米範圍內，且散熱構件170的厚度可具有20微米或大於20微米的範圍，例如20微米至100微米的範圍。散熱構件170包含碳系材料中的熱解石墨，且因此可製備成具有此種厚度範圍。舉例而言，在其他碳系材料中，石墨烯具有顯著低的厚度且碳化矽(SiC)難以薄化。同時，熱解石墨有利於相對容易地進行厚度調整及加工。

散熱構件170可具有較矽(Si)的導熱係數高的導熱係數。舉例而言，具有多個孔洞170H的散熱構件170在水平方向上可具有大於約150瓦/米開(W/mK)(即矽(Si)的導熱係數)的導熱係數。具有約2.7百萬分率/開(ppm/K)的熱膨脹係數(CTE)的矽(Si)與散熱構件170之間的熱膨脹係數之差可不大於10百萬分率/開。舉例而言，散熱構件170可具有範圍介於約1百萬分率/開至8百萬分率/開的熱膨脹係數。散熱構件170可在具有此種高導熱係數的同時顯著減小散熱構件170與主要由矽(Si)形成的半導體晶片120之間的熱膨脹係數的差異，以有效地防止翹曲及介面分層的發生。

黏合構件175可具有高介面結合可靠性，且亦可具有低熱阻。就此而言，黏合構件175可具有小於3微米的厚度及0.5瓦/米開或小於0.5瓦/米開的導熱係數。舉例而言，黏合構件175可為具有小於或等於2微米的顯著低厚度的環氧樹脂-丙烯酸型低黏度黏合劑(epoxy-acryl type low-viscosity adhesive)。此種黏合劑可藉由例如旋塗(spin coating)等塗佈方法形成。作為另一選擇，黏合構件175可為具有850奈米或小於850奈米或者500奈米或小於500奈米的顯著低厚度的環氧樹脂-胺型沈積層。此種沈積層可藉由引發式化學氣相沈積(initiated chemical vapor deposition，iCVD)，利用引發劑(initiator)來形成。另一方面，黏合構件175可具有3微米或大於3微米的厚度及較0.5瓦/米開高的導熱係數。黏合構件175可為導熱黏合劑或增黏劑(tackifier)，其中樹脂利用填料來填充，所述填料各自具有高導熱係數。填料可為金屬填料及/或陶瓷填料，但並非僅限於此。

在下文中，將更詳細闡述根據例示性實施例的半導體封裝100A中所包括的組件。

框架110可根據詳細材料而進一步改善封裝100A的剛性，且可用於確保包封體130的厚度均勻性等。半導體封裝100A 可藉由框架110用作疊層封裝(PoP)的部分。框架110具有貫穿孔110H。半導體晶片120及散熱構件170設置於貫穿孔110H中，以與框架110間隔開預定距離。半導體晶片120的側表面的周邊可被框架110環繞。然而，此種形式僅為實例，且可經各式修改以具有其他形式，並且框架110可端視此種形式而執行另一功能。必要時，可省略框架110。作為框架110的替代，可引入金屬柱以用於垂直電性連接。然而，當提供框架110時，可更有利地確保板級可靠性。

框架110具有貫穿至少絕緣層111的貫穿孔110H。半導體晶片120設置於貫穿孔110H中且必要時，可與被動組件一起設置於貫穿孔110H中。如圖10中所示，貫穿孔110H可具有其中壁表面環繞半導體晶片120的形狀，但是貫穿孔110H的形狀並非僅限於此。除絕緣層111以外，框架110可更包括配線層112a及配線層112b以及配線通孔113，以充當電性連接構件。

絕緣層111可由絕緣材料形成。絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合或者將熱固性樹脂或熱塑性樹脂與無機填料一起浸漬於例如玻璃纖維(或玻璃布或玻璃纖維布)等核心材料中的樹脂，例如預浸體(prepreg)、味之素構成膜(Ajinomoto Build-up Film，ABF)、弗朗克功能調節劑4(Frankel’s function regulator-4，FR-4)、雙馬來醯亞胺三嗪(Bismaleimide Triazine，BT)等。框架110可充當支撐構件。

配線層112a及配線層112b可與配線通孔113一起提供垂直電性連接通路，且可用於對連接墊122進行重新分佈。配線層112a及配線層112b可分別設置於絕緣層111的底表面及頂表面上。配線層112a及配線層112b的材料可為金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。配線層112a及配線層112b可視對應層的設計而執行各種功能。舉例而言，配線層112a及配線層112d可包括接地(GrouND：GND)圖案、功率(PoWeR：PWR)圖案、訊號(Signal：S)圖案等。訊號(S)圖案可包括除接地(GND)圖案、電源(PWR)圖案等以外的各種訊號，例如資料訊號。配線層112a及配線層112b亦可包括通孔接墊、電性連接金屬接墊等。配線層112a及配線層112b可藉由鍍覆製程(plating process)形成，且可分別包括晶種層及導體層。

配線通孔113可貫穿絕緣層111的頂表面及底表面。配線通孔113可將絕緣層111的底表面及頂表面的配線層112a與配線層112b電性連接至彼此。因此，可在框架110中形成電性通路。配線通孔113的材料可為金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。配線通孔可為利用金屬材料填充的填充型通孔或者沿通孔孔洞的壁表面形成金屬材料的共形型通孔。配線通孔113可具有寬度實質上恆定的圓柱形形狀。配線通孔113可具有用於訊號的通孔、用於電源的通孔、用於接地的通孔等。用於電源的通孔與用於接地的通孔可為相同的通孔。配線通孔113可藉由鍍覆製程形成，且可包括晶種層及導體層。

半導體晶片120可為以數百至數百萬個或更多量的元件整合於單一晶片中提供的積體電路(IC)。半導體晶片120可為例如處理器晶片，例如中央處理器(例如，中央處理單元(CPU))、圖形處理器(例如，圖形處理單元(GPU))、現場可程式閘陣列(field programmable gate array，FPGA)、數位訊號處理器、密碼處理器、微處理器、微控制器等，詳言之為應用處理器(AP)，但半導體晶片120的實例並非僅限於此。舉例而言，半導體晶片120可為邏輯晶片，例如類比至數位轉換器(ADC)、應用專用積體電路(ASIC)；或者可為記憶體晶片，例如揮發性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM)或快閃記憶體)等。另外，所述晶片可彼此組合。

半導體晶片120具有上面設置有連接墊122的主動面以及與主動面相對的非主動面。半導體晶片120可以主動晶圓為基礎而形成。在此種情形中，可使用矽(Si)、鍺(Ge)、砷化鎵(GaAs)等作為本體121的基礎材料(base material)。本體121可包括形成於其中的各種電路。連接墊122被提供用於將半導體晶片120電性連接至其他組件。連接墊122的材料可為例如鋁(Al)等金屬材料，但並非僅限於此。可在本體121上進一步提供鈍化層123，以暴露出連接墊122。鈍化層123可為氧化物層或氮化物層，或者可為氧化物層與氮化物層所構成的雙層。

儘管在圖式中未示出，然而必要時，可在貫穿孔110H的壁表面上提供金屬薄膜，以達成散熱及/或電磁干擾屏蔽。必要時，可在貫穿孔110H中提供多個半導體晶片以執行相同的功能或不同的功能。在此種情形中，所述多個半導體晶片中的一者或多者或者每一者可設置有散熱構件170及黏合構件175。另外，必要時，可在貫穿孔110H中提供例如電感器或電容器等附加被動組件。

包封體130可填充貫穿孔110H的至少部分，且覆蓋框架110、半導體晶片120、散熱構件170及黏合構件175中的每一者的至少部分。舉例而言，包封體130可覆蓋框架110的頂表面、半導體晶片120的四個側表面、散熱構件170的頂表面及四個側表面以及黏合構件175的四個側表面。包封體130可填充貫穿孔110H的壁表面與半導體晶片120的側表面之間的空間、貫穿孔110H的壁表面與散熱構件170的側表面之間的空間、貫穿孔110H的壁表面與黏合構件175的側表面之間的空間以及散熱構件170的所述多個孔洞170H中的每一者的至少部分。由於散熱構件170亦可被包封體130包封，因此可改善散熱構件170的內聚力。如上所述，由於散熱構件170可包含其中原子層藉由凡得瓦交互作用而結合的熱解石墨，因此垂直於半導體晶片120的頂表面的方向上的內聚力可能為低的。然而，提供包封體130來覆蓋散熱構件170的頂表面及側表面並填充所述多個孔洞170H，且因此可改善內聚力。

包封體130可填充貫穿孔110H，以端視具體材料而充當用於固定半導體晶片120的黏合劑並用於減少彎曲(buckling)。包封體130可包含絕緣材料。所述絕緣材料可為包括無機填料及絕緣樹脂的材料，舉例而言，熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；或者在上述樹脂中包含例如無機填料等加強材料的樹脂，例如味之素構成膜、弗朗克功能調節劑4、雙馬來醯亞胺三嗪、樹脂等。此外，所述絕緣材料可為例如環氧樹脂模製化合物(epoxy molding compound，EMC)等已知的模製材料，且必要時可為例如感光成像包封體(photoimageable encapsulant，PIE)樹脂等感光性材料。必要時，所述絕緣材料可為其中將例如熱固性樹脂或熱塑性樹脂等絕緣樹脂浸漬於例如無機填料及/或玻璃纖維等核心材料中的樹脂。

連接構件140可對半導體晶片120的連接墊122進行重新分佈。半導體晶片120的具有各種功能的數十至數百個連接墊122可藉由連接構件140進行重新分佈，且視其功能而定，可藉由電性連接金屬165物理連接至及/或電性連接至外部組件。連接構件140包括：絕緣層141，設置於框架110的底表面及半導體晶片120的主動面上；重佈線層142，設置於絕緣層141的頂表面上；以及連接通孔143，貫穿絕緣層141且將重佈線層142電性連接至連接墊122及配線層112a及配線層112b中的每一者。儘管圖式中未示出，然而絕緣層141、重佈線層142及連接通孔143可包括更大數目的層。

絕緣層341的材料可為絕緣材料。在此種情形中，亦可使用感光成像介電(photoimageable dielectric，PID)材料作為絕緣材料。由於可藉由光通孔(photovia)引入精密節距，因此對於精密電路及高密度設計可為有利的。因此，半導體晶片120的數十到數百萬個連接墊122可有效地重新分佈。絕緣層141之間的邊界可易於為明顯，或者可不易於為明顯。

重佈線層142可對半導體晶片120的連接墊122進行重新分佈，以將半導體晶片120的連接墊122電性連接至電性連接金屬165。重佈線層142的材料可為金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。重佈線層142可視對應層的設計而執行各種功能。舉例而言，重佈線層142可包括接地(GND)圖案、電源(PWR)圖案、訊號(S)圖案等。接地(GND)圖案與電源(PWR)圖案可彼此相同。重佈線層142亦可包括通孔接墊、電性連接金屬接墊等。

連接通孔143可將形成於不同層上的重佈線層142電性連接至彼此。此外，連接通孔143可將連接墊122與重佈線層142電性連接至彼此。此外，連接通孔143可將配線層112a及配線層112b與重佈線層142電性連接至彼此。當半導體晶片120為裸晶粒時，連接通孔143可與連接墊122物理接觸。連接通孔143的材料可為金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。連接通孔143 可為利用金屬材料完全填充的通孔或者可為沿通孔孔洞的壁表面形成金屬材料的通孔。連接通孔143可具有錐形形狀。

第一鈍化層150可保護連接構件140不受外部物理性和化學性損傷等。第一鈍化層150可被省略。第一鈍化層150可包括開口，以暴露出連接構件140的最下重佈線層142的至少部分。可在第一鈍化層150中形成數十至數千個開口。開口中的每一者可包括多個孔洞。第一鈍化層150的材料不受限制。第一鈍化層150的材料可為絕緣材料。所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合或者將熱固性樹脂或熱塑性樹脂與無機填料一起浸漬於例如玻璃纖維等核心材料中的樹脂，例如預浸體、味之素構成膜、弗朗克功能調節劑4、雙馬來醯亞胺三嗪等。作為另一選擇，所述絕緣材料可為阻焊劑(solder resist，SR)。

被動組件155可設置於第一鈍化層150的底表面上，且可設置於電性連接金屬165之間。被動組件155可被省略。被動組件155可電性連接至最下重佈線層142。被動組件155可例如為包括電感器、電容器等的表面安裝(surface mounting，SMT)組件。

凸塊下金屬層160可改善電性連接金屬165的連接可靠性。因此，凸塊下金屬層160可改善封裝100A的板級可靠性。凸塊下金屬層160亦可被省略。凸塊下金屬層160可經由第一鈍化層150的開口連接至所暴露出的最下重佈線層142。可藉由已知的金屬化方法，使用已知材料(例如金屬)在第一鈍化層150的開口中形成凸塊下金屬層160，但其形成方法並非僅限於此。

電性連接金屬165可將半導體封裝100A物理連接至及/或電性連接至外部組件。舉例而言，半導體封裝100A可藉由電性連接金屬165安裝於電子裝置的主板上。電性連接金屬165可由例如焊料等低熔點金屬形成，但電性連接金屬165的材料並非僅限於此。電性連接金屬165可為接腳、球、引腳等。電性連接金屬165可具有多層結構或單層結構。當電性連接金屬165具有多層結構時，電性連接金屬165可包含銅柱及焊料。當電性連接金屬165具有單層結構時，電性連接金屬165可包含錫-銀焊料或銅，但是電性連接金屬165的結構並非僅限於此。電性連接金屬165的數目、電性連接金屬165之間的間隙、電性連接金屬165的佈置形式等不限於特定實例，且可由熟習此項技術者視設計而進行充分修改。舉例而言，電性連接金屬165的數目可為數十至數千，或者可大於或小於以上實例。

電性連接金屬165中的至少一者可設置於扇出區域中。用語「扇出區域」可指設置有半導體晶片120的區域之外的區域。扇出型封裝相較於扇入型封裝而言可具有進一步改善的可靠性，且可實施多個輸入/輸出(I/O)端子，且可易於實施三維(three-dimensional，3D)連接。此外，扇出型封裝相較於球柵陣列(BGA)封裝、接腳柵陣列(land grid array，LGA)封裝等而言可具有較小的厚度及更好的成本競爭力。

散熱構件170可藉由黏合構件175設置於半導體晶片120的整個非主動面上，且可與半導體晶片120及黏合構件175一起設置於框架110的貫穿孔110H中。當從上方觀察時，散熱構件170可具有與半導體晶片120的非主動面實質上相同的尺寸。舉例而言，散熱構件170的至少一個側表面可與半導體晶片120的側表面實質上共面。散熱構件170可設置成片材形式以藉由黏合構件175結合至半導體晶片120的非主動面。在另一實例中，散熱構件170可直接結合至半導體晶片120的非主動面。在此種情形中，結合至彼此的半導體晶片120的表面與散熱構件170可藉由化學機械研磨(chemical mechanical polishing，CMP)製程等以化學方式和機械方式修改，且可被按壓及/或加熱以進行結合。

散熱構件170可包含例如熱解石墨等石墨系材料，石墨系材料的導熱係數高於但相似於矽(Si)的導熱係數。如上所述，熱解石墨可包括熱裂解石墨(TPG)、高度定向的熱解石墨(HOPG)、經壓縮退火的熱解石墨(CAPG)等。散熱構件170可呈熱解石墨片材(PGS)的形式。熱解石墨片材(PSG)可包括90重量%或大於90重量%的熱解石墨。熱解石墨片材(PSG)可進一步包含少於5重量%的鋯(Zr)、鉻(Cr)及硼(B)中的至少一者作為第一添加劑，且可更包含少於5重量%的碳奈米管(CNT)、氮化硼以及其組合作為第二添加劑。

散熱構件170可具有多個孔洞170H，經由所述多個孔洞170H可補償垂直方向上的內聚力。散熱構件170的所述多個孔洞170H當自上方觀察時可佈置成列和行。所述多個孔洞170H中的每一者可貫穿整個散熱構件170。在例示性實施例中，設置於半導體晶片120的非主動面與散熱構件170之間的黏合構件175可填充所述多個孔洞170H中的至少一者的下側的部分，以更有效地改善上述內聚力。所述多個孔洞170H可利用包封體130來填充。舉例而言，包封體130可填充所述多個孔洞170H中的每一者的壁表面之間的空間且可與所述多個孔洞170H中的每一者的壁表面的至少部分接觸。在此種情形中，可進一步改善散熱構件170的上述內聚力。在平面上，0<b<0.6a或0.05a<b<0.6a，其中「a」是散熱構件170的平面面積S₁，且「b」是所述多個孔洞170H的平面面積S₂之和。藉由加工滿足以上範圍的所述多個孔洞170H，可顯著地降低黏合構件175的出氣對可靠性及熱效率變化的影響。所述多個孔洞170H可藉由紫外線雷射的照射來加工。在此種情形中，可改善孔洞170H的加工精度、加工時間及所加工表面的狀態。

散熱構件170可具有較半導體晶片120的厚度小的厚度。舉例而言，散熱構件170的厚度可小於半導體晶片120及散熱構件170的整個厚度的50%。舉例而言，半導體晶片120的厚度可介於50微米至180微米範圍內，且散熱構件170的厚度可具有20微米或大於20微米的範圍，例如20微米至100微米。散熱構件170包含碳系材料中的熱解石墨以製造成具有此種厚度範圍。舉例而言，在其他碳系材料中，石墨烯具有顯著低的厚度且碳化矽難以薄化。同時，熱解石墨有利於相對容易地進行厚度調整及加工。

散熱構件170可具有較矽(Si)的導熱係數高的導熱係數。舉例而言，具有多個孔洞170H的散熱構件170在水平方向上可具有大於約150瓦/米開(即矽(Si)的導熱係數)的導熱係數。具有約2.7百萬分率/開的熱膨脹係數(CTE)的矽(Si)與散熱構件170之間的熱膨脹係數之差可不大於10百萬分率/開。舉例而言，散熱構件170可具有範圍介於約1百萬分率/開至8百萬分率/開的熱膨脹係數。散熱構件170可在具有此種高導熱係數的同時顯著減小散熱構件170與主要由矽(Si)形成的半導體晶片120之間的熱膨脹係數的差異，以有效地防止翹曲及介面分層的發生。

黏合構件175可設置於半導體晶片120的整個非主動面上，且可與半導體晶片120及散熱構件170一起設置於框架110的貫穿孔110H中。當自上方觀察時，黏合構件175可具有與半導體晶片120的非主動面以及散熱構件170實質上相同的尺寸。舉例而言，黏合構件175的至少一個側表面可與半導體晶片120的側表面及散熱構件170的側表面共面。黏合構件175可具有小於3微米的厚度及0.5瓦/米開或小於0.5瓦/米開的導熱係數。舉例而言，黏合構件175可為具有小於或等於2微米的顯著低厚度的環氧樹脂-丙烯酸型低黏度黏合劑。此種黏合劑可藉由例如旋塗等塗佈方法形成。作為另一選擇，黏合構件175可為具有850奈米或小於850奈米或者500奈米或小於500奈米的顯著低厚度的環氧樹脂-胺型沈積層。此種沈積層可藉由引發式化學氣相沈積(iCVD)，利用引發劑來形成。另一方面，黏合構件175可具有3微米或大於3微米的厚度及較0.5瓦/米開高的導熱係數。黏合構件175可為導熱黏合劑或增黏劑，其中樹脂利用填料來填充，所述填料各自具有高導熱係數。填料可為金屬填料及/或陶瓷填料，但並非僅限於此。

背側配線層182可設置於包封體130的頂表面上，且可藉由貫穿包封體130的背側通孔183電性連接至框架110的配線層112a及配線層112b。背側配線層182及背側通孔183可被省略。背側配線層182的至少部分可經由第二鈍化層190的開口向上暴露出。根據例示性實施例，背側配線層182可呈位於半導體晶片120上方的板的形式，且背側通孔183可呈具有預定長度的溝槽通孔或線通孔的形式。在此種情形中，可實質上阻擋電磁波的所有傳播通路，以進一步改善電磁干擾屏蔽效果。背側配線層182以及背側通孔183亦可由銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)或其合金形成。

第二鈍化層190可保護背側配線層182不受外部物理性和化學性損傷等。第二鈍化層190亦可被省略。第二鈍化層190可具有開口，以暴露出背側配線層182的至少部分。可在第二鈍化層190中形成數十至數千個開口。開口中的每一者可包括多個孔洞。第二鈍化層190的材料不受限制，且可為例如絕緣材料。所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合或者將熱固性樹脂或熱塑性樹脂與無機填料一起浸漬於例如玻璃纖維等核心材料中的樹脂，例如預浸體、味之素構成膜、弗朗克功能調節劑4、雙馬來醯亞胺三嗪等。作為另一選擇，所述絕緣材料可為阻焊劑(SR)。由於第一鈍化層150與第二鈍化層190具有相同的材料，因此其可用於控制由於對稱效應引起的熱膨脹係數(CTE)。

圖11為示出半導體封裝的另一實例的剖面示意圖。

參照圖11，根據另一例示性實施例的半導體封裝100B可包括與上述半導體封裝100A的框架110不同的框架110。具體而言，框架110可包括：第一絕緣層111a；第一配線層112a及第二配線層112b，分別設置於第一絕緣層111a的兩個表面上；第二絕緣層111b及第三絕緣層111c，分別設置於第一絕緣層111a的兩個表面上，分別覆蓋第一配線層112a及第二配線層112b；第三配線層112c，設置於與第二絕緣層111b的嵌入有第一配線層112a的一側相對的一側上；第四配線層112d，設置於與第三絕緣層111c的嵌入有第二配線層112b的一側相對的一側上；第一配線通孔113a，貫穿第一絕緣層111a，且將第一配線層112a與第二配線層112b電性連接至彼此；第二配線通孔113b，貫穿第二絕緣層111b，且將第一配線層112a與第三配線層112c電性連接至彼此；以及第三配線通孔113c，貫穿第三絕緣層111c，且將第二配線層112b與第四配線層112d電性連接。由於框架110具有較大數目的配線層112a、配線層112b、配線層112c及配線層112d，因此可進一步簡化連接構件140。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可視其功能而電性連接至連接墊120P。

第一絕緣層111a可具有較第二絕緣層111b及第三絕緣層111c中的每一者的厚度大的厚度。第一絕緣層111a可具有相對大的厚度以維持剛性，且第二絕緣層111b及第三絕緣層111c可被引入以形成較大數目的配線層112c及配線層112d。自相似的角度來看，貫穿第一絕緣層111a的第一配線通孔113a可具有較貫穿第二絕緣層111b及第三絕緣層111c的第二配線通孔113b及第三配線通孔113c中的每一者的高度及平均直徑大的高度及平均直徑。另外，第一配線通孔113a中的每一者可具有沙漏形狀或圓柱形形狀，而第二配線通孔113b中的每一者與第三配線通孔113c中的每一者可具有彼此相對的錐形形狀。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d中的每一者可具有較重佈線層142的厚度大的厚度。

其他配置與上述半導體封裝100A的配置實質上相同，且因此，將不再對其予以贅述。

圖12為示出半導體封裝的另一實例的剖面示意圖。

參照圖12，根據另一例示性實施例的半導體封裝100C可包括與上述半導體封裝100A的框架110不同的框架110。具體而言，框架110可包括：第一絕緣層111a；第一配線層112a，嵌入於第一絕緣層111a的下側中；第二配線層112b，設置於第一絕緣層111a的頂表面上；第二絕緣層111b，設置於第一絕緣層111a的頂表面上，將第二配線層112b嵌入；第三配線層112c，設置於第二絕緣層111b的頂表面上；第一配線通孔113a，貫穿第一絕緣層111a且將第一配線層112a與第二配線層112b電性連接至彼此；以及第二配線通孔113b，貫穿第二絕緣層111b且將第二配線層112b與第三配線層112c電性連接至彼此。與以上說明相似，由於框架110包括第一配線層112a、第二配線層112b及第三配線層112c，因此可簡化連接構件140的設計。第一配線層112a、第二配線層112b及第三配線層112c可視其功能而電性連接至連接墊120P。

第一配線層112a可凹陷至第一絕緣層111a中。舉例而言，第一絕緣層111a的底表面可與第一配線層112a的底表面具有台階。凹陷區域可具有與凹陷區域實質上相同的寬度。凹陷區域的上側及下側中的每一者可具有與所暴露出的第一配線層112a的底表面實質上相同的寬度。第一配線層112a、第二配線層112b及第三配線層112c中的每一者可具有較重佈線層142的厚度大的厚度。由於當形成用於第一配線通孔113a的孔洞時，第一配線層112a的接墊的部分可充當終止元件(stopper)，因此在製程方面，第一配線通孔113a的配線通孔具有上表面寬度大於下表面寬度的錐形形狀可為有利的。在此種情形中，第一配線通孔113a中的配線通孔可與第二配線層112b的接墊圖案整合於一起。相似地，由於當形成用於第二配線通孔113b的孔洞時，第二配線層112b的接墊的部分可充當終止元件，因此在製程方面，第二配線通孔113b的配線通孔具有上表面寬度大於下表面寬度的錐形形狀可為有利的。在此種情形中，第二配線通孔113b中的配線通孔可與第三配線層112c的接墊圖案整合於一起。

圖13為示出半導體封裝的另一實例的剖面示意圖。

參照圖13，相較於上述半導體封裝100A，半導體封裝100D可更包括填充散熱構件170的多個孔洞170H的第一金屬層177。第一金屬層177可與散熱構件170一起執行散熱功能。第一金屬層177可在填充所述多個孔洞170H中的每一者的壁表面之間的空間的同時與所述多個孔洞170H中的每一者的壁表面的至少部分接觸。包封體130可覆蓋散熱構件170的頂表面的至少部分、散熱構件170的側表面的至少部分及第一金屬層177的頂表面的至少部分。第一金屬層177可包含金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。第一金屬層177可藉由脈衝反向電鍍(pulse-reverse electroplating)來填充孔洞170H。第一金屬層177使得散熱構件170可提高垂直於半導體晶片120的頂表面的方向上的導熱係數。

圖14為示出半導體封裝的另一實例的剖面示意圖。

參照圖14，根據另一例示性實施例的半導體封裝100E 可包括與上述半導體封裝100D的框架110不同的框架110。具體而言，框架110可包括：第一絕緣層111a；第一配線層112a及第二配線層112b，分別設置於第一絕緣層111a的兩個表面上；第二絕緣層111b，分別設置於第一絕緣層111a的兩個表面上，分別覆蓋第一配線層112a及第二配線層112b；第三配線層112c，設置於與第二絕緣層111b的嵌入有第一配線層112a的一側相對的一側上；第四配線層112d，設置於與第三絕緣層111c的嵌入有第二配線層112b的一側相對的一側上；第一配線通孔113a，貫穿第一絕緣層111a，且將第一配線層112a與第二配線層112b電性連接至彼此；第二配線通孔113b，貫穿第二絕緣層111b，且將第一配線層112a與第三配線層112c電性連接；以及第三配線通孔113c，貫穿第三絕緣層111c，且將第二配線層112b與第四配線層112d電性連接。由於框架110包括較大數目的第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d，因此可進一步簡化連接構件140。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可視其功能而電性連接至連接墊120P。

其他配置與上述半導體封裝100A、100B及100D的配置實質上相同，且因此，將不再對其予以贅述。

圖15為示出半導體封裝的另一實例的剖面示意圖。

參照圖15，根據另一例示性實施例的半導體封裝100F可包括與上述半導體封裝100D的框架110不同的框架110。具體而言，框架110包括：第一絕緣層111a；第一配線層112b，埋置於第一絕緣層111a的下側中；第二配線層112b，設置於第一絕緣層111a的頂表面上；第二絕緣層111b，設置於第一絕緣層111a的頂表面上，將第二配線層112b嵌入；第三配線層112c，設置於第二絕緣層111b的頂表面上；第一配線通孔113a，貫穿第一絕緣層111a且將第一配線層112a與第二配線層112b電性連接至彼此；以及第二配線通孔113b，貫穿第二絕緣層111b且將第二配線層112b與第三配線層112c電性連接至彼此。與以上說明相似，由於框架110包括第一配線層112a、第二配線層112b及第三配線層112c，因此可簡化連接構件140的設計。第一配線層112a、第二配線層112b及第三配線層112c可視其功能而電性連接至連接墊120P。

其他配置與上述半導體封裝100A、半導體封裝100C及半導體封裝100D的配置實質上相同，且因此，將不再對其予以贅述。

圖16為示出半導體封裝的另一實例的剖面示意圖。

參照圖16，相較於上述半導體封裝100A，根據例示性實施例的半導體封裝100G可更包括環繞散熱構件170的第二金屬層179。第二金屬層179可環繞散熱構件170的所有表面，且亦可設置於孔洞170H的內側表面上。舉例而言，第二金屬層179可覆蓋散熱構件170的頂表面、散熱構件170的底表面、散熱構件170的側表面及多個孔洞170H中的每一者的壁表面。第二金屬層179 可插置於散熱構件170與包封體130之間。舉例而言，包封體130可填充所述多個孔洞170H中的每一者中的第二金屬層179之間的空間。第二金屬層179可與散熱構件170一起執行散熱功能。第二金屬層179可包括一或多個金屬層。舉例而言，第二金屬層179可包括第2-1金屬層179a及設置於第2-1金屬層179a上的第2-2金屬層179b，第2-1金屬層179a設置於散熱構件170的頂表面、底表面及側表面以及所述多個孔洞170H中的每一者的壁表面上。第2-1金屬層179a可與散熱構件170接觸，且第2-2金屬層179b可與包封體130及黏合構件175接觸。第2-1金屬層179a相較於第2-2金屬層179b而言對散熱構件170的結合力及黏合力可相對更好。第2-1金屬層179a可具有較第2-2金屬層179b的厚度小的厚度。第二金屬層179可包含金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。舉例而言，第2-1金屬層179a可為鈦(Ti)層，而第2-2金屬層179b可為銅(Cu)層。在半導體晶片120上提供散熱構件170之前或之後，可使用例如濺鍍(sputtering)等沈積製程來形成第二金屬層179。第二金屬層179使得可在製造製程期間容易地處理散熱構件170，且可防止發生由散熱構件170中的石墨產生的顆粒所引起的污染。另外，第二金屬層179使得散熱構件170可進一步提高垂直於半導體晶片120的頂表面的方向上的內聚力及導熱係數。

必要時，半導體封裝100G可進一步設置有貫穿包封體 130且將背側配線層182與第二金屬層179電性連接至彼此的散熱通孔。半導體晶片120的熱量可藉由散熱通孔更有效地向上散發。電性訊號可被施加至或不被施加至散熱通孔。當電性訊號不被施加至散熱通孔時，連接至散熱通孔的背側配線層182可充當散熱圖案層。當電性訊號被施加至散熱通孔時，所施加的訊號可為例如接地訊號，且散熱構件170可藉由散熱通孔電性連接至背側配線層182。散熱通孔的材料可與背側通孔183的材料相同，且可與散熱構件170的材料不同。散熱通孔的材料可為金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金。

圖17為示出半導體封裝的另一實例的剖面示意圖。

參照圖17，根據另一例示性實施例的半導體封裝100H可包括與上述半導體封裝100G的框架110不同的框架110。具體而言，框架110包括：第一絕緣層111a；第一配線層112a及第二配線層112b，分別設置於第一絕緣層111a的兩個表面上；第二絕緣層111b及第三絕緣層111c，分別設置於第一絕緣層111a的兩個表面上，分別覆蓋第一配線層112a及第二配線層112b；第三配線層112c，設置於與第二絕緣層111b的嵌入有第一配線層112a的一側相對的一側上；第四配線層112d，設置於與第三絕緣層111c的嵌入有第二配線層112b的一側相對的一側上；配線通孔113a，貫穿第一絕緣層111a，且將第一配線層112a與第二配線層112b電性連接至彼此；第二配線通孔113b，貫穿第二絕緣層111b，且將第一配線層112a與第三配線層112c電性連接至彼此；以及第三配線通孔113c，貫穿第三絕緣層111c，且將第二配線層112b與第四配線層112d電性連接至彼此。由於框架110包括較大數目的配線層112a、配線層112b、配線層112c及配線層112d，因此連接構件140的設計可被簡化。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可視其功能而電性連接至連接墊120P。

其他配置與上述半導體封裝100A、100B及100G的配置實質上相同，且因此，將不再對其予以贅述。

圖18為示出半導體封裝的另一實例的剖面示意圖。

參照圖18，根據另一例示性實施例的半導體封裝100I可包括與上述半導體封裝100G的框架110不同的框架110。具體而言，框架110包括：第一絕緣層111a；第一配線層112a，嵌入於第一絕緣層111a的下側中；第二配線層112b，設置於第一絕緣層111a的頂表面上；第二絕緣層111b，設置於第一絕緣層111a的頂表面上；第三配線層112c，設置於第二絕緣層111b的頂表面上；第一配線通孔113a，貫穿第一絕緣層111a且將第一配線層112a與第二配線層112b電性連接至彼此；以及第二配線通孔113b，貫穿第二絕緣層111b且將第二配線層112b與第三配線層112c電性連接。與以上說明相似，由於框架110包括第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d，因此可簡化連接構件140的設計。第一配線層112a、第二配線層112b、第三配線層112c及第四配線層112d可視其功能而電性連接至連接墊120P。

其他配置與上述半導體封裝100A、半導體封裝100C及半導體封裝100G的配置實質上相同，且因此，將不再對其予以贅述。

圖19示出藉由模擬具有不同封裝結構的比較例1、比較例2及比較例3、發明實例1及發明實例2中的熱阻而獲得的結果。在此種情形中，比較例1是下部封裝包括在雷射鑽孔製程(laser drilling process，LDP)-疊層封裝結構中具有100微米厚度的半導體晶片的情形。比較例2是在根據例示性實施例的半導體封裝100A中省略散熱構件170及黏合構件175的情形，且半導體封裝100A包括具有115微米、150微米及215微米厚度的半導體晶片120。比較例3是在比較例2中藉由濺鍍在半導體晶片120的非主動面上形成3微米厚度的石墨層的情形。發明實例1是根據例示性實施例在半導體封裝100A中使用了分別具有89微米/1微米/25微米、124微米/1微米/25微米及189微米/1微米/25微米厚度的半導體晶片120/黏合構件175/散熱構件170的情形。然而，不在散熱構件170中加工附加孔洞170H。使用了具有顯著低厚度的環氧樹脂-丙烯酸型低黏度黏合劑作為黏合構件175，且使用了熱解石墨片材(PGS)作為散熱構件170。發明實例2是在發明實例1中的散熱構件170中加工多個孔洞170H的情形。在此種情形中，所述多個孔洞170H中的每一者的直徑為300微米，孔洞170H的總數為5×5=25，且孔洞170H之間的節距為1.7毫米。因此，在平面上，相應孔洞170H的平面面積S₂之和對散熱構件170的平面面積S₁為約7.1%。

如可自模擬結果中看出，實例1及實例2的熱阻降低效果顯著好於基於比較例1的比較例2及比較例3的熱阻降低效果。當對比較例3與發明實例1及發明實例2進行比較時，比較例3表現出了相對高的熱阻，乃因就製程及成本而言，在增大藉由濺鍍而簡單地形成的石墨層的厚度方面存在限制。同時，在發明實例1及發明實例2的情形中，形成了相較於比較例3中的散熱構件而言厚度相對較大的散熱構件170，且因此改善了散熱效果。在發明實例2的情形中，相較於發明實例1，藉由在散熱構件170中加工多個孔洞170H降低了散熱效果，但是將理解，熱阻增加了約1%，而此並非為顯著差異。

圖20為示出根據本揭露中的例示性實施例的半導體封裝中散熱構件的散熱效果及黏合構件的出氣效果的模擬結果相依於由多個孔洞所佔用的平面面積而變化的曲線圖。

圖20示出藉由模擬散熱構件170的導熱係數及黏合構件175的出氣量而獲得的結果相依於由多個孔洞170H所佔用的平面面積對散熱構件170的平面面積的比率。在實施例中，在根據例示性實施例的半導體封裝100A中使用了封裝結構，所述封裝結構包括分別具有125微米/1微米/25微米厚度的半導體晶片120/黏合構件175/散熱構件170。使用了具有顯著低厚度的環氧樹脂-丙烯酸型低黏度黏合劑作為黏合構件175，且使用了熱解石墨片材(PGS)作為散熱構件170。散熱構件170的平面面積為100平方毫米(10毫米寬×10毫米長)，且所述多個孔洞170H中的每一者具有300微米的直徑。藉由改變所述多個孔洞170H的總數及其之間的節距改變了在平面上相應孔洞170H的平面面積S₂之和對散熱構件170的平面面積S₁的比率。

如可自模擬結果中看出，當所述多個孔洞170H的平面面積的比率小於60%時，散熱構件170的導熱係數可大於150瓦/米開，且散熱效果可為有意義的。當所述多個孔洞170H的平面面積的比率為60%或小於60%時，散熱構件170的導熱係數為150瓦/米開或小於150瓦/米開(其小於矽(Si)的導熱係數)，且散熱效果不可能是有意義的。當所述多個孔洞170H的平面面積的比率大於5%時，黏合構件175的出氣量可大於150奈克/平方厘米(ng/cm²)，以藉由所述多個孔洞170H達成有意義的出氣效果。當所述多個孔洞170H的平面面積的比率為5%或小於5%且當所述多個孔洞170H的平面面積的比率大於5%時，相對較高的可能性可為經由半導體晶片120與散熱構件170之間的區域或散熱構件170的內部散發黏合構件175的出氣。舉例而言，當所述多個孔洞 170H的平面面積的比率大於5%時，可有效地解決由分層、內部開裂等引起的例如空隙(void)等可靠性問題。

如上所述，可提供一種可引入散熱構件以改善散熱特性的半導體封裝。另外，可提供一種可解決例如散熱構件的內聚力、半導體晶片與散熱構件之間的組件之間的介面分層、散熱構件的內部開裂等可靠性問題的半導體封裝。

在本揭露中，已使用用語「下側」、「下部部分」、「下表面」等來指示相對於圖式的剖面而言朝向電子組件封裝的安裝表面的方向，已使用用語「上側」、「上部部分」、「上表面」等來指示與由用語「下側」、「下部部分」、「下表面」等所指示的方向相反的方向。然而，定義該些方向僅是為了方便闡釋，且本申請專利範圍並不受如上所述所定義的方向特別限制。

在說明中，組件與另一組件的「連接」的意義包括經由黏合層的間接連接以及在兩個組件之間的直接連接。另外，「電性連接」意味著包括物理連接及物理斷接(disconnection)。可理解，當以「第一」及「第二」來指稱元件時，所述元件不受其限制。使用該些用語可能僅用於將所述元件與其他元件區分開的目的，並可不限制所述元件的順序或重要性。在一些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。相似地，第二元件亦可被稱作第一元件。

本文中所使用的用語「例示性實施例」並不總是指同一例示性實施例，而是提供來強調與另一例示性實施例的特定特徵或特性不同的特定特徵或特性。然而，本文中所提供的例示性實施例被視為能夠藉由彼此整體組合或部分組合而實施。舉例而言，即使並未在另一例示性實施例中闡述在特定例示性實施例中闡述的一個元件，然而除非在另一例示性實施例中提供了相反或矛盾的說明，否則所述元件可被理解為與另一例示性實施例相關的說明。

本文中所使用的用語僅為闡述例示性實施例使用，而非限制本揭露。在此種情形中，除非基於特定上下文而另有必要解釋，否則單數形式包括複數形式。

儘管以上已示出並闡述了例示性實施例，然而對於熟習此項技術者而言將顯而易見，可在不背離如由隨附申請專利範圍所定義的本揭露的範圍的條件下進行修改及變化。

100A:封裝/半導體封裝

110:框架

110H:貫穿孔

111、141:絕緣層

112a:配線層/第一配線層

112b:配線層/第二配線層

113:配線通孔

120:半導體晶片

121:本體

122:連接墊

123:鈍化層

130:包封體

142:重佈線層