[go: up one dir, main page]

TW201830580A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201830580A
TW201830580A TW106119976A TW106119976A TW201830580A TW 201830580 A TW201830580 A TW 201830580A TW 106119976 A TW106119976 A TW 106119976A TW 106119976 A TW106119976 A TW 106119976A TW 201830580 A TW201830580 A TW 201830580A
Authority
TW
Taiwan
Prior art keywords
layer
etching
forming
boron
mask
Prior art date
Application number
TW106119976A
Other languages
English (en)
Other versions
TWI646632B (zh
Inventor
蕭寒稊
吳文成
孫誌鴻
陳致宇
王冠程
蔡釋嚴
邱意為
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830580A publication Critical patent/TW201830580A/zh
Application granted granted Critical
Publication of TWI646632B publication Critical patent/TWI646632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/3411—
    • H10P14/3454—
    • H10P14/414—
    • H10P30/209—
    • H10P30/22—
    • H10P50/00—
    • H10P50/264—
    • H10P50/73—
    • H10P76/204—
    • H10W20/056—
    • H10W20/069—
    • H10W20/074—
    • H10W20/088—
    • H10W20/089—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H10P32/302—
    • H10P50/667—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

方法包括：對部份第一層進行佈植以形成佈植區，並移除第一層的未佈植的部份。在移除第一層的未佈植的部份後，保留佈植區。接著對第一層下的第二層進行蝕刻，其中佈植區作為蝕刻中的第一蝕刻遮罩之一部份。移除佈植區。以第二層作為遮罩，蝕刻金屬遮罩以形成圖案化遮罩。接著蝕刻層間介電物以形成接點開口，其中圖案化的遮罩作為第二蝕刻遮罩。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置的形成方法。
在形成積體電路時，接點插塞用以連接至電晶體的源極區、汲極區、與閘極。源極/汲極接點插塞通常連接至源極/汲極矽化物區，其形成製程包含形成接點開口於層間介電物中、沉積金屬層以延伸至接點開口中、接著進行回火使金屬層與源極/汲極區的矽/鍺反應。接著形成源極/汲極接點插塞於接點開口中。
在形成接點開口的習知製程中，以氮化鈦遮罩定義接點開口的位置，並形成光阻於氮化鈦遮罩上。光阻與氮化鈦遮罩的組合作為蝕刻層間介電物的蝕刻遮罩，以形成接點開口。
本發明一實施例提供之半導體裝置的形成方法，包括：在第一層的一部份上進行第一佈植，以形成第一佈植區；移除第一層的未佈植部份，並在移除步驟後保留第一佈植區；對第一層下的第二層進行第一蝕刻，其中第一佈植區作為第一蝕刻的第一蝕刻遮罩的一部份；移除第一佈植區；以第二層作為遮罩，蝕刻金屬遮罩以形成圖案化金屬遮罩；以及以圖案化金屬遮罩作為第二蝕刻遮罩，蝕刻層間介電物以形成接點 開口。
本發明一實施例提供之半導體裝置的形成方法，包括：沉積氧化物層於金屬遮罩上；沉積非晶矽層於氧化層上；佈植硼至非晶矽層以形成硼摻雜區；移除非晶矽層的未佈植部份；形成圖案化光阻於硼摻雜區上，其中圖案化光阻包括開口以露出硼摻雜區的部份與氧化物層的多個部份；蝕刻氧化物層露出的部份，而硼摻雜區之部份保護部份該氧化物層；移除圖案化光阻；移除硼摻雜區；以氧化物層作為第一蝕刻遮罩並蝕刻金屬遮罩；以及蝕刻層間介電物以形成接點開口，其中金屬遮罩作為第二蝕刻遮罩。
本發明一實施例提供之半導體裝置的形成方法，包括：形成氧化物層於金屬遮罩上；形成非晶矽層於氧化物層上；佈植硼至非晶矽層中，以形成硼摻雜區；形成圖案化光阻於硼摻雜區上；以硼摻雜區與圖案化光阻之組合作為蝕刻遮罩，並蝕刻氧化物層；以及將蝕刻後的氧化物層之圖案轉移至金屬遮罩中。
α‧‧‧傾斜角
H1‧‧‧高度
W1‧‧‧寬度
1B-1B‧‧‧線段
10‧‧‧晶圓
20‧‧‧基板
22‧‧‧源極/汲極區
23‧‧‧淺溝槽隔離區
24、24A、24B、24C、24D、24E、24F‧‧‧閘極堆疊
24'、28‧‧‧閘極
25‧‧‧半導體鰭狀物
26‧‧‧閘極介電物
30‧‧‧閘極間隔物
34‧‧‧接點蝕刻停止層
36、98‧‧‧層間介電物
38‧‧‧硬遮罩
40、42、44‧‧‧層狀物
46、56、66、74‧‧‧底層
48、58、68、76‧‧‧中間層
50、60、70、78‧‧‧較上層
52、62、72、80‧‧‧開口
53‧‧‧佈植
54、57A、57B、64‧‧‧佈植區
82‧‧‧接點開口
84‧‧‧源極/汲極矽化物區
86‧‧‧金屬層
88‧‧‧金屬化材料
90‧‧‧源極/汲極接點插塞
92‧‧‧閘極接點插塞
94‧‧‧接點插塞
96‧‧‧蝕刻停止層
202、204、206、208、210、212、214、216‧‧‧步驟
102A、102B、102C、102D‧‧‧電晶體
200‧‧‧製程流程
第1A-1C、2A-13A、2B-13B、14圖係本發明一些實施例中，電晶體與對應接點插塞於製程之中間階段的上視圖與剖視圖。
第15圖係一些實施例中，接點插塞之形成方法的流程圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化 本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
多種實施例將提供電晶體、電晶體的接點插塞、與其形成方法。下述內容將說明定義與形成接點插塞的中間階段，並討論一些實施例的變化。在多種圖式與實施例中，類似標號將用以標示類似單元。第1A至14圖所示的步驟，亦圖示於第15圖中的製程流程200。一些圖式末尾為「A」或「B」，其中具有「A」的圖式為上視圖，而具有「B」的圖式為剖視圖。此外，具有相同數字(但不同末尾如「A」與「B」)的圖式指的是不同視角的相同結構。
第1A至14圖係一些實施例中，形成電晶體與個別接點插塞之中間階段的上視圖與剖視圖。第1A與1B圖分別為形成初始結構的上視圖與剖視圖。如第1B圖所示，形成晶圓10。晶圓10包含基板20，其組成可為半導體材料如矽、矽鍺、碳化矽、III-V族半導體化合物材料、或類似物。基板20可為基 體基板或絕緣層上半導體基板。
多個閘極堆疊24A、24B、24C、24D、24E、與24F(統稱為閘極堆疊24)形成於基板20上。在本發明一些實施例中，閘極堆疊24形成為彼此平行的閘極堆疊帶，如第1A圖所示。每一閘極堆疊24可包含閘極介電物26、閘極介電物26上的閘極28、與閘極28上的硬遮罩38。在本發明一些實施例中，閘極堆疊24為置換的閘極堆疊，其形成方法可為形成虛置閘極堆疊(未圖示)、移除虛置閘極堆疊以形成凹陷、以及形成置換閘極堆疊於凹陷中。如此一來，每一閘極介電物26包含位於個別閘極28下的底部，以及位於個別閘極28之側壁上的側壁部份。閘極介電物26的側壁部份可形成圍繞個別閘極的環狀。當採用鰭狀場效電晶體的結構時，基板20的頂部為半導體鰭狀物，而閘極堆疊24延伸於半導體鰭狀物25的側壁與上表面上。
在本發明一些實施例中，源極/汲極區22形成於相鄰的閘極堆疊24之間，並延伸至基板20中。源極/汲極區22可包含磊晶區，其形成方法為使原本的半導體基板(或半導體鰭狀物)凹陷，並再成長半導體材料於凹陷中。綜上所述，源極/汲極區22的上表面可與閘極堆疊24的下表面齊平，或高於閘極堆疊24的下表面。一些源極/汲極區22可為共同源極區或共同汲極區，其可由相鄰的閘極堆疊24所共用。綜上所述，閘極堆疊24可沿著個別閘極堆疊24之相反兩側上的源極/汲極區，形成電晶體。
每一閘極介電物26可為單層或包含多層的複合層。舉例來說，每一閘極介電物26可包含界面氧化物層，與氧 化物層上的高介電常數介電層。氧化物層可為氧化矽層，其形成方法可為熱氧化或化學氧化。高介電常數介電層的介電常數可大於7，或大於20。例示性的高介電常數介電物材料包含氧化鉿、氧化鋯、氧化鑭、或類似物。
在本發明一些實施例中，閘極28為金屬化材料形成的金屬閘極。舉例來說，每一閘極28可具有複合結構，其包含多層如下：TiN、TaSiN、WN、TiAl、TiAlN、TaC、TaN、鋁、或上述之合金。閘極28的形成方法可包含物理氣相沉積、有機金屬化學氣相沉積、及/或其他可行方法。舉例來說，硬遮罩38的組成可為氮化矽。
在本發明其他實施例中，閘極堆疊並非置換閘極堆疊，且閘極堆疊24的形成方法包含形成毯覆性的閘極介電層與毯覆性的閘極層(如多晶矽層)，接著圖案化毯覆性的閘極介電層與毯覆性的閘極層。
如第1B圖所示，形成接點蝕刻停止層34以覆蓋基板20，且可延伸於閘極間隔物30的側壁上。在本發明一些實施例中，接點蝕刻停止層34的組成為氮化矽、碳化矽、或另一介電材料。層間介電物36形成於接點蝕刻停止層34與閘極堆疊24上。層間介電物36之組成可為氧化物如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、四乙氧基矽烷氧化物、或類似物。舉例來說，層間介電物36的形成方法可包含化學氣相沉積、可流動的化學氣相沉積、旋轉塗佈、或類似方法。
接著形成層狀物40、42、與44於層間介電物36上。在本發明一些實施例中，層狀物40為金屬硬遮罩層，其組成可 為氮化鈦。層狀物40的厚度可介於約200Å至約400Å之間。層狀物42可為低溫氧化物層，其形成方法為低溫沉積，比如低於約100℃的沉積。舉例來說，層狀物42可包含氧化矽。層狀物42的厚度可介於約300Å至約600Å之間。層狀物44沉積於層狀物42上，且厚度可介於約100Å至約300Å之間。層狀物44可為非晶矽層。然而層狀物44的組成亦可為其他材料。層狀物40、42、與44的形成方法可為化學氣相沉積、原子層沉積、或類似方法。
第1C圖係一些實施例中，第1A與1B圖所示的鰭狀場效電晶體的部份透視圖，其圖示半導體鰭狀物25之一者與閘極堆疊24之一者。鰭狀場效電晶體包含閘極堆疊，其細節可參考第1B圖。源極/汲極區22形成於閘極堆疊24的相反兩側上。閘極堆疊24形成於半導體鰭狀物25的側壁與上表面上，其凸起高於淺溝槽隔離區23的上表面。半導體鰭狀物25可為部份之半導體的基板20，或者磊晶成長的半導體區。第1B圖所示的層間介電物36並未圖示於第1C圖中，且層間介電物36形成於淺溝槽隔離區23、閘極堆疊24、閘極間隔物30、與源極/汲極區22上。第1B圖中的閘極堆疊24之剖視圖，係沿著第1C圖中含有線段1B-1B的垂直平面。
第1A至3B圖顯示第一微影與佈植製程。三層結構形成於層狀物44(如非晶矽層)上，其中三層結構包含底層46、底層46上的中間層48、以及中間層48上的較上層50。在一些實施例中，底層46與較上層50的組成為光阻。中間層48的組成可為無機材料，比如碳化物如碳氧化矽、氮化物如氮化矽、氮氧化物如氮氧化矽、氧化物如氧化矽、或類似物。中間層48相對 於較上層50與底層46具有高蝕刻選擇性，因此較上層50可作為蝕刻中間層48的蝕刻遮罩，而中間層48可作為蝕刻底層46的蝕刻遮罩。較上層50經圖案化後形成開口52。
如第1A圖所示，可說明例示性的開口52之圖案。開口52自閘極堆疊24D延伸至閘極堆疊24E，且可覆蓋部份的閘極堆疊24D與閘極堆疊24E。第1B圖所示的剖視圖，係沿著第1A圖中含有線段1B-1B的平面。此外，後續剖視圖亦沿著此相同平面。
接著採用圖案化的較上層50(見第2圖)作為蝕刻遮罩以蝕刻中間層48，使較上層50的圖案轉移至中間層48中。在圖案化中間層48時，至少消耗部份甚至全部的較上層50。在蝕刻穿過中間層48之後，可採用中間層48作為蝕刻遮罩以圖案化底層46。若在圖案化中間層48時未完全消耗較上層50，則圖案化底層46時亦可完全消耗較上層50。如此一來，可形成開口52於底層46中。
開口52露出部份的層狀物44(如非晶矽層)。接著進行佈植53，將摻質如硼摻雜至層狀物44(如非晶矽層)中，即形成佈植區54於層狀物44(如非晶矽層)中。上述製程步驟亦圖示於第15圖中的步驟202。應理解的是層狀物44與佈植摻質可為非晶矽與硼以外的材料，只要在後續蝕刻步驟中，佈植區54相對於層狀物44的未佈植區具有高蝕刻選擇性即可，如後續段落所述。在一些實施例中，佈植摻質到達層狀物44(如非晶矽層)的下表面。一些(非過量)的佈植摻質可進一步延伸至層狀物42中。
接著移除殘留的底層46以保留第3A與3B圖所示的結構，其包含未佈植的層狀物44(如非晶矽層)與佈植區54，且底層46的移除方法可為灰化製程。接著如第4A至5B圖所示，進行第二微影與佈植製程以形成第二佈植區。在本發明一些實施例中，形成第二三層結構於層狀物44(如非晶矽層)上，如第4B圖所示。第二三層結構包含底層56、底層56上的中間層58、以及中間層58上的較上層60。開口62形成於圖案化的較上層60中。第4B圖所示的三層結構其結構與材料可與第2B圖所示之三層結構類似。採用圖案化的較盎層60作為蝕刻遮罩，蝕刻中間層58以將較上層60的圖案轉移至中間層58，接著將較上層60的圖案轉移至底層56。在第4B圖中，中間層58與較上層60以虛線表示，指出開口62露出層狀物44(如非晶矽層)時可消耗中間層58與較上層60。
接著經由開口62佈植以形成佈植區64於層狀物44(如非晶矽層)中。上述製程步驟亦圖示於第15圖中的步驟204。在一些實施例中，佈植區64的形成方法可為佈植，且其摻質可與形成佈植區54的摻質相同。在本發明一些實施例中，佈植區64的摻質可包含硼。佈植區64可包含與部份閘極堆疊24B重疊的第一部份、與閘極堆疊24C重疊的第二部份、以及與閘極堆疊24B與24C之間的部份層間介電物重疊的第三部份。
接著移除殘留的底層56，以形成第5A與5B圖所示的結構。上述製程的優點在於第1A至5B圖中的製程步驟包含兩道微影製程，即個別步驟包含雙重圖案化製程。綜上所述，第5A與5B圖所示的佈植區54與64可彼此緊臨而不會造成光學 鄰近效應。在其他實施例中，佈植區54與64可形成於相同的微影製程中。
接著進行等向蝕刻製程以移除未佈植的部份層狀物44(如非晶矽層)，且未移除並保留佈植區54與64，以形成第6A與6B圖所示的結構。上述製程步驟亦圖示於第15圖中的步驟206。在一些實施例中，佈植區摻雜硼，而移除未佈植部份的層狀物44(如非晶矽層)之方法可採用含氨與水的氨溶液(其化學式為NH4OH，亦稱作氫氧化銨)。摻雜硼的佈植區54與64對氫氧化銨具有抗蝕刻性。綜上所述，蝕刻後可保留摻雜硼的佈植區54與64，並移除未佈植部份的層狀物44(如非晶矽層)。保留的佈植區54與64可具有實質上垂直的邊緣。
如第6A與6B圖所示，佈植區54與64位於毯覆性的層狀物42上。值得注意的是雖然第6A與6B圖顯示兩個佈植區54與64，但可形成更多的佈植區。以第6A圖為例，可形成額外的佈植區57A與57B。在一些實施例中，額外的佈植區57A可與佈植區54同時形成，而額外的佈植區57B可與佈植區64同時形成。佈植區57A與58B與閘極堆疊24可具有超出圖示區域的額外部份。額外的佈植區57A與57B之位置取決於接點插塞的所需長度。
第7A、7B、8A、與8B圖顯示第一圖案的形成製程，其用以形成層狀物42中的一些接點插塞之圖案。綜上所述，層狀物42可視作圖案保留層。上述製程步驟亦圖示於第15圖中的步驟208。如第7B圖所示，包含底層66、中間層68、與較上層70的三層結構形成於佈植區54與64上。以微影製程圖案化較上 層70以形成開口72，接著將圖案轉移至中間層68，再將圖案轉移至底層66。如第7A圖所示，開口72可為帶狀，其於第7A圖所示的上視圖中可具有實質上一致的寬度。此外，開口72與層間介電物36重疊，且不與閘極堆疊24重疊。應理解的是雖然第7A圖未顯示開口72位於佈植區上，但一些實施例之開口72實際上可與一些佈植區(如第6A圖所示的佈植區57A與57B)重疊或交錯。
接著如第8A與8B圖所示，採用第7A與7B圖所示之三層結構作為蝕刻遮罩並蝕刻層狀物42，且開口72延伸至層狀物42中。若形成第6A圖所示的佈植區57A與57B，則佈植區57A與57B可作為蝕刻停止層，以避免開口72延伸至直接位於佈植區57A與57B下的部份層狀物42中。上述蝕刻可採用氟為主的蝕刻氣體如氨與HF3的混合氣體，其攻擊層狀物42(如氧化矽)而不攻擊佈植區54與64(如佈植硼的非晶矽區)。在蝕刻之後，可露出一些部份的層狀物40(如金屬硬遮罩層)。接著移除其餘部份的三層結構。
第9A、9B、10A、與10B圖顯示第二圖案的形成製程，其用以形成一些接點插塞的圖案於層狀物42中。上述製程步驟亦圖示於第15圖中的步驟208。如第9B圖所示，形成包含底層74、中間層76、與較上層78的三層結構以覆蓋佈植區54與64。以微影製程圖案化較上層78以形成開口80。如第9A圖所示，開口80可為帶狀，且在第9A圖的上視圖中可具有實質上一致的寬度。此外，開口80與層間介電物36重疊，而不與閘極堆疊24重疊。開口80可與部份的佈植區54與64重疊。此外，開口 80可包含個別佈植區54/64的相反兩側上的第一部份與第二部份，以及連接第一部份與第二部份的第三部份，其中第三部份與部份的個別佈植區54/64重疊。
接著如第10A與10B圖所示，採用第9A與9B圖所示的三層結構作為蝕刻遮罩以進一步蝕刻層狀物42，且開口80延伸至層狀物42中。在上述蝕刻中，佈植區54與64作為蝕刻停止層以避免開口延伸至直接位於佈植區54與64下的部份層狀物42中。綜上所述，如第10A圖所示，兩個分開的開口80形成於佈植區54的相反兩側上，且兩個分開的開口80形成於佈植區64的相反兩側上。此蝕刻步驟採用之蝕刻品亦可與形成開口72的氟為主蝕刻品相同。在蝕刻後，開口80露出層狀物40(如金屬硬遮罩層)。接著移除第9B圖所示的其餘部份之三層結構。
如第7A至11B圖所示，層狀物42用以保留兩個微影製程中形成的圖案(如開口72與80)。此外，佈植區54與64將長帶狀(由上視圖的視角)的開口72與80切割成較短的帶狀。
在後續步驟中，以蝕刻步驟移除佈植區54與64。上述蝕刻可為等向蝕刻或非等向蝕刻，且可採用濕蝕刻或乾蝕刻。在本發明一些實施例中，上述蝕刻可採用含氯製程氣體如Cl2。經上述蝕刻製程後，形成第11A與11B圖所示的結構。在後續步驟中，如第11A與11B圖所示，以層狀物42作為蝕刻遮罩以蝕刻下方的層狀物40(如金屬硬遮罩層)，使開口72與80延伸至層狀物40(如金屬硬遮罩層)中。上述製程步驟亦圖示於第15圖中的步驟210。
接著以圖案化的層狀物42與40作為蝕刻遮罩，蝕 刻層間介電物36以形成開口82，如第12A與12B圖所示。上述製程步驟亦圖示於第15圖中的步驟212。在本發明一些實施例中，層狀物42與層間介電物36的材料可具有類似的蝕刻特性，因此兩者之間具有低蝕刻選擇性。上述蝕刻完全消耗層狀物42，且層狀物42(如金屬硬遮罩層)可作為蝕刻遮罩。上述蝕刻亦蝕穿接點蝕刻停止層34。如此一來，接點開口82將露出源極/汲極區22。
第13A與13B圖係形成源極/汲極矽化物區84與源極/汲極接點插塞90的上視圖與剖視圖。如第13B圖所示，順應性地沉積金屬層86，且金屬層86延伸至接點開口82(見第12A與12B圖)中。舉例來說，金屬層86的組成可為鈦。接著進行回火，使位於接點開口82之底部的部份金屬層86與源極/汲極區22反應，以形成源極/汲極矽化物區84。上述製程步驟亦圖示於第15圖中的步驟214。在一些實施例中，在回火前可先形成額外導電氮化層(未圖示)如氮化鈦層於金屬層86上。如第12B圖所示，回火後可保留金屬層86的側壁部份。接著將金屬化材料88填入其餘的接點開口，且金屬化材料88之組成可為鎢、銅、鋁、或上述之合金。接著可進行平坦化如化學機械研磨，使最後形成的源極/汲極接點插塞90具有齊平的上表面。源極/汲極接點插塞90包含金屬層86與金屬化材料88。上述製程步驟亦圖示於第15圖中的步驟216。
在本發明一些實施例中，藉由將長的接點插塞切割成短的接點插塞，可讓源極/汲極接點插塞90具有一致的高度H1(見第13B圖)，不論源極/汲極接點插塞90的寬度W1差異。 自晶圓得到的實驗結果顯示，三個樣品的源極/汲極接點插塞90之高度實質上相同，雖然樣品的源極/汲極接點插塞90之寬度分別為明顯不同的67.54nm、38.13nm、與145.52nm。在整個晶圓任選兩個源極/汲極接點插塞90的高度比例，可控制於0.9至1.2之間。源極/汲極接點插塞90的側壁之傾斜角α小於約85度，其中較小的傾斜角α有利於填入接點開口82(見第12B圖)之製程，其可用以形成源極/汲極接點插塞90。
在本發明一些實施例中，第13B圖亦顯示用於形成閘極接點插塞92的製程，而第14圖顯示用於形成較上的接點插塞94的製程。個別製程步驟亦圖示於第15圖中的製程流程中的步驟216。在一些實施例中，進行蝕刻步驟以蝕刻層間介電物與一些部份的硬遮罩(見第13B圖)以形成閘極接點開口，之後形成閘極接點插塞92於其中。舉例來說，上述方法可為沉積與化學機械研磨。接著形成蝕刻停止層96與層間介電物98。接著形成接點插塞(或通孔)94於層間介電物98中以連接至閘極接點插塞92與源極/汲極接點插塞90。在本發明另一實施例中，並未形成蝕刻停止層96，因此層間介電物98接觸層間介電物36。值得注意的是，雖然第14圖所示的結構位於相同平面，但其可不位於相同平面。舉例來說，閘極接點插塞92所在的平面可不同於圖示的平面。
回到第13A圖，多個電晶體102A、102B、102C、與102D如圖所標示，其中源極/汲極區22與個別的閘極24'亦標示於圖中。源極/汲極接點插塞90可作為內連線，使一些電晶體的源極/汲極區22內連線至相鄰電晶體的源極/汲極區22。
本發明實施例具有一些優點。藉由形成佈植區，可形成圖案於金屬硬遮罩中，使另一長接點插塞切成多個短的接點插塞。綜上所述，佈植區的圖案稱作切割線。採用佈植區形成切割線圖案於金屬硬遮罩上，比直接蝕刻金屬硬遮罩以形成切割線圖案的方法優異，因為佈植區用以形成切割線圖案的作法較不會圓潤化接點插塞末端。
在本發明一些實施例中，方法包括在部份的第一層上進行第一佈植以形成佈植區，以及移除未佈植的部份第一層。在移除未佈植的部份第一層後保留佈植區。接著對第一層下的第二層進行蝕刻，其中佈植區作為蝕刻中的第一蝕刻遮罩的一部份。移除佈植區。以第二層作為遮罩，蝕刻金屬遮罩以形成圖案化硬遮罩。以圖案化硬遮罩作為第二蝕刻遮罩，蝕刻層間介電物以形成接點開口。
在本發明一些實施例中，方法包括沉積氧化物層於金屬遮罩上；沉積非晶矽層於氧化層上；佈植硼至非晶矽層以形成硼摻雜區；移除未佈植的部份非晶矽層；以及形成圖案化光阻於硼摻雜區上。圖案化光阻包括開口以露出硼摻雜區的中間部份與部份氧化物層。方法亦包括蝕刻露出的部份氧化物層，而硼摻雜區的中間部份保護部份氧化物層；移除圖案化光阻；移除硼摻雜區；以氧化物層作為第一蝕刻遮罩並蝕刻金屬遮罩；以及蝕刻層間介電物以形成接點開口，其中金屬遮罩作為第二蝕刻遮罩。
在本發明一些實施例中，方法包括形成氧化物層於金屬硬遮罩上；形成非晶矽層於氧化物層上；佈植硼至非晶 矽層中，以形成硼摻雜區；形成圖案化光阻層於硼摻雜區上；以硼摻雜區與圖案化光阻層之組合作為蝕刻遮罩，並蝕刻氧化物層；以及將蝕刻後的氧化物層之圖案轉移至金屬硬遮罩中。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。

Claims (13)

  1. 一種半導體裝置的形成方法，包括：在一第一層的一部份上進行第一佈植，以形成一第一佈植區；移除該第一層的未佈植部份，並在移除步驟後保留該第一佈植區；對該第一層下的一第二層進行一第一蝕刻，其中該第一佈植區作為該第一蝕刻的一第一蝕刻遮罩的一部份；移除該第一佈植區；以該第二層作為遮罩，蝕刻一金屬遮罩以形成一圖案化金屬遮罩；以及以該圖案化金屬遮罩作為一第二蝕刻遮罩，蝕刻一層間介電物以形成一接點開口。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，更包括對該第一層的一額外部份進行一第二佈植，以形成一第二佈植區，其中移除該第一層的未佈植部份後仍保留該第二佈植區，且對該第二層進行的該第一蝕刻採用該第二佈植區作為該第一蝕刻遮罩的一額外部份。
  3. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，更包括：形成一金屬矽化物區於該接點開口的底部；以及將一金屬化材料填入該接點開口以形成一接點插塞。
  4. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中該第一佈植區包括： 一第一部份，與部份該第一閘極堆疊重疊；一第二部份，與部份該第二閘極堆疊重疊；以及一第三部份，連接該第一部份與該第二部份。
  5. 如申請專利範圍第1或2項所述之半導裝置的形成方法，其中對該第二層進行該第一蝕刻時，採用一圖案化的光阻與該第一佈植區之組合作為該第一蝕刻遮罩。
  6. 一種半導體裝置的形成方法，包括：沉積一氧化物層於一金屬遮罩上；沉積一非晶矽層於該氧化層上；佈植硼至該非晶矽層以形成一硼摻雜區；移除該非晶矽層的未佈植部份；形成一圖案化光阻於該硼摻雜區上，其中該圖案化光阻包括一開口以露出該硼摻雜區的一部份與該氧化物層的多個部份；蝕刻該氧化物層露出的該些部份，而該硼摻雜區之該部份保護一部份該氧化物層；移除該圖案化光阻；移除該硼摻雜區；以該氧化物層作為一第一蝕刻遮罩並蝕刻該金屬遮罩；以及蝕刻一層間介電物以形成一接點開口，其中該金屬遮罩作為一第二蝕刻遮罩。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，更包括佈植硼至該非晶矽層以形成一額外硼摻雜區，其中該額 外硼摻雜區與該硼摻雜區的佈植製程採用不同的光阻作為佈植遮罩。
  8. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中在蝕刻該氧化層露出的該些部份之後，該氧化層包括一第一溝槽與一第二溝槽，且在該氧化層的上視圖中，該第一溝槽的邊緣與該第二溝槽的邊緣實質上分別對準該硼摻雜區的該部份其相反兩側的邊緣。
  9. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，更包括：形成一矽化物區於該接點開口的底部；以及將一金屬化材料填入該接點開口以形成一接點插塞。
  10. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中該硼摻雜區包括：一第一部份，與部份該第一閘極堆疊重疊；一第二部份，與部份該第二閘極堆疊重疊；以及一第三部份，連接該第一部份與該第二部份。
  11. 一種半導體裝置的形成方法，包括：形成一氧化物層於一金屬遮罩上；形成一非晶矽層於該氧化物層上；佈植硼至該非晶矽層中，以形成一硼摻雜區；形成一圖案化光阻於該硼摻雜區上；以該硼摻雜區與該圖案化光阻之組合作為一蝕刻遮罩，並蝕刻該氧化物層；以及將蝕刻後的該氧化物層之圖案轉移至該金屬遮罩中。
  12. 如申請專利範圍第11項所述之半導體裝置的形成方法，更包括：蝕刻該金屬遮罩下的一介電層，以形成一接點開口；以及填入該接點開口以形成一接點插塞。
  13. 如申請專利範圍第11或12項所述之半導體裝置的形成方法，其中該氧化物層包括氧化矽，且在形成該圖案化光阻之前，先蝕刻該非晶矽層的未佈植部份且不蝕刻該硼摻區。
TW106119976A 2016-11-29 2017-06-15 半導體裝置的形成方法 TWI646632B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427435P 2016-11-29 2016-11-29
US62/427,435 2016-11-29
US15/462,001 2017-03-17
US15/462,001 US9881834B1 (en) 2016-11-29 2017-03-17 Contact openings and methods forming same

Publications (2)

Publication Number Publication Date
TW201830580A true TW201830580A (zh) 2018-08-16
TWI646632B TWI646632B (zh) 2019-01-01

Family

ID=61005145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119976A TWI646632B (zh) 2016-11-29 2017-06-15 半導體裝置的形成方法

Country Status (5)

Country Link
US (3) US9881834B1 (zh)
KR (1) KR102066246B1 (zh)
CN (1) CN108122743B (zh)
DE (1) DE102017118345B4 (zh)
TW (1) TWI646632B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881834B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact openings and methods forming same
CN110739265B (zh) * 2018-07-18 2022-07-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US11469321B2 (en) * 2020-02-27 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
CN111403342A (zh) * 2020-03-30 2020-07-10 上海华力集成电路制造有限公司 一种鳍式场效应晶体管及其连接件的制备方法
US11764220B2 (en) * 2020-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device by patterning a serpentine cut pattern
CN113140512B (zh) 2020-04-27 2025-05-06 台湾积体电路制造股份有限公司 半导体器件和方法
US11502000B2 (en) * 2020-08-24 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom lateral expansion of contact plugs through implantation
US11901434B2 (en) * 2021-04-30 2024-02-13 Qualcomm Incorporated Semiconductor having a source/drain contact with a single inner spacer
US12250833B2 (en) * 2021-12-27 2025-03-11 Nanya Technology Corporation Method for manufacturing semiconductor device structure
US20230335498A1 (en) * 2022-04-18 2023-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure and methods of forming the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8301262A (nl) 1983-04-11 1984-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij met behulp van ionenimplantatie patronen worden aangebracht in een laag siliciumnitride.
US7115509B2 (en) * 2003-11-17 2006-10-03 Micron Technology, Inc. Method for forming polysilicon local interconnects
CN100339978C (zh) * 2004-10-22 2007-09-26 力晶半导体股份有限公司 快闪存储单元及其制造方法
KR100732297B1 (ko) * 2005-06-28 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 랜딩플러그 콘택홀 형성방법
US7229928B2 (en) * 2005-08-31 2007-06-12 Infineon Technologies Ag Method for processing a layered stack in the production of a semiconductor device
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8470708B2 (en) * 2010-02-25 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US9111861B2 (en) * 2012-02-06 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor structure with ion-implanted conductive layer
CN102569180B (zh) * 2012-02-10 2016-11-23 上海华虹宏力半导体制造有限公司 功率mos接触孔的制造方法
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9165839B2 (en) * 2012-03-13 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma protection diode for a HEMT device
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9111756B2 (en) 2013-09-23 2015-08-18 GlobalFoundries, Inc. Integrated circuits with protected resistors and methods for fabricating the same
US9881834B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact openings and methods forming same

Also Published As

Publication number Publication date
US10978341B2 (en) 2021-04-13
US20200111705A1 (en) 2020-04-09
US9881834B1 (en) 2018-01-30
CN108122743A (zh) 2018-06-05
TWI646632B (zh) 2019-01-01
KR102066246B1 (ko) 2020-01-14
US10510593B2 (en) 2019-12-17
CN108122743B (zh) 2020-07-03
US20180151425A1 (en) 2018-05-31
DE102017118345B4 (de) 2022-03-31
KR20180060942A (ko) 2018-06-07
DE102017118345A1 (de) 2018-05-30

Similar Documents

Publication Publication Date Title
TWI646632B (zh) 半導體裝置的形成方法
US11282750B2 (en) Contact structure and method of fabricating the same
KR102261369B1 (ko) 메탈 게이트 구조물 절단 프로세스
TW202025398A (zh) 半導體結構的形成方法
CN112750775A (zh) 半导体装置的形成方法
TW201913817A (zh) 半導體結構及其形成方法
TWI713147B (zh) 半導體裝置的形成方法
US9978641B2 (en) Semiconductor structure and fabrication method thereof
CN104425507B (zh) 闪存结构及其形成方法
CN103050407B (zh) 嵌入式晶体管
CN110571193B (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
CN110729350A (zh) 多栅极半导体装置的制作方法
US9853128B2 (en) Devices and methods of forming unmerged epitaxy for FinFET device
CN116801629A (zh) 存储器件及其形成方法
CN110571187A (zh) 半导体器件的制造方法
CN110571190B (zh) 接触插塞的形成方法和刻蚀方法
US6940134B2 (en) Semiconductor with contact contacting diffusion adjacent gate electrode
CN113937162B (zh) 半导体器件及其形成方法
US20160189999A1 (en) Semiconductor device and method of manufacturing the same
TW202431545A (zh) 半導體裝置及其製造方法
CN120813039A (zh) 半导体结构及其形成方法
CN120676700A (zh) 半导体结构及其制造方法
TW202306035A (zh) 具有減少的摻質損失及增加的尺寸之接觸件結構及其形成方法
CN117059574A (zh) 栅极隔离区域和鳍隔离区域及其形成方法
TW201608703A (zh) 半導體裝置以及製造其之伴隨著減小的表面起伏與減少的字元線縱梁殘餘材料的方法