TWI895865B - 晶片封裝方法、晶片封裝結構以及終端裝置 - Google Patents
晶片封裝方法、晶片封裝結構以及終端裝置Info
- Publication number
- TWI895865B TWI895865B TW112146500A TW112146500A TWI895865B TW I895865 B TWI895865 B TW I895865B TW 112146500 A TW112146500 A TW 112146500A TW 112146500 A TW112146500 A TW 112146500A TW I895865 B TWI895865 B TW I895865B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- temperature
- circuit board
- conductive paste
- layer
- Prior art date
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Multi-Conductor Connections (AREA)
Abstract
一種晶片封裝方法,採用熱脹冷縮的原理,先將晶片組件置於第一溫度中,以使晶片組件中的變形片收縮;再將晶片組件置於開設有凹槽的電路板中,在第二溫度中調整晶片組件在凹槽中的位置,使得晶片的焊腳與電路板的線路層相對應,並以使晶片組件在凹槽中的位置相對固定;在第三溫度中進行回流焊,以使導電膏連接電路板以及晶片,變形片在高溫環境中膨脹擠壓晶片,以增加晶片與電路板的連接可靠性。還提供一種晶片封裝結構以及終端裝置。
Description
本申請涉及晶片封裝領域,尤其涉及晶片封裝方法、晶片封裝結構以及終端裝置。
晶片通常內埋於電路板中,以減小晶片封裝結構的體積。晶片的厚度方向通常與電路板層疊的方向相同,在晶片封裝過程中,需要在電路板上鑽孔後形成導通孔,以電連接電路板和晶片,若晶片上的焊腳密集,對於鑽孔以及電鍍形成導通孔的精度要求均較高,否則容易焊接不良。
因此,有必要提供一種焊接良好的晶片封裝方法,以解決上述問題。
一種晶片封裝方法,包括步驟:在電路板上形成凹槽,凹槽包括相對設置的第一側壁以及第二側壁,電路板包括線路層,線路層暴露於第一側壁;提供晶片組件,晶片組件包括晶片、導電膏和變形片,變形片和導電膏位於晶片相對兩表面,將晶片組件置於第一溫度中以使變形片收縮;將變形片收縮後的晶片組件置於凹槽中,變形片與第二側壁間隔設置;在第二溫度時,導電膏與線路層接觸,變形片與第二側壁接觸;將電路板以及晶片組件置於第三
溫度中進行回流焊,以使導電膏和線路層電連接,其中,第三溫度大於第二溫度,第二溫度大於第一溫度。
在本申請一些實施方式中,晶片封裝方法還包括:在凹槽中填充封裝層;在電路板上形成通孔,並去除變形片,晶片背離導電膏的表面暴露於通孔;在通孔中形成導通層。
在本申請一些實施方式中,變形片的熱膨脹係數大於電路板的熱膨脹係數。
在本申請一些實施方式中,變形片的材質選自鋅、銅、鉛和鋁中的一種。
在本申請一些實施方式中,凹槽沿第一方向凹陷,導電膏、晶片以及變形片沿第二方向層疊設置,第一方向與第二方向相互垂直。
在本申請一些實施方式中,將變形片收縮後的晶片組件置於凹槽後,變形片與第二側壁之間的距離大於或等於0.56μm。
在本申請一些實施方式中,第一溫度小於或等於0℃,和/或第三溫度大於或等於220℃。
一種晶片封裝結構,包括、電路板、晶片、導電膏和導通層。電路板包括沿第一方向層疊設置的線路層以及介質層;晶片包括本體以及焊腳,焊腳沿第二方向設置於本體的表面;導電膏沿第二方向設置於線路層以及焊腳之間以電連接焊腳以及線路層;導通層沿第一方向貫穿電路板並與本體背離焊腳的表面連接。
在本申請一些實施方式中,第一方向與第二方向相互垂直。
一種終端裝置,終端裝置包括晶片封裝結構。
一種晶片封裝方法,採用熱脹冷縮的原理,先將晶片組件置於低溫環境(即第一溫度)中,以使晶片組件中的變形片收縮;再將晶片組件置於
開設有凹槽的電路板中,在常溫環境(即第二溫度)中調整晶片組件在凹槽中的位置,使得晶片的焊腳與電路板的線路層相對應,並以使晶片組件在凹槽中的位置相對固定;在高溫環境(即第三溫度)中進行回流焊,以使導電膏連接電路板以及晶片,變形片在高溫環境中膨脹擠壓晶片,以增加晶片與電路板的連接可靠性。
200:終端裝置
100:晶片封裝結構
10:電路板
11:介質層
13:線路層
15:凹槽
152:第一側壁
154:第二側壁
156:底壁
20:晶片組件
21:晶片
212:本體
214:焊腳
23:變形片
25:導電膏
252:第一間隙
254:第二間隙
30:封裝層
40:覆銅板
41:線路基板
50:通孔
51:導通層
T1:第一溫度
T2:第二溫度
T3:第三溫度
L1:第一方向
L2:第二方向
圖1為本申請實施提供的在電路板上形成凹槽後的截面示意圖。
圖2為本申請實施例中將晶片組件置於第一溫度中以使變形片收縮的流程示意圖。
圖3為將圖2所示的收縮後的晶片組件置於圖1的凹槽後的截面示意圖。
圖4為將圖3所示的電路板以及晶片組件置於第二溫度中以使變形片恢復尺寸後的截面示意圖。
圖5為將圖4所示的電路板以及晶片組件置於第三溫度中進行回流焊後的截面示意圖。
圖6為將圖5所示的經過回流焊的電路板以及晶片組件置於第二溫度後的截面示意圖。
圖7為在圖6所示的凹槽以及電路板的表面形成封裝層後的截面示意圖。
圖8為在圖7所示的封裝層以及電路板的表面設置覆銅板後的截面示意圖。
圖9為在圖8所示的電路板上形成通孔後的截面示意圖。
圖10為在圖9的通孔中形成導通層並對覆銅板進行線路製作後得到的晶片封裝結構的截面示意圖。
圖11為圖10的晶片封裝結構部分區域的結構示意圖。
圖12為本申請實施例提供的終端裝置的結構示意圖。
為了能夠更清楚地理解本申請的上述目的、特徵和優點,下面結合附圖和具體實施方式對本申請進行詳細描述。需要說明的是,在不衝突的情況下,本申請的實施方式及實施方式中的特徵可以相互組合。在下面的描述中闡述了很多具體細節以便於充分理解本申請,所描述的實施方式僅僅是本申請一部分實施方式,而不是全部的實施方式。基於本申請中的實施方式,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施方式,都屬於本申請保護的範圍。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施方式的目的,不是旨在於限制本申請。本文所使用的術語“和/或”包括一個或多個相關的所列項目的所有的和任意的組合。
在本申請的各實施例中,為了便於描述而非限制本申請,本申請專利申請說明書以及申請專利範圍中使用的術語“連接”並非限定於物理的或者機械的連接,不管是直接的還是間接的。“上”、“下”、“上方”、下方”、“左”、“右”等僅用於表示相對位置關係,當被描述物件的絕對位置改變後,則該相對位置關係也相應地改變。
請參閱圖1至圖11,本申請實施例提供一種晶片封裝方法,可以包括以下步驟:
步驟S1:請參閱圖1,在電路板10上形成凹槽15,凹槽15包括相對設置的第一側壁152以及第二側壁154,電路板10包括線路層13,線路層13暴露於第一側壁152。
電路板10可以是軟板、硬板或者軟硬結合板。電路板10還可以包括介質層11,線路層13與介質層11沿第一方向L1層疊設置,線路層13與介質層11的層數可以為一層或者多層。在本實施例中,線路層13的層數為多層。
凹槽15沿第一方向L1凹陷,凹槽15還包括底壁156,底壁156連接第一側壁152和第二側壁154,第一側壁152、第二側壁154以及底壁156圍設形成凹槽15。在本實施例中,第一側壁152和第二方向L2均與第一方向L1平行,底壁156與第二方向L2平行,第二方向L2可與第一方向L1相互垂直。
可以採用鐳射切割或者機械鑽孔的方式形成凹槽15。
步驟S2:請參閱圖2,提供晶片組件20,晶片組件20包括晶片21、導電膏25和變形片23,變形片23和導電膏25位於晶片21相對兩表面,將晶片組件20置於第一溫度T1中以使變形片23收縮。
晶片21包括本體212和多個焊腳214,焊腳214位於本體212的表面,變形片23位於本體212背離焊腳214的表面,導電膏25位於每一焊腳214的表面。暴露於凹槽15的線路層13的位置與多個導電膏25的位置相對應。即相當於凹槽15沿第一方向L1凹陷,導電膏25、晶片21以及變形片23沿第二方向L2層疊設置,第一方向L1與第二方向L2相互垂直。
導電膏25的材質可以是錫膏、銀膏等。
變形片23的熱膨脹係數大於電路板10的熱膨脹係數,以保證在後續高溫環境中,變形片23的膨脹幅度大於電路板10的膨脹係數。變形片23的材質可以選擇鋅、銅、鉛、鋁等材質,在本實施例中,變形片23的材質為鋅,鋅的熱膨脹係數為3.6×10-5K-1。
在本實施例中,將晶片組件20從第二溫度T2降溫至第一溫度T1,第二溫度T2大於第一溫度T1。第二溫度T2可以為常溫,例如15℃-35℃等,即不借助於外界作用而改變的溫度。當晶片組件20處於第一溫度T1時,變形片23相對於第二溫度T2時的狀態收縮,變形片23的體積減小。第一溫度T1可以小於或等於0℃,例如-25℃、-40℃、-50℃等,在本實施例中,將晶片組件20置於-50℃的低溫環境中,以使變形片23收縮。其中,晶片21的材質通常為矽,矽的熱膨脹係數為2.4×10-6K-1,相對於變形片23的熱膨脹係數較小,晶片21在第一溫度T1時的收縮量可以忽略不計。
步驟S3:請參閱圖3,將變形片23收縮後的晶片組件20置於凹槽15中,變形片23可與第二側壁154間隔設置,即變形片23與第二側壁154之間具有第一間隙252。
當晶片組件20處於第一溫度T1中一段時間後,將晶片組件20置於凹槽15中,導電膏25朝向第一側壁152,變形片23朝向第二側壁154。沿第二方向L2,晶片組件20的寬度小於凹槽15的寬度,則將變形片23收縮後的晶片組件20置於凹槽15中後,變形片23與第二側壁154之間可具有一定的距離,晶片組件20可在凹槽15中調整位置,以使導電膏25與線路層13的位置對應。
在一些實施例中,變形片23與第二側壁154之間的距離大於或等於0.56μm,以便於能夠調整晶片組件20在凹槽15中的位置。
步驟S4:請參閱圖4,在第二溫度T2時,導電膏25與線路層13接觸,變形片23與第二側壁154接觸。
在本實施例中,將晶片組件20置於凹槽15後,將晶片組件20以及電路板10置於第二溫度T2為24℃的環境中,變形片23恢復至初始的尺寸,此時,晶片組件20的兩側均與電路板10連接,即導電膏25與線路層13接觸,變形片23
與第二側壁154接觸,有利於導電膏25與線路層13的位置對應後,減小或避免晶片組件20在凹槽15中的產生位移。
若晶片組件20未置於第一溫度T1中而直接將晶片組件20置於凹槽15中,則難以調整晶片組件20在凹槽15中的位置,難以保證導電膏25與線路層13的位置對應,在後續焊接過程中容易出現橋接、裂紋等焊接不良現象;若增加凹槽15沿第二方向L2的寬度,則晶片組件20容易在凹槽15中產生位移,即使預先將導電膏25與線路層13的位置對應,但在後續步驟中,晶片組件20在凹槽15中容易產生位移,導電膏25與線路層13的位置會出現偏差,導致焊接不良。
步驟S5:請參閱圖5,將電路板10以及晶片組件20置於第三溫度T3中進行回流焊,以使導電膏25和線路層13電連接,第三溫度T3大於第二溫度T2。
第三溫度T3的大小可以根據導電膏25的種類進行調整,例如,在一些實施例中,第三溫度T3可以大於220℃,例如,在本實施例中,第三溫度T3為250℃。
在第三溫度T3時,變形片23和電路板10受熱膨脹,由於變形片23的熱膨脹係數大於電路板10的熱膨脹係數,變形片23的膨脹幅度大於電路板10的膨脹幅度,即沿第二方向L2,凹槽15的寬度小於晶片組件20的寬度,變形片23膨脹後具有擠壓位於變形片23兩側的元件的作用力,亦即變形片23具有擠壓晶片21的作用力,以使晶片21朝向第一側壁152的方向移動;同時,導電膏25在第三溫度T3下呈熔融狀態並與線路層13連接,變形片23具有擠壓晶片21的作用力,使得導電膏25與線路層13連接更緊密。採用導電膏25直接連接焊腳214與線路層13,省略了相關技術中鑽孔、電鍍以實現導通。
請再次參閱圖4和圖5,當晶片組件20在第二溫度T2的環境中時,沿第一方向L1,變形片23的寬度小於本體212的寬度,且變形片23的投影位於本體212的投影內,以便於當晶片組件20在第三溫度T3的環境中後,變形片23膨
脹,可以避免變形片23沿第一方向L1的變形程度過大而引起晶片組件20沿第一方向L1移動,進而導致導電膏25與線路層13之間產生錯位。
請參閱圖6,當溫度降低,例如回到第二溫度T2後,導電膏25呈固態並電連接晶片21以及電路板10,晶片組件20的位置相對於回流焊之前的位置朝向第一側壁152移動一定的距離,變形片23收縮後與第二側壁154間隔設置,即變形片23與第二側壁154之間具有第二間隙254。其中,由於經過回流焊處理後,晶片組件20朝向第一側壁152移動一定的距離,則沿第二方向L2,第二間隙254的寬度大於第一間隙253的寬度。
步驟S6:請參閱圖7,在凹槽15中填充封裝層30。
封裝層30可以填充於導電膏25與第一側壁152之間、變形片23與第二側壁154之間。封裝層30還可以位於電路板10開設有凹槽15的表面。
步驟S7:請參閱圖8,在封裝層30背離電路板10的表面設置覆銅板40。
在一些實施例中,可以根據線路層13層數的需求,增加增層步驟。覆銅板40後續用於製作成線路基板41,以實現線路層13的增層。在一些實施中,步驟S7也可以省略。
步驟S8:請參閱圖9、圖10和圖11,形成貫穿覆銅板40以及電路板10的通孔50,並去除變形片23,晶片21背離導電膏25的表面暴露於通孔50,在通孔50中形成導通層51。
可以通過電鍍的方式在通孔50中形成導通層51,得到晶片封裝結構100。導通層51與晶片21的表面連接,以實現散熱作用。導通層51還可以與電路板10以及線路基板41中的線路層13連接,以實現電導通的作用。
本體212背離焊腳214的整個表面均可以與導通層51連接,增加散熱面積,從而增加散熱效果。
將晶片21以焊腳214朝向第二方向L2封裝於電路板10中,可以減小晶片封裝結構100沿第二方向L2的寬度,以使晶片封裝結構100適用於沿第二方向L2具有較小的安裝空間的環境中。
在形成導通層51的過程中,還一併對覆銅板40進行線路製作,以形成線路基板41。
請參閱圖10,本申請實施例還提供一種晶片封裝結構100,晶片封裝結構100可以包括電路板10、晶片21、導電膏25以及封裝層30。導電膏25連接晶片21以及電路板10,封裝層30將晶片21封裝於電路板10中。
電路板10包括介質層11以及線路層13,介質層11以及線路層13沿第一方向L1層疊設置。晶片21包括本體212以及焊腳214,焊腳214與本體212沿第二方向L2排列並設置於本體212的表面,導電膏25設置於線路層13以及焊腳214之間以電連接焊腳214以及線路層13,線路層13、導電膏25以及晶片21沿第二方向L2排列。第一方向L1與第二方向L2可以相互垂直。封裝層30填充於晶片21與電路板10之間。
電路板10還包括導通層51,通孔50沿第一方向L1貫穿電路板10,導通層51與本體212背離焊腳214的表面連接,導通層51可用於將晶片21在工作中產生的熱量快速傳遞出去。
請參閱圖12,本申請實施例還提供一種終端裝置200,終端裝置200包括晶片封裝結構100,終端裝置200可以是手機、相機、無人機、電腦、攝像頭等。在本實施例中,終端裝置200為手機。
本申請實施例提供的晶片封裝方法,採用熱脹冷縮的原理,先將晶片組件20置於低溫環境(即第一溫度T1)中,以使晶片組件20中的變形片23收縮;再將晶片組件20置於開設有凹槽15的電路板10中,在常溫環境(即第二溫度T2)中調整晶片組件20在凹槽15中的位置,使得晶片21的焊腳214與電路板
10的線路層13相對應,並以使晶片組件20在凹槽15中的位置相對固定;在高溫環境(即第三溫度T3)中進行回流焊,以使導電膏25連接電路板10以及晶片21,變形片23在高溫環境中膨脹擠壓晶片21,以增加晶片21與電路板10的連接可靠性。
以上實施方式僅用以說明本申請的技術方案而非限制,儘管參照以上較佳實施方式對本申請進行了詳細說明,本領域的普通技術人員應當理解,可以對本申請的技術方案進行修改或等同替換都不應脫離本申請技術方案的精神和範圍。
10:電路板
11:介質層
13:線路層
15:凹槽
152:第一側壁
154:第二側壁
156:底壁
20:晶片組件
21:晶片
212:本體
214:焊腳
23:變形片
25:導電膏
T3:第三溫度
L1:第一方向
L2:第二方向
Claims (8)
- 一種晶片封裝方法,其中,包括: 在電路板上形成凹槽,所述凹槽沿第一方向凹陷,所述凹槽包括相對設置的第一側壁以及第二側壁,所述電路板包括線路層,所述線路層暴露於所述第一側壁; 提供晶片組件,晶片組件包括晶片、導電膏和變形片,所述變形片和所述導電膏位於所述晶片相對兩表面,所述導電膏、所述晶片以及所述變形片沿第二方向層疊設置,所述第一方向與所述第二方向相互垂直,將所述晶片組件置於第一溫度中以使所述變形片收縮; 將所述變形片收縮後的所述晶片組件置於所述凹槽中,所述變形片與所述第二側壁間隔設置; 在第二溫度時,所述導電膏與所述線路層接觸,所述變形片與所述第二側壁接觸;以及 將所述電路板以及所述晶片組件置於第三溫度中進行回流焊,以使所述導電膏和所述線路層電連接,其中,所述第三溫度大於所述第二溫度,所述第二溫度大於所述第一溫度。
- 如請求項1所述之晶片封裝方法,其中,所述晶片封裝方法還包括: 在所述凹槽中填充封裝層; 在所述電路板上形成通孔,並去除所述變形片,所述晶片背離所述導電膏的表面暴露於所述通孔;以及 在所述通孔中形成導通層。
- 如請求項1或2所述之晶片封裝方法,其中,所述變形片的熱膨脹係數大於所述電路板的熱膨脹係數。
- 如請求項3所述之晶片封裝方法,其中,所述變形片的材質選自鋅、銅、鉛和鋁中的一種。
- 如請求項1或2所述之晶片封裝方法,其中,將所述變形片收縮後的所述晶片組件置於所述凹槽後,所述變形片與所述第二側壁之間的距離大於或等於0.56μm。
- 如請求項1或2所述之晶片封裝方法,其中,所述第一溫度小於或等於0℃,和/或所述第三溫度大於或等於220℃。
- 一種晶片封裝結構,其中,包括: 電路板,包括沿第一方向層疊設置的線路層以及介質層; 晶片,包括本體以及焊腳,所述焊腳與所述本體沿第二方向排列並設置於所述本體的表面; 導電膏,設置於所述線路層以及所述焊腳之間以電連接所述焊腳以及所述線路層,所述線路層、所述導電膏以及所述晶片沿所述第二方向排列,所述第一方向與所述第二方向相互垂直;以及 導通層,沿所述第一方向貫穿所述電路板並與所述本體背離所述焊腳的表面連接。
- 一種終端裝置,其中,所述終端裝置包括如請求項7所述之晶片封裝結構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112146500A TWI895865B (zh) | 2023-11-30 | 2023-11-30 | 晶片封裝方法、晶片封裝結構以及終端裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112146500A TWI895865B (zh) | 2023-11-30 | 2023-11-30 | 晶片封裝方法、晶片封裝結構以及終端裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202524591A TW202524591A (zh) | 2025-06-16 |
| TWI895865B true TWI895865B (zh) | 2025-09-01 |
Family
ID=97224129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112146500A TWI895865B (zh) | 2023-11-30 | 2023-11-30 | 晶片封裝方法、晶片封裝結構以及終端裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI895865B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI234851B (en) * | 2000-10-02 | 2005-06-21 | Samsung Electronics Co Ltd | Chip scale package, printed circuit board, and method of designing a printed circuit board |
| US9806058B2 (en) * | 2015-07-02 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip package having die structures of different heights and method of forming same |
| US10083939B2 (en) * | 2016-05-17 | 2018-09-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
| TWI823461B (zh) * | 2022-06-20 | 2023-11-21 | 大陸商宏啟勝精密電子(秦皇島)有限公司 | 封裝結構及其製作方法、顯示組件 |
-
2023
- 2023-11-30 TW TW112146500A patent/TWI895865B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI234851B (en) * | 2000-10-02 | 2005-06-21 | Samsung Electronics Co Ltd | Chip scale package, printed circuit board, and method of designing a printed circuit board |
| US9806058B2 (en) * | 2015-07-02 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip package having die structures of different heights and method of forming same |
| US10083939B2 (en) * | 2016-05-17 | 2018-09-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
| TWI823461B (zh) * | 2022-06-20 | 2023-11-21 | 大陸商宏啟勝精密電子(秦皇島)有限公司 | 封裝結構及其製作方法、顯示組件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202524591A (zh) | 2025-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| TWI469700B (zh) | 具有內埋元件的電路板及其製作方法 | |
| US20090121351A1 (en) | Process for forming a bump structure and bump structure | |
| US20140054080A1 (en) | Wiring board and manufacturing method of wiring board | |
| CN104900606A (zh) | 超薄嵌入半导体装置封装及其制造方法 | |
| US20230127494A1 (en) | Signal-heat separated tmv packaging structure and manufacturing method thereof | |
| EP0059337A2 (en) | High density connecting system and method for semi-conductor devices | |
| US10028388B2 (en) | Component-embedded substrate | |
| KR100763345B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
| US8334590B1 (en) | Semiconductor device having insulating and interconnection layers | |
| US20230298986A1 (en) | Package substrate and manufacturing method thereof | |
| TWI895865B (zh) | 晶片封裝方法、晶片封裝結構以及終端裝置 | |
| US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
| US20240306298A1 (en) | Manufacturing method of circuit board structure | |
| CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
| US9905503B2 (en) | Package stucture and method of fabricating the same | |
| US20010020535A1 (en) | Circuit pack, multilayer printed wiring board, and device | |
| JP7125547B2 (ja) | 多様に組み立て可能なプリント基板及びその製造方法 | |
| TWI836754B (zh) | 內埋元件電路板及其製造方法 | |
| WO2025107151A1 (zh) | 芯片封装方法、芯片封装结构以及终端装置 | |
| JPH0983141A (ja) | セラミック多層基板の製造方法 | |
| KR20240106946A (ko) | 임베디드 소자 패키지 기판 및 이의 제조 방법 | |
| TW201927094A (zh) | 集成載板 | |
| CN108039324B (zh) | 一种封装模块及其形成方法 | |
| KR20230170440A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 |