TWI894943B - 電路板及其製造方法 - Google Patents
電路板及其製造方法Info
- Publication number
- TWI894943B TWI894943B TW113116597A TW113116597A TWI894943B TW I894943 B TWI894943 B TW I894943B TW 113116597 A TW113116597 A TW 113116597A TW 113116597 A TW113116597 A TW 113116597A TW I894943 B TWI894943 B TW I894943B
- Authority
- TW
- Taiwan
- Prior art keywords
- glass substrate
- annealing
- circuit board
- circuit layer
- substrate
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一種電路板,包含玻璃基板、線路層、電子元件、第一增層結構及第二增層結構。玻璃基板具有相對的第一表面、第二表面及連通第一表面與第二表面的導電通孔,玻璃基板的熔點為600℃以下並大於焊錫的溫度。線路層及電子元件設置於玻璃基板中,第一增層結構設置於第一表面上並電連接導電通孔,第二增層結構設置於第二表面上並電連接導電通孔。
Description
本發明是有關於一種電路板及其製造方法,特別是有關於一種包含玻璃基板的電路板及其製造方法。
玻璃基板具有良好的化學穩定性、熱穩定性、高平整度及高機械強度,故為應用於電路板的選擇之一。然而,目前於玻璃基板製作導電通孔實現電連接或是製作開口以內埋元件的方式,大多存在孔徑過大及容易產生裂痕或破裂等問題。此外,隨著內埋元件及電路板小型化的趨勢,更加提升將玻璃基板應用於電路板的技術難度,進而導致產品良率下降。
本發明至少一實施例提供一種包含玻璃基板的電路板,能提升產品良率。
本發明至少另一實施例提供上述電路板的製造方法,以幫助提升上述電路板的產品良率。
本發明至少一實施例所提出的一種電路板,包含玻璃基板、線路層、電子元件、第一增層結構及第二增層結構。玻璃基板具有相對的第一表面、第二表面及連通第一表面與第二表面的導電通孔,玻璃基板的熔點為600℃以下並大於焊錫的溫度。線路層設置於玻璃基板中,電子元件設置於玻璃基板中,第一增層結構設置於第一表面上並電連接導電通孔,第二增層結構設置於第二表面上並電連接導電通孔。
在本發明至少一實施例中,所述玻璃基板的材料包含鉛玻璃。
在本發明至少一實施例中,所述線路層的熔點為1000℃以上。
在本發明至少一實施例中,所述電子元件為一被動元件。
在本發明至少一實施例中,所述被動元件的材料包含玻璃釉。
本發明至少另一實施例所提出的一種電路板的製造方法,包含形成第一線路層於離型基板上。在形成第一線路層於離型基板上之後,將離型基板設置於第一模具中。在將離型基板設置於第一模具中之後,灌注第一熔融玻璃材料於第一模具中。退火第一熔融玻璃材料以形成初始玻璃基板。在退火第一熔融玻璃材料以形成初始玻璃基板之後,移除第一模具。形成第二線路層於初始玻璃基板上。在形成第二線路層於初始玻璃基板上之後,固設電子元件
於第二線路層上。在固設電子元件於第二線路層上之後,將離型基板及所述初始玻璃基板設置於第二模具中。在將離型基板及所述初始玻璃基板設置於第二模具中之後,灌注第二熔融玻璃材料於第二模具中。退火第二熔融玻璃材料以形成玻璃基板,玻璃基板的熔點大於焊錫的溫度。在退火第二熔融玻璃材料以形成玻璃基板之後,移除第二模具及離型基板。
在本發明至少另一實施例中,所述電路板的製造方法更包含在移除第二模具及離型基板之後,於玻璃基板的第一表面上及與第一表面相對的第二表面上分別形成第一增層結構及第二增層結構。
在本發明至少另一實施例中,退火所述第一熔融玻璃材料以形成所述初始玻璃基板的退火溫度及退火所述第二熔融玻璃材料以形成所述玻璃基板的退火溫度為500℃至600℃。
在本發明至少另一實施例中,退火所述第一熔融玻璃材料以形成所述初始玻璃基板的退火時間及退火所述第二熔融玻璃材料以形成所述玻璃基板的退火時間為30分鐘至60分鐘。
在本發明至少另一實施例中,退火所述第一熔融玻璃材料以形成所述初始玻璃基板之後的冷卻速率及退火所述第二熔融玻璃材料以形成所述玻璃基板之後的冷卻速率為每小時5℃至10℃。
在本發明至少另一實施例中,固設所述電子元件於
所述第二線路層上的步驟包含於所述電子元件與所述第二線路層之間注入電連接材料及固化電連接材料。
在本發明至少另一實施例中,固化所述電連接材料的烘烤溫度為180℃至220℃,固化所述電連接材料的烘烤時間為5分鐘至30分鐘。
10:電路板
100:玻璃基板
100’:初始玻璃基板
200:線路層
201:第一線路層
202:第二線路層
300:電子元件
400:第一增層結構
500:第二增層結構
A:區域
C:電連接材料
D:間距
G1:第一熔融玻璃材料
G2:第二熔融玻璃材料
M1:第一模具
M2:第二模具
R:離型基板
S1:第一表面
S2:第二表面
T:導電通孔
W:寬度
圖1是本發明至少一實施例的電路板的局部剖面示意圖。
圖2A到圖2I是本發明至少一實施例的電路板在不同製程階段的局部剖面圖。
圖3是圖2C中的局部俯視示意圖。
圖4是圖2E中區域A的放大示意圖。
在以下的內文中,為了清楚呈現本發明的技術特徵,圖式中的元件(例如層、膜、基板以及區域等)的尺寸(例如長度、寬度、厚度與深度)會以不等比例的方式放大,而且有的元件數量會減少。因此,下文實施例的說明與解釋不受限於圖式中的元件數量以及元件所呈現的尺寸與形狀,而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如,圖式所示的平坦表面可以具有粗糙及/或非線性的特徵,而圖式所示的銳角可以是圓的。所以,本發明圖式所呈示的元件主要是用於示意,並非旨在精準
地描繪出元件的實際形狀,也非用於限制本發明的申請專利範圍。
其次,本發明所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍,而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍,其中此偏差範圍可由測量時所產生的誤差來決定,而此誤差例如是起因於測量系統或製程條件兩者的限制。舉例而言,兩物件(例如基板的平面或走線)「實質上平行」或「實質上垂直」,其中「實質上平行」與「實質上垂直」分別代表這兩物件之間的平行與垂直可包含允許偏差範圍所導致的不平行與不垂直。
本發明所使用的空間相對用語,例如「下方」、「之下」、「上方」、「之上」等,這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係,如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如,當圖示上下翻轉180度時,一元件與另一元件之間的關係,可能從「下方」、「之下」變成「上方」、「之上」。此外,本發明所使用的空間上的相對敘述也應作同樣的解釋。
應當可以理解的是,雖然本發明可能會使用到「第一」、「第二」、「第三」等術語來描述各種元件或者特徵,但這些元件或者特徵不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件,或者一特徵與另一特徵。另外,本發明所使用的術語「或」,應視實際情況
可能包含相關聯的列出項目中的任一個或者多個的組合。
雖然本發明中利用一系列的操作或步驟來說明製造方法,但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,在此所述的每一個操作或步驟可以包含數個子步驟或動作。
此外,本發明可通過其他不同的具體實施例加以施行或應用,本發明的各項細節也可基於不同觀點與應用,在不悖離本發明的構思下進行各種實施例的組合、修改與變更。
圖1是本發明至少一實施例的電路板的局部剖面示意圖。請參閱圖1,電路板10包含玻璃基板100、線路層200、電子元件300、第一增層結構400及第二增層結構500。玻璃基板100具有相對的第一表面S1、第二表面S2及連通第一表面S1與第二表面S2的導電通孔T,玻璃基板100的熔點為600℃以下。
線路層200設置於玻璃基板100中,電子元件300設置於玻璃基板100中,第一增層結構400設置於第一表面S1上並電連接導電通孔T,第二增層結構500設置於第二表面S2上並電連接導電通孔T。
藉由採用熔點較低的玻璃材料,可於線路層200形成後,再將呈熔融態的上述玻璃材料形成於線路層200上並覆蓋電子元件300,退火固化後形成熔點為600℃以下的玻璃基板100,故可不需以蝕刻、機械加工或雷射鑽
孔等方式來形成實現電連接的導電通孔或用以內埋元件的開口,避免玻璃基板產生裂痕或破裂,進而提升產品良率。
在一些實施例中,玻璃基板100的熔點大於焊錫的溫度,例如玻璃基板100的熔點為220℃以上。玻璃基板100的材料包含鉛玻璃,其熔點例如為530℃。線路層200的熔點為1000℃以上,線路層200的材料可包含銅或其他合金金屬。電子元件300可為被動元件,例如電容或電阻等,被動元件的材料可包含耐高溫材料,例如玻璃釉。
藉由上述材料選擇,形成玻璃基板100的退火溫度不會過高,可避免影響線路層200及電子元件300,進而提升產品良率。此外,導電通孔T可包含導電柱,第一增層結構400及第二增層結構500可包含味之素積層膜(Ajinomoto Build-up Film,ABF)。
舉例而言,玻璃基板100的厚度約為40微米,導電通孔T的深度約大於40微米,線路層200的線寬線距比(L/S)約大於30/30微米,而電子元件300的厚度不大於12微米,例如可為8至12微米,但本發明不以此為限。此外,玻璃基板100可應用於球栅陣列(Ball Grid Array,BGA)封裝或嵌入式多晶片互連橋接(Embedded Multi-Die Interconnect Bridge,EMIB)封裝等,但本發明不以此為限。
圖2A到圖2I是本發明至少一實施例的電路板在不同製程階段的局部剖面圖。請參閱圖2A,形成第一線路
層201於離型基板R上。在一些實施例中,離型基板R可包含可撕銅箔。
請參閱圖2B,在形成第一線路層201於離型基板R上之後,將離型基板R設置於第一模具M1中。在將離型基板R設置於第一模具M1中之後,灌注第一熔融玻璃材料G1於第一模具M1中。
請參閱圖2C,退火第一熔融玻璃材料G1以形成初始玻璃基板100’。在退火第一熔融玻璃材料G1以形成初始玻璃基板100’之後,移除第一模具M1。形成第二線路層202於初始玻璃基板100’上。在一些實施例中,第一線路層201及第二線路層202的材料可包含金屬,例如銅。第一線路層201及第二線路層202可由電鍍製程形成。
請參閱圖2D及圖2E,在形成第二線路層202於初始玻璃基板100’上之後,固設電子元件300於第二線路層202上。在一些實施例中,固設電子元件300於第二線路層202上的步驟包含於電子元件300與第二線路層202之間注入電連接材料C及固化電連接材料C。
圖3是圖2C中的局部俯視示意圖。請參閱圖3,第二線路層202對應設置電子元件300的俯視形狀為兩個開口相對的U字型,於剖面圖的圖2C為具有高度的金屬牆,於後續灌注第二熔融玻璃材料G2時,可避免電子元件300偏移。此外,如圖2D所示,前述金屬牆的間距D大於電子元件300的寬度W,故前述金屬牆與電子元件
300之間具有間隙。
圖4是圖2E中區域A的放大示意圖。詳細而言,如圖4所示,於前述間隙注入電連接材料C及固化電連接材料C。在一些實施例中,電連接材料C可包含金屬,例如銅膏。固化電連接材料C的烘烤溫度可為180℃至220℃,固化電連接材料C的烘烤時間可為5分鐘至30分鐘。
請參閱圖2F,在固設電子元件300於第二線路層202上之後,將離型基板R及初始玻璃基板100’設置於第二模具M2中。在將離型基板R及初始玻璃基板100’設置於第二模具M2中之後,灌注第二熔融玻璃材料G2於第二模具M2中。
請參閱圖2G,退火第二熔融玻璃材料G2以形成玻璃基板100,玻璃基板100包含初始玻璃基板100’,且線路層200包含第一線路層201及第二線路層202。在一些實施例中,玻璃基板100的熔點大於焊錫的溫度,第一熔融玻璃材料G1及第二熔融玻璃材料G2可包含熔點為600℃以下的玻璃材料,例如熔點為530℃的鉛玻璃材料。
第一熔融玻璃材料G1及第二熔融玻璃材料G2的退火溫度可為500℃至600℃,第一熔融玻璃材料G1及第二熔融玻璃材料G2的退火時間可為30分鐘至60分鐘,第一熔融玻璃材料G1及第二熔融玻璃材料G2退火之後冷卻至常溫的冷卻速率可為每小時5℃至10℃。前述退火製程條件可應用於形成厚度較薄的基板,且退火過程為整面
退火並保持平整,避免因重力引起的彎曲或變形。
請參閱圖2H及圖2I,在退火第二熔融玻璃材料G2以形成玻璃基板100之後,移除第二模具M2及離型基板R,玻璃基板100具有第一表面S1及與第一表面S1相對的第二表面S2。
接著,在移除第二模具M2及離型基板R之後,於玻璃基板100的第一表面S1上及第二表面S2上分別形成第一增層結構400及第二增層結構500,如圖1所示。
此外,可於移除第一模具M1、移除第二模具M2及離型基板R之後分別進行研磨,例如化學機械研磨(Chemical-Mechanical Polishing,CMP)。在一些實施例中,在移除第一模具M1及進行研磨之後,初始玻璃基板100’的厚度可為20微米。在移除第二模具M2、離型基板R及進行研磨之後,玻璃基板100的厚度可為40微米。
綜上所述,在以上本發明至少一實施例的電路板及其製造方法,藉由採用熔點較低的玻璃材料,可於線路層形成後,再將呈熔融態的上述玻璃材料形成於線路層上並覆蓋電子元件,退火固化後形成玻璃基板,故可不需以蝕刻、機械加工或雷射鑽孔等方式來形成實現電連接的導電通孔或用以內埋元件的開口,避免玻璃基板產生裂痕或破裂,進而提升產品良率。
雖然本發明已以實施例揭露如上,然其並非用以限
定本發明,所屬技術領域中具有通常知識者,在不脫離本發明精神和範圍內,當可作些許更動與潤飾,因此本發明保護範圍當視後附的申請專利範圍所界定者為準。
10:電路板
100:玻璃基板
200:線路層
300:電子元件
400:第一增層結構
500:第二增層結構
S1:第一表面
S2:第二表面
T:導電通孔
Claims (12)
- 一種電路板,包括: 一玻璃基板,具有相對的一第一表面、一第二表面及連通所述第一表面與所述第二表面的一導電通孔,其中所述玻璃基板的熔點為600℃以下並大於焊錫的溫度; 一線路層,設置於所述玻璃基板中; 一電子元件,設置於所述玻璃基板中,其中所述電子元件具有面對所述線路層的一下表面及與所述下表面相對的一上表面,所述玻璃基板包括位於所述線路層上並具有所述第一表面的一覆蓋部,其中所述覆蓋部覆蓋所述上表面; 一第一增層結構,設置於所述第一表面上並電連接所述導電通孔;以及 一第二增層結構,設置於所述第二表面上並電連接所述導電通孔。
- 如請求項1所述之電路板,其中所述玻璃基板的材料包括鉛玻璃。
- 如請求項1所述之電路板,其中所述線路層的熔點為1000℃以上。
- 如請求項1所述之電路板,其中所述電子元件為一被動元件。
- 如請求項4所述之電路板,其中所述被動元件的材料包括玻璃釉。
- 一種電路板的製造方法,包括: 形成一第一線路層於一離型基板上; 在形成所述第一線路層於所述離型基板上之後,將所述離型基板設置於一第一模具中; 在將所述離型基板設置於所述第一模具中之後,灌注一第一熔融玻璃材料於所述第一模具中; 退火所述第一熔融玻璃材料以形成一初始玻璃基板; 在退火所述第一熔融玻璃材料以形成所述初始玻璃基板之後,移除所述第一模具; 形成一第二線路層於所述初始玻璃基板上; 在形成所述第二線路層於所述初始玻璃基板上之後,固設一電子元件於所述第二線路層上; 在固設所述電子元件於所述第二線路層上之後,將所述離型基板及所述初始玻璃基板設置於一第二模具中; 在將所述離型基板及所述初始玻璃基板設置於所述第二模具中之後,灌注一第二熔融玻璃材料於所述第二模具中,其中所述第二熔融玻璃材料覆蓋所述電子元件; 退火所述第二熔融玻璃材料以形成一玻璃基板,其中所述玻璃基板的熔點大於焊錫的溫度;以及 在退火所述第二熔融玻璃材料以形成所述玻璃基板之後,移除所述第二模具及所述離型基板。
- 如請求項6所述之電路板的製造方法,更包括: 在移除所述第二模具及所述離型基板之後,於所述玻璃基板的一第一表面上及與所述第一表面相對的一第二表面上分別形成一第一增層結構及一第二增層結構。
- 如請求項6所述之電路板的製造方法,其中退火所述第一熔融玻璃材料以形成所述初始玻璃基板的退火溫度及退火所述第二熔融玻璃材料以形成所述玻璃基板的退火溫度為500℃至600℃。
- 如請求項6所述之電路板的製造方法,其中退火所述第一熔融玻璃材料以形成所述初始玻璃基板的退火時間及退火所述第二熔融玻璃材料以形成所述玻璃基板的退火時間為30分鐘至60分鐘。
- 如請求項6所述之電路板的製造方法,其中退火所述第一熔融玻璃材料以形成所述初始玻璃基板之後的冷卻速率及退火所述第二熔融玻璃材料以形成所述玻璃基板之後的冷卻速率為每小時5℃至10℃。
- 如請求項6所述之電路板的製造方法,其中固設所述電子元件於所述第二線路層上的步驟包括: 於所述電子元件與所述第二線路層之間注入一電連接材料;以及 固化所述電連接材料。
- 如請求項11所述之電路板的製造方法,其中固化所述電連接材料的烘烤溫度為180℃至220℃,固化所述電連接材料的烘烤時間為5分鐘至30分鐘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113116597A TWI894943B (zh) | 2024-05-03 | 2024-05-03 | 電路板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113116597A TWI894943B (zh) | 2024-05-03 | 2024-05-03 | 電路板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI894943B true TWI894943B (zh) | 2025-08-21 |
| TW202545245A TW202545245A (zh) | 2025-11-16 |
Family
ID=97524089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113116597A TWI894943B (zh) | 2024-05-03 | 2024-05-03 | 電路板及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI894943B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200704327A (en) * | 2005-03-24 | 2007-01-16 | Ibiden Co Ltd | Multi-layer printed circuit board |
| CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
| US20170098631A1 (en) * | 2015-10-01 | 2017-04-06 | Fujitsu Limited | Electronic component, electronic apparatus, and method of manufacturing electronic apparatus |
| TW202023329A (zh) * | 2018-12-06 | 2020-06-16 | 欣興電子股份有限公司 | 內埋式晶片封裝及其製作方法與疊層封裝結構 |
-
2024
- 2024-05-03 TW TW113116597A patent/TWI894943B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200704327A (en) * | 2005-03-24 | 2007-01-16 | Ibiden Co Ltd | Multi-layer printed circuit board |
| CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
| US20170098631A1 (en) * | 2015-10-01 | 2017-04-06 | Fujitsu Limited | Electronic component, electronic apparatus, and method of manufacturing electronic apparatus |
| TW202023329A (zh) * | 2018-12-06 | 2020-06-16 | 欣興電子股份有限公司 | 內埋式晶片封裝及其製作方法與疊層封裝結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202545245A (zh) | 2025-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
| CN101013686B (zh) | 互连衬底、半导体器件及其制造方法 | |
| CN102098876B (zh) | 用于电路基板的制造工艺 | |
| US10262930B2 (en) | Interposer and method for manufacturing interposer | |
| US9775237B2 (en) | Wiring substrate and method for manufacturing the same | |
| US11222791B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US20140034362A1 (en) | Printed circuit board with an insulated metal substrate | |
| KR20090045012A (ko) | 실리콘 인터포저 제조 방법, 실리콘 인터포저 및 실리콘 인터포저를 구비하는 반도체 장치 패키지 및 반도체 장치 | |
| CN115472510A (zh) | 嵌埋器件封装基板及其制作方法 | |
| TWI894943B (zh) | 電路板及其製造方法 | |
| CN106356351B (zh) | 基板结构及其制作方法 | |
| TW201528448A (zh) | 配線基板及將半導體元件安裝至配線基板的安裝方法 | |
| TWI576025B (zh) | 基板結構及其製法 | |
| JP2017130521A (ja) | スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法 | |
| US20250365872A1 (en) | Circuit board and manufacturing method thereof | |
| US11798900B2 (en) | Electronic device with crack arrest structure | |
| US20150062850A1 (en) | Printed circuit board | |
| CN120835453A (zh) | 电路板及其制造方法 | |
| JP5507278B2 (ja) | マシナブルセラミックス回路基板及びその製造方法 | |
| TW201316856A (zh) | 內藏元件之基板及其製造方法 | |
| JP5836751B2 (ja) | 薄膜配線基板 | |
| TWI894888B (zh) | 電路板及其製造方法 | |
| JP6523039B2 (ja) | プリント配線板及びその製造方法 | |
| JP2003068803A (ja) | 半導体装置用テープキャリアおよびそれを用いた半導体装置 | |
| KR102338480B1 (ko) | 소자실장방법 |