[go: up one dir, main page]

TWI479971B - 佈線板，其製造方法及具有佈線板之半導體裝置 - Google Patents

佈線板，其製造方法及具有佈線板之半導體裝置 Download PDF

Info

Publication number
TWI479971B
TWI479971B TW097132053A TW97132053A TWI479971B TW I479971 B TWI479971 B TW I479971B TW 097132053 A TW097132053 A TW 097132053A TW 97132053 A TW97132053 A TW 97132053A TW I479971 B TWI479971 B TW I479971B
Authority
TW
Taiwan
Prior art keywords
external connection
insulating layer
pads
wiring board
molding resin
Prior art date
Application number
TW097132053A
Other languages
English (en)
Other versions
TW200913844A (en
Inventor
小林敏男
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW200913844A publication Critical patent/TW200913844A/zh
Application granted granted Critical
Publication of TWI479971B publication Critical patent/TWI479971B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H10W72/90—
    • H10W72/9415—
    • H10W74/15—
    • H10W90/724—
    • H10W90/734—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

佈線板，其製造方法及具有佈線板之半導體裝置
本申請案根據及主張2007年8月24日所提出之日本專利申請案第2007－218146號之優先權，在此以提及方式併入該日本專利申請案之整個內容。
本揭露係有關於一種佈線板、一種製造該佈線板之方法及一種具有該佈線板之半導體裝置，以及更特別地，是有關於一種形成做為一無核心結構(不具有一核心基板之結構)之佈線板、一種製造該佈線板之方法及一種具有該佈線板之半導體裝置。
在相關技藝佈線板中，已知可藉由去除一核心基板以減少厚度之無核心基板。例如，圖1所示之一半導體裝置200係所謂的一種在無核心板上安裝電子零件的半導體裝置。
圖1係一相關技藝半導體裝置之剖面圖。
參考圖1，該相關技藝半導體裝置200具有一做為一無核心板之佈線板201；電子零件202及203；以及一外部連接端204。
該佈線板201具有層壓絕緣層211、217及221；焊墊212及213；佈線圖案215、216、218及219；介層222及226；外部連接墊223及227；以及防焊層231及232。
該絕緣層211係一種內部形成有該等焊墊212及213之層，其中該等電子零件202及203連接至該等焊墊212及 213。在該絕緣層211之一表面211A(該絕緣層211之安裝該等電子零件202及203的表面)上提供該等焊墊212，以便以該絕緣層211覆蓋該等個別焊墊212之側面。該等焊墊212之每一焊墊具有一由一金層241及一鎳層242所組成之多層結構。形成該等焊墊212，以便該金層241之一表面241A實質上變成與該絕緣層211之表面211A齊平。在該等焊墊212之每一焊墊的金層241上配置一凸塊206。該等焊墊212經由該等凸塊206電性連接至該電子零件202。
在該絕緣層211之表面211A上提供該等焊墊213，以便以該絕緣層211覆蓋該等焊墊213之側面。該等焊墊213之每一焊墊具有一由一金層241及一鎳層242所組成之多層結構。形成該等焊墊213，以便該金層241之表面241A實質上變成與該絕緣層211之表面211A齊平。該電子零件203連接至該等焊墊213之每一焊墊的金層241。
該等佈線圖案215之每一佈線圖案具有一介層244及一佈線245。提供該等介層244，以便穿過該絕緣層211之面對該等焊墊212的部分。該等介層244連接至該等焊墊212。該等佈線245係以整合方式與該等介層244一起形成及被提供在該絕緣層211之一表面211B(該絕緣層211之相對於該表面211A的表面)上。該等佈線245經由該等介層244電性連接至該等焊墊212。
該等佈線圖案216之每一佈線圖案具有一介層246及一佈線247。提供該等介層246，以便穿過該絕緣層211之 面對該等焊墊213的部分。該等介層246連接至該等焊墊213。該等佈線247係以整合方式與該等介層246一起形成及被提供在該絕緣層211之表面211B上。該等佈線247經由該等介層246電性連接至該等焊墊213。
在該絕緣層211之表面211B上提供該絕緣層217，以便覆蓋該等佈線245及247之部分。該等佈線圖案218之每一佈線圖案具有一介層251及一佈線252。提供該等介層251，以便穿過該絕緣層217之面對該等佈線245的部分。該等介層251連接至該等佈線245。該等佈線252係以整合方式與該等介層251一起形成及被提供在該絕緣層217之表面217B(該絕緣層217之提供有該絕緣層221的表面)上。上面所配置之佈線圖案218經由該等佈線圖案215電性連接至該等焊墊212。
該等佈線圖案219之每一佈線圖案具有一介層253及一佈線254。提供該等介層253，以便穿過該絕緣層217之面對該等佈線247的部分。該等介層253連接至該等佈線247。該等佈線254係以整合方式與該等介層253一起形成及被提供在該絕緣層217之表面217B上。上面所配置之佈線圖案219經由該等佈線圖案216電性連接至該等焊墊213。
在該絕緣層217之表面217B上提供該絕緣層221，以便覆蓋該等佈線252及254之部分。提供該等介層222，以便穿過該絕緣層221之面對該等佈線252的部分。該等介層222連接至該等佈線252。該等外部連接墊223係以 整合方式與該等介層222一起形成及被提供於該絕緣層221之一表面221B(該絕緣層221之提供有該防焊層232的表面)上。
提供該等介層226，以便穿過該絕緣層221之面對該等佈線254的部分。該等介層226連接至該等佈線254。該等外部連接墊227係以整合方式與該等介層226一起形成及被提供於該絕緣層221之表面221B上。
提供該防焊層231，以便覆蓋該絕緣層211之表面211A。該等防焊層231各具有一暴露該焊墊212之開口231A及一暴露該焊墊213之開口231B。
提供該防焊層232，以便覆蓋該絕緣層221之表面221B。該等防焊層232各具有一暴露該外部連接墊223之開口232A及一暴露該外部連接墊227之開口232B。
該電子零件202經由該等凸塊206連接至該等焊墊212。因此該電子零件202電性連接至該等焊墊212。在該電子零件202與該佈線板201間填充一底部填充樹脂207。
經由焊料208將該電子零件203固定至該等焊墊213。該電子零件203電性連接至該等焊墊213。在從該等開口232A及232B所暴露之外部連接墊223及227上提供該等外部連接端204。
在該等外部連接墊223及227上提供該等外部連接端204。該等外部連接端204係要連接至在一像母板之安裝 板(未顯示)上所提供之焊墊的連接端。
當一包括防焊層231及絕緣層211、217及221之部分的厚度M1’係設定成200μm至300μm時，該防焊層232之厚度M2’可以設定為例如20μm至50μm。
如以上所述，在做為一無核心板之佈線板201上安裝該等電子零件202及203，以便可減少該半導體裝置200在厚度方向上的尺寸(見例如JP－A－2000－323613)。
在相關技藝佈線板201中，可減少該佈線板201在厚度方向上的尺寸。然而，因為沒有做為一用以支撐該等層壓絕緣層211、217及221之支撐板的核心基板，所以很可能發生翹曲之問題。
特別地，當該佈線板201有大的翹曲時，很難以高準確性連接(安裝)該等電子零件202及203至該佈線板201之焊墊212及213，因此，在該等電子零件202及203與該佈線板201間發生連接失敗。再者，很難以高準確性連接(安裝)該佈線板201之外部連接端204至一像母板之安裝板(未顯示)的焊墊，以及因此，在該佈線板201與該安裝板間發生連接失敗。
本發明之示範性具體例係針對上述缺點及上面未描述之其它缺點。然而，本發明不必然得克服上述缺點，因此，本發明之一示範性具體例可能沒有克服任何上述問題。
本發明之一態樣提供一種可減少翹曲而不需要增加該佈線板之尺寸的佈線板、一種製造該佈線板之方法及一種 具有該佈線板之半導體裝置。
依據本發明之一個或多個態樣，提供一種佈線板，該佈線板包括：複數個層壓絕緣層，包括一第一絕緣層，該第一絕緣層係一最上層及一最下層其中一層；佈線圖案，形成於該複數個絕緣層中；外部連接墊，提供於該第一絕緣層上；外部連接端，提供於該等外部連接墊上；以及一成型樹脂，提供於該第一絕緣層之提供有該等外部連接墊之表面上，該成型樹脂具有暴露該等外部連接墊之開口，其中設定該成型樹脂之厚度，以便該成型樹脂不突出於該等外部連接端上方。
依據本發明之一個或多個態樣，該複數個絕緣層包括一第二絕緣層，該第二絕緣層係該最上層及該最下層其中另一層，其中該佈線板進一步包括：電子零件安裝墊，提供於該第二絕緣層上及經由該等佈線圖案電性耦接至該等外部連接墊。
依據本發明之一個或多個態樣，提供一種半導體裝置，該半導體裝置包括：該佈線板；以及一電子零件，電性耦接至該等電子零件安裝墊。
依據本發明之一個或多個態樣，在一種佈線板之製造方法中，該佈線板包括：複數個層壓絕緣層，包括一第一絕緣層，該第一絕緣層係一最上層及一最下層其中一層；以及佈線圖案，形成於該複數個絕緣層中，該方法包括：(a)提供外部連接墊於該第一絕緣層上；(b)提供一成型樹脂於該第一絕緣層上，以便從該成型樹脂暴露該等外部連接 墊及該成型樹脂不突出於將在該等外部連接墊上提供之外部連接端上方。
依據本發明之一個或多個態樣，步驟(b)包括：在一模具之突出部的整個端面接觸該等外部連接墊之情況中，將該成型樹脂注入該模具。
從下面敘述、圖式及申請專利範圍將明顯易知本發明之其它態樣及優點。
從下面更特別敘述與下面圖式將更明顯易知本發明之上述及其它態樣、特徵及優點。
下面將參考圖式以描述本發明之示範性具體例。
[第一具體例]
圖2係依據本發明之一第一具體例的一半導體裝置之剖面圖；參考圖2，該第一具體例之一半導體裝置10包括一做為一無核心板之佈線板11；電子零件12及13；以及外部連接端14。
該佈線板11包括層壓絕緣層21、27及31；焊墊22及23，做為上面要安裝電子零件之焊墊；佈線圖案25、26、28及29；介層32及36；外部連接墊33及37；一防焊層41；以及一成型樹脂42。
該絕緣層21(一第二絕緣層)係一種內部形成有該等焊墊22及23之層，其中該等電子零件12及13連接至該等焊墊22及23。例如，可以使用一環氧樹脂做為該絕緣層 21。
在該絕緣層21之一表面21A(該絕緣層21之安裝該等電子零件12及13的表面)上提供該等焊墊22，以便以該絕緣層21覆蓋該等個別焊墊22之側面。該等焊墊22之每一焊墊具有一由一金層51及一鎳層52所組成之多層結構。形成該等焊墊22，以便該金層51之一表面51A(該金層51之安裝有該電子零件12的表面)實質上變成與該絕緣層21之表面21A齊平。在該等焊墊22之每一焊墊的金層51上配置一凸塊16。該等焊墊22經由該等凸塊16電性連接至該電子零件12。該金層51之厚度可以設定為例如0.5μm。該鎳層52之厚度可以設定為例如5μm。
在該絕緣層21之表面21A上提供該等焊墊23，以便以該絕緣層21覆蓋該等焊墊23之側面。該等焊墊23之每一焊墊具有一由金層51及鎳層52所組成之多層結構。形成該等焊墊23，以便該金層51之表面51A實質上變成與該絕緣層21之表面21A齊平。在該等焊墊23之每一焊墊的金層51上安裝該電子零件13。
該等佈線圖案25之每一佈線圖案具有一介層54及一佈線55。提供該等介層54，以便穿過該絕緣層21之面對該等焊墊22的部分。該等介層54連接至該等焊墊22之每一焊墊的鎳層52。該等佈線55係以整合方式與該等介層54一起形成及被提供在該絕緣層21之一表面21B(該絕緣層21之提供有該絕緣層27的表面)上。該等佈線55經由該等介層54電性連接至該等焊墊22。例如，可以使用銅 做為該等佈線圖案25之材料。
該等佈線圖案26之每一佈線圖案具有一介層56及一佈線57。提供該等介層56，以便穿過該絕緣層21之面對該等焊墊23的部分。該等介層56連接至該等焊墊23。該等佈線57係以整合方式與該等介層56一起形成及被提供在該絕緣層21之表面21B上。該等佈線57經由該等介層56電性連接至該等焊墊23。例如，可以使用銅做為該等佈線圖案26之材料。
在該絕緣層21之表面21B上提供該絕緣層27，以便覆蓋該等佈線55及57之部分。例如，可以使用一環氧樹脂做為該絕緣層27。
該等佈線圖案28之每一佈線圖案具有一介層61及一佈線62。提供該等介層61，以便穿過該絕緣層27之面對該等佈線55的部分。該等介層61連接至該等佈線55。該等佈線62係以整合方式與該等介層61一起形成及被提供在該絕緣層27之表面27B(該絕緣層27之提供有該絕緣層31的表面)上。上面所配置之佈線圖案28經由該等佈線圖案25電性連接至該等焊墊22。例如，可以使用銅做為該等佈線圖案28之材料。
該等佈線圖案29之每一佈線圖案具有一介層63及一佈線64。提供該等介層63，以便穿過該絕緣層27之面對該等佈線57的部分。該等介層63連接至該等佈線57。該等佈線64係以整合方式與該等介層63一起形成及被提供在該絕緣層27之表面27B上。上面所配置之佈線圖案29 經由該等佈線圖案26電性連接至該等焊墊23。例如，可以使用銅做為該等佈線圖案29之材料。
在該絕緣層27之表面27B上提供該絕緣層31(提供做為底層或頂層之第一絕緣層)，以便覆蓋該等佈線62及64之部分。例如，可以使用一環氧樹脂做為該絕緣層31。
提供該等介層32，以便穿過該絕緣層31之面對該等佈線62的部分。該等介層32連接至該等佈線62。該等外部連接墊33係以整合方式與該等介層32一起形成及被提供於該絕緣層31之表面31B(該絕緣層31之相對於提供有該絕緣層27的表面之表面)上。該等外部連接墊33之厚度M1可以設定為例如20μm。例如，可以使用銅做為該等介層32及該等外部連接墊33之材料。
提供該等介層36，以便穿過該絕緣層31之面對該等佈線64的部分。該等介層36連接至該等佈線64。該等外部連接墊37係以整合方式與該等介層36一起形成及被提供於該絕緣層31之表面31B上。該等外部連接墊37之厚度M2可以設定為例如20μm。例如，可以使用銅做為該等介層36及該等外部連接墊37之材料。
提供該等防焊層41，以便覆蓋該絕緣層21之表面21A。該等防焊層41各具有一暴露該焊墊22之開口41A及一暴露該焊墊23之開口41B。
以一多層形成在該絕緣層31之提供有該等外部連接墊33及37的表面31B上提供該成型樹脂42。該成型樹脂42具有暴露該等個別外部連接墊33之配置有該等外部連 接端14的表面33A之開口66。並且，該成型樹脂42具有暴露該等個別外部連接墊37之配置有該等外部連接端14的表面37A之開口67。該成型樹脂42之厚度M3(在該絕緣層31之表面31B上所提供之成型樹脂42的厚度)係設定至該成型樹脂不會突出於在該等外部連接墊33及37上所提供之外部連接端14上方的厚度。特別地，該等外部連接墊33及37之厚度M1及M2為20μm時及當該外部連接端14之高度H1係在0.5mm至0.6mm間時，該成型樹脂42之厚度M3可以設定為0.2mm至0.3mm。在此情況中，一包括該防焊層41及該等絕緣層21、27及31之部分的厚度M4可以設定為例如200μm至300μm。有利的是，使用一具有20GPa或更大剛度之成型樹脂做為該成型樹脂42。此外，例如，可以使用一具有熱固特性之環氧樹脂做為該特定成型樹脂42。
如以上所述，在該絕緣層31之提供有該等外部連接墊33及37的表面31B上提供暴露該等外部連接墊33及37之該成型樹脂42。因此，該成型樹脂42做為一用以支撐該複數個層壓絕緣層21、27及31之支撐板，因而可減少該佈線板11之翹曲。
該成型樹脂42之厚度M3係設定至可防止該成型樹脂突出於在該等外部連接墊33及37上所提供之外部連接端14上方的厚度，藉此可減少該佈線板11之翹曲，而不需要增加該佈線板11之尺寸(厚度)。
以該等凸塊16使該電子零件12覆晶接合至該等焊墊 22。因此，在該電子零件12與該佈線板11間填充一底部填充材料17。例如，可以使用一半導體晶片做為該電子零件12。
以焊料18使該電子零件13固定至該等焊墊23。該電子零件13電性連接至該等焊墊23。例如，可以使用一晶片電阻器做為該電子零件13。
在該等外部連接墊33及37之從該成型樹脂42中所形成之開口66及67暴露的區域上提供該等外部連接端14。該等外部連接端14係要連接一像母板之安裝板(未顯示)的連接端。該外部連接端14之高度H1(在將該等外部連接墊33及37之表面33A及37A視為參考時所達到之高度)可設定為500μm至600μm。例如，可以使用焊球做為該等外部連接端14。
依據本具體例之佈線板，在該絕緣層31之提供有該等外部連接墊33及37的表面31B上提供暴露該等外部連接墊33及37之成型樹脂42。因此，該成型樹脂做為一用以支撐該複數個層壓絕緣層21、27及31之支撐板，因而可減少該佈線板11之翹曲。
該成型樹脂42之厚度M3係設定至可防止該成型樹脂突出於在該等外部連接墊33及37上所提供之外部連接端14上方的厚度，藉此可減少該佈線板11之翹曲，而不需要增加該佈線板11之尺寸(厚度)。
再者，因為該半導體裝置10包括具有上述成型樹脂42之該佈線板11，所以可減少該佈線板11之翹曲，而不需 要增加該半導體裝置10之尺寸。
圖3至13係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖。在圖3至13中，相同於該第一具體例之半導體裝置10的構成元件分配有相同元件符號。
首先，在圖3所示之製程中，在做為一支撐板之金屬板71上連續形成該金層51及該鎳層52，藉以形成該等焊墊22及23。特別地，例如，在該金屬板71上形成一具有對應於要形成該等焊墊22及23之區域的開口之光阻膜(未顯示)。接下來，使用該金屬板71做為一饋電層，以電解電鍍技術經由沉積連續地使該金層51及該鎳層52成長於該金屬板71上，藉以形成該焊墊22及23。例如，可使用一銅板及一銅箔做為該金屬板71。該金層51之厚度可以設定為例如0.5μm。該鎳層52之厚度可以設定為例如5μm。
然後，在圖4所示之製程中，在該金屬板71上形成一覆蓋該等焊墊22及23之部分的絕緣層21(一形成做為底層或頂層之絕緣層)。隨後，同時形成具有該等介層54及該等佈線55之佈線圖案25及具有該等介層56及該等佈線57之佈線圖案26。特別地，例如，形成一片狀絕緣層(例如，一由環氧樹脂所形成之絕緣層)，以便覆蓋該等焊墊22及23。接下來，以雷射形成要暴露該等焊墊22及23之部分的開口。接著，以半加成技術形成該等佈線圖案25及26。例如，可以使用銅做為該等佈線圖案25及 26之材料。
在圖5所示之製程中，藉由類似圖4所示之製程技術的使用形成該絕緣層27、具有該等介層61及該等佈線62之佈線圖案28、具有該等介層63及該等佈線64之佈線圖案29、該絕緣層31、該等介層32及36以及該等外部連接墊33及37。例如，可以使用一環氧樹脂做為該等絕緣層27及31。例如，可以使用銅做為該等佈線圖案28及29、該等介層32及36以及該等外部連接墊33及37之材料。該外部連接墊33之厚度M1可以設定為例如20μm。該外部連接墊37之厚度M2可以設定為例如20μm。
在圖5所示之製程中，亦可以在該等外部連接墊33及37上提供一以一鎳層及一金層之連續形成所形成之鎳/金電鍍層。亦可以在該絕緣層31之表面31A上提供一具有要暴露該等外部連接墊33及37之開口的防焊層。
接下來，在圖6所示之製程中，移除圖5所示之金屬板71。特別地，例如，將一用以防止該等外部連接墊33及37之蝕刻的保護膜(未顯示)黏貼至圖5所示之結構的上表面，否則一用於該金屬板71之蝕刻劑將造成該等外部連接墊33及37之蝕刻。隨後，使具有該保護膜(未顯示)之結構浸入該蝕刻劑，藉以移除該金屬板71。然後，從圖5所示之結構移除該保護膜(未顯示)。
在圖7所示之製程中，提供一接觸圖6所示之結構的下表面(提供有該等焊墊22及23及該絕緣層21之表面)之下模73以及提供一具有一用以接觸該等外部連接墊33之 突出部75及一用以接觸該外部連接墊37之突出部76的上模74。接著，在該下模73與該上模74間容納圖6所示之結構。此時，該突出部75接觸該外部連接墊33，以及該突出部76接觸該外部連接墊37，藉以在該上模74與圖6所示之結構間形成一空間A。在稍後所要描述之圖8所示的製程中，該空間A對應於要以該成型樹脂42填充之空間。
設定該突出部75之突出量B，以便藉由相加該外部連接墊33之厚度M1的數值與該突出部75之突出量B的數值所決定之數值變成小於該外部連接端14之高度H1的數值。當該外部連接墊33之厚度M1係20μm及該外部連接端14之高度H1係500μm至600μm時，該突出部75之突出量B可設定為例如200μm。
設定該突出部76之突出量C，以便藉由相加該外部連接墊37之厚度M2的數值與該突出部76之突出量C的數值所決定之數值變成小於該外部連接端14之高度H1的數值。當該外部連接墊37之厚度M2係20μm及該外部連接端14之高度H1係500μm至600μm時，該突出部76之突出量C可設定為例如200μm。
如以上所述，藉由設定該突出部75之突出量B及該突出部76之突出量C，允許在該絕緣層31上所提供之成型樹脂42不會突出於在該等外部連接墊33及37上所提供之外部連接端14上方。因此，可以經由該等外部連接端14使該半導體裝置10與一像母板之安裝板(未顯示)彼此 電性連接。
在圖8所示之製程中，將該成型樹脂42注入在該上模74與圖6所示之結構間所形成之空間A，藉以以該成型樹脂42填充該空間A。可以使用例如一轉注成型技術(transfer molding technique)，實施一將該成型樹脂42注入該空間A之方法。如以上所述，藉由使用該轉注成型技術，可以以高準確性形成該成型樹脂42。在稍後所要描述之圖9所示之製程中，加熱以硬化該成型樹脂42。例如，可以使用一熱固性環氧樹脂做為該成型樹脂42。
接下來，在圖9所示之製程中，將圖8所示之形成有該成型樹脂42的結構拉出至該下模73及該上模74外面，以及接著加熱以硬化該成型樹脂42。當使用一熱固性環氧樹脂做為該成型樹脂42時，用以加熱該成型樹脂42之溫度可以設定為180℃。圖8及9所示之製程係等同於一成型樹脂形成製程之製程。
如以上所述，提供一用以在該複數個層壓絕緣層21、27及31中之上絕緣層31(如圖9所示，在該複數個層壓絕緣層21、27及31中之上絕緣層)之提供有該等外部連接墊33及37的表面31B上形成該成型樹脂42之成型樹脂形成製程，以便暴露該等外部連接墊33及37。在該成型樹脂形成製程中，形成該成型樹脂42，以便該成型樹脂沒有突出於在該等外部連接墊33及37上所配置之外部連接端14上方，藉以可減少該佈線板11之翹曲，而不需 要增加該佈線板11之尺寸。
接著，在圖10所示之製程中，以一已知技術形成具有暴露該等焊墊22之開口41A及暴露該等焊墊23之開口41B的防焊層41。結果，製造複數個結構，其中每一結構等同於該佈線板11。圖3至10所示之製程對應於一製造該佈線板11之製程。可以剛好在圖6所示之製程中移除該金屬板71後，形成該防焊層41。在圖10中，元件符號D表示一將該複數個佈線板11切割成數片之切割位置(以下，稱為一「切割位置D」)，以及元件符號E表示一形成等佈線板11之佈線板形成區域。
在圖11所示之製程中，在從該成型樹脂42所暴露之外部連接墊33及37上形成該等外部連接端14。例如，可以使用焊球做為該等外部連接端14。
在圖12所示之製程中，沿著該切割位置D切割圖11所示之結構，藉以將具有該等外部連接端14之複數個佈線板11分割成數片。
在圖13所示之製程中，在該複數個佈線板11之焊墊22上安裝該電子零件12，以及在該複數個佈線板11之焊墊23上安裝該電子零件13。特別地，經由例如該等凸塊16使該電子零件12固定至該等焊墊22。隨後，在該電子零件12與該等佈線板11間填充該底部填充樹脂17，藉以安裝該電子零件12。在該電子零件13之情況中，例如，在該等焊墊23上提供熔化焊料18，以及在上面形成有該熔化焊料18之焊墊23上安裝該電子零件13，藉以安裝 該電子零件。因此，製造該半導體裝置10。
如以上所述，依據用以製造本具體例之一佈線板的方法，提供一用以在該複數個層壓絕緣層21、27及31中之上絕緣層31(如圖9所示，在該複數個層壓絕緣層21、27及31中之上絕緣層)之提供有該等外部連接墊33及37的的表面31B上以多層形式形成該成型樹脂42之成型樹脂形成製程，以便暴露該等外部連接墊33及37。在該成型樹脂形成製程中，形成該成型樹脂42，以便該成型樹脂不突出於在該等外部連接墊33及37上所配置之外部連接端14上方，藉以可減少該佈線板11之翹曲，而不需要增加該佈線板11之尺寸(厚度)。
[第二具體例]
圖14係依據本發明之一第二具體例的一半導體裝置之剖面圖。在圖14中，相同於該第一具體例之半導體裝置10的構成元件分配有相同元件符號。
參考圖14，除了提供外部連接端81，以取代該第一具體例之半導體裝置10中所提供之外部連接端14之外，以相同於該半導體裝置10之方式配置該第二具體例之一半導體裝置80。
該等外部連接端81係形成為一插針之形狀，以及該等外部連接端之每一外部連接端具有一支撐部84(一釘頭)及一插針主體85。該等支撐部84係形成為一平坦形狀及以焊料82固定至從該成型樹脂42所暴露之外部連接墊33及37。該等支撐部84係用以支撐該等插針主體85之 構件。在該等支撐部84之每一支撐部上提供該插針主體85。該插針主體85與該支撐部84係配置成為一單件。
上面所配置之外部連接端81的高度H2可以設定為例如2mm。該成型樹脂42之厚度M3係設定至該成型樹脂不會突出於在該等外部連接墊33及37上所配置之外部連接端14上方的厚度。特別地，當該等外部連接端81之高度H2係2mm時，該成型樹脂42之厚度M3可以設定為例如200μm至500μm。例如，可以使用一銅合金做為該等外部連接端81之材料。
可藉由沿著該切割位置D切割圖10所示及該第一具體例所述之結構；固定該等外部連接端81至該等外部連接墊33及37；以及安裝該等電子零件12及13於該等焊墊22及23上，以製造上面所配置之半導體裝置80。
依據本具體例之佈線板，在該絕緣層31之提供有該等外部連接墊33及37的表面31B上提供暴露該等外部連接墊33及37之成型樹脂42。因此，該成型樹脂42做為一用以支撐該複數個層壓絕緣層21、27及31之支撐板，因而可減少該佈線板11之翹曲。
該成型樹脂42之厚度M3係設定至該成型樹脂不會突出於在該等外部連接墊33及37上所提供之外部連接端81上方的厚度，藉此可減少該佈線板11之翹曲，而不需要增加該佈線板11在厚度方向上之尺寸。
此外，藉由在該半導體裝置80中提供該第一具體例所述之佈線板11，可減少該佈線板11之翹曲，而不需要增 加該半導體裝置80之尺寸。
[第三具體例]
圖15係依據本發明之一第三具體例的一半導體裝置之剖面圖。在圖15中，相同於該第一具體例之半導體裝置10的構成元件分配有相同元件符號。
參考圖15，該第三具體例之一半導體裝置90包括一做為無核心板之佈線板91、一電子零件92及該等外部連接端14。
除了提供一防焊層94及一成型樹脂95，以取代在該第一具體例之佈線板11上所提供之防焊層41及成型樹脂42之外，以相同於該佈線板11之方式配置該佈線板91。
在該絕緣層31之表面31B上提供該防焊層94，以便覆蓋該等外部連接墊33及37之部分。該防焊層94具有暴露該等外部連接墊33及37之部分的開口94A。
以多層形式提供該成型樹脂95，以便覆蓋該絕緣層21之形成有該等焊墊22及23的表面21A。該成型樹脂95具有暴露該等焊墊22之開口95A及暴露該等焊墊23之開口95B。設定該成型樹脂95之厚度，以便該成型樹脂95不會突出於在該等焊墊22及23上所提供之外部連接端14上方。例如，有利的是，使用一具有20GPa或更大剛度之成型樹脂做為該成型樹脂95。此外，例如，可以使用一具有熱固特性之環氧樹脂做為該特定成型樹脂95。
如以上所述，在該絕緣層21之形成有該等焊墊22及23的表面21A上提供暴露該等焊墊22及23之成型樹脂 95，據此該成型樹脂95做為一用以支撐該複數個層壓絕緣層21、27及31之支撐板。因此，可減少該佈線板91之翹曲。
該成型樹脂95之厚度係設定至該成型樹脂不會突出於在該等焊墊22及23上所提供之外部連接端14上方的厚度，藉此可減少該佈線板91之翹曲，而不需要增加該佈線板91之尺寸(厚度)。
以該等凸塊16使該電子零件92覆晶接合至該等外部連接墊33及37。因此，該電子零件92電性連接至該等外部連接墊33及37。以該底部填充樹脂17填充在該電子零件92與該佈線板91間之空間。例如，可以使用一半導體晶片做為該電子零件92。在該等開口95A及95B所暴露之焊墊22及23上提供該等外部連接端14。
依據本具體例之半導體裝置，藉由在該絕緣層21之形成有該等焊墊22及23的表面21A上提供暴露該等焊墊22及23之成型樹脂95，該成型樹脂95做為一用以支撐該複數個層壓絕緣層21、27及31之支撐板，因此可減少該佈線板91之翹曲。簡言之，亦可以在該絕緣層21之接觸該第一具體例所述之金屬板71的表面21A上提供該成型樹脂95。
[第四具體例]
圖16係依據本發明之一第四具體例的一半導體裝置之剖面圖。在圖16中，相同於該第二具體例之半導體裝置80的構成元件分配有相同元件符號。
參考圖16，該第四具體例之一半導體裝置100包括一做為無核心板之佈線板101、該電子零件92及該等外部連接端81。
除了在該第一具體例之佈線板11中併入一電子零件105之外，以相同於該佈線板11之方式配置該佈線板101。以該成型樹脂42密封該電子零件105。該電子零件105具有一對接端。該電子零件105之一端以焊料106電性連接至該等外部連接墊33，以及另一端以焊料106電性連接至該等外部連接墊37。例如，可以使用一晶片電容器及一晶片電阻器做為該電子零件105。
依據本具體例之半導體裝置，使該電子零件105電性連接至該等外部連接墊33及37及以該成型樹脂42密封該電子零件105，藉此以該成型樹脂42使該電子零件105之該對接端彼此絕緣。因此，可以提高在該電子零件105之該對接端間所達成之絕緣。再者，當該電子零件105之尺寸係微小時，可防止該電子零件105從該佈線板11掉落。
雖然已描述關於提供以插針形狀所形成之外部連接端81的情況之本具體例，但是亦可以提供依據該第一具體例之球狀外部連接端14，以取代該等外部連接端81。
雖然已參考某些示範性具體例來表示及描述本發明，但是熟習該項技藝者將了解到，在不脫離所附申請專利範圍所界定之本發明的精神及範圍內可在形式及細節方面實施各種變更。因此，意欲在所附申請專利範圍內涵蓋落在 本發明之精神及範圍內之所有變更及修改。
10‧‧‧半導體裝置
11‧‧‧佈線板
12‧‧‧電子零件
13‧‧‧電子零件
14‧‧‧外部連接端
16‧‧‧凸塊
17‧‧‧底部填充材料
18‧‧‧焊料
21‧‧‧絕緣層
21A‧‧‧表面
21B‧‧‧表面
22‧‧‧焊墊
23‧‧‧焊墊
25‧‧‧佈線圖案
26‧‧‧佈線圖案
27‧‧‧絕緣層
27B‧‧‧表面
28‧‧‧佈線圖案
29‧‧‧佈線圖案
31‧‧‧絕緣層
31B‧‧‧表面
32‧‧‧介層
33‧‧‧外部連接墊
33A‧‧‧表面
36‧‧‧介層
37‧‧‧外部連接墊
37A‧‧‧表面
41‧‧‧防焊層
41A‧‧‧開口
41B‧‧‧開口
42‧‧‧成型樹脂
51‧‧‧金層
51A‧‧‧表面
52‧‧‧鎳層
54‧‧‧介層
55‧‧‧佈線
56‧‧‧介層
57‧‧‧佈線
61‧‧‧介層
62‧‧‧佈線
63‧‧‧介層
64‧‧‧佈線
66‧‧‧開口
67‧‧‧開口
71‧‧‧金屬板
73‧‧‧下模
74‧‧‧上模
75‧‧‧突出部
76‧‧‧突出部
80‧‧‧半導體裝置
81‧‧‧外部連接端
82‧‧‧焊料
84‧‧‧支撐部
85‧‧‧插針主體
90‧‧‧半導體裝置
91‧‧‧佈線板
92‧‧‧電子零件
94‧‧‧防焊層
94A‧‧‧開口
95‧‧‧成型樹脂
95A‧‧‧開口
95B‧‧‧開口
100‧‧‧半導體裝置
101‧‧‧佈線板
105‧‧‧電子零件
106‧‧‧焊料
200‧‧‧半導體裝置
201‧‧‧佈線板
202‧‧‧電子零件
203‧‧‧電子零件
204‧‧‧外部連接端
206‧‧‧凸塊
207‧‧‧底部填充樹脂
208‧‧‧焊料
211‧‧‧絕緣層
211A‧‧‧表面
211B‧‧‧表面
212‧‧‧焊墊
213‧‧‧焊墊
215‧‧‧佈線圖案
216‧‧‧佈線圖案
217‧‧‧絕緣層
217B‧‧‧表面
218‧‧‧佈線圖案
219‧‧‧佈線圖案
221‧‧‧絕緣層
221B‧‧‧表面
222‧‧‧介層
223‧‧‧外部連接墊
226‧‧‧介層
227‧‧‧外部連接墊
231‧‧‧防焊層
231A‧‧‧開口
231B‧‧‧開口
232‧‧‧防焊層
232A‧‧‧開口
232B‧‧‧開口
241‧‧‧金層
241A‧‧‧表面
242‧‧‧鎳層
244‧‧‧介層
245‧‧‧佈線
246‧‧‧介層
247‧‧‧佈線
251‧‧‧介層
252‧‧‧佈線
253‧‧‧介層
254‧‧‧佈線
A‧‧‧空間
B‧‧‧突出量
C‧‧‧突出量
D‧‧‧切割位置
E‧‧‧佈線板形成區域
H1‧‧‧高度
H2‧‧‧高度
M1‧‧‧厚度
M1’‧‧‧厚度
M2’‧‧‧厚度
M2‧‧‧厚度
M3‧‧‧厚度
M4‧‧‧厚度
圖1係一相關技藝半導體裝置之剖面圖；圖2係依據本發明之一第一具體例的一半導體裝置之剖面圖；圖3係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#1)；圖4係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#2)；圖5係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#3)；圖6係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#4)；圖7係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#5)；圖8係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#6)；圖9係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#7)；圖10係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#8)；圖11係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#9)；圖12係顯示用以製造依據本發明之第一具體例的半導 體裝置之製程的視圖(#10)；圖13係顯示用以製造依據本發明之第一具體例的半導體裝置之製程的視圖(#11)；圖14係依據本發明之一第二具體例的一半導體裝置之剖面圖；圖15係依據本發明之一第三具體例的一半導體裝置之剖面圖；以及圖16係依據本發明之一第四具體例的一半導體裝置之剖面圖。
10‧‧‧半導體裝置
11‧‧‧佈線板
12‧‧‧電子零件
13‧‧‧電子零件
14‧‧‧外部連接端
16‧‧‧凸塊
17‧‧‧底部填充材料
18‧‧‧焊料
21‧‧‧絕緣層
21A‧‧‧表面
21B‧‧‧表面
22‧‧‧焊墊
23‧‧‧焊墊
25‧‧‧佈線圖案
26‧‧‧佈線圖案
27‧‧‧絕緣層
27B‧‧‧表面
29‧‧‧佈線圖案
28‧‧‧佈線圖案
31‧‧‧絕緣層
31B‧‧‧表面
32‧‧‧介層
33‧‧‧外部連接墊
33A‧‧‧表面
36‧‧‧介層
37‧‧‧外部連接墊
37A‧‧‧表面
41‧‧‧防焊層
41A‧‧‧開口
41B‧‧‧開口
42‧‧‧成型樹脂
51‧‧‧金層
51A‧‧‧表面
52‧‧‧鎳層
54‧‧‧介層
55‧‧‧佈線
56‧‧‧介層
57‧‧‧佈線
61‧‧‧介層
62‧‧‧佈線
63‧‧‧介層
64‧‧‧佈線
66‧‧‧開口
67‧‧‧開口
M1‧‧‧厚度
M2‧‧‧厚度
M3‧‧‧厚度
M4‧‧‧厚度

Claims (9)

  1. 一種佈線板，包括：複數個層壓絕緣層，包括一第一絕緣層，該第一絕緣層係一最上層及一最下層其中一層；佈線圖案，形成於該複數個絕緣層中；外部連接墊，提供於該第一絕緣層上；外部連接端，提供於該等外部連接墊上；以及一成型樹脂，提供於該第一絕緣層之提供有該等外部連接墊之表面上，該成型樹脂具有暴露該等外部連接墊之開口，其中，設定該成型樹脂之厚度，以便該成型樹脂不突出於該等外部連接端上方；以及其中，該成型樹脂之厚度為200μm至500μm。
  2. 如申請專利範圍第1項之佈線板，其中，該複數個絕緣層包括一第二絕緣層，該第二絕緣層係該最上層及該最下層其中另一層，其中該佈線板進一步包括：電子零件安裝墊，提供於該第二絕緣層上及經由該等佈線圖案電性耦接至該等外部連接墊。
  3. 如申請專利範圍第1項之佈線板，其中，該外部連接端為焊球或插針形狀之端子。
  4. 如申請專利範圍第1項之佈線板，其中，在該成型樹脂內密封有電子零件。
  5. 如申請專利範圍第1項之佈線板，其中， 該佈線板為無核心板。
  6. 一種半導體裝置，包括：申請專利範圍第2項之佈線板；以及一電子零件，電性耦接至該等電子零件安裝墊。
  7. 一種佈線板之製造方法，該佈線板包括：複數個層壓絕緣層，包括一第一絕緣層，該第一絕緣層係一最上層及一最下層其中一層；以及佈線圖案，形成於該複數個絕緣層中，該方法包括：(a)提供外部連接墊於該第一絕緣層上；(b)提供一成型樹脂於該第一絕緣層上，以便從該成型樹脂暴露該等外部連接墊及該成型樹脂不突出於將在該等外部連接墊上提供之外部連接端上方。
  8. 如申請專利範圍第7項之方法，其中，步驟(b)包括：以一轉注成型法形成該成型樹脂。
  9. 如申請專利範圍第8項之方法，其中，步驟(b)包括：在一模具之突出部的整個端面接觸該等外部連接墊之情況中，將該成型樹脂注入該模具。
TW097132053A 2007-08-24 2008-08-22 佈線板，其製造方法及具有佈線板之半導體裝置 TWI479971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
TW200913844A TW200913844A (en) 2009-03-16
TWI479971B true TWI479971B (zh) 2015-04-01

Family

ID=40381945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132053A TWI479971B (zh) 2007-08-24 2008-08-22 佈線板，其製造方法及具有佈線板之半導體裝置

Country Status (4)

Country Link
US (1) US8379401B2 (zh)
JP (1) JP5114130B2 (zh)
KR (1) KR101412720B1 (zh)
TW (1) TWI479971B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI473553B (zh) 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
TWI499024B (zh) 2009-01-07 2015-09-01 日月光半導體製造股份有限公司 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP5306879B2 (ja) * 2009-03-30 2013-10-02 日本特殊陶業株式会社 補強材付き配線基板
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) 2009-12-31 2013-09-11 日月光半導體製造股份有限公司 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 日月光半導體製造股份有限公司 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP6092117B2 (ja) * 2010-12-24 2017-03-08 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6319013B2 (ja) 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN115866922A (zh) * 2021-09-24 2023-03-28 鹏鼎控股(深圳)股份有限公司 线路板连接结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281841B (en) * 2004-09-24 2007-05-21 Denso Corp Printed board and manufacturing method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646399A (en) * 1970-03-04 1972-02-29 Gen Electric Printed circuit board construction
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3585796B2 (ja) 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2005335464A (ja) * 2004-05-25 2005-12-08 Honda Motor Co Ltd 車両の燃料供給構造
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4473141B2 (ja) * 2005-01-04 2010-06-02 日立オートモティブシステムズ株式会社 電子制御装置
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
KR101012248B1 (ko) * 2006-04-28 2011-02-08 파나소닉 전공 주식회사 정전용량식 센서
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281841B (en) * 2004-09-24 2007-05-21 Denso Corp Printed board and manufacturing method thereof

Also Published As

Publication number Publication date
JP5114130B2 (ja) 2013-01-09
TW200913844A (en) 2009-03-16
US8379401B2 (en) 2013-02-19
US20090052150A1 (en) 2009-02-26
KR20090021076A (ko) 2009-02-27
JP2009054686A (ja) 2009-03-12
KR101412720B1 (ko) 2014-06-26

Similar Documents

Publication Publication Date Title
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
US9301391B2 (en) Substrate structure, semiconductor package device, and manufacturing method of substrate structure
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US8692363B2 (en) Electric part package and manufacturing method thereof
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
CN110729254B (zh) 封装体的接着结构及其制造方法
CN101211888A (zh) 布线基板及其制造方法以及半导体装置
CN101013686A (zh) 互连衬底、半导体器件及其制造方法
TWI440419B (zh) 線路基板及線路基板製程
US20120319289A1 (en) Semiconductor package
US20170062370A1 (en) Electronic component device
TWI646639B (zh) 半導體封裝
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
TW202023330A (zh) 封裝結構及其製造方法
JP2009004813A (ja) 半導体搭載用配線基板
TW202310257A (zh) 半導體裝置及其製造方法
TWI503941B (zh) 晶片封裝基板及其製作方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
TWI720735B (zh) 封裝結構及其製造方法
TWI420996B (zh) 印刷電路板及其製造方法
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
CN119948621A (zh) 增强型互连球栅阵列设计、半导体结构及其制作方法