TWI893371B

TWI893371B - 封裝結構及其製造方法

Info

Publication number: TWI893371B
Application number: TW112113843A
Authority: TW
Inventors: 張簡上煜
Original assignee: 力成科技股份有限公司
Priority date: 2023-04-13
Filing date: 2023-04-13
Publication date: 2025-08-11
Also published as: TW202443800A; US20240347438A1

Abstract

一種封裝結構，其包括重佈線路結構、多個晶片、第二模封體、多個支撐件、第一模封體以及多個連接端子。重佈線路結構具有第一表面及相對於其的第二表面。晶片位於重佈線路結構的第二表面上。第二模封體位於重佈線路結構的第二表面上且覆蓋晶片。多個支撐件位於重佈線路結構的第一表面上。第一模封體位於重佈線路結構的第一表面上且覆蓋支撐件。多個連接端子連接於支撐件。

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種具有支撐件的封裝結構及其製造方法。

隨著科技的進步，市場上對於電子產品的要求也朝輕薄短小且攜帶方便而日益提高。因此，在包含晶片的封裝結構中，如何降低封裝結構的整體厚度且可以至少維持封裝結構的品質，實已成目前研究的課題。

本發明提供一種封裝結構，其製造過程較為有效率、較為簡單或具有較佳的良率，且封裝結構可以具有較佳的品質。

本發明的封裝結構包括重佈線路結構、多個晶片、第二模封體、多個支撐件、第一模封體以及多個連接端子。重佈線路結構具有相對的第一表面及第二表面。多個晶片位於重佈線路結構的第二表面上。第二模封體位於重佈線路結構的第二表面上且覆蓋多個晶片。多個支撐件位於重佈線路結構的第一表面上且嵌入重佈線路結構。第一模封體位於重佈線路結構的第一表面上且覆蓋多個支撐件。多個連接端子連接於多個支撐件。

本發明的封裝結構包括以下步驟：於載板上形成重佈線路結構；於重佈線路結構上形成多個支撐結構及第一模封材料；於重佈線路結構上配置多個晶片；於重佈線路結構上形成覆蓋多個晶片的第二模封材料；於形成第二模封材料之後，移除部分的第二模封材料以形成第二模封體，移除部分的第一模封材料以形成第一模封體，且移除各個支撐結構中的一部分以形成多個支撐件；以及形成連接於多個支撐件的多個連接端子。

基於上述，在本發明的封裝結構的製造過程中，藉由支撐結構及覆蓋於其的第一模封材料(即，對應於支撐件嵌於第一模封體內的結構態樣)，可以使封裝結構的整體製程可能可以具有較佳的良率，且可以降低封裝結構的整體厚度或提升封裝結構的品質。

100、200、300:封裝結構

101:中間結構

101h:厚度

110、115、116、117、118、119:支撐件

110a:表面

110h:厚度

111、112:部分

113:種子層

114:鍍覆核心層

198:支撐結構

198a:頂面

198h:厚度

120、150:模封體

120a:底面

120b、150b:頂面

120h、150h:厚度

129、159:模封材料

130:重佈線路結構

130a、130b:表面

131:導電層

132:絕緣層

330:線路板

140、145、146:晶片

140b:背面

147:填充體

347:填充體

161、362:連接端子

270:緩衝件

381:殼體

382:黏著層

91:載板

92:離型層

D1:方向

L:距離

P1、P2:區

R1、R2:區域

圖1A至圖1H是依照本發明的第一實施例的一種封裝結構的部分製造方法的部分剖視示意圖。

圖1I是依照本發明的第一實施例的一種封裝結構的部分剖視示意圖。

圖1J是依照本發明的第一實施例的一種封裝結構的部分剖視示意圖。

圖2是依照本發明的第二實施例的一種封裝結構的部分剖視示意圖。

圖3是依照本發明的第三實施例的一種封裝結構的部分剖視示意圖。

除非另有明確說明，本文所使用之方向用語(例如，上、下、頂、底)僅作為參看所繪圖式使用且不意欲暗示絕對定向。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

除非另有明確說明，否則單數形式的「一」、「該」、「所述」等類似用語包括複數參考物。

「第一」、「第二」、和「第三」等類似用語可以用於描述不同的元素，但這些元素不應被這些用語限制。這些用語僅用於將元素彼此區分，並不限定在執行順序的前後之分或結構上的定向關係。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

在說明書中所表示的數值或數值之衍生關係(如：比值之比較或趨勢)，可以包括所述數值以及在本領域中具有通常知識者可接受的偏差範圍內的偏差值。上述偏差值可以是於製造過程或量測過程的一個或多個標準偏差(Standard Deviation)，或是於計算或換算過程因採用位數的多寡、四捨五入或經由誤差傳遞(Error Propagation)等其他因素所產生的計算誤差。

請參照圖1A，於載板91上形成重佈線路結構130。本發明對於載板91並無特別的限制，只要載板91可以適於承載形成於其上膜層或配置於其上的元件即可。

在本實施例中，載板91上可以具有離型層92，但本發明不限於此。離型層92例如是光熱轉換(light to heat conversion；LTHC)黏著層或其他類似的離型層，本發明不以此為限。

重佈線路結構130可以包括導電層131(標示於圖1I)及絕緣層132(標示於圖1H及/或圖1I)。重佈線路結構130可以藉由一般常用的半導體製程(如：塗佈製程、沉積製程、微影製程及/或蝕刻製程)所形成，故於此不加以贅述。導電層131絕緣層132及/或的層數於本發明並不加以限制。另外，於圖1A或其他類似的圖式中，導電層131及/或絕緣層132的形式僅為示例性地繪示。舉例而言，縱使於圖1A所繪示的剖面中相鄰的二個導電層 131未相連，但在其他未繪示的剖面中仍可能可以相連。導電層131中對應的一部分可以構成對應的線路。另外，前述線路的佈線設計(layout design)可以依據設計上的需求而進行調整，於本發明並不加以限制。

另外，為使圖式簡潔清楚，於圖1A或其他類似的圖式中並未直接標示導電層131及/或絕緣層132。重佈線路結構130中部分的導電層131及/或絕緣層132可以參酌圖1H及/或圖1I。而於圖1A或其他類似的圖式中，重佈線路結構130中對應的包括斜線的框列區域可以為對應的導電層131，且/或重佈線路結構130中對應的空白框列區域可以為對應的絕緣層132。

於本實施例中，最頂的絕緣層132(即，離載板91最遠的絕緣層132)可以具有開口，且開口可以暴露出最頂的導電層131(即，離載板91最遠的導電層131)的一部分。

在一實施例中，重佈線路結構130的絕緣層132的材質例如為聚醯亞胺(polyimide，PI)、其他適宜的有機絕緣材或上述之堆疊或組合。

請參照圖1A至圖1B，於重佈線路結構130上形成多個支撐結構198。

在本實施例中，支撐結構198可能可以藉由一般常用的半導體製程(如：微影製程、濺鍍製程、電鍍製程及/或蝕刻製程)形成，但本發明不限於此。

在一實施例中，支撐結構198可以包括鍍覆核心層 (plating core layer)及環繞鍍覆核心層的種子層(seed layer)。在一實施例中，種子層及/或鍍覆核心層可以包括銅層。舉例而言，種子層可以包括由濺鍍製程所形成的銅層，且鍍覆核心層可以包括由電鍍製程所形成的銅層。

在一未繪示的實施例中，支撐結構198可以包括種子層及位於前述種子層上的鍍覆層(plating layer)。在一實施例中，種子層及/或鍍覆層可以包括銅層。舉例而言，種子層可以包括由濺鍍製程所形成的銅層，且鍍覆層可以包括由電鍍製程所形成的銅層。

在本實施例中，支撐結構198可以嵌入最頂的絕緣層132的開口，以與最頂的導電層131相連接。如此一來，可以使後續的結構(如：封裝結構100的最終結構或封裝結構100的製造過程中的某一部分結構)較為穩定。

在一實施例中，重佈線路結構130的第一表面130a(於圖1B或其他類似圖式中，可以為最頂的絕緣層132的一外表面)與支撐結構198的頂面198a之間的距離(可被視為：支撐結構198的厚度198h)可以大於或等於50微米(micrometer；μm)。如此一來，在後續的結構整體中(如：後續的中間結構)，多個的支撐結構198可以適於做為主要的支撐構件。

另外，為求清楚表示，於圖1A或其他類似的圖式中並未一一地標示所有的支撐結構198。

請參照圖1B至圖1C，於重佈線路結構130上形成模封材料129。模封材料129可以至少側向覆蓋支撐結構198。

舉例而言，可以於重佈線路結構130上形成模封化合物(molding compound；如：環氧樹脂(epoxy)；未繪示)。然後，藉由適當的方式(如：加熱、照光及/或靜置)將前述的模封化合物固化，以形成模封材料129。也就是說，模封材料129可以是由模封化合物所形成。

在本實施例中，可以先於重佈線路結構130上形成支撐結構198；然後，於重佈線路結構130上形成至少側向覆蓋支撐結構198的模封材料129。

在一未繪示的實施例中，可以先於重佈線路結構130上形成感光型介電材料(photo imageable dielectric，PID)；然後，至少藉由微影製程(Photolithography process)於感光型介電材料上形成暴露出最頂的導電層131的介電開口；然後，藉由一般常用的半導體製程於前述的介電開口中形成與最頂的導電層131相連接的支撐結構198。也就是說，模封材料129可以是由感光型介電材料所形成。

在一未繪示的實施例中，模封材料129可能可以暴露出支撐結構198的頂面198a。

請參照圖1C至圖1D，使重佈線路結構130與載板91分離(如：與於載板91上的膜層(如：離型層92)分離)。

在一實施例中，分離後的結構可視為一中間結構101。

在一實施例中，可先使重佈線路結構130與載板91分離；然後，可對分離後的結構進行適當的裁切，而分離且爾後裁切後的多個結構(各結構包括對應的模封材料129及支撐結構198)可視為多個中間結構101。

在一實施例中，可先對載板91上的結構進行適當的裁切；然後，使被裁切後的多個結構(各結構包括對應的模封材料129及支撐結構198)與載板91分離，而裁切且爾後分離後的結構可視為多個中間結構101。

在一實施例中，裁切後的結構在後續的製造過程或對應結構中，可能具有較小的翹曲(warpage)。並且，對於封裝結構100的整體製程，可能可以具有較佳的良率。

在一實施例中，就模封材料129及支撐結構198的整體體積而言，支撐結構198的體積可以為前述整體體積的10%~30%。如此一來，可以降低中間結構101的彎曲或翹曲。

在一實施例中，模封材料129的材質的熱膨脹係數(Coefficient of Thermal Expansion，CTE)小於重佈線路結構130的材質(包括：絕緣層132的材質及導電層131的材質)的熱膨脹係數。如此一來，在重佈線路結構130上進行加熱步驟時(如：後續配置晶片或固化模封材料129時可能進行的加熱步驟)，可能可以降低中間結構101整體的熱膨脹，以提升封裝結構100的製程良率及封裝結構100的品質。

在一實施例中，中間結構101的厚度101h可以大於或等於150微米(micrometer；μm)。在一實施例中，在後續的製程中，中間結構101可能已具有良好的應力承受度，而足以適於承載形成於其上膜層或配置於其上的元件。也就是說，在後續的製程中，中間結構101可以不需要再被置於一載板(如：相同或相似於載板91的載板)上。如此一來，可以使封裝結構100的製造過程較為有效率或較為簡單。

請參照圖1D至圖1E，配置多個晶片140於重佈線路結構130上，以使晶片140中的線路與重佈線路結構130中對應的線路(重佈線路結構130的導電層131的一部分)電性連接。

舉例而言，可以將圖1D中的中間結構101上下翻轉(flip upside-down)，然後藉由覆晶接合(flip chip bonding)的方式將晶片140配置於重佈線路結構130上。舉例而言，晶片140的主動面可以面向重佈線路結構130，且晶片140的晶片連接墊可以藉由對應的導電連接件(如：焊球)而與重佈線路結構130中對應的線路電性連接。

請繼續參照圖1E，在一實施例中，可以於晶片140與重佈線路結構130之間形成填充體147。填充體147例如是毛細填充膠(capillary underfill；CUF)或其他適宜的填充材料，但本發明不限於此。

在一實施例中，填充體147可能被視為模封材料的一種。

請繼續參照圖1E，於將多個晶片140配置於重佈線路結構130上之後，於重佈線路結構130上形成模封材料159。模封材料159至少側向覆蓋各個晶片140。

在一實施例中，可以於重佈線路結構130上形成模封化合物(molding compound；如：環氧樹脂(epoxy)；未繪示)。然後，藉由適當的方式(如：加熱、照光及/或靜置)將前述的模封化合物固化，以形成模封材料159。

請繼續參照圖1E至圖1F，對如圖1E所示的結構進行薄化步驟，以形成如圖1F所示的結構。

在一實施例中，可以移除部分的模封材料159(標示於圖1E)，以形成側向覆蓋各個晶片140的第二模封體150(標示於圖1F)。在一實施例中，可以藉由適宜的平整化步驟，以移除部分的模封材料159(標示於圖1E)。在一實施例中，於移除部分的模封材料159(標示於圖1E)的過程中，部分的晶片140(如：晶片140的矽基材)也可能被些微地移除。在一實施例中，第二模封體150的頂面150b及晶片140的背面140b共面(coplanar)。晶片140的背面140b相對於晶片140的主動面。

在一實施例中，可以移除部分的模封材料129(標示於圖1E)及移除部分的支撐結構198(標示於圖1E)，以對應地形成第一模封體120(標示於圖1F)及支撐件110(標示於圖1F)。另外，為求清楚表示，於圖1E或其他類似的圖式中並未一一地標示所有的支撐件110。

在一實施例中，可以藉由同一步驟(如：適宜的平整化步驟)，以移除部分的模封材料129及移除部分的支撐結構198。

在一實施例中，於藉由同一步驟(如：適宜的平整化步驟)以移除部分的模封材料129及移除部分的支撐結構198之後，還可以藉由蝕刻(如：濕蝕刻)的方式，進一步地移除部分的支撐結構198，以對應地形成第一模封體120(標示於圖1F)及支撐件110(標示於圖1F)。如此一來，可以降低在移除部分的模封材料129的過程中，所使用的試劑(如：如漿料(slurry)或其他可能的研磨料)或被移除物(如：被移除的模封體所產生的絕緣粒子)沾附於支撐件110的可能，而可以在後續的步驟或結構中，提升支撐件110與其他元件的連接品質或導電品質。另外，支撐件110可以藉由包括蝕刻的方式而形成，

在一實施例中，重佈線路結構130的第一表面130a(如：最底的絕緣層132的外表面)與支撐件110的表面110a(標示於圖1I)之間的距離(可被視為：支撐件110的厚度110h；標示於圖1I)可能基本上小於重佈線路結構130的第一表面130a(即，最底的絕緣層132的外表面)與第一模封體120的底面120a(標示於圖1I；可被稱為：第二模封表面)之間的距離(可被視為：第一模封體120的厚度120h；標示於圖1I)。如此一來，後續與支撐件110連接的一元件可以被視為嵌於第一模封體120內，而可以提升支撐件110與該元件的連接品質。

在一般的半導體製程中，對一物件進行平整化步驟(如：研磨(grinding)或拋光(polishing))後所形成的表面態樣可能會異於對該物件進行蝕刻步驟(如：濕蝕刻)後所形成的表面態樣。

舉例而言，若對一物件進行平整化步驟，則所形成的表面可能會具有研磨痕；或是，可以藉由研磨速率的調整、研磨時間的調整、研磨漿料的選擇及/或研磨墊的選擇而可以降低研磨痕的產生或尺寸。另外，若對一物件進行蝕刻步驟，則所形成的表面可能會具有蝕刻紋理(etching texture)。也就是說，第一模封體120的底面120a(標示於圖1I)的表面粗糙度可能不同於支撐件110的表面110a(標示於圖1I；可被稱為：支撐表面)的表面粗糙度。

此外，在濕蝕刻步驟的過程中(可包括：濕蝕刻步驟後所需的濕清洗(wet clean)步驟)，可能會因為蝕刻劑的邊緣殘留及/或介面處殘留，而可能會有些微的邊緣蝕刻現象。舉例而言，支撐件110的表面110a(可被稱為：支撐表面)可以為蝕刻表面，且前述蝕刻表面的邊緣可能具有對應的弧度。又舉例而言，如圖1J所示，以支撐件110的表面110a中接近第一模封體120處(可被稱為：第二部分112)而言，相較於支撐件110的表面110a中的其他處(可被稱為：被第二部分112圍繞的第一部分111)，支撐件110的表面110a中接近第一模封體120處可能較為向重佈線路結構130的方向內凹。也就是說，重佈線路結構130的第一表面130a(即，最底的絕緣層132的外表面)與第一部分111的底端之間的距離(可被視為：第一部分111的厚度)可以大於重佈線路結構130的第一表面130a(即，最底的絕緣層132的外表面)與第二部分112的底端之間的距離(可被視為：第二部分112的厚度)。

在一實施例中，支撐件110的表面110a與第一模封體120的底面120a之間的距離L可以小於或等於3微米。舉例而言，支撐件110的表面110a與第一模封體120的底面120a之間的距離可以介於1微米至2微米。

請繼續參照圖1F至圖1G，於支撐件110上形成連接端子161。連接端子161可以包括焊球。舉例而言，可以將如圖1F所示的結構上下翻轉(flip upside-down)；然後，藉由適宜的方式(如：植球製程(ball mounting process))，以形成直接連接於支撐件110的連接端子161。另外，為求清楚表示，於圖1G或其他類似的圖式中並未一一地標示所有的連接端子161。

在本實施例中，連接端子161可以直接接觸支撐件110的鍍覆核心層114(標示於圖1J)和種子層113(標示於圖1J)。

在一實施例中，焊球的材質可以包括錫。

請參照圖1G至圖1H，在一實施例中，可以至少對第一模封體120、重佈線路結構130及第二模封體150進行切割步驟，以形成多個如圖1H所示的封裝結構100。切割步驟例如是以旋轉刀片或雷射光束進行切割，但本發明不限於此。值得注意的是，於本發明對於形成連接端子161與進行切割步驟的順序並不加以限制。舉例而言，於本實施例中為先形成連接端子161；然後，進行前述切割步驟。於一未繪示的實施例中可以先進行前述切割步驟；然後，形成連接端子161。

值得注意的是，在進行切割步驟之後，相似的元件符號將用於切割步驟後的結構。舉例而言，第二模封體150(如圖1G所示)於切割後可以為多個第二模封體150(如圖1H所示)，多個晶片140(如圖1G所示)於切割後可以為多個晶片140(如圖1H所示)，重佈線路結構130(如圖1G所示)於切割後可以為多個重佈線路結構130(如圖1H所示)，第一模封體120(如圖1G所示)於切割後可以為多個第一模封體120(如圖1H所示)，多個支撐件110(如圖1G所示)於切割後可以為多個支撐件110(如圖1H所示)，諸如此類。其他封裝結構100中的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。

經過上述製程後即可大致上完成本實施例之封裝結構100的製作。

圖1H可以是依照本發明的第一實施例的一種封裝結構100的部分剖視示意圖。圖1I是依照本發明的第一實施例的一種封裝結構100的部分剖視示意圖。圖1I可以是圖1H中區域R1的放大示意圖。圖1J是依照本發明的第一實施例的一種封裝結構100的部分剖視示意圖。圖1J可以是圖1I中區域R2的放大示意圖。也就是說，若針對封裝結構100進行描述，至少需考慮圖1H、圖1I及圖1J所繪示的內容及對應的描述。當然，部分的結構細節可能與上述製程相關，因此，若針對封裝結構100進行描述，還可以更考慮圖1A至圖1H所繪示的內容及對應的描述。

請參照圖1G至圖1J，封裝結構100包括重佈線路結構130、多個晶片140、第二模封體150、多個支撐件110、第一模封體120以及多個連接端子161。重佈線路結構130具有相對的第一表面130a及第二表面130b。晶片140位於重佈線路結構130的第二表面130b上(於圖1H中的上方)。第二模封體150位於重佈線路結構130的第二表面130b上(於圖1H中的上方)。第二模封體150至少直接地或間接地側向覆蓋晶片140。支撐件110位於重佈線路結構130的第一表面130a上(於圖式中的下方)。第一模封體120位於重佈線路結構130的第一表面130a上(於圖式中的下方)。第一模封體120側向覆蓋支撐件110。連接端子161連接於支撐件110。

在一實施例中，如前述圖式所示，於封裝結構100的製造過程中，支撐結構118可以嵌於模封材料129內(即，對應於支撐件110嵌於第一模封體120內的結構態樣)，且於封裝結構100中，第二模封體150的厚度150h大於第一模封體120的厚度120h。如此一來，封裝結構100的整體製程可能可以具有較佳的良率，且可以降低封裝結構100的整體厚度。

在一實施例中，支撐件110的相對兩端可以分別直接接觸連接端子161及重佈線路結構130中最底(此處為圖1H所繪示的方向上的最底)的導電層131的一部分。也就是說，晶片140可以藉由重佈線路結構130中對應的線路(即，導電層131的某一部分)、對應的支撐件110電性連接至對應的連接端子161。如此一來，於封裝結構100的製造過程中，支撐結構118(即，對應於支撐件110)可以做為結構上的支撐，且於封裝結構100中，支撐件110可以做為適於進行電訊號傳輸的一部分。

在一實施例中，第一模封體120的厚度120h大於各個支撐件110的厚度110h，且/或各個連接端子161的一部分嵌入第一模封體120。也就是說，第一模封體120的底面120a與支撐件110的表面110a基本上不共面。如此一來，可以使連接端子161具有較佳的連接，且/或可以降低封裝結構100在製造過程或應用過程中掉球(ball drop)的可能。

在一實施例中，部分的多個支撐件110重疊於多個晶片140。舉例而言，支撐件115(多個支撐件110中的一部分)重疊於晶片145(多個晶片140中的一部分)，且支撐件116(多個支撐件110中的一部分)重疊於晶片146(多個晶片140中的一部分)。

在一實施例中，支撐件117(多個支撐件110中的一部分)可與晶片145電性連接，支撐件118(多個支撐件110中的一部分)可與晶片146電性連接，支撐件119(多個支撐件110中的一部分)可與晶片145及晶片146電性分離。

在一實施例中，支撐件119對於封裝結構100的訊號處理或訊號傳輸上可以是虛設構件(dummy component)。也就是說，支撐件119基本上可以不參與訊號處理或訊號傳輸。

值得注意的是，本發明並未限定支撐件119不與任何的導體電性連接。舉例而言，在一可能的實施例中，支撐件119可以藉由適當的線路電性連接於遮蔽體。如此一來，可以提升遮蔽體及電性連接於其的導體(如：支撐件119)的整體電荷容量。

在一實施例中，以圖1J為例，於第一模封體120的頂面120b(標示於圖1I；可被稱為：第一模封表面)與第一模封體120的底面120a(相對於頂面120b，可被稱為：第二模封表面)之間不具有任何絕緣材質的導電區中，於平行於第一模封體120的頂面120b或底面120a的一方向D1上，前述的導電區包括第一區P1與第二區P2，且相較於第一區P1，第二區P2較接近第一模封體120。第一區P1中包括第一金屬元素或第二金屬元素中的至少其中之一。於第一區中P1，第一金屬元素對第二金屬元素(如：第一金屬元素於該偵測範圍內的相對莫耳數或其衍生單位/第二金屬元素於該偵測範圍內的相對莫耳數或其衍生單位；後述亦同)具有第一比值。第二區P2中包括第一金屬元素或第二金屬元素中的至少其中之一。於第二區P2中，第一金屬元素對第二金屬元素具有的第二比值。第一比值大於第二比值。前述的金屬元素種類或對應的濃度可以藉由元素分析(如：能量散射X射線譜(Energy-dispersive X-ray spectroscopy；EDS/EDX)，但不限)的方式測得。

在一實施例中，於前述的第一區P1與第二區P2之間，第一金屬元素對第二金屬元素的比值基本上可以從第一區P1向第二區P2的方向逐漸遞減。前述元素在兩區域間的漸變式關係(gradient relationship)例如可以藉由能量散射X射線譜線分析(EDS/EDX line analysis)的方式測得。

值得注意的是，於一般的量測(如：屬於元素分析的量測)過程中，可能會由於在本領域中具有通常知識者可接受的量測偏差範圍內(如：偵測誤差或取點誤差)，使得對應測得的數值具有對應的量測擾動(measured fluctuation)。因此，為降低前述的量測擾動，可以藉由多次的量測或進一步的數據統計處理(如：剔除離群值(outlier)且/或取多次的平均)而加以分析。舉例而言，為確認元素在兩區域間的關係，可能需要在該兩區域間進行多次(如：10次、30次或50次)的量測；然後，藉由前述多次量測的結果進行數據統計處理，以降低量測擾動，而可以獲得對應的關係。

在一實施例中，第一金屬元素為銅，且第二金屬元素為錫。

在一實施例中，前述第一區P1與第二區P2之間的金屬元素比值關係，可能(但，不限)是由於封裝結構100的製造過程中，邊緣蝕刻現象及/或對應形成的介面金屬共化物(Intermetallic Compound，IMC)所構成。

在一實施例中，封裝結構100可以被稱為非層壓基板封裝件(non-laminated substrate package)。一般的層壓基板(laminated substrate)例如是以玻璃纖維以及樹脂(如：環氧樹脂(epoxy resin)、雙馬來醯亞胺三嗪樹脂(Bismaleimide Triazine Resin，BT resin)、聚苯醚樹脂(polyphenylene ether resin，PPE resin)或其他類似物)及/或陶瓷層壓而成的絕緣板。

圖2是依照本發明的第二實施例的一種封裝結構的部分剖視示意圖。本實施例的封裝結構200及其製造方法與第一實施例的封裝結構100及其製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。

請參照圖2，封裝結構200可以包括重佈線路結構130、多個晶片140、第二模封體150、多個支撐件110、多個緩衝件270、第一模封體120以及多個連接端子161。緩衝件270可以位於重佈線路結構130與支撐件110之間。緩衝件270的厚度可以大於重佈線路結構130中任一導電層131的厚度。晶片140可以藉由重佈線路結構130中對應的線路(即，導電層131的某一部分)、對應的緩衝件270、對應的支撐件110電性連接至對應的連接端子161。

在一實施例中，緩衝件270可以包括類似於一般所稱的厚銅線路(thick copper circuit)。舉例而言，在封裝結構200的製造過程中，可以藉由相同或相似於前述支撐結構198的形成方式，於重佈線路結構130上形成緩衝件270；然後，於緩衝件270上形成支撐件110。另外，為求清楚表示，於圖2中並未一一地標示所有的緩衝件270。

在一實施例中，部分的緩衝件270可與晶片140電性連接，另一部分的緩衝件270可與晶片140電性分離。

在一實施例中，未與晶片140電性連接的部分緩衝件270對於封裝結構200的訊號處理或訊號傳輸上可以是虛設構件(dummy component)。也就是說，未與晶片140電性連接的部分緩衝件270基本上可以不參與訊號處理或訊號傳輸。

值得注意的是，本發明並未限定未與晶片140電性連接的部分緩衝件270不與任何的導體電性連接。舉例而言，在一可能的實施例中，未與晶片140電性連接的部分緩衝件270可以藉由適當的線路電性連接於遮蔽體。

圖3是依照本發明的第三實施例的一種封裝結構的部分剖視示意圖。本實施例的封裝結構300及其製造方法與第一實施例的封裝結構100及其製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。

請參照圖3，封裝結構300可以包括重佈線路結構130、多個晶片140、第二模封體150、多個支撐件110、第一模封體120、多個第一連接端子161、線路板330、多個第二連接端子362以及殼體381。第一連接端子161與第二連接端子362可以分別地配置於線路板330的相對兩側。殼體381可以配置於線路板330上。多個晶片140可以位於殼體381的容置空間內。另外，為求清楚表示，於圖3中並未一一地標示所有的第二連接端子362。

在本實施例中，線路板330可以包括印刷電路板(Printed circuit board，PCB)、高密度互連板(High Density Interconnect board，HDI board)、中介板(Interposer)或其他含有線路的適當板體，但本發明不限於此。另外，為求清楚，於圖式中僅示意性地繪示了線路板330中的部分線路。

在本實施例中，晶片140可以藉由重佈線路結構130中對應的線路、對應的支撐件110、對應的第一連接端子161、線路板330中對應的線路電性連接至對應的第二連接端子362。

在本實施例中，晶片140與殼體381之間可以具有黏著層382。

在本實施例中，殼體381可以包括散熱殼體。舉例而言，黏著層382可以為導熱黏著層。於封裝結構300的運作過程中，晶片140可以藉由導熱黏著層而與殼體381熱耦接，以使晶片140所產生的熱量可以較有效率地散溢。

在本實施例中，殼體381可以包括電磁干擾屏蔽(electromagnetic interference shielding，EMI shielding)殼體381或其他類似的遮蔽體。

在一實施例中，支撐件110中的至少某一個可以藉由適當的線路(如：對應的第一連接端子161及線路板330中對應的線路)電性連接於殼體381。

在一實施例中，可以於第一模封體120與線路板330之間形成填充體347。填充體347例如是毛細填充膠(capillary underfill；CUF)或其他適宜的填充材料，但本發明不限於此。

在一實施例中，填充體347可以更覆蓋側向覆蓋第一模封體120、重佈線路結構130或第二模封體150，但本發明不限於此。

所有圖式中的構件或元件可以藉由適宜的排列及/或組合而成為另一個未繪示的圖式中所呈現的組件。另外，在不脫離本發明的情況下，還可以添加附加的構件、元件及/或其對應的功能。舉例而言，在某一封裝結構中，圖1G可以為某一剖面上的剖視示意圖，而圖2可以為某另一剖面上的剖視示意圖。舉例而言，圖2所示的結構可以添加圖3中所示的某一構件或元件。

綜上所述，在本發明的封裝結構的製造過程中，藉由支撐結構及覆蓋於其的模封材料(即，對應於支撐件嵌於模封體內的結構態樣)，可以使封裝結構的整體製程可能可以具有較佳的良率，且可以降低封裝結構的整體厚度或提升封裝結構的品質。

100:封裝結構

110、115、116、117、118、119:支撐件

120、150:模封體

150h:厚度