TWI866215B - 半導體封裝體及其形成方法 - Google Patents
半導體封裝體及其形成方法 Download PDFInfo
- Publication number
- TWI866215B TWI866215B TW112118249A TW112118249A TWI866215B TW I866215 B TWI866215 B TW I866215B TW 112118249 A TW112118249 A TW 112118249A TW 112118249 A TW112118249 A TW 112118249A TW I866215 B TWI866215 B TW I866215B
- Authority
- TW
- Taiwan
- Prior art keywords
- interposer
- semiconductor die
- semiconductor
- package
- strengthening structure
- Prior art date
Links
Images
Classifications
-
- H10W42/121—
-
- H10W70/611—
-
- H10W72/20—
-
- H10W72/30—
-
- H10W72/851—
-
- H10W74/117—
-
- H10W76/40—
-
- H10W90/401—
-
- H10W90/701—
-
- H10W72/072—
-
- H10W72/07236—
-
- H10W72/073—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W99/00—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
本揭露提供一種半導體封裝體及其形成方法。實施例半導體封裝體包括中介物、第一半導體晶粒及第一強化結構。第一半導體晶粒電性耦合到中介物的第一側。第一強化結構機械耦合到中介物及第一半導體晶粒,使得第一強化結構是黏附到中介物及第一半導體晶粒的實心結構,且包括大於5N/mm
2且小於10N/mm
2的黏著強度。第一強化結構形成在第一半導體晶粒的角隅處或邊緣處,且可具有大於0.1GPa且小於1.0GPa的模數。半導體封裝體可更包括第二半導體晶粒及第二強化結構。第二半導體晶粒電性耦合到中介物的第一側。第二強化結構機械耦合到中介物及第二半導體晶粒。
Description
本發明實施例是關於半導體技術,且特別是關於半導體封裝體及其形成方法。
半導體裝置用於各種電子應用,諸如個人電腦、手機、數位相機及其他電子設備。通常是藉由在半導體基板之上依序沉積絕緣層或介電層、導電層及半導體層的材料,並使用微影(lithography)對各種材料層進行圖案化以在其上形成電路組件及元件來製造半導體裝置。可在單個半導體晶圓上製造數十個、數百個或數千個積體電路,並藉由在積體電路之間沿著切割道(scribe line)進行鋸切(sawing)來分割晶圓上的個別晶粒。舉例而言,可將個別晶粒單獨封裝在多晶片模組中或其他類型的封裝中。
隨著半導體封裝體變得更加複雜,封裝尺寸趨向於變得更大,以在每個封裝中容納更多數量的積體電路及/或晶粒。這些更大且更複雜的半導體封裝體導致了對半導體封裝體進行有效且可靠的互連的額外挑戰。其他挑戰包括與多個封裝組件之間的熱膨脹不匹配(thermal expansion mismatch)有關的機械問題,其導致翹曲(warpage)、裂開(cracking)、分層(delamination)等。
在一些實施例中,提供一種半導體封裝體。所述半導體封裝體包括中介物、第一半導體晶粒及第一強化結構。第一半導體晶粒電性耦合到中介物的第一側。第一強化結構機械耦合(mechanically coupled)到中介物及第一半導體晶粒。其中第一強化結構為黏附到中介物及第一半導體晶粒的實心結構(solid structure),且第一強化結構包括大於5N/mm
2且小於10N/mm
2的黏著強度。
在一些實施例中,提供一種半導體封裝體的形成方法。所述半導體封裝體的形成方法包括:在中介物的頂表面形成空腔(cavity);將第一半導體晶粒附接至中介物;以及形成第一強化結構,其中第一強化結構機械耦合到中介物及第一半導體晶粒。
以下揭露提供了許多不同的實施例或範例,用於實施所提供的標的物之不同組件。各組件及其配置的具體範例描述如下,以簡化本揭露之說明。當然,這些僅僅是範例,並非用以限定本揭露實施例。舉例而言,敘述中若提及第一組件形成於第二組件之上,可能包含第一組件及第二組件直接接觸的實施例,也可能包含額外的組件形成於第一組件及第二組件之間,使得它們不直接接觸的實施例。此外,本揭露可能於各種範例中重複元件符號及/或字母。此重複是為了簡明及清楚之目的,而非用以表示所討論的不同實施例及/或配置之間的關係。
此外,本文可能使用空間相對術語,諸如「下面的(beneath)」、「下方的(below)」、「較低的(lower)」、「上方的(above)」、「較高的(upper)」等類似用詞,其是為了便於描述圖式中一個(些)元件或組件與另一個(些)元件或組件之間的關係。空間相對術語用以包括使用中或操作中的裝置之不同方位、及圖式中所描述的方位。當設備被轉向不同方位時(旋轉90度或其他方位),其中所使用的空間相對描述也將依轉向後的方位來解釋。
一般而言,在半導體封裝體中,可將多個半導體積體電路(integrated circuit,IC)晶粒(亦即,「晶片」)貼裝到共用基板(common substrate)上,所述共用基板也可被稱為「封裝基板」。在一些實施例中,可藉由將封裝基板貼裝到包含有電性互連件的支撐基板上來實現對半導體封裝體的電性連接,諸如印刷電路板(printed circuit board,PCB)。
本文揭露的各種實施例可提供用於組裝半導體封裝體的改良方法,其可減輕與多個封裝組件之間的熱膨脹不匹配有關的機械問題,否則所述機械問題可能會導致翹曲、裂開、分層等。可用外部強化結構來強化封裝基板,所述外部強化結構可減少或消除封裝基板的翹曲。然而,外部強化結構與其他組件之間的熱膨脹係數不匹配可能會導致半導體封裝體的裂開、分層及其他機械退化。為了減輕與熱膨脹係數不匹配有關的此類問題,各種揭露的實施例可提供形成在中介物及/或封裝基板內的強化結構。相對於封裝基板的其他部分,強化結構可具有更高的模數及更低的熱膨脹係數,從而減少或消除熱應力引起的對半導體封裝體的損壞。
實施例半導體封裝體可包括中介物、電性耦合到中介物的第一側的第一半導體晶粒、以及可機械耦合到中介物及第一半導體晶粒的第一晶粒中介物強化結構(die-interposer reinforcement structure),使得第一晶粒中介物強化結構是可黏附到中介物及第一半導體晶粒的實心結構且可包括大於5N/mm
2及小於10N/mm
2的黏著強度。可在第一半導體晶粒的角隅處或邊緣處形成第一晶粒中介物強化結構,且第一晶粒中介物強化結構可具有大於0.1GPa且小於1.0GPa的模數(例如,楊氏模數、體積模數、剪切模數)。半導體封裝體可更包括電性耦合到中介物的第一側的第二半導體晶粒、以及機械耦合到中介物及第二半導體晶粒的第二晶粒中介物強化結構。
另一實施例半導體封裝體可包括中介物、電性耦合到中介物的第一側的第一半導體晶粒、電性耦合到中介物的第二側的封裝基板、以及第一強化結構(亦即,晶粒中介物強化結構或中介物基板強化結構(interposer-substrate reinforcement structure))。其中第一強化結構可機械耦合到中介物,且機械耦合到第一半導體晶粒及封裝基板中的至少一個。半導體封裝體可更包括電性耦合到中介物的第一側的第二半導體晶粒、以及可機械耦合到第二半導體晶粒的第二強化結構(亦即,晶粒中介物強化結構)。在這種實施例中,第一強化結構可為可機械耦合到第一半導體晶粒的晶粒中介物強化結構,且其可具有大於5N/mm
2且小於10N/mm
2的黏著強度及大於0.1GPa且小於1.0GPa的模數。在各種實施例中,第一強化結構可為晶粒中介物強化結構,其可機械性地耦合到第一半導體晶粒,且可具有形成在中介物的頂表面下方的底表面。替代地,第一強化結構可為中介物基板強化結構,其可機械耦合到封裝基板,且可具有形成在封裝基板的頂表面下方的底表面。
半導體封裝體的實施例形成方法可包括:在中介物的頂表面中形成空腔(cavity);將第一半導體晶粒附接到中介物;以及形成機械耦合到中介物及第一半導體晶粒的第一強化結構。就此而言,形成第一強化結構的步驟可包括:用環氧樹脂(epoxy)、丙烯酸樹脂(acrylic)或黏著材料填充空腔,並提供額外量(additional amount)的環氧樹脂、丙烯酸樹脂或黏著材料,使得環氧樹脂、丙烯酸樹脂或黏著材料黏著劑材料還接觸第一半導體晶粒的表面。所述形成方法可更包括:使環氧樹脂、丙烯酸樹脂或黏著材料固化,使得第一強化結構形成為具有大於0.1GPa且小於1.0GPa的模數的實心結構,並使得第一強化結構黏附到中介物及第一半導體晶粒上,且具有大於5N/mm
2且小於10N/mm
2的黏著強度。
第1A圖是在封裝組裝(package assembly)及表面貼裝製程期間的半導體封裝體100的組件的垂直剖面分解圖。第1B圖是示出貼裝到諸如印刷電路板(printed circuit board,PCB)的支撐基板102的表面上的經組裝的半導體封裝體100的垂直剖面圖。本範例中的半導體封裝體100是基板上覆晶圓上覆晶片(chip-on-wafer-on-substrate,CoWoS)的半導體封裝體,但應當理解的是,類似的組裝製程及貼裝製程可用於其他類型的半導體封裝體,諸如積體扇出(integrated fan-out,InFO)半導體封裝體、倒裝晶片(flip-chip)半導體封裝體等。
參照第1A圖及第1B圖,半導體封裝體可包括積體電路(integrated circuit,IC)半導體裝置,諸如第一半導體晶粒104及第二半導體晶粒106。在封裝組裝製程中,可將第一半導體晶粒104及第二半導體晶粒106貼裝在中介物108上,且可將包含第一半導體晶粒104及第二半導體晶粒106的中介物108貼裝到封裝基板110上以形成半導體封裝體100。接著,可藉由使用在封裝基板110的下表面114上的焊球112陣列將封裝基板110貼裝到支撐基板102的方式,將半導體封裝體100貼裝到諸如印刷電路板(PCB)支撐基板102。
可確保封裝基板110與支撐基板102之間的正確互連(proper interconnection)的參數為多個焊球112的表面之間的共平面度,且多個焊球112的表面可接觸貼裝表面(亦即,第1A圖中的支撐基板102的上表面116)。多個焊球112之間的低共平面度可能導致焊料冷接(solder cold joints)的情況(亦即,焊接材料的熔化不充分,導致容易破裂及分離的不良接合)及/或在回焊製程期間的焊料橋接(bridging)問題(亦即,一個焊球112的焊接材料接觸相鄰焊球112的材料,導致意外連接(亦即,電短路))。
封裝基板110的變形,諸如封裝基板110的應力引起(stress-induced)的翹曲,可能是在將封裝基板110表面貼裝到支撐基板102上的期間讓焊球112低共平面度的原因。第1B圖示出了包括翹曲變形的封裝基板110。封裝基板110的翹曲變形可能導致封裝基板110的下表面114與支撐基板102的上表面116之間的距離發生變化。封裝基板110的這種變形可能會增加與下面的支撐基板102的焊接連接不良的風險。如第1B圖所示,舉例而言,封裝基板110的變形可能導致封裝基板110與支撐基板102之間的至少一些焊點(solder joints)完全失效,如第1B圖中的箭頭118所示。在第1B圖所示的範例實施例中,封裝基板110的變形可具有弓形(bow-shape)或杯形(cup-shape),使得封裝基板110的下表面114與支撐基板102的上表面116之間的間隔(separation)在封裝基板110的周緣處最小,且可能朝著封裝基板110的中心增加。
封裝基板110的變形並不少見,特別是在用於高性能計算應用的半導體封裝體的情況下。這些高性能半導體封裝體100往往相對較大,且可能包括貼裝到封裝基板110的多個半導體晶粒(例如,半導體晶粒104、半導體晶粒106),其可能會增加封裝基板110可能發生翹曲或其他變形的可能性。這種變形可能會對將這些類型的封裝基板110有效焊接貼裝到支撐基板102上提出挑戰。
根據本揭露的各種實施例,用於半導體封裝體100的基板可包括可補償(compensate)封裝基板110的變形的各種基板強化結構212(例如,參照第3A圖),使得可改善焊球112的共平面度,從而提供封裝基板110與支撐基板102之間的經改善的焊接連接,如下文中的更詳細描述。其他實施例可包括機械耦合到中介物108及一個或多個半導體晶粒(半導體晶粒104、半導體晶粒106)的晶粒中介物強化結構401及/或機械耦合到中介物108及封裝基板110的中介物基板強化結構403(例如,參照第4圖)。
在各種實施例中,第一半導體晶粒104可為三維裝置,諸如三維積體電路(three-dimensional integrated circuit,3DIC)、晶片上覆系統(system-on-chip,SOC)或小外形積體電路(small outline integrated circuit,SoIC)裝置。可藉由將晶片放置在半導體晶圓級(semiconductor wafer level)上的晶片之上來形成三維半導體晶粒104。由於堆疊晶片之間的互連長度減少,這些三維裝置可提供經改良的整合密度及其他益處,諸如更快的速度及更高的帶寬(bandwidth)。在一些實施例中,也可稱第一三維半導體晶粒104為「第一晶粒堆疊物」。
在結構、設計及/或功能方面上,一個(些)第二半導體晶粒106可不同於一個(些)第一半導體晶粒104。一個或多個第二半導體晶粒106可為三維半導體晶粒,也可稱其為「第二晶粒堆疊物」。在一些實施例中,一個或多個第二半導體晶粒106可包括記憶體裝置,諸如高帶寬記憶體(high bandwidth memory,HBM)裝置。在第1A圖及第1B圖所示的範例中,半導體封裝體100可包括SOC晶粒堆疊物104及HBM晶粒堆疊物106,但應當理解的是,半導體封裝體100可包括更多或更少數量的半導體晶粒。
再次參照第1B圖,可將第一半導體晶粒104及第二半導體晶粒106貼裝在中介物108上。在一些實施例中,中介物108可為有機中介物,其包括聚合物介電材料(例如,聚醯亞胺(polyimide)材料),且具有延伸穿過其中的複數個金屬互連結構。在其他實施例中,中介物108可為半導體中介物,諸如矽中介物,其具有延伸穿過其中的複數個互連結構(例如,穿矽導孔(through-silicon vias))。中介物108的其他合適配置在本揭露的預期範圍內。中介物108可包括在中介物的上表面及下表面上的複數個導電接合墊,且可包括在中介物108的上接合墊與下接合墊之間延伸穿過中介物108的多個導電互連件。導電互連件可分佈(distribute)及路由(route)第一半導體晶粒104、第二半導體晶粒106與下面的封裝基板110之間的電訊號。
諸如微凸塊的複數個金屬凸塊120可將第一半導體晶粒104及第二半導體晶粒106的底表面上的導電接合墊電性連接到中介物108的上表面上的導電接合墊。在一個非限制性實施例中,微凸塊形式的金屬凸塊120可包括位於第一半導體晶粒104及第二半導體晶粒106的底表面上的複數個第一金屬堆疊物,諸如複數個Cu-Ni-Cu堆疊物,且可包括位於中介物108的上表面上的複數個第二金屬堆疊物(例如,Cu-Ni-Cu堆疊物)。可將諸如錫(Sn)的焊接材料定位在對應的第一金屬堆疊物與第二金屬堆疊物之間,以將第一半導體晶粒104及第二半導體晶粒106電性連接到中介物108。用於金屬凸塊120的其他合適的材料在本揭露的預期範圍內。
在將第一半導體晶粒104及第二半導體晶粒106貼裝到中介物108之後,在金屬凸塊120周圍的空間中,以及在第一半導體晶粒104的底表面、第二半導體晶粒106的底表面與中介物108的上表面之間的空間中,可以如第1B圖所示地可選地提供第一底部填充材料部122。也可在橫向分隔半導體封裝體100的相鄰的第一半導體晶粒104與第二半導體晶粒106的空間中設置第一底部填充材料部122。在各種實施例中,第一底部填充材料部122可包括環氧樹脂類材料,其可包括樹脂及填充材料的複合材料。
再次參照第1B圖,可將中介物108貼裝在封裝基板110上,其中封裝基板110可提供機械支撐給中介物108以及貼裝在中介物108上的第一半導體晶粒104及第二半導體晶粒106。封裝基板110可包括合適的材料,諸如有機材料(例如,聚合物及/或熱塑性材料)、半導體材料(例如,半導體晶圓,諸如矽晶圓)、陶瓷材料、玻璃材料、其組合等。其他合適的基板材料在本揭露的預期範圍內。在各種實施例中,封裝基板110可包括在封裝基板110的上表面126中的複數個導電墊(未示出)。諸如C4焊接凸塊的複數個金屬凸塊124可將中介物108的底表面上的導電接合墊(未示出)電性連接到封裝基板110的上表面126上的導電接合墊。在各種實施例中,金屬凸塊124可包括合適的焊接材料,諸如錫(Sn),但其他合適的焊接材料也在本揭露的預期範圍內。
可在金屬凸塊124周圍的空間中,以及在中介物108的底表面與封裝基板110的上表面126之間設置第二底部填充材料部128,如第1B圖所示。在各種實施例中,第二底部填充材料部128可包括環氧樹脂類材料,其可包括樹脂及填充材料的複合物。在一些實施例中,可將蓋子或覆蓋物(未示出於第1A圖及第1B圖中)貼裝到封裝基板110,且可設置圍繞第一半導體晶粒104及第二半導體晶粒106的上表面及側表面的外殼。
如上所述,可將封裝基板110貼裝到諸如印刷電路板(PCB)的支撐基板102。其他合適的支撐基板102在本揭露的預期範圍內。封裝基板110可包括在封裝基板110的下表面114中的複數個導電接合墊130。複數個導電互連件(未示出)可在封裝基板110的上表面126及下表面114上的多個導電接合墊之間延伸穿過封裝基板110。複數個焊球(或凸塊結構)112可將封裝基板110的下表面114上的導電接合墊130電性連接到支撐基板102的上表面116上的複數個導電接合墊132。
可由諸如銅的合適的導電材料形成封裝基板110的導電接合墊130及支撐基板102的導電接合墊132。其他合適的導電材料在本揭露的預期範圍內。可使封裝基板110的下表面114上的複數個焊球112形成焊球112陣列,諸如球柵陣列(ball grid array,BGA),其可包括陣列圖案,且所述陣列圖案對應於支撐基板102的上表面116上的導電接合墊132的陣列圖案。在一個非限制性範例中,焊球112的陣列可包括網格圖案,且可具有節距(pitch)(亦即,每個焊球112的中心與每個相鄰焊球112的中心之間的距離)。在範例實施例中,節距可在約0.8及1.0mm之間,但可使用更大及更小的節距。
焊球112可包括任何合適的焊接材料,諸如錫(tin)、鉛(lead)、銀(silver)、銦(indium)、鋅(zinc)、鎳(nickel)、鉍(bismuth)、銻(antimony)、鈷(cobalt)、銅(copper)、鍺(germanium)、其合金、其組合等。用於焊球112的其他合適的材料在本揭露的預期範圍內。
在一些實施例中,封裝基板110的下表面114可包括阻焊(solder resist,SR)材料塗層(未示出),也可稱其為「阻焊層(solder mask)」。SR材料塗層可提供保護塗層給封裝基板110及形成在封裝基板110上或內部的任何下層(underlying)電路圖案。SR材料塗層還可在回焊製程中抑制焊接材料黏附到封裝基板110的下表面114。在封裝基板110的下表面114包括SR塗層的實施例中,SR材料塗層可包括複數個開口,且可藉由這些開口使導電接合墊130暴露。
在各種實施例中,在封裝基板110的不同區域中的導電接合墊130中的每一個可具有相同的尺寸及形狀。在第1A圖及第1B圖所示的實施例中,導電接合墊130的表面可實質上共平面於封裝基板110的下表面114,在這些實施例中的封裝基板110可包括阻焊(SR)塗層。替代地,導電接合墊130的表面可相對於封裝基板110的下表面114凹陷。在一些實施例中,導電接合墊130的表面可相對於封裝基板110的下表面114升起(raised)。
再次參照第1A圖及第1B圖,可將焊球112設置在對應的導電接合墊130之上。在一個非限制性範例中,導電接合墊130的寬度尺寸可在約500μm及約550μm之間(例如,~530μm),且焊球112的外徑可在約600μm及約650μm之間(例如,~630μm),但更大及更小尺寸的焊球112及/或導電接合墊130都在本揭露的預期範圍內。
第一回焊製程可包括使封裝基板110經受升高的溫度(例如,至少約250°C)以熔化焊球112,並使焊球112黏附到導電接合墊130。在第一回焊製程之後,可冷卻封裝基板110,使得焊球112重新固化(re-solidify)。在第一回焊製程之後,可使焊球112黏附到導電接合墊130。每個焊球112可從封裝基板110的下表面114延伸一垂直高度,所述垂直高度可小於焊球112在第一次回焊製程之前的外徑。舉例而言,在焊球112的外徑在約600μm及約650μm之間(例如,~630μm)的情況下,焊球112在第一回焊製程之後的垂直高度可在約500μm及550µm之間(例如,~520µm)。
在各種實施例中,如第1B圖所示的將封裝基板110貼裝到支撐基板102上的製程可包括將封裝基板110對齊於支撐基板102之上,使得接觸封裝基板110的導電接合墊130的焊球112可位於支撐基板102上的對應接合墊(例如,導電接合墊132)上方。接著,可執行第二回焊製程。第二回焊製程可包括使封裝基板110經受升高的溫度(例如,至少約250℃)以使焊球112熔化,並使焊球112黏附到支撐基板102上的對應導電接合墊132。表面張力可使焊接材料在冷卻及固化時,以半液態的焊料來維持封裝基板110對齊於支撐基板102。在焊球112固化後,可用約0.4mm至約0.5mm之間的間隔高度(stand-off height)將封裝基板110定位在支撐基板102的上表面116上方,但更大或更小的間隔高度都在本揭露的預期範圍內。
在將封裝基板110貼裝到支撐基板102之後,可在焊球112周圍的空間中,以及在封裝基板110的下表面114與支撐基板102的上表面116之間的空間中設置第三底部填充材料部134,如第1B圖所示。在各種實施例中,第三底部填充材料部134可包括環氧類(epoxy-based)材料,其可包括樹脂及填充材料的複合物。
第2A圖是包括外部強化結構204的半導體封裝體200的頂視圖,其中可提供外部強化結構204以減少或消除第1B圖中所示的封裝基板110的翹曲變形。標作B-B'的虛線表示第2B圖所示的半導體封裝體200的剖面圖,其在下文中被更詳細地描述。半導體封裝體200可相似於第1A圖及第1B圖的半導體封裝體100。就此而言,半導體封裝體200可包括貼裝到中介物108的第一半導體晶粒104及第二半導體晶粒106(例如,參照第2B圖)。可將中介物108貼裝到封裝基板110,如上文及第1A圖和第1B圖所述。半導體封裝體200可包括第一底部填充材料部122,其中可將第一底部填充材料部122設置在橫向分隔半導體封裝體200的相鄰的第一半導體晶粒104與第二半導體晶粒106的空間中。半導體封裝體200也可包括第二底部填充材料部128,其中可將第二底部填充材料部128設置在金屬凸塊124周圍的空間中,並設置在中介物108的底表面與封裝基板110的上表面126之間,例如第2B圖所示。
半導體封裝體200可更包括環氧模塑化合物(epoxy molding compound,EMC),可將其施加到由中介物108、第一半導體晶粒104與第二半導體晶粒106之間所形成的間隙中,從而形成多晶粒EMC框架(multi-die EMC frame)202。EMC材料可包括含環氧化合物(epoxy-containing compound),其可被硬化(亦即,固化)以提供具有足夠剛度及機械強度的介電材料部。EMC材料可包括環氧樹脂(epoxy resin)、硬化劑、二氧化矽(silica)(作為填充材料)及其他添加劑。可取決於黏度及流動性,以液態的形式或固態的形式來提供EMC材料。
液態EMC可提供更好的處理、良好的流動性、更少的孔隙、更好的填充及更少的流痕(flow mark)。實心EMC可提供更少的固化收縮(cure shrinkage)、更好的間距(stand-off)及更少的晶粒漂移(die drift)。EMC材料中的高填料含量(諸如85wt%)可縮短在模具中的時間、降低模塑料收縮率(mold shrinkage)及減少模塑料翹曲(mold warpage)。EMC材料中的均勻的填料尺寸分佈可減少流痕及可強化流動性。EMC材料的固化溫度可在125℃至150℃之間。多晶粒EMC框架202可在固化溫度下固化以形成橫向包圍(laterally encloses)第一半導體晶粒104及第二半導體晶粒106中的每一個的EMC矩陣。可藉由諸如CMP的平坦化製程從在包括半導體晶粒(104、106)的頂表面的水平面上方移除多晶粒EMC框架202的多餘部分。
第2B圖是第2A圖的半導體封裝體200的剖面圖。可藉由黏著劑206將外部強化結構204附接到封裝基板110,且可由金屬、絕緣體、半導體、陶瓷等形成外部強化結構204。舉例而言,在一個實施例中,外部強化結構204可包括原子百分比大於80%的銅,諸如大於90%及/或大於95%,但可使用更大或更小的百分比的銅。如第2A圖所示,外部強化結構204可被配置為位在封裝基板110周圍的環體(ring)。如此一來,可形成單一結構(single structure)的外部強化結構204。替代地,外部強化結構204可包括多個(several)斷開連接的部分(未示出)。此外,不需要將外部強化結構204定位在封裝基板110周圍的附近。相反地,可將外部強化結構204定位在封裝基板110上的可能經受諸如翹曲的機械變形的任何區域中。
外部強化結構204可提供經改良的機械支撐給封裝基板110,從而減少或消除機械變形,所述機械變形諸如上文描述的及例如第1B圖中所示的封裝基板110的翹曲。因此可選擇具有大於封裝基板110的機械強度(例如,模數)的外部強化結構204。如上所述,封裝基板110可包括有機材料(例如,聚合物及/或熱塑性材料)、半導體材料(例如,半導體晶圓,諸如矽晶圓)、陶瓷材料、玻璃材料、其組合等。因此,可基於封裝基板110的機械特性來選擇用於外部強化結構204的材料選擇。如第2B圖所示,舉例而言,外部強化結構204的存在可減少或消除第2B圖所示的封裝基板110的翹曲變形。然而,外部強化結構204的存在可能引起其他機械問題,諸如下文中參照第2C圖的更詳細描述。
第2C圖是第2B圖的半導體封裝體的放大部分的剖面圖。在第2B圖中,是以虛線矩形表示第2C圖所示的區域。對於某些材料成分而言,半導體封裝體200的組件的熱膨脹係數可能不匹配於外部強化結構204的熱膨脹係數。因此,可能在熱循環期間產生熱膨脹應力。這些熱應力可能導致半導體封裝體200的機械退化(mechanical degradation)。舉例而言,如第2C圖所示,可能在第一底部填充材料部122中、第二底部填充材料部128中、界面處、金屬凸塊124內等位置處產生裂紋210。此外,第一底部填充材料部122及第二底部填充材料部128中的一者或兩者可能從封裝基板110及/或從中介物108中變得分層(未示出)。在各種揭露的實施例中,可提供一個或多個額外的強化結構(例如,分別參照第3A圖至第4圖中的強化結構212、401、403)以補償在半導體封裝體200的組件與外部強化結構204之間所產生的熱應力。舉例而言,可在封裝基板110內(例如,在第2C圖的區域208內)形成封裝強化結構212,如下文中參照第3A圖的更詳細描述。
第3A圖是根據各種實施例的具有封裝強化結構212的半導體封裝體300的放大部分的垂直剖面圖,且第3B圖是第3A圖的半導體封裝體300的頂視圖。可在封裝基板110內形成封裝強化結構212,且所述封裝強化結構212可被配置為減輕由外部強化結構204與半導體封裝體300的其他組件的熱膨脹係數不匹配所引起的各種應力,如下文中的更詳細描述。
半導體封裝體300可相似於第1A圖及第1B圖的半導體封裝體100,以及相似於第2A圖至第2C圖的半導體封裝體200。就此而言,半導體封裝體300可包括貼裝到中介物108(例如,參照第3A圖)的第一半導體晶粒104(例如,參照第3B圖)及第二半導體晶粒106。可將中介物108貼裝到封裝基板110,如上文中參照第1A圖至第1B圖所述。替代地,在一些實施例中,可將第一半導體晶粒104及第二半導體晶粒106直接貼裝到封裝基板110而無需中介物108。半導體封裝體300可包括第一底部填充材料部122,其中可在橫向分隔半導體封裝體300中相鄰的第一半導體晶粒104與第二半導體晶粒106的空間中設置第一底部填充材料部122。半導體封裝體300還可包括第二底部填充材料部128,可在金屬凸塊124周圍的空間中設置第二底部填充材料部128(例如,參照第3A圖),以及在中介物108的底表面與封裝基板110的頂表面之間的空間設置第二底部填充材料部128,如第3A圖及第3B圖所示。
半導體封裝體300可更包括EMC材料,其中可在中介物108、第一半導體晶粒104與第二半導體晶粒106之間所形成的間隙中施加EMC材料,從而形成多晶粒EMC框架202。半導體封裝體300還可包括外部強化結構204,其中可用黏著劑206將外部強化結構204附接到封裝基板110。如第3B圖所示,外部強化結構204可被配置為圍繞半導體封裝體300的周緣區域的環形結構,且外部強化結構204可包括金屬、絕緣體、半導體、陶瓷材料等。如此一來,可將外部強化結構204形成為單一連通結構(single connected structure)。
然而,如上所述,在其他實施例中,外部強化結構204可具有其他構造。舉例而言,外部強化結構204可為多個斷開的部分(未示出)。此外,不需要將外部強化結構204定位在封裝基板110的周緣附近。相反地,可將外部強化結構204定位在封裝基板110上的可能經受諸如翹曲的機械變形的任何區域中。
可在封裝基板110內形成封裝強化結構212,例如如第3A圖所示。就此而言,封裝基板110可包括核心部214,核心部214包括具有第一模數及第一熱膨脹係數的第一材料。舉例而言,核心部214可包括合適的材料,諸如有機材料(例如,聚合物及/或熱塑性材料)、半導體材料(例如,半導體晶圓,諸如矽晶圓)、陶瓷材料、玻璃材料、其組合等。其他合適的基板材料在本揭露的預期範圍內。
封裝基板110可更包括封裝強化結構212,所述封裝強化結構212可包括具有第二模數及第二熱膨脹係數的第二材料。可選擇形成核心部214及封裝強化結構212的材料,使得第二模數大於第一模數,且第二熱膨脹係數小於第一熱膨脹係數。就此而言,封裝強化結構212可相較於核心部214具有更高的機械強度且更不易受熱膨脹的影響。因此,封裝強化結構212可減輕可能是由外部強化結構204引起的非預期的機械效應(例如,翹曲、裂開、分層等)。
根據一實施例,核心部214可包括纖維強化聚合物材料(fiber-reinforced polymer material),且封裝強化結構212可包括矽(silicon)、氮化矽(silicon nitride)或陶瓷材料。可用於核心部214及封裝強化結構212的各種其他材料在本揭露的預期範圍內。可選擇模數大於100GPa的封裝強化結構212。此外,封裝強化結構212的熱膨脹係數可小於10ppm/C。
如第3B圖所示,封裝基板110可具有矩形幾何形狀,且封裝強化結構212可包括複數個單獨的組件。在這個範例實施例中,封裝強化結構212包括位於封裝基板110的四個角隅中的每一個附近的矩形部分。在其他實施例中,封裝強化結構212可具有各種其他形狀,且可放置在封裝基板110內的各種其他位置。封裝基板110可具有封裝長度L1及封裝寬度W1。類似地,封裝強化結構212的組件中的每一個可具有強化長度L2及強化寬度W2。封裝長度L1及封裝寬度W1中的每一個都可大於20mm且小於約110mm,但可實現更長或更短的封裝長度L1及封裝寬度W1。強化長度L2可在近似1mm到封裝長度L1的一半之間(亦即,可滿足1mm≤L2≤L1/2),且強化寬度W2可在近似1mm到封裝寬度W1的一半之間(即可滿足1mm≤W2≤W1/2)。
如第3A圖所示,封裝基板110可更包括一個或多個電互連層216。上電互連層216a可被配置為將中介物108電性耦合到封裝基板110,且下電互連層216b可被配置為將封裝基板110電性耦合至支撐基板102(例如,參照第1A圖及第1B圖)。封裝基板110可更具有大於300微米且小於2000微米的封裝厚度T1。核心部214可具有大於200微米且小於1,600微米的核心厚度T2。封裝強化結構212可包括小於或等於核心厚度T2的強化厚度T3。
第4圖是根據各種實施例,示出具有晶粒中介物強化結構401及中介物基板強化結構403的另一半導體封裝體400的放大部分的垂直剖面圖。半導體封裝體400可相似於上文中參照第1A圖至第3B圖所描述的半導體封裝體(100、200、300)。就此而言,半導體封裝體400可包括貼裝到中介物108且可貼裝到封裝基板110的半導體晶粒(104、106)。可設置第一底部填充材料部122及多晶粒EMC框架202以機械強化半導體晶粒(104、106)與中介物108之間的耦合。類似地,可提供第二底部填充材料部128及外部強化結構204,以機械強化中介物108與封裝基板110之間的耦合。
然而,如上文中參照第2C圖所述,在沒有進一步強化的情況下,熱引起的機械應力/應變仍可引起機械變形(例如,翹曲、裂開、分層等)。因此,在半導體封裝體400的某些部分中提供額外的強化結構(401、403)可能是有利的,否則這些部分可能具有高應力/應變集中。舉例而言,在某些實施例中,在半導體封裝體400的某些組件的角隅附近可能具有最大的應力/應變分佈。因此,在第4圖的實施例半導體封裝體400中,可提供晶粒中介物強化結構401以抵消第一半導體晶粒104的角隅附近的高應力/應變集中。類似地,可提供中介物基板強化結構403以抵消中介物108的角隅附近的高應力/應變集中。
晶粒中介物強化結構401及中介物基板強化結構403中的每一個可包括實心結構,所述實心結構具有可大於5N/mm
2且小於10N/mm
2的黏著強度及可大於0.1GPa及小於1.0GPa的模數。舉例而言,晶粒中介物強化結構401及中介物基板強化結構403中的每一個都可包括環氧樹脂、丙烯酸樹脂或黏著材料。可在半導體封裝體400的形成期間以液態形式提供此些材料,且可使此些材料固化以形成實心的晶粒中介物強化結構401及中介物基板強化結構403,如下文中的更詳細描述。在其他實施例中,晶粒中介物強化結構401及中介物基板強化結構403可使用各種其他的材料。舉例而言,晶粒中介物強化結構401及中介物基板強化結構403也可使用實心EMC材料。
如第4圖所示,晶粒中介物強化結構401可具有形成在中介物108的頂表面404a下方的底表面402a,且中介物基板強化結構403可具有形成在封裝基板110的頂表面404b下方的底表面402b。就此而言,可藉由在中介物108中形成空腔(參照第9C圖中的空腔902a),並用環氧樹脂、丙烯酸樹脂或黏著材料填充所述空腔,且提供額外量的環氧樹脂、丙烯酸樹脂或黏著劑材料使得環氧樹脂、丙烯酸樹脂或黏著劑材料也接觸第一半導體晶粒104的表面(例如,底表面704a)來形成晶粒中介物強化結構401,如下文中的更詳細描述。也可執行類似的製程以形成中介物基板強化結構403。
第5A圖是根據各種實施例的包括晶粒中介物強化結構(401a、401b)的半導體封裝體500a的頂視圖,且第5B圖是根據各種實施例的包括晶粒中介物強化結構(401a、401b、401c)的另一半導體封裝體500b的頂視圖。半導體封裝體(500a、500b)中的每一個都可相似於上文中參照第1A圖至第4圖所描述的半導體封裝體(100、200、300、400)。舉例而言,第5A圖的半導體封裝體500a可包括附接到中介物108(未示出)的第一半導體晶粒104及第二半導體晶粒106,且第一半導體晶粒104及第二半導體晶粒106還可附接到封裝基板110。類似地,如第5B圖所示,半導體封裝體500b可包括附接到中介物108(未示出)的兩個第一半導體晶粒104及兩個第二半導體晶粒106,且兩個第一半導體晶粒104及兩個第二半導體晶粒106還可附接到封裝基板110。
封裝結構(500a、500b)中的每一個可包括第一底部填充材料部122、第二底部填充材料部128、EMC晶粒框架202及外部強化結構204。封裝結構(500a、500b)中的每一個可更包括複數個額外晶粒中介物強化結構(401a、401b、401c)。舉例而言,可在各個半導體晶粒(104、106)的角隅處形成複數個第一晶粒中介物強化結構401a,且可在各個半導體晶粒(104、106)的邊緣處形成複數個第二晶粒中介物強化結構401b。如圖所示,例如在第5B圖中,在包括三個或更多個半導體晶粒(104、106)的實施例中,可存在一個或多個第三晶粒中介物強化結構401c,所述第三晶粒中介物強化結構401c形成在半導體晶粒(104、106)的三個或更多個彼此接近的角隅中的對應區域處。
第6A圖至第6C圖是根據各種實施例,示出具有晶粒中介物強化結構(401a、401b、401c)的對應半導體封裝體(600a、600b、600c)的一部分的頂視圖。在第6A圖至第6C圖的每個配置中,用EMC晶粒框架202及一個或多個晶粒中介物強化結構(401a、401b、401c)支撐第一半導體晶粒104。在第6A圖中,舉例而言,用形成在第一半導體晶粒104的對應角隅處的兩個第一晶粒中介物強化結構401a支撐第一半導體晶粒104。在第6B圖的半導體封裝體600b中,用形成在第一半導體晶粒104的對應角隅處的兩個第一晶粒中介物強化結構401a以及沿著第一半導體晶粒104的邊緣形成的兩個第二晶粒中介物強化結構401b支撐第一半導體晶粒104。在第6C圖的半導體封裝體600c中,用單個第三晶粒中介物強化結構401c支撐第一半導體晶粒104,其中可圍繞第一半導體晶粒104的周緣形成所述第三晶粒中介物強化結構401c。晶粒中介物強化結構(401a、401b、401c)中的每一個可具有形成在第一半導體晶粒104外部的第一部分702a及形成在第一半導體晶粒104下方的第二部分702b,如下文中參照第7A圖至第8D圖的更詳細描述。
第7A圖至7D是根據各種實施例,示出各自包括晶粒中介物強化結構401的另外的半導體封裝體(700a、700b、700c、700d)的放大垂直剖面圖。如圖所示,半導體封裝體(700a、700b、700c、700d)中的每一個包括電性耦合到中介物108並被EMC晶粒框架202及晶粒中介物強化結構401所支撐的第一半導體晶粒104。但第7A圖至第7D圖示出了電性耦合到中介物108並被EMC晶粒框架202所支撐的第一半導體晶粒104,所屬技術領域中具有通常知識者可認知到可鄰近第二半導體晶粒106形成晶粒中介物強化結構401,其中第二半導體晶粒106電性耦合到中介物108並被EMC晶粒框架202所支撐。在半導體封裝體(700a、700b、700c、700d)的每一個中,可在角隅處及/或沿著對應的第一半導體晶粒104的邊緣形成晶粒中介物強化結構401。
如第7A圖至第7D圖所示,可在中介物108的頂表面404a上形成晶粒中介物強化結構401,且晶粒中介物強化結構401可在平面圖中部分重疊於第一半導體晶粒104(例如,參照第8D圖),使得晶粒中介物強化結構401包括第一部分702a(例如,參照第7A圖、第7B圖及第7D圖),其橫向延伸到第一半導體晶粒104外部的區域,諸如在平面圖中不重疊於第一半導體晶粒104的區域。晶粒中介物強化結構401可更包括第二部分702b(例如,參照第7A圖、第7B圖及第7C圖),其形成在中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的空間中,使得第二部分702b在平面圖中重疊於第一半導體晶粒104(例如,參照第8D圖)。
如第7D圖所示,在一些實施例中,晶粒中介物強化結構401可僅包括第一部分702a,所述第一部分702a橫向延伸到第一半導體晶粒104外部的區域,諸如在平面圖中不重疊於第一半導體晶粒104的區域。在其他實施例中,諸如第7C圖所示,晶粒中介物強化結構401可僅包括形成在中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的空間中的第二部分702b。如第7A圖所示,在一些實施例中,第一部分702a可從第一半導體晶粒104的底表面704a延伸到第一半導體晶粒104的頂表面704b。如第7B圖及第7D圖所示,可用第一半導體晶粒104的底表面704a與頂表面704b之間的距離來使第一部分702a延伸。
第8A圖是根據各種實施例的不包括強化結構的另一半導體封裝體800a的放大部分的垂直剖面圖,且第8B圖是根據各種實施例的包括晶粒中介物強化結構401的另一半導體封裝體800b的放大部分的垂直剖面圖。第8C圖是第8A圖的根據各種實施例的半導體封裝體的頂視圖(亦即,平面圖),且第8D圖是第8B圖的根據各種實施例的半導體封裝體的頂視圖。如第8B圖及第8D圖所示,可在第一半導體晶粒104的邊緣與EMC晶粒框架202的邊緣之間的第一區域中形成晶粒中介物強化結構401的第一部分702a。所述第一區域可具有如第8A圖及第8C圖所示的寬度Wm,其中為了清楚起見省略了晶粒中介物強化結構401。因此,晶粒中介物強化結構401的第一部分702a可具有大於0但小於寬度Wm的寬度w1(亦即,0<w1<Wm)(例如,參照第8D圖)。在某些實施例中,第一部分702a的寬度w1可大於10微米但小於3mm(亦即,10微米<w1<3mm)。
類似地,如第8B圖及第8D圖所示,可在第一半導體晶粒104的邊緣與最近的一個金屬凸塊120之間的第二區域中形成晶粒中介物強化結構401的第二部分702b,其中金屬凸塊120將第一半導體晶粒104接合到中介物108。所述第二區域可具有如第8A圖所示的寬度Wb,其中為了清楚起見省略了晶粒中介物強化結構401。因此,晶粒中介物強化結構401的第二部分702b可具有大於0但小於寬度Wb的寬度w2(亦即,0<w2<Wb)(例如,參照第8D圖)。在某些實施例中,第二部分702b的寬度w2可大於10微米但小於3mm(亦即,10微米<w2<3mm)。
晶粒中介物強化結構401的第一部分702a及第二部分702b可具有各種形狀。第8B圖及第8D圖示出了範例實施例,其中在第一半導體晶粒104的角隅處形成晶粒中介物強化結構401。在此範例實施例中,第二部分可具有矩形形狀,其可具有沿著第一方向的第一長度L1以及沿著第二方向的第二長度L2,如第8D圖所示。在一些實施例中,第一長度L1可滿足10微米<L1<33mm,且第二長度L2可滿足10微米<L2<33mm。在各種其他實施例中,第一部分702a及第二部分702b可具有其他非矩形的形狀(未示出)。就此而言,可藉由使用圖案化光阻或其他結構來定義矩形結構,以形成矩形形狀的第一部分702a及第二部分702b。在省略圖案化結構的其他實施例中,第一部分702a及第二部分702b可具有各種不規則形狀(未示出),諸如當晶粒中介物強化結構401的材料(例如、環氧樹脂、丙烯酸樹脂或黏著材料)在沉積過程中可自由流動時。
如第4圖、第7A圖至第7D圖及第8B圖所示,晶粒中介物強化結構401可具有底表面402a,所述底表面402a以第一距離d1為特徵的深度來形成在中介物108的頂表面404a下方處。根據一實施例,第一距離d1可滿足0微米<d1<100微米。晶粒中介物強化結構401可更在中介物108的頂表面404a上方延伸第二距離d2。舉例而言,第二距離d2可對應於中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的間隔,使得晶粒中介物強化結構401接觸第一半導體晶粒104的底表面704a。在這種情況下,可將晶粒中介物強化結構401黏附到中介物108及第一半導體晶粒104,從而可機械強化第一半導體晶粒104與中介物108之間的連接。根據一實施例,第二距離d2可滿足0<d2<770微米。
如第8B圖所示,晶粒中介物強化結構401可更在第一半導體晶粒104的底表面704a上方延伸第三距離d3。因此,第三距離d3可表徵(characterize)為晶粒中介物強化結構401的第一部分702a在半導體晶粒104的底表面704a上方的空間範圍。根據一實施例,第三距離d3可滿足0<d3<770微米,且因此可將晶粒中介物強化結構401的第一部分702a形成為接觸第一半導體晶粒104的側表面。d2+d3的總和可表徵中介物強化結構401的第一部分702a及第二部分702b在中介物的頂表面404a上方的空間範圍。類似地,第四距離d4=d1+d2+d3可表徵晶粒中介物強化結構401的總厚度。就此而言,第四距離d4可表徵晶粒中介物強化結構401的第一部分702a在晶粒中介物強化結構401的底表面402a上方的空間範圍。根據某些實施例,第四距離d4可滿足0<d4<870微米。在其他實施例中(例如,當第二部分702b接觸第二半導體晶粒106時),第四距離可滿足d1+d2≤d4≤870微米。
第9A圖至第9M圖是根據各種實施例,示出可用於形成半導體封裝體的對應中間結構(900a至900m)的垂直剖面圖,所述半導體封裝體包括第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b。第9A圖的中間結構900a可包括在其上已形成有複數個金屬凸塊120的中介物108。中介物108可為有機中介物或半導體中介物。中介物108可包括埋入(embedded)在有機或半導體結構內的複數個互連結構(未示出),且複數個金屬凸塊120可電性連接到電互連結構。中介物108的電互連結構可將複數個金屬凸塊120電性連接到中介物108的底側上的對應接合墊(未示出)。如此一來,中介物108可在後續的製程操作中電性連接到封裝基板110(例如,參照第1A圖及第1B圖)。
可藉由在中介物108的頂表面中形成一個或多個空腔(902a、902b)而由中間結構900a形成第9B圖的中間結構900b。可在各個實施例中以各種方式形成空腔902a及空腔902b。舉例而言,可執行雷射鑽孔製程以產生空腔902a及空腔902b。替代地,可執行蝕刻製程以產生空腔902a及空腔902b。舉例而言,可在中間結構900a的表面上方形成圖案化光阻(未示出),並可對中間結構900a的暴露部分進行異向性蝕刻製程以產生空腔902a及空腔902b,接著可藉由灰化(ashing)或藉由使用溶劑溶解來移除圖案化光阻。
可藉由將第一半導體晶粒104及第二半導體晶粒106附接到中介物108而由第9B圖的中間結構900b形成第9C圖的中間結構900c。就此而言,可使第一半導體晶粒104及第二半導體晶粒106的接合墊(未示出)對準對應的金屬凸塊120,接著可執行回焊操作以熔化金屬凸塊120上的焊接材料部。在冷卻後,可使焊接材料部固化,且可因此在半導體晶粒(104,106)的接合墊與複數個金屬凸塊120之間形成電性連接及機械連接。
可藉由形成第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b而由中間結構900c形成第9D圖的中間結構900d。如上所述,可藉由使用環氧樹脂、丙烯酸樹脂或黏著材料分別填充空腔902a及空腔902b來形成第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b。可用液體形式提供環氧樹脂、丙烯酸樹脂或黏著劑材料,接著可使其固化(取決於材料而可選擇地處於升高的溫度下),從而形成對應的實心支撐結構。填充空腔902a及空腔902b的製程可更包括提供額外量的環氧樹脂、丙烯酸樹脂或黏著劑材料,使得環氧樹脂、丙烯酸樹脂或黏著劑材料也接觸第一半導體晶粒104及第二半導體晶粒106。
如第9D圖所示,可將第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b形成為具有矩形形狀。就此而言,可使環氧樹脂、丙烯酸樹脂或黏著材料在沉積及固化製程中在空間上受到約束(constrained),從而形成矩形形狀。舉例而言,可由圖案化光阻(未示出)或其他結構提供約束體積(constraining volume)。替代地,在其他實施例中,可使第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b在沉積及固化製程中在空間上不受約束,從而可形成不規則形狀(未示出)。
如上所述,可藉由形成第一底部填充材料部122及多晶粒EMC(環氧模塑料)框架202而由中間結構900d形成第9E圖的中間結構900e。可在半導體晶粒(104、106)之間的空間中、及半導體晶粒(104、106)與中介物之間的空間中形成第一底部填充材料部122,且其中第一底部填充材料部122可圍繞中介物108的複數個金屬凸塊120與接合墊(未示出)之間的焊料接合件。多晶粒EMC框架202可進一步機械性地支撐半導體晶粒(104、106)與中介物108之間的連接。如第9E圖所示,可在第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b的周圍形成多晶粒EMC框架202,從而可進一步強化第一晶粒中介物強化結構401a與第二晶粒中介物強化結構401b之間的機械連接,以及進一步強化對應的第一半導體晶粒104與第二半導體晶粒106之間的機械連接。
可藉由將承載基板904附接到中間結構900e而由中間結構900e形成第9F圖的中間結構900f。如第9F圖所示,可將承載基板904附接到第一半導體晶粒104及第二半導體晶粒106的表面。就此而言,可使用黏著劑(未示出)將承載基板904附接到第一半導體晶粒104及第二半導體晶粒106的表面。可選擇具有允許藉由施加熱或紫外線輻射來去活化的材料組成的黏著劑,使得黏著劑可被去活化,從而可在後續的製程操作中移除承載基板904。
可藉由對中間結構900f執行晶圓減薄(wafer-thinning)操作而從中間結構900f形成第9G圖的中間結構900g。就此而言,可藉由執行研磨(grinding)及/或化學機械研磨(polishing)操作來減小中介物108的厚度。減薄操作可移除中介物基板的一部分,從而暴露出互連結構(未示出)。接著,可在中介物108的互連結構之上形成複數個金屬凸塊124以形成第9H圖的中間結構900h。就此而言,可在中介物108之上形成圖案化光阻(未示出)。圖案化光阻可包括開口,所述開口對應於將要形成的金屬凸塊124的位置。接著,可執行電鍍製程以在中介物108的互連結構之上形成金屬凸塊124。接著,可藉由灰化或藉由用溶劑溶解來移除圖案化光阻。接著,可在金屬凸塊上方形成焊接材料部。
可藉由將中間結構900h放置在膜框架(film frame)906上並移除承載基板904而由中間結構900h形成第9I圖的中間結構900i。可使用黏著劑將膜框架906黏附到中間結構900h的金屬凸塊124。接著,可藉由使承載基板904與半導體晶粒(104、106)之間的黏著劑去活化來移除承載基板904。舉例而言,如上所述,可藉由施加熱處理或藉由施加紫外線輻射來分解黏著劑。一旦使黏著劑去活化,可移除承載基板904。
接著,可藉由將切割框架(dicing frame)908附接至半導體晶粒(104、106)並移除膜框架906來形成第9J圖的中間結構900i。可將切割框架908附接至第9I圖的中間結構900i,例如使用雙面膠帶。就此而言,可施加雙面膠帶的第一表面到切割框架908的表面,且可使中間結構900i的半導體晶粒(104、106)接觸雙面膠帶的第二表面,從而將半導體晶粒(104、106)黏附到切割框架908。接著,可將中間結構900j分割以形成複數個經分割的中間結構900j(亦即,附接到中介物108的半導體晶粒),接著可將其附接到封裝基板110,如下文中參照第9K圖的更詳細描述。
可藉由將中間結構900j附接到封裝基板110而由第9J的中間結構900j形成第9K圖的中間結構900k。就此而言,可相對於封裝基板110來定位中間結構900j,使得中間結構900j的複數個金屬凸塊124分別對齊複數個封裝基板110的接合墊910。接著,可執行回焊操作以熔化形成在複數個金屬凸塊124上的焊接部。在冷卻之後,可使焊接部固化從而將中間結構900j接合到封裝基板110,從而形成第9K圖的中間結構900k。
接著,可藉由將外部強化結構204附接到中間結構900k而由中間結構900k形成第9L圖的中間結構900l。就此而言,可使用黏著劑206將外部強化結構204附接到封裝基板110,且可由金屬、絕緣體、半導體、陶瓷等形成外部強化結構204。舉例而言,在一個實施例中,外部強化結構204可包括原子百分比大於80%的銅,諸如大於90%及/或大於95%的銅,但可使用更大或更小的百分比的銅。如第2A圖所示,外部強化結構204可被配置為位在封裝基板110周圍的環體。如此一來,可形成單一結構的外部強化結構204。替代地,外部強化結構204可包括多個斷開連接的部分(未示出)。此外,可不需要將外部強化結構204定位在封裝基板110的周圍附近。相反地,可將外部強化結構204定位在封裝基板110上的可能經受諸如翹曲的機械變形的任何區域中。
第9M圖是根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構401a及第二晶粒中介物強化結構401b的半導體封裝體的另一中間結構900m的垂直剖面圖。可藉由在封裝基板110的接合墊130上形成焊接材料部(亦即,焊球112)而由中間結構900l形成中間結構900m。接著,可使中間結構900m附接到支撐基板102(例如,參照第1A圖)從而形成半導體封裝體。
第10圖是根據各種實施例,示出半導體封裝體(400至800b及900m)的製造方法1000的各種操作的流程圖。在操作1002中,方法1000可包括在中介物108的頂表面404a中形成空腔902a。在操作1004中,方法1000可包括將第一半導體晶粒104附接到中介物108。在操作1006中,方法1000可包括形成機械耦合到中介物108及第一半導體晶粒104的第一強化結構(例如,第一晶粒中介物強化結構401a)。就此而言,在操作1006中的形成第一強化結構401a的步驟可包括用環氧樹脂、丙烯酸樹脂或黏著材料填充空腔902a,並提供額外量的環氧樹脂、丙烯酸樹脂或黏著材料,使得環氧樹脂、丙烯酸樹脂或黏著材料也接觸第一半導體晶粒104的表面704a。
在操作1008中,方法1000可更包括使環氧樹脂、丙烯酸樹脂或黏著材料固化,使得第一強化結構401a形成為具有大於0.1GPa且小於1.0GPa等的模數的實心結構,且使得第一強化結構401a黏附到中介物108及第一半導體晶粒104並具有大於5N/mm
2且小於10N/mm
2的黏著強度。
根據方法1000,形成第一強化結構401a的操作1006可更包括在中介物108的頂表面404a上形成第一強化結構401a,使得第一強化結構401a在平面圖中部分重疊於第一半導體晶粒104(例如,參照第8D圖)。就此而言,第一強化結構401a可包括第一部分702a及第二部分702b。第一部分702a橫向延伸到第一半導體晶粒104外部區域,使得第一部分702a在平面圖中不重疊於第一半導體晶粒104 (例如,參照第8D圖)。第一強化結構401a的第二部分702b形成在中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的空間中,使得第二部分702b在平面圖中重疊於第一半導體晶粒104(例如,參照第8D圖)。方法1000可更包括將第二半導體晶粒106附接到中介物108,並形成第二強化結構(例如,第二晶粒中介物強化結構401b或中介物基板強化結構403;參照第4圖),所述第二強化結構機械耦合到中介物108,以及機械耦合到第一半導體晶粒104及第二半導體晶粒106中的至少一個。
參照所有圖式及根據本揭露的各種實施例,提供了一種半導體封裝體(400至800b及900m)。半導體封裝體(400至800b及900m)可包括中介物108、電性耦合到中介物108的第一側的第一半導體晶粒104、以及第一強化結構(例如,第一晶粒中介物強化結構401a),其中第一強化結構401a機械耦合到中介物108及第一半導體晶粒104。第一強化結構401a可為黏附到中介物108及第一半導體晶粒104的實心結構,且其可具有大於5N/mm
2且小於10N/mm
2的黏著強度。
在一個實施例中,第一強化結構401a可形成在第一半導體晶粒104的角隅處或邊緣處。在一個實施例中,第一強化結構401a可包括環氧樹脂(epoxy)、丙烯酸樹脂(acrylic)或黏著材料。在一個實施例中,第一強化結構可包括大於0.1GPa且小於1.0GPa的模數(modulus)。在一個實施例中,第一強化結構401a可包括形成在中介物108的頂表面下方的第一距離d1處的底表面402a,其中第一距離d1大於0微米且小於100微米。在一個實施例中,第一強化結構401a可更在中介物108的頂表面404a上方延伸第二距離d2,其中第二距離d2大於0微米且小於770微米,且其中第二距離d2對應於中介物108的頂表面404a與第一半導體晶粒104的底表面402a之間的間隔,使得第一強化結構401a接觸第一半導體晶粒104的底表面704a。在一個實施例中,第一強化結構401a可更在第一半導體晶粒104的底表面704a上方延伸第三距離d3,其中第三距離d3大於0微米且小於770微米,使得第一強化結構401a接觸第一半導體晶粒104的側表面,且其中第一強化結構401a的總厚度為第四距離d4,其中第四距離d4等於第一距離d1、第二距離d2與第三距離d3的總和,且第四距離d4大於0微米且小於870微米。在一個實施例中,第一強化結構401a可形成在中介物108的頂表面404a上,且第一強化結構401a在平面圖中部分重疊於第一半導體晶粒104,使得第一強化結構401a包括第一部分702a以及第二部分。第一部分702a橫向延伸到第一半導體晶粒104外部的區域,使得第一部分702a在平面圖中不重疊於第一半導體晶粒104。第一強化結構的第二部分702b形成在中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的空間中,使得第二部分702b在平面圖中重疊於第一半導體晶粒104。在一個實施例中,第一部分702a包括第一寬度w1,其中第一寬度w1大於10微米且小於3毫米。第二部分702b包括第二寬度w2,其中第二寬度w2大於10微米且小於3mm。在一個實施例中,第一強化結構401a可形成在第一半導體晶粒104的角隅處,且第一強化結構401a包括沿著第一方向的第一長度L1及沿著第二方向的第二長度L2,其中第一長度L1大於10微米且小於33毫米,且第二長度L2大於10微米且小於33毫米。在一個實施例中,半導體封裝體還可包括封裝基板110及第二強化結構403。封裝基板110電性耦合到中介物108的第二側,且第二強化結構403機械耦合到中介物108及封裝基板110。在一個實施例中,半導體封裝體還可包括第二半導體晶粒106及另一第一強化結構401b。第二半導體晶粒106電性耦合到中介物108的第一側,且另一第一強化結構401b機械耦合到中介物108及第二半導體晶粒106。
根據另一實施例,提供了另一個半導體封裝體(400至800b及900m)。半導體封裝體(400至800b及900m)可包括中介物108、電性耦合到中介物108的第一側的第一半導體晶粒104、電性耦合到中介物108的第二側的封裝基板110及第一強化結構(例如,晶粒中介物強化結構401或中介物基板強化結構403)。其中第一強化結構可機械耦合到中介物108,且可機械耦合到第一半導體晶粒104及封裝基板110中的至少一個。
在一個實施例中,半導體封裝體可更包括第二半導體晶粒106及另一第一強化結構401b。第二半導體晶粒106電性耦合到中介物108的第一側。另一第一強化結構401b機械耦合到第二半導體晶粒106,且其中第一強化結構401a機械耦合到第一半導體晶粒104。在一個實施例中,第一強化結構401a包括大於5N/mm
2且小於10N/mm
2的黏著強度,以及包括大於0.1GPa且小於1.0GPa的模數。在一個實施例中,第一強化結構401a可機械耦合到第一半導體晶粒104,並包括形成在中介物108的頂表面404a下方的底表面402a;或者第一強化結構401a可機械耦合到封裝基板110並包括形成在封裝基板110的頂表面404b下方的底表面402b。
另一實施例是關於一種半導體封裝體的形成方法。所述形成方法可包括下列操作:將第一半導體晶粒104附接到中介物108;形成可機械耦合到中介物108及第一半導體晶粒104的第一強化結構401,其中第一強化結構401可黏附到中介物108及第一半導體晶粒104,並包括大於5N/mm
2且小於10N/mm
2的黏著強度。
在一個實施例中,形成第一強化結構401的操作可更包括:在中介物108的頂表面404a中形成空腔902a及空腔902b;用環氧樹脂、丙烯酸樹脂或黏著材料填充空腔902a及空腔902b,並提供額外量的環氧樹脂、丙烯酸樹脂或黏著材料,使得環氧樹脂、丙烯酸樹脂或黏著材料也接觸第一半導體晶粒104的表面;使環氧樹脂、丙烯酸樹脂或黏著材料固化,使得第一強化結構401形成為包括大於0.1GPa且小於1.0GPa的模數的實體結構。在一個實施例中,形成第一強化結構的操作可更包括:在中介物108的頂表面404a上形成第一強化結構401,使得第一強化結構401在平面圖上部分重疊於第一半導體晶粒104,從而使得第一強化結構401包括第一部分702a及第二部分702b。第一部分702a可橫向延伸到第一半導體晶粒104外部的區域,使得第一部分702a在平面圖中不重疊於第一半導體晶粒104。第一強化結構401的第二部分702b可形成在中介物108的頂表面404a與第一半導體晶粒104的底表面704a之間的空間中,使得第二部分702b在平面圖中重疊於第一半導體晶粒104。在一個實施例中,所述形成方法可更包括:將第二半導體晶粒106附接到中介物108;以及形成第二強化結構401b。第二強化結構401b機械耦合到中介物108,且機械耦合到第一半導體晶粒104和第二半導體晶粒106中的至少一個。
所揭露的各種系統及方法提供優於現有半導體封裝體(100、200)的有利功效,其中現有的半導體封裝體(100、200)具有附接到中介物及半導體封裝體基板的半導體裝置(例如,參照第1A圖及第1B圖)。就此而言,所揭露的實施例提供了用於組裝半導體封裝體(400至800b及900m)的改良方法,其克服了與封裝組件之間的熱膨脹不匹配有關的機械問題,否則所述機械問題可能會導致翹曲、破裂、分層等。可使用可減少或消除封裝基板110的翹曲(例如,參照第1B圖)的外部強化結構204(例如,參照第2A圖至2C)來強化封裝基板110。然而,外部強化結構204與其他組件之間的熱膨脹係數不匹配可能引起半導體封裝體200的裂開、分層及其他機械退化(例如,參照第2C圖)。為了抵消這種熱膨脹問題,各種揭露的實施例可進一步提供形成在中介物108及/或封裝基板110內的強化結構(401、403)(例如,參照第4圖至第8D圖)。強化結構(401、403)相對於半導體封裝體(400至800b及900m)的其他部分可具有更高的模數及更低的熱膨脹係數,從而減少或消除熱應力引起的對半導體封裝體(400到800b及900m)的損壞。
以上概述數個實施例之部件,以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解,他們能以本發明實施例為基礎,設計或修改其他製程及結構,以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解到,此類等效的製程及結構並無悖離本發明的精神與範圍,且他們能在不違背本發明之精神及範圍之下,做各式各樣的改變、取代及替換。
100, 200, 300, 400, 500a, 500b, 600a~600c, 700a~700d, 800a, 800b:半導體封裝體
102:支撐基板
104, 106:半導體晶粒
104, 406:晶粒堆疊物
108:中介物
110:封裝基板
112:焊球
114:下表面
116, 126:上表面
118:箭頭
120, 124:金屬凸塊
122, 128, 134:底部填充材料部
130, 132, 910:接合墊
202:框架
204:外部強化結構
206:黏著劑
208:區域
210:裂紋
212, 401, 401a~401c, 403:強化結構
214:核心部
216, 216a, 216b:電互連層
402a, 402b, 704a:底表面
404a, 404b, 704b:頂表面
702a, 702b:部分
900a~900m:中間結構
902a, 902b:空腔
904:承載基板
906:膜框架
908:切割框架
d1~d4:距離
L1, L2:長度
T1~T3:厚度
W1, W2, Wb, Wm:寬度
以下將配合所附圖式詳述本發明實施例。應注意的是,依據在業界的標準做法,各種特徵並未按照比例繪製且僅用以說明例示。事實上,可任意地放大或縮小元件的尺寸,以清楚地表現出本發明實施例的特徵。
第1A圖為在封裝組裝及表面貼裝製程期間的半導體封裝體的組件的垂直剖面分解圖。
第1B圖示出貼裝到支撐基板的表面上的經組裝的半導體封裝體的垂直剖面圖。
第2A圖為包括外部強化結構的半導體封裝體的頂視圖。
第2B圖為第2A圖的BB'線所指出的剖面的半導體封裝體的垂直剖面圖。
第2C圖為第2B圖的半導體封裝體的放大部分的垂直剖面圖。
第3A圖為根據各種實施例,示出具有封裝強化結構的半導體封裝體的放大部分的垂直剖面圖。
第3B圖為根據各種實施例,示出第3A圖的半導體封裝體的頂視圖。
第4圖為根據各種實施例,示出包括晶粒中介物強化結構(die-interposer reinforcement structure)及中介物基板強化結構(interposer-substrate reinforcement structure)的另一半導體封裝體的放大部分的垂直剖面圖。
第5A圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的頂視圖。
第5B圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的頂視圖。
第6A圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的一部分的頂視圖。
第6B圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的一部分的頂視圖。
第6C圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的一部分的頂視圖。
第7A圖為根據各種實施例,示出在第一配置中的包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第7B圖為根據各種實施例,示出在第二配置中的包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第7C圖為根據各種實施例,示出在第三配置中的包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第7D圖為根據各種實施例,示出在第四配置中的包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第8A圖為根據各種實施例,示出不包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第8B圖為根據各種實施例,示出包括晶粒中介物強化結構的另一半導體封裝體的放大部分的垂直剖面圖。
第8C圖為根據各種實施例,示出第8A圖的半導體封裝體的頂視圖。
第8D圖為根據各種實施例,示出第8B圖的半導體封裝體的頂視圖。
第9A圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的中間結構的垂直剖面圖。
第9B圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9C圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9D圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9E圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9F圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9G圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9H圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9I圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9J圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9K圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9L圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第9M圖為根據各種實施例,示出可用於形成包括第一晶粒中介物強化結構及第二晶粒中介物強化結構的半導體封裝體的另一中間結構的垂直剖面圖。
第10圖為各種實施例,示出封裝基板的製造方法的各種操作的流程圖。
104:半導體晶粒
108:中介物
110:封裝基板
120, 124:金屬凸塊
122, 128:底部填充材料部
202:框架
204:外部強化結構
206:黏著劑
212:強化結構
214:核心部
216a, 216b:電互連層
300:半導體封裝體
T1~T3:厚度
Claims (10)
- 一種半導體封裝體,包括:一中介物;一第一半導體晶粒,電性耦合到該中介物的一第一側;以及一第一強化結構,機械耦合(mechanically coupled)到該中介物及該第一半導體晶粒,其中該第一強化結構包括形成在該中介物的一頂表面下方的一第一距離處的一底表面,其中該第一強化結構為黏附到該中介物及該第一半導體晶粒的實心結構(solid structure),且該第一強化結構包括大於5N/mm2且小於10N/mm2的黏著強度。
- 如請求項1所述之半導體封裝體,其中該第一強化結構形成在該第一半導體晶粒的角隅處或邊緣處。
- 如請求項1所述之半導體封裝體,其中該第一距離大於0微米且小於100微米。
- 如請求項3所述之半導體封裝體,其中該第一強化結構更在該中介物的該頂表面上方延伸一第二距離,其中該第二距離大於0微米且小於770微米,以及其中該第二距離對應於該中介物的該頂表面與該第一半導體晶粒的一底表面之間的一間隔,使得該第一強化結構接觸該第一半導體晶粒的該底表面。
- 如請求項4所述之半導體封裝體,其中該第一強化結構更在該第一半導體晶粒的該底表面上方延伸一第三距離,其中 該第三距離大於0微米且小於770微米,使得該第一強化結構接觸該第一半導體晶粒的一側表面,以及其中該第一強化結構的總厚度為一第四距離,其中該第四距離等於該第一距離、該第二距離與該第三距離的總和,且該第四距離大於0微米且小於870微米。
- 如請求項1至5中任一項所述之半導體封裝體,其中該第一強化結構形成在該中介物的一頂表面上,且該第一強化結構在一平面圖中部分重疊於該第一半導體晶粒,使得該第一強化結構包括:一第一部分,橫向延伸到該第一半導體晶粒外部的區域,使得該第一部分在該平面圖中不重疊於該第一半導體晶粒;以及該第一強化結構的一第二部分,形成在該中介物的該頂表面與該第一半導體晶粒的一底表面之間的空間中,使得該第二部分在該平面圖中重疊於該第一半導體晶粒。
- 一種半導體封裝體,包括:一中介物;一第一半導體晶粒,電性耦合到該中介物的一第一側;一封裝基板,電性耦合到該中介物的一第二側;以及一第一強化結構,機械耦合到該中介物,且該第一強化結構機械耦合到該第一半導體晶粒及該封裝基板中的至少一個,其中,該第一強化結構機械耦合到該第一半導體晶粒,且該第一強化結構包括形成在該中介物的一頂表面下方的一底表面;或者該 第一強化結構機械耦合到該封裝基板,且該第一強化結構包括形成在該封裝基板的該頂表面下方的一底表面。
- 如請求項7所述之半導體封裝體,更包括:一第二半導體晶粒,電性耦合到該中介物的該第一側;以及另一第一強化結構,機械耦合到該第二半導體晶粒,其中該第一強化結構機械耦合到該第一半導體晶粒。
- 一種半導體封裝體的形成方法,包括:在一中介物的一頂表面形成一空腔(cavity);將一第一半導體晶粒附接至該中介物;以及形成一第一強化結構,其中該第一強化結構機械耦合到該中介物及該第一半導體晶粒,其中形成該第一強化結構的步驟更包括:用環氧樹脂、丙烯酸樹脂或黏著劑材料填充該空腔,並提供額外量(additional amount)的環氧樹脂、丙烯酸樹脂或黏著劑材料,使得環氧樹脂、丙烯酸樹脂或黏著劑材料也接觸該第一半導體晶粒的表面;以及固化環氧樹脂、丙烯酸樹脂或黏著材料,使得該第一強化結構形成為實心結構,其中該第一強化結構黏附到該中介物及該第一半導體晶粒。
- 如請求項9所述之半導體封裝體的形成方法,其中該第一強化結構為包括大於0.1GPa且小於1.0GPa的模數的實心結構,其中該第一強化結構包括大於5N/mm2且小於10N/mm2的黏著 強度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/124,752 US20240321772A1 (en) | 2023-03-22 | 2023-03-22 | Reinforcement structures for chip-interposer and interposer-substrate bonding and methods of making the same |
| US18/124,752 | 2023-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202439547A TW202439547A (zh) | 2024-10-01 |
| TWI866215B true TWI866215B (zh) | 2024-12-11 |
Family
ID=92803199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112118249A TWI866215B (zh) | 2023-03-22 | 2023-05-17 | 半導體封裝體及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240321772A1 (zh) |
| TW (1) | TWI866215B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119318216A (zh) * | 2023-05-11 | 2025-01-14 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| US20250079334A1 (en) * | 2023-08-29 | 2025-03-06 | Taiwan Semiconductor Manufacturing Company Limited | Reinforcement structures for multi-die semiconductor packages and methods of forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201626532A (zh) * | 2015-01-14 | 2016-07-16 | 鈺橋半導體股份有限公司 | 整合中介層及雙佈線結構之線路板及其製作方法 |
| TW202201677A (zh) * | 2020-06-16 | 2022-01-01 | 南韓商三星電子股份有限公司 | 半導體封裝 |
| TWI754839B (zh) * | 2018-09-28 | 2022-02-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其形成方法 |
| CN115472575A (zh) * | 2021-06-10 | 2022-12-13 | 三星电子株式会社 | 具有加强结构的半导体封装 |
| TWI789726B (zh) * | 2020-08-26 | 2023-01-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其製造方法 |
-
2023
- 2023-03-22 US US18/124,752 patent/US20240321772A1/en active Pending
- 2023-05-17 TW TW112118249A patent/TWI866215B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201626532A (zh) * | 2015-01-14 | 2016-07-16 | 鈺橋半導體股份有限公司 | 整合中介層及雙佈線結構之線路板及其製作方法 |
| TWI754839B (zh) * | 2018-09-28 | 2022-02-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其形成方法 |
| TW202201677A (zh) * | 2020-06-16 | 2022-01-01 | 南韓商三星電子股份有限公司 | 半導體封裝 |
| TWI789726B (zh) * | 2020-08-26 | 2023-01-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其製造方法 |
| CN115472575A (zh) * | 2021-06-10 | 2022-12-13 | 三星电子株式会社 | 具有加强结构的半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202439547A (zh) | 2024-10-01 |
| US20240321772A1 (en) | 2024-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230420429A1 (en) | Chip-on-wafer-on-board structure using spacer die and methods of forming the same | |
| TWI866215B (zh) | 半導體封裝體及其形成方法 | |
| CN222720407U (zh) | 半导体封装体 | |
| TW202308100A (zh) | 半導體封裝及其形成方法 | |
| TWI742749B (zh) | 封裝結構及其形成方法 | |
| US20230378042A1 (en) | Reinforced substrates to mitigate underflow stress and package warp and methods of making the same | |
| US20230361013A1 (en) | Semiconductor device with composite middle interconnectors | |
| US20250357352A1 (en) | Semiconductor package including reinforcement structure and methods of forming the same | |
| US12148689B2 (en) | Semiconductor device with interconnectors of different density | |
| US20230207518A1 (en) | Semiconductor device with hollow interconnectors | |
| US20240379640A1 (en) | Method of forming a semiconductor device package with warpage control | |
| TW202245177A (zh) | 半導體裝置封裝及其形成方法 | |
| TWI796114B (zh) | 半導體晶粒封裝及其形成方法 | |
| TWI885533B (zh) | 半導體封裝體及其形成方法 | |
| TWI869922B (zh) | 半導體封裝及形成中介層的方法 | |
| TWI876273B (zh) | 中介層、半導體封裝組件及其形成方法 | |
| US11876075B2 (en) | Semiconductor device with composite bottom interconnectors | |
| US20250349734A1 (en) | Pick-and-place alignment marks for semiconductor package structures and methods of making the same | |
| US20250300053A1 (en) | Semiconductor dies having electrical isolation layers and methods of making the same | |
| US20240321758A1 (en) | Deformation-resistant interposer for a local silicon interconnect and methods for forming the same |