TWI892661B - 半導體結構 - Google Patents

Abstract

半導體結構包含基材、多個第一位元線結構、多個第二位元線結構、第一接觸件以及第二接觸件。基材包含元件區以及虛設區。第一位元線結構位在基材上且位在元件區中。第二位元線結構位在基材上且位在虛設區中。第一接觸件位在基材上且位在元件區中。第一接觸件位在第一位元線結構之間。第二接觸件位在基材上且位在虛設區中。第二接觸件位在第二位元線結構之間。

Description

半導體結構

本揭露是有關於一種具有半導體結構及其製造方法。

隨著半導體裝置內的最小特徵寬度或臨界尺寸(critical dimension，CD)不斷縮小，提高了半導體裝置的元件密度並縮小裝置的尺寸。然而，隨著緊密排列的元件之間的間距縮小，元件之間的導電線路發生短路的機會也可能增加。

有鑑於此，如何提供一種可解決上述問題的顯示裝置，仍是本領域努力研發的目標。

本揭露之一技術態樣為一種半導體結構。

在本揭露一實施例中，半導體結構包含多個主動區域、多個隔離區域、多個位元線結構以及虛設接觸件。隔離區域隔開主動區域。位元線結構位在主動區域與隔離區域上。虛設接觸件位在主動區域上以及位元線結構之間。虛設接觸件具有面對主動區域的底部，底部與主動區域分開。

在本揭露一實施例中，半導體結構還包含位元線間隔層，位在虛設接觸件的底部。

在本揭露一實施例中，主動區域包含邊緣部份與內部，虛設接觸件位在主動區域的邊緣部份。

在本揭露一實施例中，多個位元線結構包含位在主動區域的內部的多個第一位元線結構與位在主動區域的邊緣部份的多個第二位元線結構。

在本揭露一實施例中，虛設接觸件位在第二位元線結構之間。

在本揭露一實施例中，半導體結構還包含第一接觸件，位在主動區域的內部。

在本揭露一實施例中，第一接觸件位在第一位元線結構之間。

在本揭露一實施例中，第一接觸件延伸至主動區域中。

在本揭露一實施例中，半導體結構還包含位元線間隔層，位在第一位元線結構中每一者的側壁上以及第二位元線結構中每一者的側壁上。

在本揭露一實施例中，半導體結構還包含位元線接觸件，接觸主動區域，其中位元線接觸件位在第一位元線結構中之一者的下方並電性連接第一位元線結構。

在上述實施例中，虛設區中的第二接觸件以及位在底部的位元線間隔層共同填充了第二位元線結構之間的空間。換句話說，第二接觸件為虛設接觸件。如此一來，虛設區中不會形成用以傳輸電流的線路。虛設區可用以避免主動區中的線路與相鄰的線路發生短路。藉由電漿製程形成的氧化物層與光阻層具有良好的黏著性。如此一來，在後續製程中，可保護虛設區中的第二接觸件不受蝕刻製程影響。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見，圖式中之層和區域的厚度可能被誇大，並且在圖式的描述中相同的元件符號表示相同的元件。

第1圖為根據本揭露一實施例之半導體結構100的剖面圖。半導體結構100包含基材110、第一位元線結構120、第二位元線結構130、第一接觸件140以及第二接觸件150。

半導體結構100可以應用在積體電路(integrated circuit，IC)或其一部分的部件，例如邏輯電路、電阻器、電容器、電感器、記憶體(例如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM))等。應理解到，半導體結構100的一些元件未繪示於圖中，在其他實施方式中可包括額外的元件。

在一些實施方式中，基材110可以是半導體基板，例如塊材半導體基板、絕緣體上半導體(Semiconductor-On-Insulator，SOI)基板等，其中絕緣體可以是埋藏式氧化物(Buried Oxide，BOX)層、氧化矽層等。在一些實施方式中，基材110的半導體材料可包括矽、鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦)、合金半導體或其組合。基材110也可由其他材料形成，例如藍寶石、氧化錫銦等。

基材110具有數個主動區域112以及將主動區域112隔開的數個隔離區域114。基材110可進行離子佈植製程以摻雜N型或P型摻雜物。在一些實施例中，藉由摻雜N型或P型摻雜物至基材110的主動區域112中可形成源極和汲極區域（未繪出）。隔離區域114的材料可包括氧化矽（silicon oxide）、氮化矽（silicon nitride）、和氮氧化矽（silicon oxynitride）以上三者中的至少一者。

基材110包含元件區1102以及虛設區1104。第一位元線結構120位在基材110上且位在元件區1102中。第二位元線結構130位在基材110上且位在虛設區1104中。元件區1102以及虛設區1104是根據基材110的水平方向劃分，例如第一方向D1。一部分的主動區域112位在元件區1102中，一部份位在虛設區1104中。具體來說，虛設區1104相當於主動區域112的邊緣部份，並且與其他主動區域(圖未示)相鄰。元件區1102相當於主動區域112的內部。

第一位元線結構120以及第二位元線結構130沿垂直於基材110的第二方向D2自基材110突出。第一位元線結構120以及第二位元線結構130沿著平行基材110的方向延伸，例如與第一方向D1不同的另一水平方向。

第一位元線結構120與第二位元線結構130可由多層材料堆疊而成。舉例來說，第一位元線結構120包含沿著第二方向D2堆疊的第一導電層124、第二導電層126以及絕緣覆蓋層128。第一導電層124與第二導電層126具有不同材料。第一導電層124與第二導電層126可包含多晶矽、半導體材料、經摻雜的半導體材料、金屬、金屬氮化物、金屬矽化物、其他合適的具導電性的材料、或上述之組合。

在其他實施例中，第一位元線結構120的第一導電層124與第二導電層126還可包含其他導電層，例如第三導電層125。絕緣覆蓋層128的材料可包括氧化矽、氮化矽、其他介電材料或上述的組合。

第二位元線結構130也包含與第一位元線結構120相似的第一導電層134、第三導電層135、第二導電層136以及絕緣覆蓋層138。

第一位元線結構120與第二位元線結構130可進一步包含隔離層129、139。隔離層129、139位在基材110上以隔離第一導電層124、134和其下方的結構。

第一接觸件140位在基材110上且位在元件區1102中。第一接觸件140位在第一位元線結構120之間。第一接觸件140延伸至基材110中。第二接觸件150位在基材110上且位在虛設區1104中。第二接觸件150位在第二位元線結構130之間。第二接觸件150無延伸至基材110中。

半導體結構100還包含位元線接觸件160。位元線接觸件160位在基材110中。位元線接觸件160接觸主動區域112進而可電性連接主動區域112。位元線接觸件160位在第一位元線結構120中之一者的下方，配置以與第一位元線結構120電性連接。位元線接觸件160也可位在第二位元線結構130中之一者的下方。位元線接觸件160的材料為導電材料，例如多晶矽。

半導體結構100還包含位元線間隔層170。位元線間隔層170位在第一位元線結構120的側壁122上、第二位元線結構130的側壁132上以及第二接觸件150的底部152。位元線間隔層170可避免第一位元線結構120與第二位元線結構130在後續製程中受到破壞，可提升半導體結構100的可靠度。

第二接觸件150以及位在底部152的位元線間隔層170共同填充了第二位元線結構130之間的空間。換句話說，第二接觸件150為虛設接觸件。如此一來，虛設區1104中不會形成用以傳輸電流的線路。換句話說，虛設區1104是用以避免主動區域112中的線路與相鄰的線路發生短路。

應瞭解到，已敘述過的元件連接關係、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明半導體結構100的製造方法。

第2圖至第7圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟剖面圖。參照第2圖。半導體結構100的製造方法開始於分別形成第一位元線結構120與第二位元線結構130於元件區1102與虛設區1104中，並形成位元線間隔層170以包圍第一位元線結構120與第二位元線結構130。

具體來說，此步驟中的位元線間隔層170共形地覆蓋在第一位元線結構120與第二位元線結構130上。接著，形成第二接觸件150於第一位元線結構120之間以及第二位元線結構130之間。接續地，可透過平坦化製程，使得第一位元線結構120、第二位元線結構130、第二接觸件150以及位元線間隔層170的頂面齊平。

參照第3圖。在形成第二接觸件150之後，使用電漿製程P形成氧化物層180於第一位元線結構120、第二位元線結構130以及第二接觸件150上方。此步驟中藉由高溫氧氣電漿或者氫氣氮氣混合物電漿形成緻密的氧化物層。氧化物層180形成於第一位元線結構120的頂面120T上、第二位元線結構130的頂面130T上以及第二接觸件150的頂面150T上。

參照第4圖。在使用電漿形成氧化物層180後，形成光阻層190於虛設區1104中的氧化物層180上。藉由電漿製程P形成的氧化物層180與光阻層190具有良好的黏著性。如此一來，在後續製程中，可保護虛設區1104中的第二接觸件150不受蝕刻製程影響。

參照第5圖。在形成光阻層190於虛設區1104中後，移除元件區1102中的第二接觸件150。具體來說，移除元件區1102中的第二接觸件150是透過對元件區1102以虛設區1104中的第二接觸件150執行溼蝕刻製程，同時藉由光阻層190保留虛設區1104中的第二接觸件150而達成。由於氧化物層180與光阻層190具有良好的黏著性，溼蝕刻製程不會影響虛設區1104中的第二接觸件150。

一般而言，第二接觸件150的頂面150T以及第二位元線結構130的頂面130T會自然氧化而產生氧化物層。然而，這樣的自然氧化物層與光阻層190之間的黏性不佳，因而無法避免虛設區1104中的第二接觸件150被蝕刻。

參照第6圖。在移除元件區1102中的第二接觸件150之後，移除光阻層190。在此步驟中，氧化物層180還可保留於虛設區1104中的第二位元線結構130以及第二接觸件150上方。在後續製程中，虛設區1104中的氧化物層180也可提供保護功能。

參照第7圖。在移除光阻層190之後，蝕刻原先位在元件區1102中的第二接觸件150的底部152(見第2圖)的位元線間隔層170。換句話說，位元線間隔層170在元件區1102中沿著水平方向(例如第一方向D1)延伸的一部份被蝕刻。在此步驟中，虛設區1104中的氧化物層180也可能一併被移除。蝕刻元件區1102中的位元線間隔層170是透過乾蝕刻製程執行。

在一些實施例中，此步驟的乾蝕刻製程也可能蝕刻虛設區1104中的一部份第二接觸件150。然而，由於先前的步驟中保留了完整的第二接觸件150，在後續步驟中，即使一部份的第二接觸件150會被部份地蝕刻，也不會影響到第二接觸件150的底部152的位元線間隔層170，因此仍可確保虛設區1104中的線路不導通。

回到第1圖。在前述步驟後，形成第一接觸件140於元件區1102中的第一位元線結構120之間。第一接觸件140穿過位元線間隔層170並延伸至基材110中。

綜上所述，虛設區中的第二接觸件以及位在底部的位元線間隔層共同填充了第二位元線結構之間的空間。換句話說，第二接觸件為虛設接觸件。如此一來，虛設區中不會形成用以傳輸電流的線路。虛設區可用以避免主動區中的線路與相鄰的線路發生短路。藉由電漿製程形成的氧化物層與光阻層具有良好的黏著性。如此一來，在後續製程中，可保護虛設區中的第二接觸件不受蝕刻製程影響。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:半導體結構 110:基材 1102:元件區 1104:虛設區 112:主動區域 114:隔離區域 120:第一位元線結構 120T:頂面 122:側壁 124,134:第一導電層 125,135:第三導電層 126,136:第二導電層 128,138:絕緣覆蓋層 129,139:隔離層 130:第二位元線結構 130T:頂面 132:側壁 140:第一接觸件 150:第二接觸件 150T:頂面 152:底部 160:位元線接觸件 170:位元線間隔層 180:氧化物層 190:光阻層 D1:第一方向 D2:第二方向 P:電漿製程

第1圖為根據本揭露一實施例之半導體結構的剖面圖 第2圖至第7圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟剖面圖。

100:半導體結構

110:基材

1102:元件區

1104:虛設區

112:主動區域

114:隔離區域

120:第一位元線結構

122:側壁

124,134:第一導電層

125,135:第三導電層

126,136:第二導電層

128,138:絕緣覆蓋層

129,139:隔離層

130:第二位元線結構

132:側壁

140:第一接觸件

150:第二接觸件

152:底部

160:位元線接觸件

170:位元線間隔層

D1:第一方向

D2:第二方向

Claims (9)

1. 一種半導體結構，包含：複數個主動區域；複數個隔離區域，隔開該些主動區域；複數個位元線結構，位在該些主動區域與該些隔離區域上，其中該些位元線結構包含複數個第一位元線結構與複數個第二位元線結構；以及一虛設接觸件，位在該些主動區域上以及該些位元線結構之間，該虛設接觸件具有面對該些主動區域的一底部，該底部與該些主動區域分開；以及一位元線間隔層，位在該虛設接觸件的該底部，其中該虛設接觸件以及位在該底部的該位元線間隔層共同填充該些第二位元線結構之間的空間。
2. 如請求項1所述之半導體結構，其中該些主動區域包含一邊緣部份與一內部，該虛設接觸件位在該些主動區域的該邊緣部份。
3. 如請求項2所述之半導體結構，其中該些位元線結構的該些第一位元線結構位在該些主動區域的該內部，該些第二位元線結構位在該些主動區域的該邊緣部份。
4. 如請求項1所述之半導體結構，其中該虛設接觸件位在該些第二位元線結構之間。
5. 如請求項2所述之半導體結構，還包含：一第一接觸件，位在該些主動區域的該內部。
6. 如請求項5所述之半導體結構，其中該第一接觸件位在該些第一位元線結構之間。
7. 如請求項5所述之半導體結構，其中該第一接觸件延伸至該些主動區域中。
8. 如請求項1所述之半導體結構，其中該位元線間隔層位在該些第一位元線結構中每一者的一側壁上以及該些第二位元線結構中每一者的一側壁上。
9. 如請求項1所述之半導體結構，還包含：一位元線接觸件，接觸該些主動區域，其中該位元線接觸件位在該些第一位元線結構中之一者的下方並電性連接該些第一位元線結構。