TWI910810B - 記憶體裝置及其製造方法 - Google Patents

Abstract

一種記憶體裝置的製造方法，包含提供基板，基板的陣列區具有中心區及圍繞中心區的邊界區，且基板包含藉由隔離結構分隔的第一主動區及第二主動區。方法包含依序形成位元線接觸件及位元線結構於基板的第一主動區上方，順應地形成介電襯層於基板上以覆蓋位元線接觸件及位元線結構的側壁及位元線結構的頂表面，以及對基板執行蝕刻製程以形成溝槽並露出第二主動區。方法更包含對位於基板的邊界區中的溝槽執行離子佈植製程，以形成絕緣層於溝槽的底部且覆蓋第二主動區，以及形成電容接觸件結構於第二主動區上方。

Description

記憶體裝置及其製造方法

本發明實施例是關於半導體技術，特別是關於記憶體裝置的製造方法。

在目前記憶體裝置的製程中，由於元件尺寸不斷縮小，製程的寬裕度也隨之降低。舉例來說，在形成埋入式字元線及位元線結構之後，後續形成的電容接觸件結構可能會因製程變異而使位於虛置區中的主動區藉由電容接觸件與隨後形成的導電層產生短路，這可能會導致漏電流的產生並降低記憶體裝置的可靠度。因此，業界仍需要改善記憶體裝置的製造方法，來達到維持記憶體裝置的良率的目標。

本發明提供一種記憶體裝置的製造方法，包含：提供基板，其中基板具有陣列區及圍繞陣列區的邊緣區，且基板包含藉由隔離結構分隔的第一主動區及第二主動區；依序形成位元線接觸件及位元線結構於基板的第一主動區上方；順應地形成介電襯層於基板上以覆蓋位元線接觸件及位元線結構的側壁及位元線結構的頂表面；對基板執行蝕刻製程以形成溝槽並露出第二主動區；對位於基板的邊緣區中的溝槽執行離子佈植製程，以形成絕緣層於溝槽的底部且覆蓋第二主動區；以及形成電容接觸件結構於第二主動區上方。

本發明提供一種記憶體裝置，包含基板，其中基板具有陣列區及圍繞陣列區的邊緣區，且其中基板包含藉由隔離結構分隔的第一主動區及第二主動區；位元線結構，於基板的第一主動區上方；溝槽，於基板的第二主動區上方；絕緣層，於溝槽的底部且覆蓋第二主動區；以及電容接觸件結構，於第二主動區上方且填入溝槽中。

第1圖是根據本發明實施例繪示出記憶體裝置10的基板100的上視示意圖。第2圖到第5圖是根據本發明實施例繪示出記憶體裝置10在形成過程的剖面示意圖。其中，第2圖至第5圖對應至第1圖的剖面A-A。

首先，請參照第1圖，提供基板100，基板100具有陣列區及圍繞陣列區的周邊區103。陣列區更包含中心區101及圍繞中心區101的邊界區102。一般來說，邊界區102是作為虛置區。在一實施例中，基板100可為元素半導體基板，諸如矽基板、或鍺基板；化合物半導體基板，諸如碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）、或磷化銦（InP）基板；或合金半導體基板，諸如SiGe、SiGeC、GaAsP或GaInP。在其他實施例中，基板100可為絕緣體上覆半導體基板。絕緣體上覆半導體基板可包括底板、設置於底板上的埋藏氧化層、及設置於埋藏氧化層上的半導體層。

基板100具有第一主動區105A以及第二主動區105B，且第一主動區105A以及第二主動區105B藉由隔離結構107將彼此分隔。在一實施例中，基板100具有埋入式字元線結構（未繪示），埋入式字元線結構可作為記憶體裝置10的閘極，且可包含閘極襯層以及閘極電極。閘極襯層是由氮化鎢、氮化鈦或氮化鉭所形成。閘極電極是由導電材料所形成，諸如摻雜的多晶矽、金屬、或金屬氮化物。在一實施例中，基板100具有形成於埋入式字元線結構上的保護層（未繪示），其做為控制記憶體裝置10的通道的介電層。

請參見第2圖，形成位元線結構140於基板100上，且可以形成延伸至基板100中的位元線接觸件130。位元線接觸件130與對應的主動區（例如，位於位元線接觸件130下方的第一主動區105A）直接接觸。在一實施例中，位元線結構140由下至上可包含導電層1401、導電層1403、導電層1405、介電層1407、以及蓋層1409。介電層1407以及蓋層1409可以保護其下方的膜層（諸如導電層1401、導電層1403、或導電層1405）在後續製程期間不會受到損害。在一實施例中，在形成前述堆疊結構時，還部分地移除位元線接觸件130及其二側的基板100，以在位元線接觸件130的二側形成凹陷。前述凹陷露出部分的主動區（例如，第一主動區105A）及部分的隔離結構107。之後，在位元線結構140的側壁與凹陷處形成間隔結構150。間隔結構150包含不同介電材料的組合。在一實施例中，可以在位元線結構140的側壁與凹陷處順應地形成間隔材料層1501，隨後形成間隔材料層1503填滿剩餘凹陷，並依序形成間隔材料層1505及1507於位元線結構140的側壁上方，從而隔絕位元線接觸件130及位元線結構140與後續所形成的電容接觸件結構200。

在一實施例中，導體材料（位元線接觸件130）可包含摻雜多晶矽、金屬、或金屬氮化物。

在一實施例中，導電層1401、導電層1403、以及導電層1405可包含摻雜的多晶矽、金屬、或金屬氮化物，例如鎢（W）、鈦（Ti）、及氮化鈦（TiN）。在一實施例中，在上方的導電層1405的阻值低於導電層1401的阻值。在一實施例中，介電層1407以及蓋層1409可以包含氧化矽、氮化矽、或上述之組合。

在一實施例中，間隔結構150（例如，間隔材料層1501、1503、1505、及1507）的材料可包含氮化物材料、氧化物材料、或上述之組合。在一實施例中，間隔結構150可以由沉積製程及蝕刻製程來形成。沉積製程可包括化學氣相沉積製程、原子層沉積製程、或上述之組合。蝕刻製程可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻製程。

接著，請參見第3圖，對基板100執行蝕刻製程160以形成溝槽170並露出第二主動區105B。在一實施例中，蝕刻製程160可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻製程。

接著，請參見第4圖，對位於基板100的陣列區的邊界區102中的溝槽170執行離子佈植製程180，以形成絕緣層190於溝槽170的底部且覆蓋第二主動區105B。更明確地說，在一實施例中，執行離子佈植製程180的步驟更包含形成圖案化遮罩（未繪示）以覆蓋基板100的中心區101及周邊區103（第1圖）且露出基板100的邊界區102，執行離子佈植製程180，以及移除前述圖案化遮罩。在一實施例中，離子佈植製程180所使用的元素包含Xe、Kr、Fe、Ar、或N。在本發明實施例中，藉由執行額外的離子佈植製程180，並將選定的元素離子佈植至邊界區102的第二主動區105B，可在邊界區102的第二主動區105B的表面處形成具有絕緣特性的絕緣層190。

接著，請參見第5圖，在主動區105B上形成電容接觸件結構200。如圖所示，位於邊界區102中的第二主動區105B藉由絕緣層190與電容接觸件結構200電性地隔離。在一實施例中，電容接觸件結構200由下至上可包含導電層、矽化物層、以及導電層。在一實施例中，第二主動區105B的上表面的水平高於第一主動區105A的頂表面的水平。在一實施例中，導電層的材料可包含摻雜的多晶矽、金屬、或金屬氮化物。在一實施例中，矽化物層的材料可包含金屬矽化物，諸如矽化鎢（CoW）、矽化鈷（CoSi）。

綜上所述，本發明實施例藉由執行額外的離子佈植製程，將選定的元素離子佈植至邊界區的第二主動區，以在邊界區的第二主動區的表面形成絕緣層。進而，確保形成於其上的電容器接觸件與第二主動區電性隔離。因此，即使後續製程產生偏移，而在邊界區的電容器接觸件產生漏電路徑時，本發明亦可藉由形成於邊界區的第二主動區表面的絕緣層防止漏電流的產生，而進一步維持記憶體裝置的電性表現。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且可以在不違背本發明之精神和範圍下，做各式各樣的改變、取代、以及替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

10:記憶體裝置 100:基板 101:中心區 102:邊界區 103:周邊區 105A:第一主動區 105B:第二主動區 107:隔離結構 130:位元線接觸件 140:位元線結構 1401:導電層 1403:導電層 1405:導電層 1407:介電層 1409:蓋層 150:間隔結構 1501:間隔材料層 1503:間隔材料層 1505:間隔材料層 1507:間隔材料層 160:蝕刻製程 170:溝槽 180:離子佈植製程 190:絕緣層 200:電容接觸件結構 A-A:剖面 X:方向 Y:方向 Z:方向

由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1圖是根據本發明實施例，繪示出記憶體裝置的基板的上視示意圖。 第2圖至第5圖是根據本發明實施例，繪示出製造記憶體裝置的中間階段的剖面示意圖。

10:記憶體裝置

100:基板

101:中心區

102:邊界區

105A:第一主動區

105B:第二主動區

107:隔離結構

130:位元線接觸件

140:位元線結構

1401:導電層

1403:導電層

1405:導電層

1407:介電層

1409:蓋層

150:間隔結構

1501:間隔材料層

1503:間隔材料層

1505:間隔材料層

1507:間隔材料層

190:絕緣層

200:電容接觸件結構

X:方向

Z:方向

Claims (11)

1. 一種記憶體裝置的製造方法，包括：提供一基板，其中該基板的一陣列區具有一中心區及圍繞該中心區的一邊界區，且其中該基板包括藉由一隔離結構分隔的一第一主動區及一第二主動區；依序形成一位元線接觸件及一位元線結構於該基板的該第一主動區上方；順應地形成一介電襯層於該基板上以覆蓋該位元線接觸件及該位元線結構的側壁及該位元線結構的頂表面；對該基板執行一蝕刻製程以形成一溝槽並露出該第二主動區；對位於該基板的該邊界區中的該溝槽執行一離子佈植製程，以形成一絕緣層於該溝槽的底部且覆蓋該第二主動區；以及形成一電容接觸件結構於該第二主動區上方，其中該第二主動區的上表面的水平高於該第一主動區的頂表面的水平。
2. 如請求項1所述之記憶體裝置的製造方法，其中該離子佈植製程所使用的元素包括Xe、Kr、Fe、Ar、或N。
3. 如請求項1所述之記憶體裝置的製造方法，其中位於該邊界區中的該第二主動區藉由該絕緣層與該電容接觸件結構電性地隔離。
4. 如請求項1所述之記憶體裝置的製造方法，其中該絕緣層形成於該溝槽的底部且埋入該基板中。
5. 如請求項1所述之記憶體裝置的製造方法，其中該絕緣層的一最底表面的水平高於該第一主動區的頂表面的水平。
6. 如請求項1所述之記憶體裝置的製造方法，其中執行該離子佈植製程的步驟更包括：形成一圖案化遮罩以覆蓋該基板的該陣列區的該中心區且露出該基板的該陣列區的該邊界區；執行該離子佈植製程；以及移除該圖案化遮罩。
7. 一種記憶體裝置，包括：一基板，其中該基板的一陣列區具有一中心區及圍繞該中心區的一邊界區，且其中該基板包括藉由一隔離結構分隔的一第一主動區及一第二主動區；一位元線結構，於該基板的該第一主動區上方；一溝槽，於該基板的該第二主動區上方；一絕緣層，於該溝槽的底部且覆蓋該第二主動區；以及一電容接觸件結構，於該第二主動區上方且填入該溝槽中，其中該第二主動區的上表面的水平高於該第一主動區的頂表面的水平。
8. 如請求項7所述之記憶體裝置，其中該絕緣層中佈植了包括Xe、Kr、Fe、Ar、或N的元素。
9. 如請求項7所述之記憶體裝置，其中位於該邊界區中的該第二主動區藉由該絕緣層與該電容接觸件結構電性地隔離。
10. 如請求項7所述之記憶體裝置，其中該絕緣層的一最底表面的水平高於該第一主動區的頂表面的水平。
11. 如請求項7所述之記憶體裝置，其中該絕緣層形成於該溝槽的底部且埋入該基板中。