[go: up one dir, main page]

TWI890121B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法

Info

Publication number
TWI890121B
TWI890121B TW112131991A TW112131991A TWI890121B TW I890121 B TWI890121 B TW I890121B TW 112131991 A TW112131991 A TW 112131991A TW 112131991 A TW112131991 A TW 112131991A TW I890121 B TWI890121 B TW I890121B
Authority
TW
Taiwan
Prior art keywords
gate
dielectric layer
source
forming
region
Prior art date
Application number
TW112131991A
Other languages
English (en)
Other versions
TW202441645A (zh
Inventor
蘇煥傑
莊正吉
王志豪
諶俊元
王聖璁
饒孟桓
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202441645A publication Critical patent/TW202441645A/zh
Application granted granted Critical
Publication of TWI890121B publication Critical patent/TWI890121B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W20/056—
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

方法包括形成鰭狀物，其自基板凸起；形成閘極結構，其延伸於鰭狀物上；形成源極/汲極區於鰭狀物中以與閘極結構相鄰；形成第一隔離區於源極/汲極區上；形成第一遮罩層於閘極結構上；採用第一遮罩層作為一蝕刻遮罩並蝕刻第一隔離區，以形成第一凹陷；順應性地沉積第二遮罩層於第一遮罩層之上以及第一凹陷之中；沉積第三遮罩層於第二遮罩層上；蝕刻第三遮罩層、第二遮罩層、與第一隔離區，以形成第二凹陷而露出源極/汲極區；以及沉積導電材料於第二凹陷中。

Description

半導體裝置與其形成方法
本發明實施例關於形成較小寬度、較小分隔、與較低成本的自對準接點、接點插塞、導電結構、與類似物。
半導體裝置已用於多種電子應用如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於於半導體基板上，並採用微影以圖案化多種材料層而形成電路構件與元件於基板上。
半導體產業持續減少最小結構尺寸以持續改善多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度，使更多構件整合至給定面積中。
在一實施例中，半導體裝置的形成方法包括形成鰭狀物，其自基板凸起；形成閘極結構，其延伸於鰭狀物上；形成源 極/汲極區於鰭狀物中以與閘極結構相鄰；形成第一隔離區於源極/汲極區上；形成第一遮罩層於閘極結構上；採用第一遮罩層作為蝕刻遮罩並蝕刻第一隔離區，以形成第一凹陷；順應性地沉積第二遮罩層於第一遮罩層之上以及第一凹陷之中；沉積第三遮罩層於第二遮罩層上；蝕刻第三遮罩層、第二遮罩層、與第一隔離區，以形成第二凹陷而露出源極/汲極區；以及沉積導電材料於第二凹陷中。
在一實施例中，半導體裝置的形成方法，包括：形成多個閘極堆疊於半導體鰭狀物上；形成多個磊晶源極/汲極區於半導體鰭狀物中，其中磊晶源極/汲極區各自與個別的閘極堆疊相鄰；沉積第一介電層於磊晶源極/汲極區上；形成多個蓋層於閘極堆疊上，其中蓋層各自位於個別的閘極堆疊上；採用第一蝕刻製程使第一介電層凹陷，其中第一蝕刻製程露出閘極堆疊的側壁；沉積順應性介電層於蓋層之上以及閘極堆疊的側壁之上；使順應性介電層與第一介電層凹陷，以露出磊晶源極/汲極區的上表面；形成多個源極/汲極接點於磊晶源極/汲極區的上表面之上；以及採用平坦化製程以移除閘極堆疊與源極/汲極接點的上側部分。
在一實施例中，半導體裝置包括半導體鰭狀物，其包括通道區位於第一源極/汲極區與第二源極/汲極區之間；閘極堆疊，位於半導體鰭狀物的通道區上；第一接點，位於第一源極/汲極區上；第二接點，位於第二源極/汲極區上，其中第一接點、第二接點、與閘極堆疊的上表面齊平；以及第一層間介電層，位於第一接點、第二接點、與閘極堆疊上。
A-A,B-B,C-C,A’-A’,B’-B’:剖面
D1:深度
W1:寬度
50:基板
50N:n型區
50P:p型區
51:分隔物
52:鰭狀物
54:絕緣材料
56:隔離區
58:通道區
60:虛置介電層
62:虛置閘極層
64,103:遮罩層
72:虛置閘極
74:遮罩
80:閘極密封間隔物
82:源極/汲極區
86:閘極間隔物
87:接點蝕刻停止層
88:第一層間介電層
89,131A,131B:區域
90,97,101,105:凹陷
92:閘極介電層
94:閘極
94A:襯墊層
94B:功函數填充層
94C:填充材料
96:閘極遮罩
98,100:介電層
102:聚合物材料
104:襯墊
106:矽化物區
109:導電材料
110:源極/汲極接點
110D:虛置源極/汲極接點
111,113,131:蝕刻停止層
112:第二層間介電層
114:第三層間介電層
120A,120B,120C,122A,122B,122C,124A,124B:導電結構
124:閘極接點
130:非晶矽層
132:金屬間介電層
134:金屬化層
200,250:電路結構
圖1係一些實施例中，鰭狀場效電晶體的三維圖。
圖2、3、4、5、6、7、8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、及14C係一些實施例中，製造鰭狀場效電晶體的中間階段的剖視圖。
圖15、16、17、18、19A、19B、19C、20、21、22、23、及24係一些實施例中，製造鰭狀場效電晶體的中間階段的多種圖式。
圖25、26、27、28、及29係一些實施例中，製造導電結構的中間階段的剖視圖。
圖30A、30B、及30C係一些實施例中，製造導電結構的中間階段的多種圖式。
圖31A、31B、及31C係一些實施例中，製造導電結構的中間階段的多種圖式。
圖32、33、34、35、36、37、38、及39係一些實施例中，製造鰭狀場效電晶體的中間階段的剖視圖。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製， 如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在...下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
此處所述的多種實施例可形成較小寬度、較小分隔、與較低成本的自對準接點、接點插塞、導電結構、與類似物。舉例來說，此處所述的實施例包括形成上表面齊平的源極/汲極接點與閘極堆疊，使源極/汲極接點與閘極堆疊之間的分隔較小。此處所述的實施例形成的源極/汲極接點、閘極接點、與上方導電結構的電性短接風險較低。在此方式中，此處所述的實施例可增加裝置密度、改良製程彈性、改善良率、或降低成本。
圖1顯示一些實施例中，鰭狀場效電晶體的三維圖。鰭狀場效電晶體包括鰭狀物52位於基板50(如半導體基板)上。隔離區56位於基板50中，且鰭狀物52自相鄰的隔離區56之間向上凸起。雖然圖式與說明中的隔離區56與基板50分開，但此處所述的用語「基板」可單指半導體基板或含有隔離區的半導體基板。此外，雖然圖式中的鰭狀物52與基板50為單一的連續材料，鰭狀物52及/或基板50可包括單一材料或多種材料。在此內容中，鰭狀物52可視作延伸於相鄰的隔離區56之間的部分。
閘極介電層92沿著鰭狀物52的側壁與上表面，而閘極94位於閘極介電層92上。源極/汲極區82相對於閘極介電層92與閘極94，位於鰭狀物52的兩側中。源極/汲極區82可獨立或一起視作源極或汲極，端視內容而定，圖1亦顯示後續圖式所用的參考剖面。剖面A-A沿著閘極94的縱軸，其方向垂直於鰭狀場效電晶體的源極/汲極區82之間的電流方向。剖面B-B垂直於剖面A-A並沿著鰭狀物52的縱軸，且其方向為鰭狀場效電晶體的源極/汲極區82之間的電流方向。剖面C-C平行於剖面A-A，並延伸穿過鰭狀場效電晶體的源極/汲極區82。後續圖式依據這些參考剖面以求圖式清楚。
此處所述的一些實施例中的鰭狀場效電晶體的形成方法採用閘極後製製程。在其他實施例中，可採用閘極優先製程。一些實施例可實施於平面裝置如平平場效電晶體、奈米結構(如奈米片、奈米線、全繞式閘極、或類似物)場效電晶體、或類似物。
圖2至26係一些實施例中，製造鰭狀場效電晶體的中 間階段的剖視圖。圖2至7顯示圖1所示的參考剖面A-A，差別在於具有多個鰭狀物及鰭狀場效電晶體。圖8A、9A、10A、11A、12A、13A、及14A沿著圖1所示的參考剖面A-A，而圖8B、9B、10B、11B、12B、13B、14B、14C、15、16、17、18、19A、20、21、22、23、24、25、及26沿著圖1所示的類似參考剖面B-B，差別在於具有多個鰭狀物及鰭狀場效電晶體。圖10C及10D沿著圖1所示的參考剖面C-C，差別在於具有多個鰭狀物及鰭狀場效電晶體。
在圖2中，提供基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，而基板通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包括矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
基板50具有n型區50N與p型區50P。n型區50N可用於形成n型裝置如n型金氧半電晶體(比如n型鰭狀場效電晶體)。p型區50P可用於形成p型裝置如p型金氧半電晶體(比如p型鰭狀場效電晶體)。n型區50N可與p型區50P物理分隔(比如由圖示的分隔物51分隔)，且任何數目的裝置結構(如其他主動裝置、摻雜區、隔離結 構、或類似物)可位於n型區50N與p型區50P之間。
在圖3中，鰭狀物52形成於基板50中。鰭狀物52為半導體帶。在一些實施例中，可蝕刻溝槽於基板50中，以形成鰭狀物52於基板50中。蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、類似製程、或上述之組合。蝕刻可為非等向。
可由任何合適方法圖案化鰭狀物。舉例來說，可採用一或多道光微影製程圖案化鰭狀物52，包括雙重圖案化或多重圖案化製程。一般而言，雙重或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物之後可用於圖案化鰭狀物。在一些實施例中，遮罩(或其他層)可保留於鰭狀物52上。
在圖4中，絕緣材料54形成於基板50之上以及相鄰的鰭狀物52之間。絕緣材料54可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化使其轉變成另一材料如氧化物)、類似方法、或上述之組合。一可採用任何可接受的製程所形成的其他絕緣材料。在所述實施例中，絕緣材料54為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。在一實施例中，形成絕緣材料54，使多餘的絕緣材料54覆蓋鰭狀物52。雖然圖式中的 絕緣材料54為單層，一些實施例可採用多層的絕緣材料54。舉例來說，一些實施例可先沿著基板50與鰭狀物52的表面形成襯墊(未圖示)。之後可形成上述的填充材料於襯墊上。
在圖5中，對絕緣材料54進行移除製程，以移除鰭狀物52上的多餘絕緣材料54。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。平坦化製程露出鰭狀物52，使完成平坦化製程之後的鰭狀物52與絕緣材料54的上表面齊平。在遮罩保留於鰭狀物52上的實施例中，平坦化製程可露出遮罩或移除遮罩，使完成平坦化製程之後的遮罩或鰭狀物52的上表面分別與絕緣材料54的材料表面齊平。
在圖6中，使絕緣材料54凹陷以形成淺溝槽隔離區56。使絕緣材料54凹陷，使n型區50N與p型區50P中的鰭狀物52的部分自相鄰的淺溝槽隔離區56之間凸起。此外，淺溝槽隔離區56可具有圖示的平坦表面、凸出表面、凹入表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區56的上表面平坦、凸出、及/或凹入。使淺溝槽隔離區56凹陷的方法可採用可接受的蝕刻製程，比如對絕緣材料54具有選擇性的蝕刻製程(其蝕刻絕緣材料54的速度大於蝕刻鰭狀物52的材料的速度)。舉例來說，氧化物移除可採用稀氫氟酸。
搭配圖2至6說明的製程僅為如何形成鰭狀物52的一例。在一些實施例中，鰭狀物的形成方法可為磊晶成長製程。舉例來說，介電層可形成於基板50的上表面上，並蝕刻溝槽穿過介電層 以露出下方基板50。可磊晶成長同質磊晶結構於溝槽中，並使介電層凹陷，使同質磊晶結構自介電層凸起而形成鰭狀物。此外，一些實施例可採用異質磊晶結構作為鰭狀物52。舉例來說，可使圖5中的鰭狀物52凹陷，並磊晶成長不同於鰭狀物52的材料於凹陷的鰭狀物52上。在這些實施例中，鰭狀物52包括凹陷的材料，以及磊晶成長的材料位於凹陷的材料上。在其他實施例中，介電層可形成於基板50的上表面上，且可蝕刻溝槽穿過介電層。接著可磊晶成長不同於基板50的材料的異質磊晶結構於溝槽中，且可使介電層凹陷，使異質磊晶結構自介電層凸起而形成鰭狀物52。在一些實施例中，磊晶成長同質磊晶結構或異質磊晶結構，且可在成長時原位摻雜磊晶成長的材料以省略之前與之後的佈植，但原位摻雜與佈植摻雜可搭配使用。
此外，磊晶成長於n型區50N(如n型金氧半區)中的材料不同於磊晶成長於p型區(如p型金氧半區)中的材料具有優點。在多種實施例中，鰭狀物52的上側部分的組成可為矽鍺、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物所用的可行材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
在圖6中，可形成合適的井(未圖示)於鰭狀物52及/或基板50中。在一些實施例中，p型井可形成於n型區50N中，而n型井可形成於p型區50P中。在一些實施例中，p型井(或n型井)可形 成於n型區50N與p型區50P中。
在具有不同井型態的實施例中，可採用光阻及/或其他遮罩(未圖示)以達n型區50N與p型區50P所用的不同佈植步驟。舉例來說，可形成光阻於n型區中的鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出基板50的p型區50P。光阻的形成方法可採用旋轉塗佈技術，而圖案化方法可採用可接受的光微影技術。一旦圖案化光阻，即可進行n型雜質佈植於p型區50P中，且光阻可作為遮罩而實質上避免n型雜質佈植至n型區50N中。n型雜質可為磷、砷、銻、或類似物，且其佈植濃度可小於或等於1018cm-3，比如介於約1016cm-3至約1018cm-3之間。在佈植之後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植p型區50P之後，可形成光阻於p型區中的鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出基板50的n型區50N。光阻的形成方法可採用旋轉塗佈技術，而圖案化方法可採用可接受的光微影技術。一旦圖案化光阻，即可進行p型雜質佈植於n型區50N中，且光阻可作為遮罩而實質上避免p型雜質佈植至p型區50P中。p型雜質可為硼、氟化硼、銦、或類似物，且其佈植濃度可小於或等於1018cm-3，比如介於約1016cm-3至約1018cm-3之間。在佈植之後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植n型區50N與p型區50P之後，可進行退火以修復佈植損傷並活化佈植的p型雜質及/或n型雜質。在一些實施例中，可在成長磊晶鰭狀物的成長材料時進行原位摻雜以省略佈植， 但原位摻雜與佈植摻雜可搭配使用。
在圖7中，虛置介電層60形成於鰭狀物52上。舉例來說，虛置介電層60可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為依據可接受的技術進行的沉積或熱成長。虛置閘極層62形成於虛置介電層60上，而遮罩層64形成於虛置閘極層62上。虛置閘極層62可沉積於虛置介電層60上，接著可由化學機械研磨等方法平坦化虛置閘極層62。遮罩層64可沉積於虛置閘極層62上。虛置閘極層62可為導電或非導電材料，且可為非晶矽、多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、或金屬。虛置閘極層62的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或沉積選用材料所用的其他技術。相對於蝕刻隔離區如淺溝槽隔離區56及/或虛置介電層60的步驟，虛置閘極層62的組成可為具有高蝕刻選擇性的其他材料。舉例來說，遮罩層64可包括一或多層的氮化矽、氮氧化矽、或類似物。在此例中，單一的虛置閘極層62與單一的遮罩層64越過n型區50N與p型區50P。值得注意的是，圖式中的虛置介電層60只覆蓋鰭狀物52，其僅用於說明目的。在一些實施例中，可沉積虛置介電層60，使虛置介電層60覆蓋淺溝槽隔離區56，並延伸於淺溝槽隔離區之上以及虛置閘極層62與淺溝槽隔離區56之間。
圖8A至14C顯示製造實施例的裝置的多種額外步驟。圖8A至14C顯示的結構位於n型區50N與p型區50P中。舉例來說，圖8A至14C所示的結構可用於n型區50N與p型區50P中。n型 區50N與p型區50P的結構中的差異(若存在)將搭配圖式說明。
在圖8A及8B中，可採用可接受的光微影與蝕刻技術圖案化遮罩層64(見圖7)以形成遮罩74。接著可將遮罩74的圖案轉移至虛置閘極層62。在一些實施例中(未圖示)，亦可由可接受的蝕刻技術將遮罩74的圖案轉移至虛置介電層60以形成虛置閘極72。虛置閘極72覆蓋鰭狀物52的個別通道區58。遮罩74的圖案可用於物理分隔每一虛置閘極72與相鄰的虛置閘極。虛置閘極72的長度方向亦可實質上垂直於個別磊晶鰭狀物52的長度方向。
如圖8A及8B所示，閘極密封間隔物80可形成於虛置閘極72、遮罩74、及/或鰭狀物52的露出表面上。熱氧化或沉積之後可進行非等向蝕刻以形成閘極密封間隔物80。閘極密封間隔物80的組成可為氧化矽、氮化矽、氮氧化矽、或類似物。
在形成閘極密封間隔物80之後，可進行輕摻雜源極/汲極區(未圖示)所用的佈植。在不同裝置種類的實施例中，可與搭配圖6說明於上的佈植類似，比如形成遮罩如光阻於n型區50N上並露出p型區50P，且可佈植合適型態(如p型)的雜質至p型區50P中露出的鰭狀物52中。接著可移除遮罩。之後可形成遮罩如光阻於p型區50P上並露出n型區50N，且可佈植合適型態(如n型)的雜質至n型區50N中露出的鰭狀物52中。接著可移除遮罩。n型雜質可為任何前述的n型雜質，而p型雜質可為任何前述的p型雜質。輕摻雜源極/汲極區的雜質濃度可為約1015cm-3至約1019cm-3。可採用退火以修復佈植損傷，並活化佈植的雜質。
在圖9A及9B中，閘極間隔物86形成於沿著虛置閘極72與遮罩74的側壁的閘極密封間隔物80上。閘極間隔物86的形成方法可為順應性沉積絕緣材料，之後非等向蝕刻絕緣材料。閘極間隔物86的絕緣材料可為氧化矽、氮化矽、氮氧化矽、碳氮化矽、上述之組合、或類似物。
值得注意的是，上述內容說明一般形成間隔物與輕摻雜源極/汲極區的製程。亦可採用其他製程與順序。舉例來說，可採用較少或較多的間隔物，且可採用不同的步驟順序(比如在形成閘極間隔物86之前可不蝕刻閘極密封間隔物80以得L形的閘極密封間隔物、可形成與移除間隔物、及/或類似步驟)。此外，n型與p型裝置可採用不同的結構與形成步驟。舉例來說，n型裝置所用的輕摻雜源極/汲極區可在形成閘極密封間隔物80之前形成，而p型裝置所用的輕摻雜源極/汲極區可在形成閘極密封間隔物80之後形成。
在圖10A及10B中，磊晶源極/汲極區82形成於鰭狀物52中。磊晶源極/汲極區82形成於鰭狀物52中，使每一虛置閘極72位於個別相鄰的成對磊晶源極/汲極區82之間。在一些實施例中，磊晶源極/汲極區82可延伸至鰭狀物52中且可貫穿鰭狀物52。在一些實施例中，閘極間隔物86用於使磊晶源極/汲極區82與虛置閘極72隔有適當的橫向距離，使磊晶源極/汲極區82不向外短接至最終鰭狀場效電晶體其後續形成的閘極。可選擇磊晶源極/汲極區82的材料以施加應力於個別通道區58中，進而改善效能。
n型區50N中的磊晶源極/汲極區82的形成方法可為 遮罩p型區50P，並蝕刻n型區50N中的鰭狀物52的源極/汲極區以形成凹陷於鰭狀物52中。接著磊晶成長n型區50N中的磊晶源極/汲極區82於凹陷中。磊晶源極/汲極區82可包括任何可接受的材料如適用於n型鰭狀場效電晶體的材料。舉例來說，若鰭狀物52為矽，n型區50N中的磊晶源極/汲極區82包括的材料可施加拉伸應力於通道區58中，比如矽、碳化矽、摻雜磷的碳化矽、磷化矽、或類似物。n型區50N中的磊晶源極/汲極區82可具有自鰭狀物52的個別表面隆起的表面，且可具有晶面。
p型區50P中的磊晶源極/汲極區82的形成方法可為遮罩n型區50N，並蝕刻p型區50P中的鰭狀物52的源極/汲極區以形成凹陷於鰭狀物52中。接著磊晶成長p型區50P中的磊晶源極/汲極區82於凹陷中。磊晶源極/汲極區82可包括任何可接受的材料如適用於p型鰭狀場效電晶體的材料。舉例來說，若鰭狀物52為矽，p型區50P中的磊晶源極/汲極區82包括的材料可施加壓縮應力於通道區58中，比如矽鍺、摻雜硼的矽鍺、鍺、鍺錫、或類似物。p型區50P中的磊晶源極/汲極區82可具有自鰭狀物52的個別表面隆起的表面，且可具有晶面。
可佈植摻質至磊晶源極/汲極區82及/或鰭狀物52以形成源極/汲極區，其與前述形成輕摻雜源極/汲極區的製程類似，之後進行退火。源極/汲極區的雜質濃度可介於約1019cm-3至約1021cm-3之間。源極/汲極區所用的n型及/或p型雜質可為前述的任何雜質。在一些實施例中，可在成長磊晶源極/汲極區82時進行原 位摻雜。
形成磊晶源極/汲極區82於n型區50N與p型區50P中的磊晶製程，使磊晶源極/汲極區的上表面具有晶面，其橫向擴展而超出鰭狀物52的側壁。在一些實施例中，這些晶面造成相同鰭狀場效電晶體的相鄰源極/汲極區82合併，如圖10C所示。在其他實施例中，磊晶製程完成後的相鄰的源極/汲極區82維持分開，如圖10D所示。在圖10C及10D所示的實施例中，閘極間隔物86覆蓋鰭狀物52的側壁的一部分(其延伸高於淺溝槽隔離區56以阻擋磊晶成長)。在一些其他實施例中，可調整形成閘極間隔物86所用的間隔物蝕刻步驟以移除間隔物材料，使磊晶成長區延伸至淺溝槽隔離區56的表面。
在圖11A及11B中，第一層間介電層88沉積於圖10A及10B所示的結構上。第一層間介電層88的組成可為介電材料，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。介電材料可包括磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。亦可採用任何可接受的製程所形成的其他絕緣材料。在一些實施例中，接點蝕刻停止層87位於第一層間介電層88以及磊晶源極/汲極區82、遮罩74、與閘極間隔物86之間。接點蝕刻停止層87可包括介電材料如氮化矽、氧化矽、氮氧化矽、或類似物，其蝕刻速率小於上方的第一層間介電層88的材料的蝕刻速率。
在圖12A及12B中，可進行平坦化製程如化學機械研 磨，使第一層間介電層88的上表面與虛置閘極72或遮罩74的上表面齊平。平坦化製程亦可移除虛置閘極72上的遮罩74，以及沿著遮罩74的側壁的閘極密封間隔物80與閘極間隔物86的部分。在平坦化製程之後，虛置閘極72、閘極密封間隔物80、閘極間隔物86、與第一層間介電層88的上表面齊平。綜上所述，虛置閘極72的上表面自第一層間介電層88露出。在一些實施例中可保留遮罩74，而這些例子的平坦化製程可使第一層間介電層88的上表面與遮罩74的上表面齊平。
在圖13A及13B中，由蝕刻步驟移除虛置閘極72與遮罩74(若存在)，以形成凹陷90。可移除凹陷90中的虛置介電層60的部分。在一些實施例中，只移除虛置閘極72而保留虛置介電層60，且凹陷90露出保留的虛置介電層60。在一些實施例中，可自晶粒的第一區(如核心邏輯區)中的凹陷90移除虛置介電層60，並保留晶粒的第二區(如輸入/輸出區)中的凹陷90中的虛置介電層60。在一些實施例中，可由非等向乾蝕刻製程移除虛置閘極72。舉例來說，蝕刻製程可包括乾蝕刻製程，其採用的反應氣體可選擇性蝕刻虛置閘極72而不蝕刻或少量蝕刻第一層間介電層88或閘極間隔物86。凹陷90各自露出個別鰭狀物52的通道區58及/或與個別鰭狀物52的通道區58重疊。通道區58各自位於相鄰的成對磊晶源極/汲極區82之間。在移除步驟之後，虛置介電層60可作為蝕刻虛置閘極72時的蝕刻停止層。在移除虛置閘極72之後，可視情況移除虛置介電層60。
在圖14A及14B中，形成閘極介電層92與閘極94以用於置換閘極。圖14C顯示圖14B的區域89的細節。一或多層的閘極介電層92沉積於凹陷90中，比如鰭狀物52的上表面與側壁之上以及閘極密封間隔物80與閘極間隔物86的側壁之上。閘極介電層92亦可形成於第一層間介電層88的上表面之上。在一些實施例中，閘極介電層92包括一或多個介電層，比如一或多層的氧化矽、氮化矽、金屬氧化物、金屬矽酸鹽、或類似物。舉例來說，一些實施例中的閘極介電層92包括氧化矽的界面層，其形成方法可為熱氧化或化學氧化上方的高介電常數的介電材料，且可為鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層92包括的介電材料的介電常數可大於約7.0。閘極介電層92的形成方法可包括分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。在虛置介電層60的部分保留於凹陷90中的實施例中，閘極介電層92包括虛置介電層60的材料如氧化矽。
閘極94分別沉積於閘極介電層92上，並填入凹陷90的其餘部分。閘極94可包括含金屬材料如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、上述之組合、或上述之多層。舉例來說，雖然圖14B顯示單層的閘極94，閘極94可包括任何數目的襯墊層94A、任何數目的功函數填充層94B、與填充材料94C，如圖14C所示。在填入凹陷90之後可進行平坦化製程如化學機械研磨，以移除閘極介電層92與閘極94的材料位於第一層間介電層88的上表面之上的多餘部分。因此閘極94與閘極介電層92的材料的保留部分， 可形成最終鰭狀場效電晶體的置換閘極。閘極94與閘極介電層92可一起視作閘極堆疊。閘極與閘極堆疊可沿著鰭狀物52的通道區58的側壁延伸。
可同時形成閘極介電層92於n型區50N與p型區50P中，使每一區中的閘極介電層92的組成為相同材料。可同時形成閘極94於每一區中，使每一區中的閘極94的組成為相同材料。在一些實施例中，每一區中的閘極介電層92可由分開製程所形成，使每一區中的閘極介電層92為不同材料；及/或每一區中的閘極94可由分開製程所形成，使每一區中的閘極94為不同材料。在採用分開製程時，多種遮罩步驟可用於遮罩與露出合適區域。在一些實施例中，相鄰閘極堆疊可隔有橫向距離如約20nm至約50nm，但其他分隔距離亦屬可能。在一些例子中，此處所述的技術可形成較小分隔距離的閘極堆疊。
圖15至24顯示一些實施例中，形成源極/汲極接點110(見圖24)的中間步驟。圖15至24顯示的結構可位於n型區50N與p型區50P中。為了圖式清楚，圖1至14C所示的一些結構未圖示於圖15至24。舉例來說，閘極密封間隔物80未圖示於圖15至24中。可在與圖14A至14C所示的結構類似的結構上，進行圖15至24所示的製程步驟。除非另外說明，圖15至24所示的製程步驟為沿著圖1所示的剖面的剖視圖，其與圖14B的剖視圖類似。
如圖15所示的一些實施例，閘極遮罩96形成於結構上。圖15顯示圖14C所示的結構的放大圖。舉例來說，圖15沿著剖 面B-B，其與圖14C類似。在一些實施例中，可選擇性沉積閘極遮罩96，使閘極遮罩96覆蓋閘極94及/或閘極介電層92的上表面，但第一層間介電層88、閘極間隔物86、閘極密封間隔物80、與接點蝕刻停止層87的上表面維持露出。閘極遮罩96的材料可選擇性沉積於閘極94及/或閘極介電層92上，其可採用適當技術如循環化學氣相沉積、循環原子層沉積、無電沉積、或類似技術。在一些實施例中，閘極遮罩96可包括材料如碳化矽、氧化矽、氧化鋁、氮氧化鋁、氧化鋯、氧化鉿、氮化矽、矽、氧化鋅、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化釔、碳氮化鉭、鋯矽化物、碳氮氧化矽、碳氧化矽、碳氮化矽、鉿矽化物、氧化鑭、另一金屬氧化物、類似物、或上述之組合。在一些實施例中，閘極遮罩96可包括金屬如鎢、釕、鈷、銅、鉬、另一金屬、類似物、或上述之組合。在一些實施例中，閘極遮罩96可包括金屬氮化物如氮化鉭、氮化鈦、類似物、或上述之組合。其他選擇性沉積技術或材料亦屬可能。在一些實施例中，閘極遮罩96的沉積厚度為約2nm至約12nm，但其他厚度亦屬可能。在一些例子中，閘極遮罩96可視作自對準接點遮罩或蓋層。在一些例子中，此處所述的技術可形成遮罩層於閘極堆疊上而不採用回蝕刻製程。
如圖16所示的一些實施例，進行蝕刻製程使第一層間介電層88、閘極間隔物86、閘極密封間隔物80、與接點蝕刻停止層87凹陷。閘極遮罩96在蝕刻製程時，可保護閘極94及/或閘極介電層92的上表面。在此方式中，蝕刻製程形成凹陷97於閘極堆疊之 間。蝕刻製程可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。在一些實施例中，蝕刻製程形成的凹陷97其深度D1可為約9nm至約54nm。其他凹陷深度亦屬可能。
如圖17所示的一些實施例，介電層98沉積於結構上。介電層98順應性沉積於露出的上表面與側壁上的方法可採用合適製程如原子層沉積、化學氣相沉積、或類似製程。在一些實施例中，介電層98包括一或多種材料如氮化矽、氧化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、類似物、或上述之組合。在一些實施例中，介電層98的沉積厚度可為約4nm至約15nm。其他沉積技術、材料、或厚度亦屬可能。在一些實施例中，介電層98可視作硬遮罩層。
如圖18所示的一些實施例，介電層100沉積於介電層98上。介電層100可填入凹陷97並延伸於閘極堆疊上。介電層100的沉積技術可採用化學氣相沉積、原子層沉積、旋轉塗佈、或類似技術。介電層100可包括一或多種材料，其可與介電層98的材料類似或不同。舉例來說，一些實施例的介電層100可包括氮化矽、氧化矽、氮氧化矽、碳氧化矽、碳氮氧化矽、類似物、或上述之組合。在一些實施例中，介電層100包括材料如金屬氧化物、碳化鎢、氮化鈦、類似物、或上述之組合。在一些實施例中，介電層100可包括多層的不同材料。在一些實施例中，介電層98的沉積厚度為約4nm至約15nm。其他沉積技術、材料、或厚度亦屬可能。
在一些實施例中，圖19A、19B、及19C中的蝕刻製程可蝕刻凹陷101及105於介電層98及100中。在一些實施例中，圖 19C顯示結構的平面圖。圖19C未顯示一些結構以求圖式清楚。圖19A所示的剖視圖與圖19C中的剖面A’-A’的剖視圖類似，其可與圖1所示的剖面B-B類似。圖19B所示的剖視圖與圖19C中的剖面B’-B’的剖視圖類似。
在一些實施例中，先形成遮罩層103於結構上，並圖案化遮罩層103。遮罩層103可包括光阻、硬遮罩材料、或類似物，且圖案化遮罩層103的方法可採用合適的光微影與蝕刻技術。可採用圖案化的遮罩層103作為蝕刻遮罩進行蝕刻製程，以形成凹陷101及105。蝕刻製程可包括一或多道蝕刻步驟，且可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。如圖19A所示，蝕刻製程移除介電層98及100的部分以形成凹陷101於鰭狀物52上的相鄰閘極堆疊之間。在一些實施例中，凹陷101可露出第一層間介電層88及/或接點蝕刻停止層87。在一些實施例中，第一層間介電層88與接點蝕刻停止層87的露出表面近似齊平。在其他實施例中，第一層間介電層88與接點蝕刻停止層87的露出表面可具有不同高度。舉例來說，一些實施例中的第一層間介電層88的露出表面可高於接點蝕刻停止層87的露出表面。如圖19B所示，蝕刻製程移除介電層98及100的部分以形成凹陷105於相鄰鰭狀物52之間的閘極堆疊上。凹陷105的位置由圖案化的遮罩層103所定義。
在一些實施例中，可視情況形成聚合物材料102於閘極堆疊上。可形成聚合物材料102，以在形成凹陷101及105的蝕刻製程或後續蝕刻製程時保護閘極堆疊。在一些實施例中，可在形成 凹陷101及105的蝕刻製程時形成聚合物材料102。在其他實施例中，聚合物材料102的形成或沉積方法可為分開製程，比如在形成凹陷101及105的蝕刻製程之後進行的製程。聚合物材料102的材料可為碳化鎢、氮化鎢、氮化硼、類似物、其他合適材料、或上述之組合。
如圖20所示的一些實施例，進行蝕刻製程以延伸凹陷101並露出源極/汲極區82。在一些實施例中，圖19A至19C的蝕刻製程可與圖20的蝕刻製程結合。蝕刻製程可包括一或多道蝕刻步驟，且可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。如圖20所示，蝕刻製程可移除閘極遮罩96上的介電層98的部分，且可移除閘極遮罩96的部分。蝕刻製程亦可部分或完全移除凹陷101中的接點蝕刻停止層87的部分。在一些實施例中，亦可在蝕刻製程時移除聚合物材料102及/或圖案化的遮罩層103。在其他實施例中，蝕刻製程之後可移除聚合物材料102及/或圖案化的遮罩層103。在一些例子中，蝕刻製程露出源極/汲極區82，可使凹陷101大致位於相鄰的閘極堆疊之間的中心處。換言之，此處所述的技術可減少凹陷101相對於閘極堆疊的橫向偏移。
如圖21所示的一些實施例，襯墊104沉積於凹陷101的側壁上。在一些實施例中，襯墊104的形成方法可為先沉積襯墊104的材料，接著進行蝕刻製程以自上表面或橫向表面移除襯墊104的材料。蝕刻製程可包括一或多道蝕刻步驟，且可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。凹陷101的側 壁上(如閘極間隔物86、介電層98、及/或接點蝕刻停止層87的側壁上)的襯墊104的保留材料，可形成襯墊104。襯墊104的材料可包括氮化矽、鈦、氮化鈦、鉭、氮化鉭、或類似物。襯墊104的材料的沉積方法可採用合適技術如化學氣相沉積、原子層沉積、或類似技術。襯墊104可包括單層材料或含有不同材料的多層。
如圖22所示的一些實施例，矽化物區106與導電材料109形成於磊晶源極/汲極區82上。在一些實施例中，矽化物區106的形成方法可為先沉積金屬(未圖示)，其可與下方磊晶源極/汲極區82的半導體材料反應形成矽化物或鍺化物。舉例來說，金屬可包括鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他耐火金屬、稀土金屬、上述之合金、類似物、或上述之組合。接著可進行熱退火製程以形成矽化物區106。接著移除沉積金屬的未反應部分，比如採用蝕刻製程。雖然矽化物區106可視作矽化物區，其亦可為鍺化物區、矽鍺化物區(如包含矽化物與鍺化物的區域)、或類似物。導電材料109可包括一或多層如視情況形成的阻障層、視情況形成的擴散層、與填充材料。舉例來說，阻障層可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料109的填充材料可包括銅、銅合金、銀、金、鎢、鈷、鋁、鎳、釕、鉬、類似物、或上述之組合。
在另一例中，圖23顯示的剖視圖與圖22類似，差別在於導電材料109形成於結構的較小區域上。形成圖22的結構的技術可與形成圖23的結構的技術類似，差別在於圖案化的遮罩層103(見圖19B)可部分延伸於一些閘極堆疊上，使介電層98及100保留 於鰭狀物52上的閘極堆疊的部分之上。在一些實施例中，以此方式圖案化遮罩層103的步驟可決定源極/汲極接點110(見圖24)的位置。
如圖24所示的一些實施例，進行平坦化製程以移除多餘導電材料109並形成源極/汲極接點110。舉例來說，平坦化製程可為化學機械研磨製程、研磨製程、蝕刻製程、類似製程、或上述之組合。在進行平坦化製程之後，第一層間介電層88、閘極密封間隔物80、閘極間隔物86、接點蝕刻停止層87、閘極介電層92、閘極94、襯墊104、及/或源極/汲極接點110的上表面可近似齊平或共平面。在一些例子中，進行平坦化製程以形成源極/汲極接點110的步驟，可減少閘極堆疊與相鄰的源極/汲極接點110之間的寬度W1，而不明顯增加閘極94與源極/汲極接點110之間的電性短接風險。在一些例子中，這可減少結構間距並增加裝置密度，而不負面影響良率。在一些實施例中，寬度W1可為約4nm至約20nm，但其他寬度亦屬可能。在一些實施例中，進行平坦化製程之後的源極/汲極接點110的高度可為約4nm至約40nm，但其他高度亦屬可能。在一些例子中，源極/汲極接點110的側壁相對於水平平面的角度可介於約85度至約90度之間。其他角度或側壁輪廓亦屬可能。在一些例子中，此處所述的技術可用於形成源極/汲極接點110，其位於相鄰的閘極堆疊之間較中心處。換言之，此處所述的技術可用於形成自對準的源極/汲極接點110。
如圖25所示的一些實施例，形成導電結構120A、 120B、及120C(統稱為導電結構120)以電性接觸源極/汲極接點110。導電結構120提供電性連接至個別源極/汲極區82，且在一些例子中可視作源極/汲極接點插塞、導電通孔、或類似物。圖25顯示三個導電結構120A、120B、及120C，其各自經由個別的源極/汲極接點110電性連接至個別的源極/汲極區82。在一些實施例中，單一的導電結構120可電性連接源極/汲極區82至相鄰的閘極堆疊。舉例來說，圖25所示的導電結構120C延伸於源極/汲極接點110上並電性連接源極/汲極接點110。在其他例子中，單一的導電結構120可電性連接多個源極/汲極區82及/或多個閘極堆疊。電性連接源極/汲極區82與閘極堆疊的導電結構120可用於多種電路或結構如靜態隨機存取記憶體單元，但其他電路或結構亦屬可能。雖然圖式中的源極/汲極接點110與導電結構120形成於相同剖面中，但應理解源極/汲極接點110與導電結構120可形成於不同剖面中以避免電性短接。在一些例子中，此處形成源極/汲極接點110與導電結構120的方法，可形成較小的源極/汲極接點插塞(如導電結構120)，其亦可減少閘極94與源極/汲極接點插塞之間的電性短接風險。在一些例子中，這可增加裝置密度而不明顯增加電性短接風險。此外，可降低閘極與源極/汲極接點插塞之間的寄生電容，其可改善裝置效能與速度。
舉例來說，導電結構120的形成方法可為沉積第二層間介電層112，接著形成導電結構120以延伸穿過第二層間介電層112而物理與電性接觸源極/汲極接點110及/或閘極94。在一些實施 例中，可先視情況沉積蝕刻停止層111於圖24所示的平坦化結構上。蝕刻停止層111可包括介電材料如氮化矽、氮氧化矽、或類似物，其蝕刻速率小於上方的第二層間介電層112的材料的蝕刻速率。在一些其他實施例中，蝕刻停止層111可包括另一材料如碳化矽、氧化鋁、氮氧化鋁、氧化鋯、氧化鉿、氧化鋅、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化釔、碳氮化鉭、鋯矽化物、氧化矽、碳氮氧化矽、碳氧化矽、碳氮化矽、鉿矽化物、氧化鑭、類似物、或上述之組合。蝕刻停止層111的沉積方法可採用合適技術如化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法。在一些實施例中，蝕刻停止層111的厚度可為約3nm至約20nm，但其他厚度亦屬可能。
在一些實施例中，第二層間介電層112沉積於蝕刻停止層111(若存在)上。第二層間介電層112包括的一或多種材料，可與搭配第一層間介電層88或蝕刻停止層111說明於上的內容類似，比如氧化矽或另一材料。在一些實施例中，第二層間介電層為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，第二層間介電層112的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。第二層間介電層112的沉積方法可為任何合適方法，比如化學氣相沉積、可流動的化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、旋轉塗佈、或類似方法。
導電結構120的形成方法可先形成開口(未圖示)以 延伸穿過第二層間介電層112與蝕刻停止層111而露出磊晶源極/汲極區82。亦可由圖25的導電結構120C所用的開口，露出一或多個閘極94。可採用可接受的光微影與蝕刻技術形成開口。舉例來說，可形成光阻於第二層間介電層112上，並圖案化光阻。舉例來說，可採用旋轉塗佈技術形成光阻，且可採用可接受的光微影技術圖案化光阻。接著可採用圖案化的光阻作為蝕刻遮罩以進行一或多道合適的蝕刻製程以形成開口。襯墊(未圖示，如擴散阻障層、黏著層、或類似物)以及導電材料可形成於開口中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳、釕、鈷、鉬、另一金屬、類似物、或上述之組合。
可進行平坦化製程如化學機械研磨製程，以自第二層間介電層112的上表面移除多餘材料。保留的襯墊與導電材料可形成導電結構120於開口中。在一些實施例中，平坦化之後的導電結構120與第二層間介電層112的上表面近似齊平。在一些實施例中，平坦化之後的導電結構120的高度為約5nm至約40nm，但其他高度亦屬可能。在一些實施例中，導電結構120的寬度為約5nm至約25nm，但其他寬度亦屬可能。在一些實施例中，平坦化之後的第二層間介電層112的厚度為約3nm至約40nm，但其他厚度亦屬可能。
如圖26所示的一些實施例，形成導電結構122A及122B(統稱為導電結構122)與閘極接點124。導電結構122可提供電性連接至導電結構120。在一些實施例中，導電結構122可為導電 線路、導電通孔、導電軌、或類似物，但其他結構亦屬可能。圖26顯示兩個導電結構122A及122B，其各自經由導電結構120A及120B分別電性連接至個別的源極/汲極區82。在其他實施例中，單一的導電結構122可電性連接多個源極/汲極區82。閘極接點124提供電性連接至閘極堆疊的個別閘極94，在一些例子中可視作閘極接點插塞或類似物。雖然圖式中的閘極接點124與導電結構122位於相同剖面中，但應理解閘極接點124與導電結構122可形成於不同剖面中以避免電性短接。在一些實施例中，導電結構122A可電性連接至磊晶汲極區如源極/汲極區82，而導電結構122B可電性連接至磊晶源極區如源極/汲極區82。此為一例且其他設置亦屬可能。
舉例來說，導電結構122的形成方法可為沉積第三層間介電層114，接著形成導電結構122以延伸穿過第三層間介電層114以物理與電性接觸導電結構120。閘極接點124延伸穿過第三層間介電層114與第二層間介電層112，以物理與電性接觸個別閘極94。在一些實施例中，可先視情況沉積蝕刻停止層113於第二層間介電層112與導電結構120上。形成蝕刻停止層113的材料與技術可與搭配蝕刻停止層111說明於上的內容類似。接著可沉積第三層間介電層114於蝕刻停止層113上。形成第三層間介電層114的材料與技術，可與搭配第二層間介電層112說明於上的內容類似。
導電結構122的形成方法可為形成開口(未圖示)以延伸穿過第三層間介電層114與蝕刻停止層113而露出導電結構120。可採用可接受的光微影與蝕刻技術形成開口。接著可沉積襯 墊與導電材料於開口中，以形成導電結構122。襯墊及導電材料可與搭配導電結構120說明於上的內容類似。閘極接點124的形成方法可為形成開口(未圖示)以延伸穿過第三層間介電層114、蝕刻停止層113、第二層間介電層112、與蝕刻停止層111而露出閘極94。可採用可接受的光微影與蝕刻技術形成開口。接著可沉積襯墊與導電材料於開口中以形成閘極接點124。襯墊與導電材料可與搭配導電結構120說明的上述內容類似。在一些實施例中，形成導電結構122所用的一些步驟，可與形成閘極接點124所用的步驟同時進行。在其他實施例中，可採用分開步驟形成導電結構122與閘極接點124。
可進行平坦化製程如化學機械研磨製程，以自第三層間介電層114的上表面移除多餘材料。在一些實施例中，平坦化之後的導電結構122、閘極接點124、與第三層間介電層114的上表面近似齊平。在一些實施例中，平坦化之後的導電結構122的高度為約5nm至約40nm，但其他高度亦屬可能。在一些實施例中，導電結構122的寬度可為約5nm至約25nm，但其他寬度亦屬可能。導電結構122的寬度可大於、小於、或大致等於下方導電結構120的寬度。在一些實施例中，閘極接點124的寬度為約5nm至約25nm，但其他寬度亦屬可能。在一些實施例中，平坦化之後的第三層間介電層114的厚度為約3nm至約40nm，但其他厚度亦屬可能。
如圖26所示，導電結構122可具有不同寬度。舉例來說，圖26中的導電結構122A的寬度小於導電結構122B的寬度。在一些例子中，較大寬度的導電結構122(如導電結構122B)可視作具 有槽狀輪廓。其他寬度或相對寬度亦屬可能。在一些例子中，較大寬度可減少導電結構122的接點電阻。然而在一些例子中，導電結構122可具有類似尺寸。圖27所示的實施例與圖26的實施例類似，差別在於導電結構122A及122B具有類似寬度。在一些實施例中，導電結構122A及122B的寬度可與下方導電結構120A及120B的寬度類似。在其他實施例中，導電結構122A及122B的寬度可大於或小於下方導電結構120A及120B的寬度。在一些實施例中，導電結構122的寬度較小，可減少電性短接風險與寄生電容，其可改善裝置良率與裝置效能。在其他實施例中，導電結構120可具有不同寬度，如圖30A至30C所示的下述例子。
圖28所示的實施例與圖27的實施例類似，差別在於閘極接點124由兩個導電結構124A及124B(而非單一的導電結構)所形成。換言之，圖28中的閘極接點124包括導電結構124A形成於第二層間介電層112中以及導電結構124B形成於第三層間介電層114中，而非單一導電結構延伸穿過第二層間介電層112與第三層間介電層114。可同時形成導電結構124A與導電結構120，且形成導電結構124A的材料及技術可與形成導電結構120的材料及技術類似。可同時形成導電結構124B與導電結構122，且形成導電結構124B的材料及技術可與形成導電結構122的材料及技術類似。在一些實施例中，導電結構124A及124B的寬度可小於導電結構120或122的寬度。在一些實施例中，導電結構124A的寬度可大於上方導電結構124B的寬度以減少接點電阻。在一些實施例中，導電結構 124A及124B的寬度為約5nm至25nm，但其他寬度亦屬可能。
在一些實施例中，不形成導電結構120。如圖29所示，導電結構122與閘極接點124形成於第二層間介電層112中，而非形成於第三層間介電層114中。導電結構122延伸穿過第二層間介電層112以物理與電性接觸源極/汲極區82。在這些實施例中，可省略第三層間介電層114。此外，第二層間介電層112的厚度可大於形成第三層間介電層114的實施例中的第二層間介電層112的厚度。在一些例子中，形成導電結構122而不形成導電結構120，可減少製程步驟的數目並降低製造成本。
圖30A、30B、及30C顯示一些實施例中，電路結構200的源極/汲極接點110、導電結構120A及120B、與導電結構122A及122B。圖30C顯示一些實施例中，電路結構200的平面圖。圖30A所示的剖視圖與圖30C中的剖面A’-A’的剖視圖類似。圖30B所示的剖視圖與圖30C中的剖面B’-B’的剖視圖類似。電路結構200包括多個鰭狀場效電晶體裝置，其形成技術可與搭配圖2至29說明的內容類似。舉例來說，電路結構200包括源極/汲極區82與閘極94形成於鰭狀物52上。源極/汲極區82電性連接至源極/汲極接點110與導電結構120及122，而閘極94電性連接至閘極接點124。電路結構200包括較小寬度的導電結構120A，與較大寬度的導電結構120B。在一些例子中，源極/汲極接點110的寬度可大於上方導電結構120及122的寬度。源極/汲極接點110可電性連接多個源極/汲極區82，如圖30B所示。電路結構200為說明性的例子，而其他電 路、裝置、設置、或配置亦屬可能。
圖30A所示的剖面A’-A’中，導電結構120B具有較大寬度。在一些例子中，導電結構120B可視作具有槽狀輪廓。在一些例子中，形成較大寬度的導電結構120B可減少電阻。舉例來說，一些例子中較大寬度的導電結構120B可用於較低電阻的電性連接至源極區如源極/汲極區82。在一些實施例中，導電結構120B的寬度可為約5nm至約60nm，但其他寬度亦屬可能。
圖30B所示的剖面B’-B’中，導電結構120A具有較小寬度。在一些例子中，導電結構120A可視作具有孔洞輪廓。在一些例子中，形成較小寬度的導電結構120A可減少寄生電容。舉例來說，一些例子中的導電結構120A具有較小寬度，其可用於較低電容的電性連接至汲極區如源極/汲極區82。在一些實施例中，導電結構120A的寬度為約5nm至約25nm，但其他寬度亦屬可能。
圖31A、31B、及31C顯示一些實施例中的電路結構250的導電結構122、導電結構120、虛置源極/汲極接點110D、與源極/汲極接點110。圖31C顯示一些實施例中，電路結構250的平面圖。圖31A所示的剖視圖與圖31C中的剖面A’-A’的剖視圖類似。圖31B所示的剖視圖與圖31C中的剖面B’-B’的剖視圖類似。電路結構250包括多個鰭狀場效電晶體裝置，其形成技術可與電路結構200或搭配圖2至29說明的形成技術類似。舉例來說，電路結構250包括源極/汲極區82與閘極94形成於鰭狀物52上。源極/汲極區82電性連接至源極/汲極接點110與導電結構120及122，而閘極94 電性連接至閘極接點124。電路結構250僅為說明性的例子，而其他電路、裝置、設置、或配置亦屬可能。
圖31A顯示的剖面A’-A’中，導電結構120具有較小寬度(如孔洞輪廓)。在一些例子中，導電結構120可具有較小寬度以減少導電結構120與閘極接點124之間的電性短接風險。舉例來說，當電路結構的配置中的導電結構120靠近閘極接點124時，導電結構120可具有較小寬度，如圖31C所示的電路結構250。圖31B所示的剖面B’-B’中，虛置源極/汲極接點110D形成於源極/汲極區82上。舉例來說，無導電結構120形成於虛置源極/汲極接點110D上。
圖32至39顯示一些實施例中，形成鰭狀場效電晶體裝置的中間步驟。一些材料與步驟與搭配圖2至26說明於上的內容類似，而對應的一些細節不重述於下。在與圖17所示的結構類似的結構上，可進行圖32至39所示的技術。在一些例子中，圖32至39所示的技術所形成的裝置或結構，可與搭配圖26至31C說明於上的內容類似。
如圖32所示的一些實施例，非晶矽層130沉積於圖17所示的結構上。舉例來說，非晶矽層130可順應性地沉積於介電層98上，包括凹陷97中的介電層98的表面上。順應性沉積非晶矽層130的方法可採用合適技術如化學氣相沉積、電漿輔助化學氣相沉積、或類似技術。非晶矽層130的厚度可為約2nm至約15nm，但其他厚度亦屬可能。
在一些實施例中，可在非晶矽層130上進行佈植製 程。佈植製程可佈植摻質至非晶矽層130的上表面中。舉例來說，佈植摻質可形成凹陷97之外的非晶矽層130的較高摻雜區，以及凹陷97之內的非晶矽層130的較低摻雜區(或無摻質區)。舉例來說，在進行佈植製程之後，區域131A中的非晶矽層130的部分的摻雜，可高於區域131B中的非晶矽層130的部分的摻雜。佈植的摻質的摻質物種可包括碳、氮、硼、或類似物。非晶矽層130的較高摻雜區的摻雜濃度可為約1E20cm-3至約2E21cm-3，但其他濃度亦屬可能。在一些實施例中，佈植製程的佈植能量可為約0.1keV至約10keV，但其他能量亦屬可能。在一些實施例中，可由相對於水平平面傾斜的角度進行佈植製程。
如圖33所示的一些實施例，進行選擇性蝕刻製程以移除非晶矽層130的較低摻雜區。選擇性乾蝕刻製程可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。舉例來說，一些實施例的選擇性蝕刻製程可包括濕蝕刻劑如氫氧化銨、氫氧化鉀、SC-1、類似物、或另一合適的濕蝕刻劑。選擇性蝕刻製程可移除凹陷97中具有較低摻雜的非晶矽層130的部分。在進行選擇性蝕刻製程之後，非晶矽層130的較高摻雜部分可保留於介電層98的上表面上。非晶矽層130其保留的較高摻雜部分在後續蝕刻步驟時可保護介電層98，且可作為蝕刻遮罩。在此方式中，一些後續的蝕刻製程可形成較垂直的側壁或較小的結構尺寸。
如圖34所示的一些實施例，進行蝕刻製程以移除介電層98的部分而露出凹陷97中的第一層間介電層88。在一些實施例 中，亦可露出接點蝕刻停止層87。蝕刻製程可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。在一些實施例中，蝕刻製程採用非晶矽層130的保留部分作為蝕刻遮罩，使凹陷97延伸穿過介電層98至第一層間介電層88。
在圖35中，介電層100沉積於結構上。介電層100可與搭配圖18說明於上的介電層100類似，且可由類似的技術形成。
與圖18的實施例不同，圖35的介電層100沉積於第一層間介電層88的上表面上。
如圖36所示的一些實施例，進行蝕刻製程以蝕刻凹陷101於介電層100與第一層間介電層88中。在一些實施例中，蝕刻製程亦可移除接點蝕刻停止層87的部分。蝕刻製程露出凹陷101中的源極/汲極區82，其與圖20所示的步驟類似。可採用非晶矽層130的保留部分作為蝕刻遮罩以進行蝕刻製程而形成凹陷101。蝕刻製程可包括一或多道蝕刻步驟，且可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。蝕刻製程可為非等向。在一些實施例中，蝕刻製程可與搭配圖19A及/或圖20說明於上的蝕刻製程類似。在一些例子中，採用非晶矽層130作為蝕刻遮罩如此處所述，其形成的凹陷101可大致位於相鄰的閘極堆疊之間的中心。
如圖37所示的一些實施例，形成襯墊104與矽化物區106。襯墊104可沉積於凹陷101的側壁上，如圖37所示。形成襯墊104的材料與技術可與搭配圖21的襯墊104說明的內容類似。舉例來說，一些實施例的襯墊104的材料為氮化矽。在另一例中，一些 實施例可沉積襯墊104的材料，接著自上表面或橫向表面蝕刻移除襯墊104的材料。其他材料或技術亦屬可能。
如圖37所示的一些實施例，矽化物區106形成於源極/汲極區82上。形成矽化物區106的材料或技術，可與搭配圖22的矽化物區106說明於上的內容類似。可在形成襯墊104之前、形成襯墊104之後，或與形成源極/汲極接點110的導電材料同時(見圖38)形成矽化物區106。
如圖38所示的一些實施例，沉積導電材料於凹陷101中，並進行平坦化製程以形成源極/汲極接點110。導電材料可與搭配圖22說明於上的導電材料109類似。舉例來說，平坦化製程可為化學機械研磨製程、研磨製程、蝕刻製程、類似製程、或上述之組合。在進行平坦化製程之後，第一層間介電層88、閘極密封間隔物80、閘極間隔物86、接點蝕刻停止層87、閘極介電層92、閘極94、襯墊104、及/或源極/汲極接點110的上表面可近似齊平或共平面。在一些例子中，進行平坦化製程以形成此處所述的源極/汲極接點110，可使閘極堆疊與相鄰的源極/汲極接點110之間的寬度減少，而不明顯增加閘極94與源極/汲極接點110之間的電性短接風險。在一些例子中，這可減少結構間距並增加裝置密度，而不負面影響良率。
如圖39所示的一些實施例，形成導電結構122與閘極接點124。導電結構122與閘極接點124可與搭配圖26至29說明於上的內容類似，且其形成方法可採用類似技術。舉例來說，導電結構 122物理與電性接觸源極/汲極接點110，而閘極接點124物理與電性接觸閘極94。如圖39所示，導電結構122可形成於第二層間介電層112中，因此一些實施例不形成導電結構120而與圖29所示的實施例類似。在一些實施例中，一些導電結構122(如導電結構122A、122B、及122C)可延伸於源極/汲極接點110與閘極94上，並電性連接至源極/汲極接點110與閘極94(未圖示於圖39)。在一些實施例中，導電結構122可具有不同寬度，其與圖26的實施例類似。在一些實施例中，導電結構122的寬度及/或閘極接點124的寬度可為約7nm至約30nm，但其他寬度亦屬可能。
在一些實施例中，可形成金屬間介電層132於第二層間介電層112、導電結構122、與閘極接點124上。形成金屬間介電層132的材料與技術可與搭配第一層間介電層88或第二層間介電層112說明的內容類似。在一些實施例中，可在形成金屬間介電層132之前沉積蝕刻停止層131。形成蝕刻停止層131的材料與技術可與搭配接點蝕刻停止層87或蝕刻停止層111說明的內容類似。金屬化層134可形成於金屬間介電層132中，以物理與電性連接至導電結構122與閘極接點124。舉例來說，可平坦化開口於金屬間介電層132與蝕刻停止層131中，接著沉積導電材料於開口中，以形成金屬化層134。在一些實施例中，金屬化層134可經由導電結構122與閘極接點124，分別連接至源極/汲極接點110與閘極94。以此方式省略導電結構120，可減少裝置的製造成本與整體的裝置厚度。
揭露的鰭狀場效電晶體的實施例亦可用於奈米結構 裝置如奈米結構(如奈米片、奈米線、全繞式閘極、或類似物)的場效電晶體。在奈米結構場效電晶體的實施例中，圖案化交錯的通道層與犧牲層的堆疊所形成的奈米結構可用於取代鰭狀物。虛置閘極堆疊與源極/汲極區的形成方式可與上述實施例類似。在移除虛置閘極堆疊之後，可部分或完全移除通道區中的犧牲層。置換閘極結構的形成方式可與上述實施例類似，置換閘極結構可部分或完全填入移除犧牲層所留下的開口，且置換閘極結構可部分或完全圍繞奈米結構場效電晶體裝置的通道區中的通道層。層間介電層與連接至置換閘極結構與源極/汲極區的接點的形成方式，可與上述實施例類似。奈米結構裝置的形成方法如美國專利US 9647071所揭露。
本發明實施例可達一些優點。在一些實施例中，導電結構如導電接點或導電線路可具有較小的尺寸或間隔，而不增加電性短接風險。此處所述的技術可採用低成本的簡化製程形成自對準的源極/汲極接點或閘極接點。在一些實施例中，在源極/汲極接點與閘極堆疊上進行平坦化製程以加大製程容許範圍、改善製程彈性、並縮小結構分隔。此方式可改善良率。此外，此處所述的技術可減少接點及/或導電結構之間的寄生電容，其可改善裝置效能與效率。
在一實施例中，半導體裝置的形成方法包括形成鰭狀物，其自基板凸起；形成閘極結構，其延伸於鰭狀物上；形成源極/汲極區於鰭狀物中以與閘極結構相鄰；形成第一隔離區於源極/汲極區上；形成第一遮罩層於閘極結構上；採用第一遮罩層作為蝕 刻遮罩並蝕刻第一隔離區，以形成第一凹陷；順應性地沉積第二遮罩層於第一遮罩層之上以及第一凹陷之中；沉積第三遮罩層於第二遮罩層上；蝕刻第三遮罩層、第二遮罩層、與第一隔離區，以形成第二凹陷而露出源極/汲極區；以及沉積導電材料於第二凹陷中。在一些實施例中，方法更包括進行平坦化製程於閘極結構與導電材料上，其中進行平坦化製程後的閘極結構與導電材料的上表面齊平。在一實施例中，蝕刻第一隔離區以形成第一凹陷的步驟露出閘極結構的側壁。在一實施例中，方法更包括形成第二隔離區於導電材料與閘極結構上；以及形成導電結構以穿過第二隔離區而物理與電性接觸導電材料。在一實施例中，導電結構亦物理與電性接觸閘極結構。在一實施例中，方法更包括形成閘極接點以穿過第二隔離區而電性與物理接觸閘極結構，其中閘極接點與導電結構的上表面齊平。在一實施例中，第一凹陷自第一遮罩層的上表面的深度為9nm至54nm。在一實施例中，第一遮罩層包括金屬氧化物。
在一實施例中，半導體裝置的形成方法，包括：形成多個閘極堆疊於半導體鰭狀物上；形成多個磊晶源極/汲極區於半導體鰭狀物中，其中磊晶源極/汲極區各自與個別的閘極堆疊相鄰；沉積第一介電層於磊晶源極/汲極區上；形成多個蓋層於閘極堆疊上，其中蓋層各自位於個別的閘極堆疊上；採用第一蝕刻製程使第一介電層凹陷，其中第一蝕刻製程露出閘極堆疊的側壁；沉積順應性介電層於蓋層之上以及閘極堆疊的側壁之上；使順應性介電層與第一介電層凹陷，以露出磊晶源極/汲極區的上表面；形成多個源極 /汲極接點於磊晶源極/汲極區的上表面之上；以及採用平坦化製程以移除閘極堆疊與源極/汲極接點的上側部分。在一實施例中，第一蝕刻製程選擇性蝕刻第一介電層的速率，大於蝕刻蓋層的速率。在一實施例中，順應性介電層物理接觸第一介電層的上表面。在一實施例中，方法更包括沉積第二介電層於順應性介電層上。在一實施例中，第二介電層包括非晶矽。在一實施例中，方法更包括佈植摻質至第二介電層的上側部分。在一實施例中，第一蝕刻製程形成聚合物於蓋層上。在一實施例中，平坦化製程使閘極堆疊的上表面與源極/汲極接點的上表面齊平。
在一實施例中，半導體裝置包括半導體鰭狀物，其包括通道區位於第一源極/汲極區與第二源極/汲極區之間；閘極堆疊，位於半導體鰭狀物的通道區上；第一接點，位於第一源極/汲極區上；第二接點，位於第二源極/汲極區上，其中第一接點、第二接點、與閘極堆疊的上表面齊平；以及第一層間介電層，位於第一接點、第二接點、與閘極堆疊上。在一實施例中，半導體裝置更包括第一導電通孔位於第一層間介電層中以物理與電性接觸第一接點；以及第二導電通孔位於第一層間介電層中以物理與電性接觸第二接點。在一實施例中，第一導電通孔的寬度大於第二導電通孔的寬度。在一實施例中，第二接點為虛置接點。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目 的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
58:通道區
82:源極/汲極區
86:閘極間隔物
94:閘極
110:源極/汲極接點
111,131:蝕刻停止層
112:第二層間介電層
122A,122B:導電結構
124:閘極接點
132:金屬間介電層
134:金屬化層

Claims (10)

  1. 一種半導體裝置的形成方法，包括： 形成一鰭狀物，其自一基板凸起； 形成一閘極結構，其延伸於該鰭狀物上； 形成一源極/汲極區於該鰭狀物中以與該閘極結構相鄰； 形成一第一隔離區於該源極/汲極區上； 形成一第一遮罩層於該閘極結構上； 採用該第一遮罩層作為一蝕刻遮罩並蝕刻該第一隔離區，以形成一第一凹陷； 順應性地沉積一第二遮罩層於該第一遮罩層之上以及該第一凹陷之中； 沉積一第三遮罩層於該第二遮罩層上； 蝕刻該第三遮罩層、該第二遮罩層、與該第一隔離區，以形成一第二凹陷而露出該源極/汲極區；以及 沉積一導電材料於該第二凹陷中。
  2. 如請求項1之半導體裝置的形成方法，更包括進行一平坦化製程於該閘極結構與該導電材料上，其中進行該平坦化製程後的該閘極結構與該導電材料的上表面齊平。
  3. 如請求項1或2之半導體裝置的形成方法，其中蝕刻該第一隔離區以形成該第一凹陷的步驟露出該閘極結構的側壁。
  4. 如請求項1或2之半導體裝置的形成方法，更包括： 形成一第二隔離區於該導電材料與該閘極結構上；以及 形成一導電結構以穿過該第二隔離區而物理與電性接觸該導電材料。
  5. 一種半導體裝置的形成方法，包括： 形成多個閘極堆疊於一半導體鰭狀物上； 形成多個磊晶源極/汲極區於該半導體鰭狀物中，其中該些磊晶源極/汲極區各自與個別的該些閘極堆疊相鄰； 沉積一第一介電層於該些磊晶源極/汲極區上； 形成多個蓋層於該些閘極堆疊上，其中該些蓋層各自位於個別的該些閘極堆疊上； 採用一第一蝕刻製程使該第一介電層凹陷，其中該第一蝕刻製程露出該些閘極堆疊的側壁； 沉積一順應性介電層於該些蓋層之上以及該些閘極堆疊的側壁之上； 使該順應性介電層與該第一介電層凹陷，以露出該些磊晶源極/汲極區的上表面； 形成多個源極/汲極接點於該些磊晶源極/汲極區的上表面之上；以及 採用一平坦化製程以移除該些閘極堆疊與該些源極/汲極接點的上側部分。
  6. 如請求項5之半導體裝置的形成方法，其中該第一蝕刻製程選擇性蝕刻該第一介電層的速率，大於蝕刻該些蓋層的速率。
  7. 如請求項5或6之半導體裝置的形成方法，其中該順應性介電層物理接觸該第一介電層的上表面。
  8. 一種半導體裝置，包括： 一半導體鰭狀物，包括一通道區位於一第一源極/汲極區與一第二源極/汲極區之間； 一閘極堆疊，位於該半導體鰭狀物的該通道區上； 一第一接點，位於該第一源極/汲極區上； 一第二接點，位於該第二源極/汲極區上，其中該第一接點、該第二接點、與該閘極堆疊的上表面齊平；以及 一第一層間介電層，位於該第一接點、該第二接點、與該閘極堆疊上。
  9. 如請求項8之半導體裝置，更包括一第一導電通孔位於該第一層間介電層中以物理與電性接觸該第一接點；以及一第二導電通孔位於該第一層間介電層中以物理與電性接觸該第二接點。
  10. 如請求項9之半導體裝置，其中該第一導電通孔的寬度大於該第二導電通孔的寬度。
TW112131991A 2023-04-06 2023-08-25 半導體裝置與其形成方法 TWI890121B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363494492P 2023-04-06 2023-04-06
US63/494,492 2023-04-06
US18/354,364 2023-07-18
US18/354,364 US20240339524A1 (en) 2023-04-06 2023-07-18 Semiconductor contact structures and methods

Publications (2)

Publication Number Publication Date
TW202441645A TW202441645A (zh) 2024-10-16
TWI890121B true TWI890121B (zh) 2025-07-11

Family

ID=92802087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112131991A TWI890121B (zh) 2023-04-06 2023-08-25 半導體裝置與其形成方法

Country Status (4)

Country Link
US (2) US20240339524A1 (zh)
KR (1) KR20240149806A (zh)
DE (1) DE102024104883A1 (zh)
TW (1) TWI890121B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201137985A (en) * 2009-12-23 2011-11-01 Intel Corp Multi-gate semiconductor device with self-aligned epitaxial source and drain
US20190214315A1 (en) * 2017-05-26 2019-07-11 International Business Machines Corporation Gate-last semiconductor fabrication with negative-tone resolution enhancement
US20190378722A1 (en) * 2018-06-07 2019-12-12 Globalfoundries Inc. Semiconductor device with improved gate-source/drain metallization isolation
TW202117818A (zh) * 2019-10-30 2021-05-01 台灣積體電路製造股份有限公司 半導體裝置
TW202232603A (zh) * 2021-02-04 2022-08-16 台灣積體電路製造股份有限公司 半導體裝置的製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507996B2 (en) * 2009-09-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Block contact plugs for MOS devices
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US11450572B2 (en) * 2020-05-22 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11289383B2 (en) * 2020-05-27 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11380768B2 (en) * 2020-05-28 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201137985A (en) * 2009-12-23 2011-11-01 Intel Corp Multi-gate semiconductor device with self-aligned epitaxial source and drain
US20190214315A1 (en) * 2017-05-26 2019-07-11 International Business Machines Corporation Gate-last semiconductor fabrication with negative-tone resolution enhancement
US20190378722A1 (en) * 2018-06-07 2019-12-12 Globalfoundries Inc. Semiconductor device with improved gate-source/drain metallization isolation
TW202117818A (zh) * 2019-10-30 2021-05-01 台灣積體電路製造股份有限公司 半導體裝置
TW202232603A (zh) * 2021-02-04 2022-08-16 台灣積體電路製造股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
TW202441645A (zh) 2024-10-16
DE102024104883A1 (de) 2024-10-10
KR20240149806A (ko) 2024-10-15
US20250359110A1 (en) 2025-11-20
US20240339524A1 (en) 2024-10-10

Similar Documents

Publication Publication Date Title
US12183678B2 (en) Backside power rail structure and methods of forming same
US12453114B2 (en) Semiconductor transistor devices having double-sided interconnect structures
US12142609B2 (en) Dummy fin between first and second semiconductor fins
CN112086514A (zh) 半导体装置
TWI878727B (zh) 半導體裝置及其製造方法
US20250343073A1 (en) Interconnect structures and methods of forming the same
TW202147411A (zh) 半導體元件及其形成方法
TWI869661B (zh) 製造半導體裝置的方法和半導體裝置
US20250349542A1 (en) Semiconductor device and method of manufacture
US20240387661A1 (en) Semiconductor Device and Method
TWI890121B (zh) 半導體裝置與其形成方法
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
CN223450895U (zh) 半导体元件
US20250287666A1 (en) Semiconductor device and method
CN118412280A (zh) 半导体器件及其形成方法
TW202310418A (zh) 半導體裝置