TWI889095B - 積體電路封裝中的表面處理及方法 - Google Patents

Abstract

一種封裝包括第一積體電路晶粒和位於第一積體電路晶粒之上並接合到第一積體電路晶粒的第二積體電路晶粒。第二積體電路晶粒的第一表面區域是疏水性的，第一積體電路晶粒和第二積體電路晶粒透過介電質對介電質接合和金屬對金屬接合，接合在一起。該封裝還包括位於第一積體電路上方並圍繞第二積體電路晶粒的第一絕緣材料。第一絕緣材料接觸第一表面區域。

Description

積體電路封裝中的表面處理及方法

本發明實施例是有關於一種積體電路封裝中的表面處理及方法。

自積體電路(IC)發展以來，由於各種電子元件(即電晶體、二極體、電阻器、電容器等)整合度的不斷提高，半導體產業持續快速成長。在很大程度上，積體密度的這些改進來自於最小特徵尺寸的不斷減小，這使得更多的組件可以整合到給定的區域中。

這些整合改進本質上是二維(2D)的，因為整合組件佔據的區域基本上位於半導體晶片的表面上。積體電路的增加的密度和相應的面積減少通常已經超過了將積體電路晶片直接接合到基板上的能力。中介層已用於將球接觸區域從晶片的區域重新分配到中介層的更大區域。此外，中介層已經允許包括多個晶片的三維封裝。還開發了其他封裝以納入三維方面。

根據本發明的一實施例，一種封裝包括第一積體電路晶粒；第二積體電路晶粒，位於第一積體電路晶粒上方並接合至第一積體電路晶粒，以及第一絕緣材料位於第一積體電路晶粒上方且圍繞第二積體電路晶粒。第二積體電路晶粒的第一表面區域是疏水性的，第一積體電路晶粒和第二積體電路晶粒透過介電質對介電質接合和金屬對金屬接合接合在一起。第一絕緣材料接觸第一表面區域。

根據本發明的另一實施例，一種封裝包括第一積體電路晶粒的封裝；圍繞第一積體電路晶粒的第一絕緣材料；第二積體電路晶粒，位於第一積體電路晶粒上方並接合至第一積體電路晶粒，以及第二絕緣材料位於第一積體電路晶粒上方且圍繞第二積體電路晶粒。第二積體電路晶粒的第一表面區域包括氟，其中第一表面區域的氟濃度為至少5wt%，並且第一表面區域設置在第二絕緣材料和第二積體電路晶粒之間的界面處。

根據本發明的又一實施例，一種方法包括蝕刻穿過互連結構並延伸到半導體基板中的溝槽，該溝槽位於設置在第一積體電路晶粒和第二積體電路晶粒之間的切割道區域中；在溝槽中執行表面處理以在第一積體電路晶粒的第一側壁中形成第一表面區域，其中第一個表面區域是疏水性的；在第一積體電路晶粒上方沉積保護層並覆蓋溝槽；將膠帶貼附於與第一積體電路晶片相對的保護層的表面；對與膠帶相反的半導體基板的表面進行背面平 坦化；在進行背面平坦化之後，請移除保護層和膠帶，以將第一積體電路晶片與第二積體電路晶片完全分離。

40:晶片

48:切割道區域

50、70:積體電路晶粒

50B、70B:背面

50F、70F:前側

52、72:半導體基板

54、74:互連結構

54A:金屬化圖案

54B、114A:介電層

54C:金屬焊墊

54D、114:鈍化層

56:圖案罩幕

58:溝槽

60、82、90:表面區域

62:保護層

62’:材料

64:膠帶

66、106:接合焊墊

68、78、84、102、108、112A、112B:絕緣接合層

71A:第一區域

71B:第二區域

72:基板

74:互連結構

76:導電通孔

80:虛設晶粒

100、120、200:載體基板

101:對準標記

104、110:絕緣材料

112:接合層

114B:聚合物層

116:凸塊下金屬層

118:導電連接器

150A、150B:積體電路封裝

θ_1、θ₂:接觸角

當結合圖式閱讀時，從以下詳細描述能最好地理解到本揭露的詳情。需要強調的是，根據業界的標準慣例，各種特徵並未按比例繪製。事實上，為了討論的清楚起見，可能任意增加或減少各種特徵的尺寸。

圖1、2、3、4A、4B、4C、5和6示出了根據各種實施例的分割積體電路晶粒的各種中間步驟的剖面圖。

圖7、8、9、10、11、12、13、14A和14B示出了根據各種實施例的封裝積體電路晶粒的各種中間步驟的剖面圖。

圖15、16、17、18A和18B示出了根據各種實施例的封裝積體電路晶粒的各種中間步驟的剖面圖。

以下揭露內容提供用於實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一部件(feature)在第二部件上方或第二部件上的形成可包含第一部件與第二部件直接接觸地形成的實施例，且亦可包含額外部件可在第一部件與第二部件之間形成 以使得第一部件與第二部件可能不直接接觸的實施例。另外，本揭露可在各種實例中重複圖式標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

此外，為便於描述，本文中可使用諸如「在......之下」、「下方」、「下部」、「在......之上」、「上部」以及類似術語的空間相對術語來描述如諸圖中所示出的一個元件或部件對於另一元件或部件的關係。除了諸圖中所描繪的定向以外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

根據各種實施例，執行切割製程(Singulation process)以將單獨的半導體晶粒與晶片分離。分割製程可以包括在晶片的切割道區域中圖案化溝槽，以及執行表面處理以在溝槽中提供疏水側壁。在一些實施例中，表面處理是基於氟的處理。疏水側壁可以防止保護層(例如，背面抗反射塗層(BARC)層等)在隨後的分割步驟中沉積在溝槽中。然後可以執行平坦化製程以去除晶片的背面，從而沿著溝槽分離半導體晶粒。

保護塗層可以在平坦化製程期間保護半導體晶片，並且可以在平坦化製程之後使用清潔製程來去除保護層。由於保護層沒有沉積在溝槽中，因此清潔製程可以更有效地去除保護層，從而提高產量並減少重建晶圓(RW)工具故障。例如，當保護層 填充溝槽時，半導體晶粒可能無法成功地與晶圓分離，導致RW故障。再舉另一個範例，當半導體晶粒與半導體封裝中的其他部件封裝時，保留在分割的半導體晶粒的側壁上的保護層可能導致缺陷。透過氟基處理將溝槽的側壁轉化為疏水性，可以避免此類缺陷並提高良率。

圖1是包含積體電路晶粒50的晶片(wafer)40的剖面圖。積體電路晶粒50將在後續處理中被封裝以形成積體電路封裝。每個積體電路晶粒50可以是邏輯裝置(例如，中央處理單元(CPU)、圖形處理單元(GPU)、微控制器等)、記憶體元件(例如，動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片等)、電源管理元件(例如，電源管理積體電路(PMIC)晶片)、射頻(RF)裝置、感測器元件、微機電系統(MEMS)設備、訊號處理設備(例如，數位訊號處理(DSP)晶片)、前端設備(例如，類比前端(AFE)晶片)等或其組合(例如，單晶片系統(SoC)晶片)。積體電路晶粒50可以形成在晶片40中，晶片40可以包括不同的元件區域，這些元件區域在後續步驟中被分割以形成多個積體電路晶粒50。具體地，在切割道區域48中執行後續的分割製程，可以將元件區域分開。在一些實施例中，切割道區域48提供測試線，其可用於在製造過程期間執行電力測試和/或良率測試。每個積體電路晶粒50包括半導體基板52、互連結構54和設置在絕緣接合層68中的接合焊墊66。

半導體基板52可以是摻雜或未摻雜的矽基板，或是絕 緣體上半導體(SOI)基板的主動層。半導體基板52可以包括其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包括矽-鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦和/或磷化砷化鎵銦；或其組合。也可以使用其他基板，例如多層或梯度基板。半導體基板52具有主動表面(例如，面向上的表面)和被動表面(例如，面向下的表面)。元件位於半導體基板52的主動表面處。元件可以是主動元件(例如，電晶體、二極體等)、電容器、電阻器等。被動表面可以沒有元件。

互連結構54位於半導體基板52的主動表面之上，並且用於電性連接半導體基板52的裝置以形成一個或多個積體電路。互連結構54可以包括在一個或多個介電層54B中的金屬化圖案54A。用於介電層54B的可接受的介電材料包括氧化物，例如氧化矽或氧化鋁；氮化物，例如氮化矽；碳化物，例如碳化矽；類似物；或其組合，如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽等。也可以使用其他介電材料。金屬化圖案54A可以包括導電通孔和/或導線，以與半導體基板52的裝置互連。金屬化圖案54A可以由導電材料形成，例如金屬，例如銅、鈷、鋁、金、其組合等。互連結構54可以透過鑲嵌製程形成，例如單鑲嵌製程、雙鑲嵌製程等。互連結構54還可以包括金屬焊墊54C(例如，鋁焊墊、銅焊墊等)，其穿過一個或多個鈍化層連接到互連結構54的最頂部金屬化圖案54A。在金屬焊墊54C周圍 還可形成附加絕緣層(例如，鈍化層54D)，以提供平坦表面，在該平坦表面上形成覆蓋部件(例如，接合焊墊66和絕緣接合層68，參見圖6)。

圖2至圖4C是在將積體電路晶粒50與晶片40分離的分割製程期間的中間步驟的不同視圖。從圖2開始，形成延伸穿過互連結構54並進入半導體基板52的溝槽58。溝槽58可以在相鄰積體電路晶粒50之間的切割道區域48中被圖案化。在一些實施例中，切割道區域48可以足夠寬以容納溝槽58和晶片40的測試線區域。

在一些實施例中，溝槽58是透過微影和蝕刻製程的組合來形成。例如，溝槽58可以在切割道區域48中的電漿切割(plasma dicing)製程中形成。電漿切割製程可以包括在互連結構上方形成圖案罩幕56。圖案罩幕56可以是光阻，其在旋塗製程中沉積在互連結構54上並透過微影(例如，曝光和顯影)圖案化以定義暴露切割道48中的互連結構54的開口。電漿切割製程透過圖案罩幕56中的圖案(例如，開口)蝕刻互連結構54和半導體基板52的部分。在一些實施例中，電漿切割是乾電漿製程，諸如使用基於氟的電漿、基於氬的電漿、基於氧的電漿、基於氮的電漿等的反應離子蝕刻(RIE)。溝槽58可以延伸穿過互連結構54到達半導體基板52中的期望深度。然而，溝槽58可以不完全延伸穿過半導體基板52，並且半導體基板52的下部可以保留以將晶片40中的積體電路晶粒50連接在一起。

在圖3中，在溝槽58中執行表面處理以在溝槽58的暴露表面上形成表面區域60。表面區域60可以是疏水性的。在一些實施例中，表面處理是基於氟的處理，例如使用含氟溶液的濕式清潔製程、基於氟的電漿製程等。在一些實施例中，基於氟的電漿製程可以在25℃至500℃範圍內的溫度和0Torr至1.316 x 10^-3Torr(一個大氣壓力)的壓力下執行。在其他實施例中可以應用形成疏水表面的其他處理。表面處理使得溝槽58的表面疏水，使得隨後形成的保護層(例如，保護層62，參見圖4A)可以沉積在互連結構54上，而不明顯沉積在溝槽58中。當表面處理是基於氟的處理時，所得表面區域60可同樣包含氟並被稱為氟化保護層。例如，表面區域60可包含5重量%(wt%)或更多的氟，這有利於溝槽58中的疏水表面。已經觀察到，當表面區域60具有小於5wt%的氟時，它們可以保持親水性並且不會顯著阻止隨後形成的保護層在溝槽58中的沉積。表面區域60還可包含碳、氧、矽、氮或其組合。表面區域60的特定材料成分可取決於其上形成有表面區域60的互連結構54和/或半導體基板52的材料。例如，半導體基板52上的表面區域60的部分可以包括氟和矽，而互連結構54上的表面區域60的部分可以包括氟與碳、氧、氮和/或矽的組合。表面區域60的厚度可以在60埃至10μm的範圍內。

可以在圖案罩幕56覆蓋互連結構54的同時執行表面處理。結果，可以在溝槽58中選擇性地形成表面區域60，而無需 在互連結構54上方全面地形成表面區域60。例如，在表面處理之後，互連結構54的頂表面可以保持親水性，使得可以在其上沉積保護層(例如，保護層62，參見圖4A)。在表面處理之後，可以去除圖案罩幕56。例如，當圖案罩幕56是光阻時，可以透過灰化製程剝離圖案罩幕56。

在圖4A中，保護層62設置在互連結構54上。在一些實施例中，保護層62是透過旋塗製程等沉積的BARC層。由於表面處理和疏水表面區域60，保護層62可不明顯沉積在溝槽58內。防止保護層62沉積在溝槽58中實現了諸如減少製造缺陷和提高產量之類的優點。

例如，圖4B示出了未處理的基板52上的保護層62的材料62’。因為在圖4B中沒有執行上述表面處理製程且沒有形成表面區域60，所以基板52的表面保持親水性。具體地，可以透過材料62’和半導體基板52之間的液-氣界面處的接觸角θ₁小於10°來衡量基板52的親水特性。材料62’可以容易地沉積在親水表面上(例如，填充溝槽58的至少上部)，且積體電路晶粒50在後續平坦化製程之後可能不完全分離(參見圖5)。例如，保護層62可以堵塞溝槽58並將相鄰的積體電路晶粒50黏附在一起，從而防止積體電路晶粒50分離。即使當積體電路晶粒50被完全單片化時，保護層62也可能在單片化的積體電路晶粒50的側壁上留下不期望的殘留物。殘留物可能會在後續封裝製程期間導致製造缺陷(例如，間隙填充空隙)。

相反地，圖4C示出了具有表面區域60的基板52上的保護層62的材料62’，其透過上述表面處理形成。表面區域60提供排斥材料62’並防止材料62’沉積在溝槽58內的疏水表面。表面區域60的疏水特性可以由材料62’和表面區域60之間的液-氣界面處的接觸角θ₂大於10°來證明。因為表面區域60排斥保護層62，所以可以更容易分割積體電路晶粒50並且可以避免在分割的積體電路晶粒50的側壁上有不想要的殘留物。

也如圖4A所示，膠帶64黏附在晶片40，例如黏附到保護層62的頂表面。膠帶64在隨後的分割製程期間支撐晶片40，並且保護層62充當晶片和膠帶64之間的中間緩衝器。例如，保護層62保護互連結構54的頂表面免於與膠帶64直接接觸，進而降低互連結構54損壞的風險。

在圖5中，執行背面平坦化製程以減薄半導體基板52。可執行平坦化製程，以去除半導體基板52超出溝槽58的部分。具體地，平坦化製程去除半導體基板52的連接積體電路晶粒50的部分並且從半導體基板52的背面暴露溝槽58。在一些實施例中，平坦化製程是CMP製程、機械研磨製程、回蝕製程、其組合等。

在對半導體基板52執行背面平坦化製程之後，可以去除膠帶64，並且可以執行清潔製程以去除保護層62。清潔製程可以使用合適的清潔溶液的濕式清潔等。在一些實施例中，清潔溶液可包括去離子水(DI水)、鹼性溶液、氨基溶液(例如，包含 Na、K、C、O、H等)、其組合等。因為保護層62沒有顯著沉積在溝槽58內，所以保護層62可以更容易地透過清潔製程去除，而不會留下不想要的殘留物或非預期地將積體電路晶粒50黏附在一起的部分。結果，如圖6所示，積體電路晶粒50可以彼此完全分離。

圖6示出了上述圖2至圖5所描述的分割製程之後的單一積體電路晶粒50。在所示實施例中，由於上述切割製程，表面區域60形成在積體電路晶粒50的相對側壁上。在其他實施例中(例如，當積體電路晶粒50位於晶片邊緣時)，積體電路晶粒50的至少一個側壁可以沒有表面區域60(參見例如圖14B和圖18B)。

此外，接合焊墊66形成在積體電路晶粒50的前側50F上的絕緣接合層68中。接合焊墊66可以是進行外部連接的導電柱、焊墊等。接合焊墊66可以由諸如銅、鋁等金屬形成，並且可以透過例如電鍍等形成。在一些實施例中，接合焊墊66可以透過導電通孔(有時稱為接合焊墊通孔)電性連接到互連結構54的導電部件(例如，金屬焊墊54C)。

接合焊墊66可以設置在積體電路晶粒50的前側50F處的絕緣接合層68中。絕緣接合層68可以由適合後續介電質對介電質接合的材料製成，例如氧化矽、氮氧化矽等。絕緣接合層68可以例如透過旋塗、層壓、化學氣相沉積(CVD)等沉積在互連結構上。接合焊墊66可以利用例如鑲嵌製程形成在絕緣接合層 中，並且可以執行平坦化製程(例如，化學機械拋光(CMP)等)，使得接合焊墊66的頂表面和絕緣接合層68(在製程變化範圍內)是共面的並且暴露在積體電路晶粒50的前側50F處。如下面將更詳細描述的，積體電路晶粒50的平坦化前側50F將直接接合到另一封裝部件，例如另一積體電路晶粒。

在一些實施例中，積體電路晶粒50是包含多個半導體基板52的堆疊元件。例如，積體電路晶粒50可以是包含多個記憶體晶粒的記憶體元件，諸如混合儲存立方體(HMC)裝置、高頻寬記憶體(HBM)裝置等。在此類實施例中，積體電路晶粒50包括透過基板通孔或矽通孔(TSV)互連的多個半導體基板52。每個半導體基板52可以(或可以不)具有單獨的互連結構54。

圖7至圖14B是根據一些實施例的用於形成積體電路封裝的製程期間的中間步驟的剖面圖，其中積體電路晶粒50與其他封裝元件一起封裝。為了方便說明，在圖7至圖14B中可以簡化積體電路晶粒50的細節。雖然圖7至圖14B示出了特定的封裝配置(例如，系統整合晶片(SoIC)封裝配置)，但是應理解，其他封裝配置(例如，整合扇出型(InFO)封裝、CoWoS(Chip on Wafer on Substrate)封裝等)也可以使用。

在圖7至圖14B中，透過將積體電路晶粒50接合到載體基板100上的積體電路晶粒70來形成積體電路封裝(標記為150A和150B，參見圖14A和14B)。因為積體電路晶粒50接合在積體電路晶粒70上方，所以積體電路晶粒50和積體電路晶粒 70也可以分別稱為頂部積體電路晶粒50和底部積體電路晶粒70。

首先參考圖7，示出了位於載體基板100上的積體電路晶粒70。載體基板100可以是玻璃載體基板、陶瓷載體基板等。載體基板100可以是晶圓，使得多個封裝件可以同時形成在載體基板100上。絕緣接合層102設置在載體基板100的頂部表面上。絕緣接合層102可以包括使用諸如CVD、PVD、ALD、高密度電漿化學氣相沉積(HDPCVD)等的合適的沉積製程來沉積的諸如氧化矽、氮化矽、氮氧化矽等的含矽介電材料。在一些實施例中，對準標記101可選地設置在絕緣接合層102中。對準標記101可以促進結構(例如，積體電路晶粒70)在載體基板100上的精確放置。可選地，然後可以執行平坦化步驟以平整絕緣接合層102的頂部表面，使得絕緣接合層102具有高度的平坦度。

積體電路晶粒70可以連接到載體基板100。積體電路晶粒70面朝下設置，使得積體電路晶粒70的前側70F面向載體基板100並且積體電路晶粒70的背面70B背向載體基板100。積體電路晶粒70包括基板72、互連結構74、基板72中的導電通孔76以及絕緣接合層78。

基板72可以是一塊半導體基板、絕緣體上半導體(SOI)基板、多層半導體基板等。基板72可包括半導體材料，例如矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包括矽-鍺、磷化砷化 鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦和/或磷化砷化鎵銦；或其組合。也可以使用其他基板，例如多層或梯度基板。基板72可以是摻雜的或未摻雜的。在一些實施例中，諸如電晶體、二極體等的主動元件可以形成在基板72的前側中和/或上。在一些實施例中，除了主動元件之外或取代主動元件，可以在基板72的前側上形成諸如電容器、電阻器等的被動元件。

互連結構74位於基板72的前表面上方，並用於電性連接基板72的裝置。這樣一來，積體電路晶粒70的前側70F可以指基板72在其上佈置有互連結構74和任何裝置的一側。互連結構74可以包括一個或多個介電層以及介電層中對應的金屬化圖案。用於介電層的可接受的介電材料包括氧化物，例如氧化矽或氧化鋁；氮化物，例如氮化矽；碳化物，例如碳化矽；類似；或其組合，如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽等。也可以使用其他介電材料，例如聚合物，例如聚苯並噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)基聚合物等。金屬化圖案可以包括導電通孔和/或導線以將任何裝置互連在一起和/或互連到外部裝置。金屬化圖案可以由導電材料形成，例如金屬，例如銅、鈷、鋁、金、其組合等。互連結構74可以透過鑲嵌製程形成，例如單鑲嵌製程、雙鑲嵌製程等。

導電通孔76嵌入在基板72和/或互連結構74中。導電通孔76電耦合到互連結構74的金屬化圖案。導電通孔76有時也稱為TSV。作為形成導電通孔76的範例，可以透過例如蝕 刻、銑削、雷射技術、其組合等，在互連結構74和/或基板72中形成凹槽。薄介電材料可以例如透過使用氧化技術在凹陷中形成。薄阻擋層可以例如透過CVD、原子層沉積(ALD)、物理氣相沉積(PVD)、熱氧化、其組合等共形地沉積在開口中。阻擋層可以由氧化物、氮化物、碳化物、其組合等形成。導電材料可以沉積在阻擋層上方和開口中。導電材料可以透過電化學電鍍製程、CVD、ALD、PVD、其組合等形成。導電材料的例子是銅、鎢、鋁、銀、金、其組合等。透過例如CMP從互連結構74或基板72的表面去除多餘的導電材料和阻擋層。阻擋層和導電材料的剩餘部分形成導電通孔76。導電通孔76電性連接至互連結構74的金屬化圖案。

在一些實施例中，導電通孔76可以形成在積體電路晶粒70的第一區域71A中，而不形成在積體電路晶粒70的第二區域71B中。第二區域71B可以對應於隨後可以接合虛設晶粒以用於改善散熱的位置(例如，虛設晶粒80，參見圖10)。在其他實施例中，導電通孔76可以平均地形成在積體電路晶粒70中。

積體電路晶粒70最初可以形成為晶片的一部分，隨後將其分割以將積體電路晶粒70與晶片的其他部件分離。在所示的實施例中，在不執行上面關於圖2-5描述的表面處理的情況下對積體電路晶粒70進行分割。這樣，積體電路晶粒70的側壁表面可能是親水的並且沒有任何表面區域。例如，積體電路晶粒70的側壁可以完全不含任何含氟表面區域或具有小於5wt%的氟。 在其他實施例中，切割製程基本上可以類似於上面在圖2-5中所描述的切割製程。在此類實施例中，積體電路晶粒70的側壁可以包括疏水性的表面區域(例如，具有氟含量超過5wt%的含氟表面區域)。隨後在圖15至圖18B的實施例中描述這樣的實施例。

絕緣接合層78形成在積體電路晶粒70的前側上，例如互連結構74上。絕緣接合層78可以使用與上述絕緣接合層102類似的製程由類似的材料形成。可以透過使用介電質對介電質接合製程(例如，氧化物對氧化物接合)將絕緣接合層102和78接合在一起來將積體電路晶粒70連接到載體基板100。介電質對介電質接合可以透過活化絕緣接合層102和/或絕緣接合層78來引發所述接合，隨後施加壓力、熱和/或其他接合製程步驟，以將絕緣接合層102接合到絕緣接合層78表面。可以使用例如乾式處理、濕處理、電漿處理、暴露於H₂、暴露於N₂、暴露於O₂、這些的組合等，來執行活化絕緣接合層102和/或絕緣接合層78。在使用濕處理的實施例中，例如可以使用RCA清潔製程。透過活化處理，絕緣接合層102和/或絕緣接合層78的表面處的OH基團的數量會增加。在絕緣接合層102和/或絕緣接合層78的表面被活化之後，絕緣接合層102和絕緣接合層78可以在相對低的溫度(例如，室溫)下接觸在一起以形成弱接合。隨後，進行退火以強化弱鍵並形成熔合結合。在退火期間，OH鍵的H被脫氣，而在絕緣接合層102和絕緣接合層78之間形成Si-O-Si 鍵，從而強化該鍵(例如，形成共價鍵)。

在圖8中，絕緣材料104形成在載體基板100之上並且圍繞積體電路晶粒70。在一些實施例中，絕緣材料104是經由PVD、CVD等沉積的介電質、間隙填充材料，如氧化矽、氮化矽、氧氮化矽、碳氮氧化矽、其組合等。在一些實施例中，絕緣材料104是透過加壓成型、轉注成型等隨後進行固化製程而形成的成型材料或化合物。成型材料可以包括或可以不包括填充材料(例如，二氧化矽填充物)。絕緣材料104可以形成在積體電路晶粒70的前側70F上方，使得積體電路晶粒70至少部分地被掩埋或覆蓋。可執行平坦化製程以使絕緣材料104的頂表面和積體電路晶粒70的背面70B平坦化。平坦化製程可以是CMP、回蝕、其組合等。在所示實施例中，積體電路晶粒70透過絕緣材料104的平坦化而暴露，使得積體電路晶粒70和絕緣材料104的頂表面(在製程變化內)基本上水平。所述平坦化也可以去除部分半導體基板72以暴露導電通孔76。絕緣材料104包圍並保護積體電路晶粒70。

在圖9中，絕緣接合層108和接合焊墊106位於積體電路晶粒70的背面70B上。絕緣接合層108和接合焊墊106可以分別由與如上所述的絕緣接合層68和接合焊墊66類似的材料和類似的製程製成。可以沉積絕緣接合層108以覆蓋積體電路晶粒70的背面70B和絕緣材料104。接合焊墊106可以形成在導電通孔76之上並且與導電通孔76電性連接。在導電通孔76沒有設 置在積體電路晶粒70的第二區域71B中的實施例中，接合焊墊106也可以不形成在積體電路晶粒70的第二區域71B上方。

在圖10中，積體電路晶粒50被接合到積體電路晶粒70。在一些實施例中，積體電路晶粒50執行與積體電路晶粒70不同的功能。例如，積體電路晶粒70可以是邏輯處理晶粒，並且積體電路晶粒可以是記憶體晶粒。在其他實施例中，積體電路晶粒50和70可以執行與邏輯處理/記憶體不同的功能，或積體電路晶粒50和70可以執行相同的功能。

積體電路晶粒50和積體電路晶粒70透過介電質對介電質接合和金屬對金屬接合製程(有時稱為混合接合)以面對面的方式直接接合，使得積體電路晶粒50的前側50F被接合至積體電路晶粒70的背面70B。具體地，積體電路晶粒50的絕緣接合層68通過介電質對介電質接合而接合至積體電路晶粒70上的絕緣接合層108，而不使用任何黏合材料(例如晶粒附著膜)，並且積體電路晶粒50的接合焊墊66透過金屬對金屬接合而接合到積體電路晶粒70上的接合焊墊106，而不使用任何共晶材料(例如，焊料)。所述接合可以包括表面活化、預接合和退火。表面活化可以包括活化絕緣接合層108和/或絕緣接合層68可以使用例如乾式處理、濕處理、電漿處理、暴露於H₂、暴露於N₂、暴露於O₂、這些的組合等。在使用濕處理的實施例中，例如可以使用RCA清潔製程。透過活化處理，絕緣接合層108和/或絕緣接合層68的表面處的OH基團的數量增加。在絕緣接合層108和/或 絕緣接合層68的表面被活化之後，透過施加小的壓力將積體電路晶粒50壓靠在積體電路晶粒70上來進行預接合。預接合在低溫下進行，例如室溫，例如約15℃至約30℃範圍內的溫度。然後，絕緣結合層68和108的結合強度在隨後的退火步驟中得到改善，其中絕緣結合層68和108在高溫下退火，例如在約100℃至約450℃範圍內的溫度。在退火之後，形成諸如共價鍵的鍵來接合絕緣接合層68和108。接合焊墊66和106以一對一對應的方式彼此連接。接合焊墊66和106可以在預接合之後物理接觸，或者可以在退火期間膨脹以形成物理接觸。此外，在退火期間，接合焊墊66和106的材料(例如，銅)混合，以形成金屬對金屬接合。因此，所得的接合是混合接合(hybrid bond)，包括介電質對介電質接合和金屬對金屬接合。積體電路晶粒50可以接合在積體電路晶粒70的其中佈置有導電通孔76的第一區域71A上。結果，積體電路晶粒50內的電路可以透過接合焊墊66和導電通孔76電性連接到積體電路晶粒70內的電路。

也如圖10所示，虛設晶粒80接合在積體電路晶粒70的第二區域71B上方。虛設晶粒80可以是其中沒有設置任何裝置的一塊半導體晶粒(例如，矽晶粒)等，其可包括虛設晶粒80以促進熱量從完成的封裝中的積體電路晶粒70消散。在一些實施例中，虛設晶粒80可以最初形成在晶片中，並且可以應用與上面圖2至圖5中描述的處理類似的切割處理來將虛設晶粒80與芯片分離。具體地，可以對虛設晶粒80進行表面處理，使得 虛設晶粒80具有由表面區域82提供的疏水側壁。在虛設晶粒80上執行的表面處理是基於氟的處理的實施例中，表面區域82也包含氟。在一些實施例中，表面區域82的氟濃度可以是至少5wt%，以提供疏水側壁並實現上述益處(例如，乾淨分離和減少虛設晶粒80上的殘留物)。絕緣接合層84可以設置在虛設晶粒80上，且絕緣接合層84可以利用介電質對介電質接合製程將虛設晶粒80直接接合到絕緣接合層108。具體地，絕緣接合層84和108可以利用與如上所述的接合絕緣接合層78和102類似的製程來接合在一起。

在圖11中，絕緣材料110形成在絕緣接合層108上方以及積體電路晶粒50和虛設晶粒80周圍。絕緣材料110可以使用與上述絕緣材料104類似的製程由類似的材料形成。例如，在一些實施例中，絕緣材料110是透過PVD、CVD等沉積的介電質、間隙填充材料，例如氧化矽、氮化矽、氧氮化矽、碳氮氧化矽、其組合等。在一些實施例中，絕緣材料110是透過加壓成型、轉注成型等隨後進行固化製程而形成的成型材料或化合物。成型材料可以包括或可以不包括填充材料(例如，二氧化矽填充物)。可以執行平坦化製程以使絕緣材料110的頂表面和積體電路晶粒50的背面50B平坦化。平坦化製程可以是CMP、回蝕、其組合等。在所示實施例中，積體電路晶粒50和虛設晶粒80透過絕緣材料110的平坦化而暴露，使得積體電路晶粒50、虛設晶粒80和絕緣材料104的頂表面(在製程變化範圍內)基本上水 平。

作為上面在圖2至圖5中描述的分割製程的結果，積體電路晶粒50和/或虛設晶粒80的側壁可以是疏水性的並且包括表面區域60和82。疏水側壁排斥來自先前製程步驟的任何不想要的殘留物積聚在積體電路晶片50和/或虛設晶粒80的側壁上。因此，絕緣材料110可以沉積在積體電路晶粒50和虛設晶粒80周圍，並且具有對積體電路晶粒50和虛設晶粒80的側壁的改進的黏附性，並且可以減少製造缺陷。

在圖12中，載體基板120附接在積體電路晶粒50、虛設晶粒80和絕緣材料110上方。載體基板120基本上可以類似於如上所述的載體基板100。為了附接載體基板120，在積體電路晶粒50、虛設晶粒80和絕緣材料110上方沉積絕緣接合層112A，並且在載體基板120上方沉積絕緣接合層112B。絕緣接合層112A和112B可以使用與上述絕緣接合層102類似的製程由類似的材料製成。然後可以利用與如上所述的接合絕緣接合層78和102類似的介電質對介電質接合製程將絕緣接合層112A和112B接合在一起。所得接合的絕緣接合層112A和112B可以統稱為接合層112。結果，載體基板120被接合在積體電路晶粒50、虛設晶粒80和絕緣材料110之上。

在圖13中，可以翻轉整個結構，並且可以從積體電路晶粒70的前側70F去除載體基板100。去除載體基板100可以包括平坦化製程，例如CMP、研磨、回蝕、其組合等。去除載體基 板100可以進一步去除絕緣接合層102並暴露積體電路晶粒70和絕緣材料104。

在圖14A和14B中，在積體電路晶粒70和絕緣材料110上方形成一層或多層鈍化層114。鈍化層114可以包括介電材料(例如，氧化矽、氮化矽、氮氧化矽等)、聚合物材料(例如，聚醯亞胺、聚苯並噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)基聚合物等)或其組合。例如，鈍化層114可以包括介電層114A和介電層114A上方的聚合物層114B。鈍化層114的其他配置也是可能的。

另外，凸塊下金屬層(UBM)116形成在鈍化層114上並延伸穿過鈍化層114。UBM 116可以電氣連接到積體電路晶粒70的互連結構74中的金屬化圖案。作為形成UBM 116的範例，可以在鈍化層114中圖案化多個開口以暴露互連結構74。在一些實施例中，圖案化所述開口可以透過微影和蝕刻的組合來實現。在其他實施例中，鈍化層114中的開口可以透過例如雷射鑽孔來實現。在開口中形成晶種層(未示出)。在一些實施例中，晶種層是金屬層，其可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層和鈦層上方的銅層。晶種層可以使用例如PVD等形成。然後在晶種層上形成光阻並圖案化。光阻可以透過旋塗等形成，並且可以曝光以進行圖案化。光阻的圖案對應於UBM 116。所述圖案化形成穿過光阻的開口，以暴露晶種層。然後，在光阻的開口中以及晶種層的暴露部分上形 成導電材料。導電材料可以透過鍍覆形成，例如電鍍或化學鍍等。導電材料可以包括金屬，例如銅、鈦、鎢、鋁等。然後，去除光阻和晶種層中未形成導電材料的部分。可以透過可接受的灰化或剝離製程去除光阻，例如使用氧電漿等。一旦光阻被去除，晶種層的暴露部分就被去除，例如使用可接受的蝕刻製程。晶種層和導電材料的剩餘部分形成UBM 116。

此外，導電連接器118形成在UBM 116上。導電連接器118可以是球柵陣列(BGA)連接器、焊球、金屬柱、受控崩潰晶片連接(C4)凸塊、微凸塊、無電鍍鎳-無電鍍鈀浸金技術(ENEPIG)形成的凸塊等。導電連接器118可以包括導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，透過蒸鍍、電鍍、印刷、焊料轉移、球放置等最初形成一焊料層來形成導電連接器118。一旦在結構上形成焊料層，就可以執行回流，以便將材料成形為期望的凸塊形狀。在另一實施例中，導電連接件118包括經由濺鍍、印刷、電鍍、化學鍍、CVD等形成的金屬柱(例如銅柱)。金屬柱可以是無焊料的並且具有基本上垂直的側壁。在一些實施例中，金屬蓋層形成在金屬柱的頂部上。金屬覆蓋層可以包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀-金、鎳-金等或其組合，並且可以透過電鍍製程形成。

由此，形成半導體封裝件150A和150B。圖14A示出了半導體封裝150A，其中表面區域60和表面區域82分別形成在積體電路晶粒50和虛設晶粒80的所有側壁上。結果，積體電路 晶粒50和虛設晶粒80的所有側壁都是疏水性的並且可以包含氟。圖14B示出了半導體封裝150B，其中表面區域60和表面區域82僅分別形成在積體電路晶粒50和虛設晶粒80的子集(subset)側壁上。結果，積體電路晶粒50和虛設晶粒80的一些側壁是疏水性的並且可以包括氟，而積體電路晶粒50和虛設晶粒80的其他側壁是親水性的並且可以基本上不包括任何氟(例如，低於5wt%的氟)。

圖7至圖14B示出了封裝製程，其中積體電路晶粒70沒有經過表面處理(例如，基於氟的處理)以形成疏水側壁區域。在其他實施例中，可用與上面圖2-5中描述的基本上類似的製程對積體電路晶粒70執行表面處理。在此類實施例中，積體電路晶粒70的側壁可以包括疏水性的表面區域(例如，具有氟含量超過5wt%的含氟表面區域)。圖15至18B示出了將具有疏水表面區域的積體電路晶粒70與積體電路晶粒50一起封裝的中間處理步驟。在圖15至圖18B中，除非另有說明，相似的附圖標記表示通過與圖7至圖14B的實施例相似的製程所形成的相似元件。

在圖15中，積體電路晶粒70連接到載體基板100。每個積體電路晶粒70包括半導體基板72、互連結構74和嵌入半導體基板72中的導電通孔76，如上圖7所描述的。積體電路晶粒70最初可以形成為晶片的一部分，然後使用上面在圖2至圖5中描述的切割製程來切割單晶粒。具體而言，如圖2所示，可以沿 著切割道區域在晶片中對溝槽進行圖案化。然後，如圖3所示，可以在溝槽中進行表面處理，例如基於氟的處理。基於氟的處理在溝槽的側壁(其也對應於半導體基板72和互連結構74的側壁)上產生表面區域90。在一些實施例中，表面區域90包含氟，例如濃度為5wt%或更高的氟，以在溝槽中產生疏水側壁。已經觀察到，當表面區域90具有小於5wt%的氟時，它們可保持親水性並且不會顯著阻止隨後形成的保護層在溝槽中的沉積。所述表面區域90還可包含碳、氧、矽、氮或其組合。表面區域90的特定材料成分可取決於其上形成有表面區域90的互連結構74和/或半導體基板72的材料。例如，半導體基板72上的表面區域90的部分可以包括氟和矽，而互連結構74上的表面區域90的部分可以包括氟與碳、氧、氮和/或矽的組合。表面區域90的厚度可以在60埃至10μm的範圍內。

在執行表面處理之後，可以使用圖5中所述的類似製程來執行背面平坦化製程以去除將積體電路晶粒70連接到晶片的半導體基板72的部分。背面平坦化製程可以暴露也可以不暴露導電通孔76。在背面平坦化製程期間，晶片可以附著到膠帶，並且保護層可以覆蓋晶片的正面以防止因與膠帶直接接觸而造成損壞。由於溝槽中的表面處理和疏水側壁，保護層的材料不沉積在溝槽內，從而允許改善積體電路晶粒70的分離並避免積體電路晶粒70的側壁上的不期望的表面殘留物。然後可以如上所述去除膠帶和保護層，從而產生完全單片化的積體電路晶粒70。然 後，可以透過絕緣接合層78和102以與上述圖7類似的方式將經分割的積體電路晶粒接合到載體基板100。儘管圖15示出了兩個積體電路晶粒70被接合到載體基板100，但是任何數量的積體電路晶粒70可以被接合到載體基板100。

在圖16中，絕緣材料104以與上面圖8中描述的類似的方式沉積在積體電路晶粒70周圍。由於疏水表面區域90，可以減少積體電路晶粒70的側壁上的表面殘留物，並且可以在積體電路晶粒70周圍以改進的黏附性和更少的缺陷(例如，間隙)來沉積絕緣材料104。此外，圖16中，絕緣接合層108沉積在積體電路晶粒70上方，接合焊墊106形成在積體電路晶粒70的導電通孔76上。絕緣接合層108和接合焊墊106可以採用與上面圖9所述的類似的方式形成。在積體電路晶粒70包含沒有導電通孔76的區域的實施例中，接合焊墊106同樣可以不形成在沒有導電通孔76的區域上。

在圖17中，積體電路晶粒50和虛設晶粒80以與上面圖10中描述的類似的方式接合到積體電路晶粒70。例如，積體電路晶粒50可以透過介電質對介電質和金屬對金屬接合直接接合到積體電路晶粒70，並且積體電路晶粒50內的電路可以電性連接到積體電路晶粒70內的電路。積體電路晶粒70由導電通孔76、接合焊墊106和接合焊墊66構成。此外，虛設晶粒80可以透過絕緣接合層108和84的直接介電質對介電質接合而直接接合到積體電路晶粒70。如上所述，積體電路晶粒50和虛設晶粒 80可以分別包括疏水表面區域60和82。此外，在圖17中，以與上面在圖11中描述的類似的方式在積體電路晶粒50和虛設晶粒80周圍形成絕緣材料110。

在圖18A和圖18B中，載體基板200被接合到積體電路晶粒50、虛設晶粒80和絕緣材料110，並且以與上面在圖12至圖13中描述的類似的方式去除載體基板100。此外，以與上面在圖14A和14B中描述的類似的方式在積體電路晶粒70和絕緣材料104上方形成一個或多個鈍化層114。然後，穿過鈍化層114形成UBM 116和導電連接器118，以電性連接到積體電路晶粒50和70，如上圖在圖14A和圖14B中所描述的。

圖18A示出了半導體封裝152A，其中表面區域90形成在積體電路晶粒70的所有側壁上。結果，積體電路晶粒70的所有側壁都是疏水性的並且可以包含氟。圖18B示出了半導體封裝152B，其中表面區域90僅形成在積體電路晶粒70的子集側壁上。結果，積體電路晶粒70的一些側壁是疏水性的並且可以包括氟，而積體電路晶粒70的其他側壁是親水性的並且可以基本上不包括任何氟(例如，小於5wt%的氟)。

根據各種實施例，執行分割製程以將單獨的半導體晶粒與晶片分離。分割製程可以包括在晶片的切割道區域中圖案化溝槽，以及執行表面處理以在溝槽中提供疏水側壁。在一些實施例中，表面處理是基於氟的處理。疏水側壁可以防止保護層(例如，背面抗反射塗層(BARC)層等)在隨後的分割步驟中沉積 在溝槽中。然後可以執行平坦化製程以去除晶片的背面，從而沿著溝槽分離半導體晶粒。

保護塗層可以在平坦化製程期間保護半導體晶片，並且可以在平坦化製程之後使用清潔製程來去除保護層。由於保護層沒有沉積在溝槽中，因此清潔製程可以更有效地去除保護層，從而提高產量並減少重建晶圓(RW)工具故障。例如，當保護層填充溝槽時，半導體晶粒可能無法成功地與晶圓分離，導致RW故障。此外，疏水側壁可防止積體電路晶粒的側壁上出現不想要的殘留物，有助於減少後續封裝步驟期間的製造缺陷。

在一些實施例中，封裝包括第一積體電路晶粒；第二積體電路晶粒，位於第一積體電路晶粒上方並接合至第一積體電路晶粒，以及第一絕緣材料位於第一積體電路晶粒上方且圍繞第二積體電路晶粒。第二積體電路晶粒的第一表面區域是疏水性的，第一積體電路晶粒和第二積體電路晶粒透過介電質對介電質接合和金屬對金屬接合接合在一起。第一絕緣材料接觸第一表面區域。在一些實施例中，第二積體電路晶粒的第一表面區域包含氟。在一些實施例中，第一表面區域的氟濃度為至少5wt%。在一些實施例中，第一表面區域也包含碳、氧、矽、氮或其組合。在一些實施例中，封裝還包括虛設晶粒，利用介電質對介電質接合接合到第一積體電路晶粒，其中第一絕緣材料圍繞虛設晶粒。在一些實施例中，虛設晶粒的第二表面區域是疏水性的並且包含氟。在一些實施例中，第一積體電路晶粒的第三表面區域是疏水 性的並且包含氟。在一些實施例中，封裝還包括圍繞第一積體電路晶粒的第二絕緣材料，其中第二絕緣材料接觸第三表面區域。

在一些實施例中，封裝包括包含第一積體電路晶粒的封裝；圍繞第一積體電路晶粒的第一絕緣材料；第二積體電路晶粒，位於第一積體電路晶粒上方並接合至第一積體電路晶粒，以及第二絕緣材料位於第一積體電路晶粒上方且圍繞第二積體電路晶粒。第二積體電路晶粒的第一表面區域包括氟，其中第一表面區域的氟濃度為至少5wt%，並且第一表面區域設置在第二絕緣材料和第二積體電路晶粒之間的界面處。在一些實施例中，第一積體電路晶粒的第二表面區域包括氟，且第二表面區域設置在第一絕緣材料和第一積體電路晶粒之間的界面處。在一些實施例中，第二表面區域的氟濃度為至少5wt%。在一些實施例中，封裝還包括虛設晶粒，其接合到第一積體電路晶粒並且設置在與第二積體電路晶粒相同水平，其中虛設晶粒的第三表面區域包含氟，其中第三表面區域的氟濃度表面區域至少為5wt%，並且其中第三表面區域設置在第二絕緣材料和第二積體電路晶粒之間的界面處。在一些實施例中，第二積體電路晶粒通過介電質對介電質接合和金屬對金屬接合被接合到第一積體電路晶粒。

在一些實施例中，一種方法包括蝕刻穿過互連結構並延伸到半導體基板中的溝槽，該溝槽位於設置在第一積體電路晶粒和第二積體電路晶粒之間的切割道區域中；在溝槽中執行表面處理以在第一積體電路晶粒的第一側壁中形成第一表面區域，其中 第一個表面區域是疏水性的；在第一積體電路晶粒上方沉積保護層並覆蓋溝槽；將膠帶貼附於與第一積體電路晶片相對的保護層的表面；對與膠帶相反的半導體基板的表面進行背面平坦化；在進行背面平坦化之後，請移除保護層和膠帶，以將第一積體電路晶片與第二積體電路晶片完全分離。在一些實施例中，上述表面處理是基於氟的處理。在一些實施例中，基於氟的處理是使用含氟溶液的濕式清潔製程或基於氟的電漿製程。在一些實施例中，該方法還包括將第一積體電路晶粒接合到第三積體電路晶粒；在第一積體電路晶粒周圍沉積絕緣材料，其中絕緣材料接觸第一表面區域。在一些實施例中，第三積體電路晶粒包括第二表面區域，位於第三積體電路晶粒的第二側壁，其中第二個表面區域是疏水性的。在一些實施例中，該方法還包括將虛設晶粒接合到第三積體電路晶粒，其中虛設晶粒包括第三表面區域，位於虛設晶粒的第三側壁，其中第三表面區域是疏水性的，並且其中絕緣材料接觸第三表面區域。在一些實施例中，蝕刻上述溝槽包括穿過互連結構的頂表面上的圖案化光阻蝕刻溝槽，並且其中執行上述表面處理包括在圖案化光阻覆蓋互連結構的頂表面時執行表面處理。

前文概述若干實施例的部件，使得所屬領域中具有通常知識者可更佳地理解本揭露的態樣。所屬領域中具有通常知識者應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的 基礎。所屬領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具有通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。

40:晶片

48:切割道區域

50:積體電路晶粒

52:半導體基板

54:互連結構

54C:金屬焊墊

58:溝槽

60:表面區域

62:保護層

64:膠帶

Claims (8)

1. 一種積體電路封裝，包括： 第一積體電路晶粒； 第二積體電路晶粒，位於所述第一積體電路晶粒上方並接合至所述第一積體電路晶粒，其中所述第二積體電路晶粒的第一表面區域是疏水性的，並且其中所述第一積體電路晶粒通過介電質對介電質接合和金屬對金屬接合和所述第二積體電路晶粒接合在一起；以及 第一絕緣材料，位於所述第一積體電路晶粒上方並圍繞所述第二積體電路晶粒，其中所述第一絕緣材料接觸所述第一表面區域，其中所述第一表面區域的氟濃度為至少5wt%。
2. 如請求項1所述的積體電路封裝，其中所述第一表面區域更包括碳、氧、矽、氮或其組合。
3. 如請求項1所述的積體電路封裝，更包括虛設晶粒，通過介電質對介電質接合接合到所述第一積體電路晶粒，其中所述第一絕緣材料圍繞所述虛設晶粒。
4. 一種積體電路封裝，包括： 第一積體電路晶粒； 第一絕緣材料，圍繞所述第一積體電路晶粒； 第二積體電路晶粒，位於所述第一積體電路晶粒上方並接合至所述第一積體電路晶粒，其中所述第二積體電路晶粒的第一表面區域包含氟，其中所述第一表面區域的氟濃度為至少5wt%；以及 第二絕緣材料，位於所述第一積體電路晶粒上方並圍繞所述第二積體電路晶粒，其中所述第一表面區域設置在所述第二絕緣材料和所述第二積體電路晶粒之間的界面處。
5. 如請求項4所述的積體電路封裝，其中所述第一積體電路晶粒的第二表面區域包括氟，其中所述第二表面區域設置在所述第一絕緣材料和所述第一積體電路晶粒之間的界面處。
6. 如請求項5所述的積體電路封裝，其中所述第二表面區域的氟濃度為至少5wt%。
7. 一種積體電路封裝的製造方法，包括： 蝕刻穿過互連結構並延伸到半導體基板中的溝槽，所述溝槽位於設置在第一積體電路晶粒和第二積體電路晶粒之間的切割道區域中； 在所述溝槽中執行基於氟的表面處理，以在所述第一積體電路晶粒的第一側壁中形成第一表面區域，其中所述第一表面區域是疏水性的，且所述第一表面區域的氟濃度為至少5wt%； 在所述第一積體電路晶粒上方沉積保護層並覆蓋所述溝槽； 將膠帶貼附於與所述第一積體電路晶粒相對的所述保護層的表面上； 對與所述膠帶相反的所述半導體基板的表面進行背面平坦化；以及 在進行所述背面平坦化之後，去除所述保護層和所述膠帶，以將所述第一積體電路晶粒與所述第二積體電路晶粒完全分離。
8. 如請求項7所述的積體電路封裝的製造方法，其中所述基於氟的表面處理是使用含氟溶液的濕式清潔製程或基於氟的電漿製程。

Images