TWI888147B - 電子封裝件及其製法 - Google Patents

Abstract

一種電子封裝件及其製法，主要在一接置有電子元件之佈線結構上設置熱電電路結構及熱導結構，其中，該熱導結構包含有熱導板及熱導柱，該熱導板及熱導柱形成有相互連通之中空腔室以供注入工作流體，且該熱導柱之一端連接該熱導板，另一端連接該熱電電路結構，以藉由溫度差產生電壓，進而驅使該熱導結構內部之工作流體流動，達到電子封裝件散熱效果。

Description

電子封裝件及其製法

本發明係有關一種半導體封裝技術，尤指一種電子封裝件及其製法。

隨著高效能運算(HPC；High Performance Computing)科技於現今生活上的應用日益廣泛與重要，例如在癌症藥物的開發或自動駕駛車子的自動感應偵測運算等方面的應用。而應用於該些領域的設備中之電子元件所使用的封裝結構多為扇出型封裝(Fan-out package，簡稱FO PKG)結構，例如扇出型多晶片模組(Fan-Out Multi-Chip Module，簡稱FOMCM)及FOEB(Fan-out embedded bridge die)等結構，皆對多晶片、多重佈線層數、大扇出尺寸、高散熱設計具有強烈的需求。

如圖1所示，業界為製作出上述的扇出型封裝結構，便藉由將橋接晶片11埋入封裝結構1中，之後再於橋接晶片11的上方設置重佈線層(Redistribution Layer，簡稱RDL)12，然後將如圖形處理單元(Graphics Processing Unit，簡稱GPU)等的功能晶片13及高頻寬記憶體(High Bandwidth Memory，簡稱HBM)14並列或疊置於重佈線層上。如 此，功能晶片13與高頻寬記憶體14便可經由橋接晶片11溝通，以達到信號傳輸的需求。

惟，前述封裝結構隨著電子產品功能需求愈來愈多，其需具有更高密度之電子元件(Electronic Components)及電子電路(Electronic Circuits)，故封裝結構在運作時將隨之產生更大量的熱能，因而若不能有效逸該熱量，將會造成封裝結構1之損害與產品信賴性問題。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

鑑於上述習知技術之種種缺失，本發明提供一種電子封裝件，係包括：佈線結構；熱電電路結構，設於該佈線結構上；電子元件，設於該佈線結構上，且電性連接該佈線結構；以及熱導結構，立設於該佈線結構上且遮蓋該電子元件，其中，該熱導結構包含有熱導板及熱導柱，該熱導板及熱導柱形成有相互連通之中空腔室以供注入工作流體，且該熱導柱之一端連接該熱導板，另一端連接該熱電電路結構，以藉由溫度差產生電壓驅使工作流體流動。

本發明復提供一種電子封裝件之製法，係包括：將電子元件設於一佈線結構上，且電性連接該佈線結構；於該佈線結構上佈設熱電電路結構；以及將熱導結構立設於該佈線結構上且遮蓋該電子元件，其中，該熱導結構包含有熱導板及熱導柱，該熱導板及熱導柱形成有相互連通之 中空腔室以供注入工作流體，且該熱導柱之一端連接該熱導板，另一端連接該熱電電路結構，以藉由溫度差產生電壓驅使工作流體流動。

前述之電子封裝件及其製法中，該電子元件包含有第一電子元件、第二電子元件及第三電子元件，該第一電子元件具有第一作用面且係設於一第一封裝層中，該第二電子元件具有第二作用面並係設置於該第一封裝層上方之第二封裝層中，該第三電子元件具有第三作用面並係設置於該第二封裝層上方之第三封裝層中，該第三作用面分別與該第一作用面及該第二作用面相對並電性連接。

前述之電子封裝件及其製法中，該第一作用面上係設有複數第一連接墊，且該複數第一連接墊中之至少部分係與該第三作用面直接電性連接。

前述之電子封裝件及其製法中，更包括一線路結構，其中，該線路結構係設於該至少一第二電子元件與該第三電子元件之間，並具有相對之第一表面與第二表面以及線路層，且該第三電子元件之該第三作用面係經由該線路層與該第二電子元件之該第二作用面電性連接。

前述之電子封裝件及其製法中，該第三電子元件係藉由該第三作用面接置於該線路結構之該第二表面上。

前述之電子封裝件及其製法中，該第二電子元件係藉由該第二作用面接置於該線路結構之該第一表面上。

前述之電子封裝件及其製法中，該第三電子元件為圖形處理器或中央處理器，該第二電子元件為記憶體晶片或記憶體模組，該第一電子元件係為輔助電子元件。

前述之電子封裝件及其製法中，復包括設於該第一電子元件下方的佈線結構，且該佈線結構與該第一電子元件電性連接。

前述之電子封裝件及其製法中，該第一電子元件係藉由一置晶膜黏固於該佈線結構上。

由上可知，本發明之電子封裝件及其製法中，主要在佈線結構上設置有熱電電路結構以及熱導結構，其中，該熱導結構包含有熱導板及熱導柱，該熱導板及熱導柱形成有相互連通之中空腔室以供注入工作流體，且該熱導柱之一端連接該熱導板，另一端連接該熱電電路結構，以藉由溫度差產生電壓，進而驅使該熱導結構內部之工作流體流動而產生水循環效應，達到該電子封裝件散熱效果。另外，本發明可藉由位於電子封裝件底部第一封裝層內之第一電子元件(或輔助電子元件)及位於電子封裝件中間第二封裝層內之第二電子元件可分別與位於電子封裝件上部第三封裝層內之第三電子元件直接電性連接而加速封裝件內的信號傳輸速度。並因為第三電子元件與第一電子元件及/或第二電子元件間已可直接電性連接而不需如習知封裝結構一般必須設置橋接元件於其中，故能藉由設置輔助電子元件以協助封裝件內之工作處理，因而還能再進一步提昇電子封裝件整體的效能。

1:封裝結構

11:橋接晶片

12:重佈線層

13:功能晶片

14:高頻寬記憶體

2:電子封裝件

20:佈線結構

20a:第一側

20b:第二側

200:介電層

201:第一線路層

21:第一電子元件

21a:第一作用面

21b:第一非作用面

210:第一連接墊

211:絕緣層

212:第一導電體

213:置晶膜

22:第二電子元件

22a:第二作用面

22b:第二非作用面

222:第二導電體

23:第三電子元件

23a:第三作用面

23b:第三非作用面

232:第三導電體

24,24’:導電結構

25:第一封裝層

25a:第二封裝層

25b:第三封裝層

26:中層線路結構

26a:第一導電柱

26b:第二導電柱

260:中層介電層

261:中層線路層

27:線路結構

27a:第一表面

27b:第二表面

271:線路層

28:銲球

29:熱導結構

291:熱導板

292:熱導柱

9:承載板

P:熱電電路結構

圖1係為習知封裝結構之剖視示意圖。

圖2A至圖2F係為本發明之電子封裝件之製法實施例之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A至圖2F係為本發明之電子封裝件2之製法實施例的剖面示意圖。

如圖2A所示，於一承載板9上形成一佈線結構20，並將至少一第一電子元件21設於該佈線結構上。

所述之承載板9係例如為半導體材質或玻璃材質之板體。

所述之佈線結構20定義有相對之第一側20a與第二側20b，並具有介電層200與設於該介電層200上之第一線路層201，如重佈線路層(redistribution layer，簡稱RDL)形式。該佈線結構20係以其第一側 20a結合至該承載板9上，第一電子元件21則設於該佈線結構20之第二側20b上。另於該佈線結構20之第二側20b上形成複數電性連接該第一線路層201之導電結構24，並於該佈線結構20之第二側20b設有熱電電路結構P。

於本實施例中，形成該第一線路層201之材質係如銅材，且形成該介電層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。

所述之第一電子元件21係為主動元件、被動元件或其二者組合，其中，主動元件例如半導體晶片，而被動元件係例如電阻、電容及電感。於本實施例中，該第一電子元件21係為半導體晶片，該第一電子元件21係具有相對之第一作用面21a與第一非作用面21b，並以其第一非作用面21b藉由膠材或置晶膜(Die Attach Film，簡稱DAF)213黏固於該佈線結構20之第二側20b上，而該第一作用面21a具有複數第一連接墊210，以令複數第一導電體212形成於該複數第一連接墊210上，且於該第一作用面21a上形成有一絕緣層211，以令該絕緣層211覆蓋該些第一連接墊210與該些第一導電體212，或者，亦可令該第一導電體212外露於該絕緣層211。

在本實施例中，該第一導電體212係為如銅柱，但也可為銲錫凸塊等金屬材之柱狀體。

所述之導電結構24係設於該佈線結構20之第二側20b上並電性連接該第一線路層201。於本實施例中，該導電結構24係為柱狀體，其材質係為如銅之金屬材或銲錫材。

另外，於該佈線結構20之第二側20b的外圍使用熱電材料製做一熱電電路結構P。

如圖2B所示，形成一第一封裝層25於該佈線結構20之第二側20b上，以令該第一封裝層25包覆該第一電子元件21與該些導電結構24，再藉由整平製程，令該第一封裝層25之上表面齊平該絕緣層211之上表面、該導電結構24之端面與該第一導電體212之端面，使該絕緣層211之上表面、該導電結構24之端面與該第一導電體212之端面外露出該第一封裝層25。

另外，該熱電電路結構P亦外露出該第一封裝層25。

於本實施例中，形成該第一封裝層25之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材，但並不限於上述。再者，可用壓合(lamination)或模壓(molding)之方式將該第一封裝層25形成於該佈線結構20之第二側20b上。

又，該整平製程係藉由研磨方式，移除該導電結構24之部分材質、該絕緣層211之部分材質(依需求，可同時移除該第一導電體212之部分材質)、與該第一封裝層25之部分材質。

應可理解地，若該第一導電體212已外露於該絕緣層211，則移除該絕緣層211之部分材質，即可令該些第一導電體212外露於該第 一封裝層25(依需求，亦可同時移除該絕緣層211之部分材質與該第一導電體212之部分材質，而令該些第一導電體212外露出該第一封裝層25)。

如圖2C所示，形成一中層線路結構26於該第一封裝層25上，且令該中層線路結構26經由複數導電結構24電性連接該佈線結構20。另於該中層線路結構26中形成有複數第一導電柱26a，其中各該第一導電柱26a係分別對應接合且電性連接於各該第一導電體212。該第一導電柱26a之材質可與該第一導電體212相同，例如為銅柱。

於本實施例中，該中層線路結構26係包括中層介電層260及中層線路層261(如RDL)，且該中層線路層261經由複數導電結構24與下方的佈線結構20電性連接。再者，形成該中層線路層261之材質係為銅，且形成該中層介電層260之材質係為如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)之介電材。

接著如圖2D所示，提供至少一第二電子元件22。在本實施例中，係以兩個第二電子元件22作為例示。該些第二電子元件22分別具有一第二作用面22a及一第二非作用面22b，且這些第二電子元件22係分別以其第二非作用面22b設於該中層線路結構26上方。第二電子元件22的周圍可形成有連接於該中層線路結構26的導電結構24’。

該第二電子元件22係以其第二作用面22a朝上的方式設於該第一封裝層25上方，再以封裝材料包覆該第二電子元件22與該導電結構24’而形成第二封裝層25a。接著，形成一線路結構27於該第二封裝層25a上。

所述之導電結構24’係設於該中層線路結構26與該線路結構27間並電性連接該中層線路層261與該線路結構27，且該導電結構24’係為柱狀體，其材質係為如銅之金屬材或銲錫材。

所述之第二封裝層25a之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材，但並不限於上述。例如，可用壓合(lamination)或模壓(molding)之方式將該第二封裝層25a形成於該中層線路結構26上。應可理解地，該第二封裝層25a與該第一封裝層25之材質可相同或相異。

所述之第二電子元件22可為主動元件、被動元件或其二者組合。主動元件例如為動態隨機存取記憶體(Dynamic Random Access Memory，簡稱DRAM)等。而被動元件例如為電阻、電容或電感。而在本實施例中，該兩第二電子元件22係為高頻寬記憶體(High Bandwidth Memory，簡稱HBM)晶片或模組。

各該第二電子元件22的第二作用面22a上具有複數電極墊(圖未示)，其藉由複數如銲錫凸塊、銅凸塊或其它等之第二導電體222電性連接線路結構27之線路層271(例如為重佈線層)。另外於該第二封裝層25a中形成有複數第二導電柱26b，其中各該第二導電柱26b係分別對應接合且電性連接於各該第一導電柱26a。該第二導電柱26b之材質可與該第一導電柱26a相同，例如為銅柱。

再者，該兩第二電子元件22可藉由該線路結構27、中層線路結構26及導電結構24’而與該第一電子元件21相互電性導通。

如圖2E所示，提供至少一第三電子元件23。該第三電子元件23具有第三作用面23a，並以其第三作用面23a透過複數第三導電體232朝向該第一電子元件21及該些第二電子元件22的方式設於該線路結構27上，且該第三作用面23a分別與該第一作用面21a及該第二作用面22a相對並電性連接。該第三作用面23a與該第一作用面21a係透過該些第三導電體232、第二導電柱26b、第一導電柱26a及第一導電體212直接電性連接。如此，第三電子元件23與該第一電子元件21便可直接進行信號傳輸，而不需要經由其他如橋接晶片或線路結構等的元件，因此能加快第三電子元件23與第一電子元件21的信號傳輸速度。另外，該第三作用面23a與該第二作用面22a則可透過該些第三導電體232、線路結構27及第二導電體222直接電性連接，加快第三電子元件23與第二電子元件22的信號傳輸速度。

該第三電子元件23例如是一圖形處理器或中央處理器。於本實施例第三電子元件23是一圖形處理器。

在設置好第三電子元件23後，便可再以一封裝材料包覆該第三電子元件23以形成一第三封裝層25b。形成該第三封裝層25b之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材，但並不限於上述。可理解的，形成該第三封裝層25b之材質可以和形成該第二封裝層25a的材質相同或不同。

另外，復可針對該第三封裝層25b透過如研磨方式進行薄化作業，以令該第三電子元件23之第三非作用面23b外露出該第三封裝層25b。

再者，該熱電電路結構P係外露出該第一封裝層25、第二封裝層25a及第三封裝層25b。

如圖2F所示，於該佈線結構20之第二側20b的熱電電路結構P上設置一熱導結構29，該熱導結構29包含有熱導板291及熱導柱292，該熱導板291設於該第三電子元件23及該第三封裝層25b上，該熱導柱292設於該熱導板291外圍，以供該熱導結構29可藉由該熱導柱292立設於該佈線結構20上。

於本實施例中，該熱導板291及熱導柱292形成有相互連通之中空腔室，該中腔室抽真空後注入有工作流體且容置於其中，該工作流體可為水、冷卻液、甲醇、丙酮、汞等。另外，該熱導柱292之一端連接該熱導板291，另一端連接該熱電電路結構P，俾藉由西貝克效應(Seebeck effect)，在熱電電路結構P兩端利用溫度差產生電壓，同時藉由電壓驅使該工作流體產生水循環效應，達到散熱效果。

另移除該承載板9，以外露該佈線結構20之第一側20a，並可進一步在第一側20a進行植球程序，以在佈線結構20的底側表面上形成複數銲球28，進而製得本發明之電子封裝件2，後續該電子封裝件即可透過該複數銲球28電性連接至如電路載板之外部裝置。

本實施例中，由於該電子封裝件2透過該佈線結構20與複數銲球28連接至電路載板(外部裝置)之一側受熱溫度高，而該電子封裝件2 中遠離該電路載板之第三電子元件23之一側相對溫度較低，如此即可使覆蓋於該電子封裝件2外圍之熱導結構29利用兩側溫度差產生電壓，進而驅使該熱導結構29(熱導板291及熱導柱292)內部之工作流體流動而產生水循環效應，達到對該電子封裝件2散熱效果。

本發明復揭示一種電子封裝件2，係包括：佈線結構20；熱電電路結構P，設於該佈線結構20上；電子元件(第一電子元件21，第二電子元件22，第三電子元件23)，設於該佈線結構20上，且電性連接該佈線結構20；以及熱導結構29，設於該佈線結構20上且遮蓋該電子元件，其中，該熱導結構29包含有熱導板291及熱導柱292，該熱導板291及熱導柱292形成有相互連通之中空腔室以供注入工作流體，且該熱導柱292之一端連接該熱導板291，另一端連接該熱電電路結構P，以藉由溫度差產生電壓驅使工作流體流動。

在一實施例中，該電子元件包含有第一電子元件21、第二電子元件22及第三電子元件23，第一電子元件21，係具有第一作用面21a且設於一第一封裝層25中；第二電子元件22具有第二作用面22a並設置於該第一封裝層25上方之一第二封裝層25a中；第三電子元件23具有第三作用面23a並設置於該第二封裝層25a上方之一第三封裝層25b中，該第三作用面23a分別與該第一作用面21a及該第二作用面22a相對並電性連接。

在一實施例中，該第一作用面21a上係設有複數第一連接墊210，且該些第一連接墊210中之至少部分係與該第三作用面23a直接電 性連接。在一實施例中，該些第一連接墊210係全部與該第三作用面23a直接電性連接。

在一實施例中，更包括一線路結構27，該線路結構27係設於該第二電子元件22與該第三電子元件23之間，並具有相對之第一表面27a與第二表面27b以及線路層271，且該第三電子元件23之該第三作用面23a係經由該線路層271與該第二電子元件22之該第二作用面22a電性連接。

在一實施例中，該第三電子元件23係藉由該第三作用面23a接置於該線路結構27之該第二表面27b上。

在一實施例中，該第二電子元件22係藉由該第二作用面22a接置於該線路結構27之該第一表面27a上。

在一實施例中，該第三電子元件23為一圖形處理器或中央處理器；該第二電子元件22為一記憶體晶片或一記憶體模組；該第一電子元件21為一輔助電子元件。

在一實施例中，該第一電子元件21係藉由一置晶膜213黏固於該佈線結構上。

在一實施例中，該第二封裝層25a與該第一封裝層25係由相同材料形成；該第三封裝層25b與該第二封裝層25a係由相同材料形成。

綜上所述，本發明之電子封裝件及其製法中，主要在佈線結構上設置有熱電電路結構以及熱導結構，其中，該熱導結構包含有熱導板及熱導柱，該熱導板及熱導柱形成有相互連通之中空腔室以供注入工作流體，且該熱導柱之一端連接該熱導板，另一端連接該熱電電路結構，以藉 由溫度差產生電壓，進而驅使該熱導結構內部之工作流體流動而產生水循環效應，達到該電子封裝件散熱效果。

另外，本發明可藉由位於電子封裝件底部第一封裝層內之第一電子元件(或輔助電子元件)及位於電子封裝件中間第二封裝層內之第二電子元件可分別與位於電子封裝件上部第三封裝層內之第三電子元件直接電性連接而加速封裝件內的信號傳輸速度。並因為第三電子元件與第一電子元件及/或第二電子元件間已可直接電性連接而不需如習知封裝結構一般必須設置橋接元件於其中，故能藉由設置輔助電子元件以協助封裝件內之工作處理，因而還能再進一步提昇電子封裝件整體的效能。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2:電子封裝件

20:佈線結構

20a:第一側

21:第一電子元件

210:第一連接墊

22:第二電子元件

23:第三電子元件

25:第一封裝層

25a:第二封裝層

25b:第三封裝層

28:銲球

29:熱導結構

291:熱導板

292:熱導柱

P:熱電電路結構

Claims (18)

1. 一種電子封裝件，係包括：佈線結構；包括熱電材料之熱電電路結構，設於該佈線結構上；電子元件，設於該佈線結構上，且電性連接該佈線結構；以及熱導結構，立設於該佈線結構上且遮蓋該電子元件，其中，該熱導結構包含有熱導板及複數熱導柱，該熱導板及該複數熱導柱形成有相互連通之中空腔室以供注入工作流體於該中空腔室內，該複數熱導柱之一端分別連接該熱導板，且該複數熱導柱之另一端分別連接該熱電電路結構，以由該熱電電路結構利用該電子封裝件之不同位置之溫度差產生電壓，再藉由該熱電電路結構所產生之該電壓驅使該熱導板及該複數熱導柱所連通之該中空腔室內之該工作流體產生循環流動。
2. 如請求項1所述之電子封裝件，其中，該電子元件包含有第一電子元件、第二電子元件及第三電子元件，該第一電子元件具有第一作用面且係設於一第一封裝層中，該第二電子元件具有第二作用面並係設置於該第一封裝層上方之第二封裝層中，該第三電子元件具有第三作用面並係設置於該第二封裝層上方之第三封裝層中，該第三作用面分別與該第一作用面及該第二作用面相對並電性連接。
3. 如請求項2所述之電子封裝件，其中，該第一作用面上係設有複數第一連接墊，且該複數第一連接墊中之至少部分係與該第三作用面直接電性連接。
4. 如請求項2所述之電子封裝件，更包括一線路結構，其中，該線路結構係設於該至少一第二電子元件與該第三電子元件之間，並具有相對之第一表面與第二表面以及線路層，且該第三電子元件之該第三作用面係經由該線路層與該第二電子元件之該第二作用面電性連接。
5. 如請求項4所述之電子封裝件，其中，該第三電子元件係藉由該第三作用面接置於該線路結構之該第二表面上。
6. 如請求項4所述之電子封裝件，其中，該第二電子元件係藉由該第二作用面接置於該線路結構之該第一表面上。
7. 如請求項2所述之電子封裝件，其中，該第三電子元件為圖形處理器或中央處理器，該第二電子元件為記憶體晶片或記憶體模組，該第一電子元件係為輔助電子元件。
8. 如請求項2所述之電子封裝件，復包括設於該第一電子元件下方的佈線結構，且該佈線結構與該第一電子元件電性連接。
9. 如請求項8所述之電子封裝件，其中，該第一電子元件係藉由一置晶膜黏固於該佈線結構上。
10. 一種電子封裝件之製法，係包括：將電子元件設於一佈線結構上，且電性連接該佈線結構；於該佈線結構上佈設包括熱電材料之熱電電路結構；以及將熱導結構立設於該佈線結構上且遮蓋該電子元件，其中，該熱導結構包含有熱導板及複數熱導柱，該熱導板及該複數熱導柱形成有相互連通之中空腔室以供注入工作流體於該中空腔室內，該複數熱導柱之一端分別連接該熱導板，且該複數熱導柱之另一端分別連接該熱電電路結構，以由 該熱電電路結構利用該電子封裝件之不同位置之溫度差產生電壓，再藉由該熱電電路結構所產生之該電壓驅使該熱導板及該複數熱導柱所連通之該中空腔室內之該工作流體產生循環流動。
11. 如請求項10所述之電子封裝件之製法，其中，該電子元件包含有第一電子元件、第二電子元件及第三電子元件，該第一電子元件具有第一作用面且係設於一第一封裝層中，該第二電子元件具有第二作用面並係設置於該第一封裝層上方之第二封裝層中，該第三電子元件具有第三作用面並係設置於該第二封裝層上方之第三封裝層中，該第三作用面分別與該第一作用面及該第二作用面相對並電性連接。
12. 如請求項11所述之電子封裝件之製法，其中，該第一作用面上係設有複數第一連接墊，且該複數第一連接墊中之至少部分係與該第三作用面直接電性連接。
13. 如請求項11所述之電子封裝件之製法，更包括形成一線路結構，其中，該線路結構係設於該至少一第二電子元件與該第三電子元件之間，並具有相對之第一表面與第二表面以及線路層，且該第三電子元件之該第三作用面係經由該線路層與該第二電子元件之該第二作用面電性連接。
14. 如請求項13所述之電子封裝件之製法，其中，該第三電子元件係藉由該第三作用面接置於該線路結構之該第二表面上。
15. 如請求項13所述之電子封裝件之製法，其中，該第二電子元件係藉由該第二作用面接置於該線路結構之該第一表面上。
16. 如請求項11所述之電子封裝件之製法，其中，該第三電子元件為圖形處理器或中央處理器，該第二電子元件為記憶體晶片或記憶體模組，該第一電子元件係為輔助電子元件。
17. 如請求項11所述之電子封裝件之製法，復包括設於該第一電子元件下方的佈線結構，且該佈線結構與該第一電子元件電性連接。
18. 如請求項17所述之電子封裝件之製法，其中，該第一電子元件係藉由一置晶膜黏固於該佈線結構上。

Images