TWI886992B

TWI886992B - 記憶體裝置的製造方法

Info

Publication number: TWI886992B
Application number: TW113120811A
Authority: TW
Inventors: 林昶鴻
Original assignee: 華邦電子股份有限公司
Priority date: 2024-06-05
Filing date: 2024-06-05
Publication date: 2025-06-11
Also published as: CN121078719A

Abstract

一種記憶體裝置的製造方法，包含提供基板，形成圖案化光阻於基板上方，以及以圖案化光阻作為遮罩，對基板執行第一蝕刻製程以形成第一開口於基板中。方法更包含順應地形成間隔物材料層於基板上，以及對間隔物材料層執行回蝕刻製程以形成間隔物於第一開口的側壁上。方法更包含以間隔物作為遮罩，對第一開口的底部執行第二蝕刻製程以形成第二開口於基板中。第一開口及第二開口共同形成接觸件開口。

Description

記憶體裝置的製造方法

本發明實施例是關於半導體技術，特別是關於記憶體裝置的製造方法。

在目前形成記憶體裝置（例如，包含埋入式字元線的動態隨機存取記憶體（dynamic random-access memory；DRAM））的製程中，由於元件尺寸不斷縮小，製程的寬裕度也隨之降低。舉例來說，在形成埋入式字元線之後，後續形成的位元線接觸件可能會因製程變異而使埋入式字元線與位元線接觸件的距離過近，可能會導致漏電流的產生並降低元件的可靠度。

本發明實施例提供了一種記憶體裝置的製造方法，包含提供基板；形成圖案化光阻於基板上方；以圖案化光阻作為遮罩，對基板執行第一蝕刻製程以形成第一開口於基板中；順應地形成間隔物材料層於基板上；對間隔物材料層執行回蝕刻製程以形成間隔物於第一開口的側壁上；以及以間隔物作為遮罩，對第一開口的底部執行第二蝕刻製程以形成第二開口於基板中，其中第一開口及第二開口共同形成接觸件開口。

第1圖~第7圖是根據本發明實施例，繪示出製造記憶體裝置10的中間階段的剖面示意圖。請參照第1圖，提供了基板100。在一實施例中，基板100可為元素半導體基板，諸如矽基板、或鍺基板；化合物半導體基板，諸如碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）、或磷化銦（InP）基板；或合金半導體基板，諸如SiGe、SiGeC、GaAsP或GaInP。在其他實施例中，基板100可為絕緣體上覆半導體基板。

在第1圖中，基板100具有主動區105以及隔離結構107。基板100具有埋入式字元線結構110。埋入式字元線結構110可作為記憶體裝置10的閘極，且可包含襯層111以及閘極電極112。在一實施例中，可藉由圖案化製程、沉積製程、及回蝕刻製程來形成埋入式字元線結構110（未分別繪示）。回蝕刻製程可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻。在一實施例中，襯層111是由氮化鎢（WN）、氮化鈦（TiN）、或氮化鉭（TaN）所形成。在一實施例中，閘極電極112是由導電材料所形成，諸如摻雜的多晶矽、金屬、或金屬氮化物。在一實施例中，襯層111以及閘極電極112可以由化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或上述之組合來形成。

基板100具有形成於埋入式字元線結構110上的保護層113。在一實施例中，保護層113的形成包含先使用沉積製程沉積氮化物於埋入式字元線結構110上，再使用回蝕刻製程來移除基板100上的氮化物，而剩下的氮化物之頂表面與基板100的頂表面齊平。在一實施例中，沉積製程可以包含化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或上述之組合。在一實施例中，回蝕刻製程可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻製程。

仍參見第1圖。在一實施例中，依序形成介電層115、遮罩層120、以及圖案化光阻130於基板100上方。在一實施例中，介電層115可包含單層或是一層以上的膜層，諸如包含氧化物層、氮化物層、或上述之組合。在一實施例中，介電層115可包含由四乙氧基矽烷所形成的氧化矽層、氮化矽層、氮氧化矽層、或上述之組合。在一實施例中，遮罩層120可包含單層或是一層以上的膜層，諸如包含旋塗碳材層、旋塗抗反射層、或上述之組合。在一實施例中，介電層115以及遮罩層120可以藉由旋轉塗佈製程、沉積製程、濺鍍製程、或上述之組合來形成，而沉積製程可以包含化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或上述之組合。

在一實施例中，圖案化光阻130的形成可以包含一或多道微影製程以及一或多道蝕刻製程。可以先形成光阻層（未繪示）於遮罩層120上，隨後藉由微影製程以及蝕刻製程來形成圖案化光阻130。

請參照第2圖，接著，以圖案化光阻130作為遮罩，對基板100執行第一蝕刻製程145以形成第一開口140於基板100中。在一實施例中，第一開口140可貫穿介電層115並延伸至基板100的一部份之中。更明確地說，在一實施例中，在形成第一開口140之後，第一開口140的底表面140b低於主動區105在執行第一蝕刻製程145之前的頂表面105t。在形成第一開口140之後，遮罩層120可以在第一蝕刻製程145期間被移除，或者可藉由灰化製程來移除。在一實施例中，第一蝕刻製程145可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻。

請參照第3圖，接著，順應地形成間隔物材料層150於基板100上。更明確地說，間隔物材料層150覆蓋了第一開口140的側壁以及底部。在一實施例中，間隔物材料層150可包含氮化鈦，並可由化學氣相沉積製程、原子層沉積製程、或上述之組合來形成。

請參照第4圖，接著，對間隔物材料層150執行回蝕刻製程155以形成間隔物160於第一開口140的側壁上。在一實施例中，在執行回蝕刻製程155期間，移除間隔物材料層150位於介電層115上方的一部份以及位於第一開口140的底部的一部份，並留下間隔物材料層150位於第一開口140的側壁的一部份以作為間隔物160。在一實施例中，回蝕刻製程155可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻。

請參照第5圖，接著，以間隔物160作為遮罩，對第一開口140的底部執行第二蝕刻製程165以形成第二開口170於基板100中。換句話說，利用間隔物160來減少第二開口170的形成寬度，使後續形成的位元線接觸件與埋入式字元線結構110之間能維持一定的距離。在一實施例中，第二開口170的底部寬度171大於主動區105的頂部寬度106。在一實施例中，第二蝕刻製程165可包含非等向性蝕刻製程（或定向式蝕刻製程），諸如反應離子蝕刻製程、電漿蝕刻、電感耦合電漿蝕刻、或上述之組合的乾式蝕刻。

請參照第6圖，接著，在形成第二開口170之後，執行清洗製程175以移除間隔物160且形成接觸件開口180。在移除間隔物160之後，第一開口140及第二開口170共同形成了接觸件開口180。在本發明實施例中，藉由將形成接觸件開口180的製程分為兩個步驟，並搭配間隔物160的形成，使接觸件開口180能具有上寬下窄的結構，且能夠有效增加後續形成的位元線接觸件與埋入式字元線結構110之間的距離，從而確保位元線接觸件與埋入式字元線結構110之間的絕緣。在一實施例中，間隔物160在第一開口140的側壁上的厚度T對應至第二開口170的側壁相對第一開口140的側壁內縮的距離S。在一實施例中，接觸件開口180形成於主動區105上且露出主動區105的上表面。在一實施例中，接觸件開口180為漏斗狀。在一實施例中，清洗製程175包含低溫硫酸過氧化氫混合液清洗製程。在一實施例中，第一開口140的寬度W1大於第二開口170的寬度W2。

請參照第7圖，接著，在形成第二開口170之後，形成導體層185a填充接觸件開口180，以及形成位元線結構190於導體層185a上方。更明確地說，導體層185a填充接觸件開口180以作為位元線接觸件。在一實施例中，位元線結構190可包含導體層185b、導電層195、介電層200、以及蓋層205。值得注意的是，導體層185a及導體層185b可以在相同製程中依序形成，且導體層185a與導體層185b之間可能不存在明確的界面。在形成導體層185a（例如，完全填充接觸件開口180）之後，可以繼續形成導體層185b以進一步覆蓋導體層185a及介電層115的頂表面。在形成導體層185b之後，繼續形成導電層195、介電層200、以及蓋層205於導體層185b上方以形成位元線結構190。在一實施例中，導體層185a與接觸件開口180的側壁直接接觸。在一實施例中，導體層185a及導體層185b的材料可包含摻雜多晶矽、金屬、或金屬氮化物，並可由化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或上述之組合來形成。在一實施例中，導電層195可包含摻雜的多晶矽、金屬、或金屬氮化物，例如鎢（W）、鈦（Ti）、及氮化鈦。在一實施例中，介電層200以及蓋層205可以包含氧化矽、氮化矽、或上述之組合。

在形成位元線接觸件以及位元線結構190之後，可繼續進行其他的半導體製程以形成記憶體裝置10的各種部件以及元件，此處不再進行贅述。

綜上所述，本發明實施例藉由將位元線接觸件的開口分為兩個步驟形成，並搭配間隔物的形成，使所形成的位元線接觸件能與下方的埋入式字元線結構維持一定的距離，確保位元線接觸件與埋入式字元線結構之間的絕緣，進而避免漏電流的產生並維持記憶體裝置的電性表現。

10: 記憶體裝置 100: 基板 105: 主動區 105t: 頂表面 106: 頂部寬度 107: 隔離結構 110: 埋入式字元線結構 111: 襯層 112: 閘極電極 113: 保護層 115、200: 介電層 120: 遮罩層 130: 圖案化光阻 140: 第一開口 140b: 底表面 145: 第一蝕刻製程 150: 間隔物材料層 155: 回蝕刻製程 160: 間隔物 165: 第二蝕刻製程 170: 第二開口 171: 底部寬度 173: 間距 175: 清洗製程 180: 接觸件開口 185a、185b: 導體層 190: 位元線結構 195: 導電層 205: 蓋層 S: 距離 T: 厚度 W1、W2: 寬度

第1圖~第7圖是根據本發明實施例，繪示出製造記憶體裝置的中間階段的剖面示意圖。

10:記憶體裝置

100:基板

105:主動區

107:隔離結構

110:埋入式字元線結構

111:襯層

112:閘極電極

113:保護層

115:介電層

185a:導體層

185b:導體層

190:位元線結構

195:導電層

200:介電層

205:蓋層

Claims

一種記憶體裝置的製造方法，包括：提供一基板；形成一圖案化光阻於該基板上方；以該圖案化光阻作為遮罩，對該基板執行一第一蝕刻製程以形成一第一開口於該基板中；順應地形成一間隔物材料層於該基板上，且該間隔物材料層覆蓋該第一開口的側壁以及底部；對該間隔物材料層執行一回蝕刻製程以形成一間隔物於該第一開口的側壁上；以及以該間隔物作為遮罩，對該第一開口的底部執行一第二蝕刻製程以形成一第二開口於該基板中，其中該第一開口及該第二開口共同形成一接觸件開口。
如請求項1之記憶體裝置的製造方法，其中該基板具有一主動區，該接觸件開口形成於該主動區上且露出該主動區的上表面。
如請求項2之記憶體裝置的製造方法，其中在形成該第一開口之後，該第一開口的底表面低於該主動區在執行該第一蝕刻製程之前的頂表面。
如請求項2之記憶體裝置的製造方法，其中該第二開口的底部寬度大於該主動區的頂部寬度。
如請求項1之記憶體裝置的製造方法，其中該第一開口的寬度大於該第二開口的寬度。
如請求項1之記憶體裝置的製造方法，其中該接觸件開口為漏斗狀。
如請求項1之記憶體裝置的製造方法，在形成該第二開口之後，方法更包括：形成一導體層填充該接觸件開口；以及形成一位元線結構於該導體層上方。
如請求項7之記憶體裝置的製造方法，其中該導體層與該接觸件開口的側壁直接接觸。
如請求項1之記憶體裝置的製造方法，其中該間隔物在該第一開口的側壁上的厚度對應至該第二開口相對該第一開口內縮的距離。
如請求項1之記憶體裝置的製造方法，其中在執行該回蝕刻製程期間，移除該間隔物材料層位於該第一開口的底部的一部份。
如請求項1之記憶體裝置的製造方法，其中在形成該第二開口之後，方法更包括：執行一清洗製程以移除該間隔物且形成該接觸件開口。