[go: up one dir, main page]

TWI886222B - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TWI886222B
TWI886222B TW110107469A TW110107469A TWI886222B TW I886222 B TWI886222 B TW I886222B TW 110107469 A TW110107469 A TW 110107469A TW 110107469 A TW110107469 A TW 110107469A TW I886222 B TWI886222 B TW I886222B
Authority
TW
Taiwan
Prior art keywords
contact layer
liner
hard mask
spacer structure
layer
Prior art date
Application number
TW110107469A
Other languages
English (en)
Other versions
TW202135322A (zh
Inventor
游力蓁
黃麟淯
莊正吉
林佑明
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202135322A publication Critical patent/TW202135322A/zh
Application granted granted Critical
Publication of TWI886222B publication Critical patent/TWI886222B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10W20/069—
    • H10W20/0693—
    • H10W20/0698—
    • H10W20/075—
    • H10W20/076—
    • H10W20/077—
    • H10W20/42—
    • H10W20/056—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例關於一種積體晶片，其包含基板、第一接觸層、與閘極電極。第一接觸層位於基板上方，閘極電極位於基板上方且與第一接觸層橫向間隔。第一間隔物結構圍繞第一接觸層的最外側壁，並將閘極結構與第一接觸層分開。第一硬罩幕結構設置於第一接觸層上方，並位於第一間隔物結構的多個部分之間。第一接觸導孔延伸穿過第一硬罩幕結構並接觸第一接觸層。第一襯層直接設置於第一硬罩幕結構與第一間隔物結構之間。

Description

積體晶片及其形成方法
本發明實施例係關於半導體技術，且特別關於一種減輕間隔物結構損失的結構。
在過去數十年中，積體晶片(Integrated Chip，IC)工業經歷了指數型成長。隨著積體晶片的發展，當部件尺寸減少，功能密度(例如每個晶片面積上的半導體裝置數目)增加。隨著部件尺寸的減少，部件之間的干擾增加。為了減輕半導體裝置的部件之間的干擾，正在研究在積體晶片(IC)中用於隔離的製造技術及/或部件。
本發明實施例提供了一種積體晶片，包含：基板；第一接觸層，於基板上方；閘極電極，於基板上方，並與第一接觸層橫向間隔；第一間隔物結構，圍繞第一接觸層的最外側壁，並將閘極電極與第一接觸層分開；第一硬罩幕結構，設置於第一接觸層上方，且位於第一間隔物結構的多個部分之間；第一接觸導孔，延伸穿過第一硬罩幕結構並接觸第一接觸層；以及第一襯層，直接設置於第一硬罩幕結構與第一間隔物結構之間。
本發明實施例提供了一種積體晶片，包含：基板；接觸層，於基 板上方；閘極電極，於基板上方，並與接觸層橫向間隔；間隔物結構，圍繞接觸層的最外側壁，並將閘極電極與接觸層分開；硬罩幕結構，設置於接觸層上方，並介於間隔物結構的多個部分之間；接觸導孔，延伸穿過硬罩幕結構，並接觸接觸層；以及襯層，直接設置於硬罩幕結構與接觸層之間。
本發明實施例提供了一種積體晶片的形成方法，包含：形成接觸層與閘極電極於基板上方，其中間隔物結構將接觸層與閘極電極分開；形成連續襯層於接觸層、間隔物結構、與閘極電極上方；沉積硬罩幕材料於接觸層上方；去除硬罩幕材料的上部與部分的連續襯層，以形成藉由襯層與接觸層分開的硬罩幕結構；形成第一遮罩結構於硬罩幕結構上方，第一遮罩結構包括位於接觸層正上方的第一開口；執行第一去除製程以去除位於第一開口下方的硬罩幕結構與襯層的部分，以露出接觸層的上表面；以及形成接觸導孔於接觸層的上表面上方，其中接觸導孔直接接觸接觸層的上表面。
100A:剖面圖
100B:上視圖
100C:剖面圖
102:電晶體
104:電晶體
106:基板
106a:通道區
108:源極/汲極區
108c:共享的源極/漏極區
112:介電結構
118,118a,118b:接觸層
118s:最外側壁
118t:最頂表面
119:閘極介電層
120:閘極電極
120t:最頂表面
122:襯層
122t:最頂表面
122v:垂直部分
124:接觸導孔
124s:最外側壁
124b:底表面
126:間隔物結構
126a:最頂表面
126b:最頂表面
126c:內角
132:硬罩幕結構
132a:上部
132b:下部
132t:最頂表面
134:閘極隔離結構
200A,200B:剖面圖
208:矽化物層
210:介面層
212:介電層
212p:部分
212t:最頂表面
214:蝕刻停止層
216:介電層
224:閘極接觸導孔
226:內側壁
228:外側壁
300A,300B,300C,400A,400B,400C:剖面圖
500A,500B,500C,500D,600A,600B,600C,600D:剖面圖
700A,700B,700C,700D,800A,800B,800C,800D:剖面圖
900A,900B,900C,1000A,1000B,1000C,1000D:剖面圖
1100A,1100B,1100C:剖面圖
1200,1300,1400:視圖/剖面圖
1402:第一隔離材料
1500,1600,:視圖/剖面圖
1602:第一遮罩結構
1700,1800:視圖/剖面圖
1802:第一導電材料
1900,2000A:視圖/剖面圖
2000B:視圖/上視圖
2100:視圖/剖面圖
2102:連續襯層
2200:視圖/剖面圖
2202:襯層硬罩幕材料
2300:視圖/剖面圖
2310:襯層硬罩幕結構
2310t:最頂表面
2400,2500,2600:視圖/剖面圖
2602:導孔硬罩幕材料
2700,2800:視圖/剖面圖
2900A:剖面圖
2900B:上視圖
2902:遮罩結構
2904:開口
2906:第一中心線
2908:第二中心線
3000A,3000B:剖面圖
3002:線
3100,3200:視圖/剖面圖
3202:導電導孔材料
3300:視圖/剖面圖
3400:方法
3402,3404,3406,3408,3410,3412,3414:動作
AA’,BB’,CC’:剖線
t1,t2,t3,t4:厚度
h1,h2,h3,h4,h5:高度
w1,w2,w3,w4,w5:寬度
以下將配合所附圖式詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。
第1A-1C圖繪示出積體晶片的一些實施例的各種視圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層與間隔物結構上方的襯層。
第2A圖繪示出積體晶片的一些額外的實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層上方的襯層。
第2B圖繪示出積體晶片的一些實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於閘極電極上方的襯層。
第3A-11A圖繪示出積體晶片的一些額外的實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層上方的襯層。
第3B-11B圖繪示出積體晶片的一些額外的實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層上方的襯層。
第3C-11C圖繪示出積體晶片的一些額外的實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層上方的襯層。
第5D、6D、7D、8D及10D圖繪示出積體晶片的一些額外的實施例的剖面圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層上方的襯層。
第12-19、20A、20B、21-28、29A、29B、30A、30B及31-33圖繪示出形成積體晶片的一些實施例的各種視圖，其中該積體晶片具有電晶體，其中該電晶體包含設置於接觸層與間隔物結構上方的襯層，以保護間隔物結構免於受去除製程的影響。
第34圖繪示出對應到第12-19、20A、20B、21-28、29A、29B、30A、30B及31-33圖的方法的一些實施例的流程圖。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
再者，此處可能使用空間上的相關用語，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
在一些實施例中，積體晶片包含電晶體，其中該電晶體具有在基板的源極/汲極區上方之接觸層。可以在基板的源極/汲極區旁邊設置通道區，並且可以在通道區上方設置閘極電極。可以在接觸層上方設置接觸導孔。在一些實施例中，間隔物結構將閘極電極與接觸層和接觸導孔隔離。
在一些實施例中，一種用於形成接觸導孔的製程包含：1)在接觸層、間隔物結構和閘極電極上方形成硬罩幕結構；2)在硬罩幕結構上方形成遮罩結構，其中遮罩結構具有位於接觸層正上方(directly overlie)的第一開口；3)執行蝕刻製程以去除位於第一開口正下方的硬罩幕結構以暴露出接觸層；4)在接觸層上方沉積導電材料以形成接觸導孔。
隨著部件(例如，閘極電極、接觸層、間隔物結構、接觸導孔等)的尺寸的減小，遮罩結構和第一開口的尺寸和覆蓋程度控制變得更加困難。蝕刻製程在新興製程節點(emerging process nodes)的製程寬裕度(例如彈性(resiliency))很小。未能獲得高程度的尺寸和覆蓋控制可能會導致裝置之間的耦合不當、裝置故障、高漏電流、或上述的任意組合。例如，上述提及的製程之挑戰是防止遮罩結構中的第一開口位於間隔物結構正上方。如果間隔物結構暴露於蝕刻製程，則可以藉由蝕刻製程去除部分的間隔物結構。當去除部分的間隔物結構時，接觸導孔和閘極電極之間的隔離差，且接觸導孔和閘極電極之間的干擾降低了裝置的可靠性。
各種本發明實施例針對在間隔物結構上方插入襯層以在間隔物結構暴露於蝕刻製程時減輕間隔物結構的去除。襯層可以包含在蝕刻製程的去除過程中比間隔物結構的材料更具有抗性的材料。因此，襯層防止在蝕刻製程時去除間隔物結構，或者減少間隔物結構暴露於蝕刻製程的時間。因此，襯層減少了蝕刻製程期間間隔物結構的損失，以維持由間隔物結構可靠地隔離閘極電極和接觸導孔。
第1A圖繪示出積體晶片的剖面圖100A，其中該積體晶片包含在接觸層上方的襯層。
積體晶片包含：第一電晶體102和第二電晶體104，其設置在基板106上方並且被介電結構112圍繞。在一些實施例中，源極/汲極區108設置在基板106上或內，且通道區106a可以將兩個源極/汲極區108彼此分開(separate)。在一些實施例中，第一電晶體102和第二電晶體104可以共享一個共享的源極/漏極區(shared source/drain region)108c，並且因此彼此耦合。在一些實施例中，第一和第二電晶體102、104可以是或包含平面金屬氧化物半導體場效電晶體(planar metal oxide semiconductor field effect transistor，MOSFET)、鰭式場效電晶體(fin field effect transistor，finFET)，全繞式閘極場效電晶體(gate all around field effect transistor，GAAFET)或一些其他場效應電晶體。(FET)。
接觸層118可以設置在源極/汲極區108上方，並且可以具有被間隔物結構126圍繞的最外側壁。閘極電極120可以設置在通道區106a上方並且在接觸層118旁橫向設置。閘極隔離結構134可以設置在閘極電極120上方，並且介電結構112可以位於閘極隔離結構134上方(overlie)。間隔物結構126將閘極電極120與接觸層118分開。在一些實施例中，閘極介電層119可以將閘極電極120與基板106分開。接觸層118和閘極電極120都可以是設置在基板106上方並且由間隔物結構126隔開的導線。
在一些實施例中，接觸導孔124可以設置在接觸層118上方並耦合到接觸層118。間隔物結構126還可以將閘極電極120與接觸導孔124分開。在一些實施例中，接觸導孔124可以延伸穿過介電結構112及穿過硬罩幕結構132以直接接觸接觸層118。在一些實施例中，接觸層118可以具有第一寬度w1，並且接觸導孔124可以具有第二寬度w2，其中第二寬度w2是接觸導孔124的最大寬度。在一些實施例中，第一寬度w1可以大約等於或大於第二寬度w2。儘管接觸導孔124可以在接觸層118正上方形成而不位在間隔物結構126上方，但是在一些實施例中，由於小的製程寬裕度，例如在接觸導孔124的形成期間，接觸導孔124可以不「以中心著陸(land centered)」在接觸層118上方。例如，即使接觸導孔124的第二寬度w2大約等於接觸層118的第一寬度w1，接觸導孔124的最外側壁124s也可以位於間隔物結構126的正上方，而不是位於接觸層118正上方或位於接觸層118的最外側壁118s的正上方。當在間隔物結構126上方形成接觸導孔124時，間隔物結構126可以暴露於用於在硬罩幕結構132中形成開口以沉積接觸導孔124的第一蝕刻劑。在一些實施例中，第一蝕刻劑可以去除部分的間隔物結構126並且威脅間隔物結構126將接觸導孔124與閘極電極120隔離的功能。
在一些實施例中，可以在硬罩幕結構132和間隔物結構126之間設置襯層122。襯層122包含與硬罩幕結構132不同的材料。襯層122包含在第一蝕刻劑中去除速率比硬罩幕結構132慢的材料。在一些實施例中，襯層122包含介電常數比硬罩幕結構132高的材料。因此，如果在形成接觸導孔124的期間，第一蝕刻劑去除硬罩幕結構132位於間隔物結構126正上方的部分，襯層122可以減少間隔物結構126暴露於第一蝕刻劑的時間，從而減少了間隔物結構126因為第一蝕刻劑的損失。因此，由於襯層122，在一些實施例中，即使間隔物結構126暴露於第一蝕刻劑，間隔物結構126也可以在接觸導孔124和閘極電極120之間提供足夠的隔離。
第1B圖繪示出對應到第1A圖的剖線BB’的一些實施例之上視圖100B。第1B圖的剖線AA’可以對應到第1A圖的剖面圖100A。
如上視圖100B中所示，在一些實施例中，接觸層118設置在硬罩幕結構132和襯層122的正下方，並在第一方向上延伸。間隔物結構126也可以在第一方向上延伸並平行於接觸層118。在一些實施例中，從上視圖100B來看，襯層122可以將間隔物結構126與硬罩幕結構132分開。在一些實施例中，接觸導孔124位於一部分的接觸層118的正上方。在一些實施例中，接觸導孔124直接接觸間隔物結構126。在其他實施例中，接觸導孔124可以藉由襯層122與間隔物結構126分開。在一些實施例中，從上視圖100B來看，接觸導孔124可以類似於多邊形形狀，例如正方形或矩形。在其他實施例中，從上視圖100B來看，接觸導孔124可以類似於其他形狀，例如圓形或橢圓形。
第1C圖繪示出對應於第1B圖的剖線CC’的一些實施例之上視圖100C。第1C圖的剖線BB’可對應到第1B圖的上視圖100B。
如剖面圖100C中所示，襯層122也將硬罩幕結構132與接觸層118分開。此外，在一些實施例中，從剖面圖100C來看，例如，襯層122可以連續地從間隔物結構126的第一最頂表面126a延伸到間隔物結構126的第二最頂表面126b。相反地，從第1A圖的剖面圖100A來看，由於存在接觸導孔(第1A圖的124)，從間隔物結構126的第一最頂表面126a到間隔物結構126的第二最頂表面126b，襯層122可以是不連續的。
在一些實施例中，襯層122具有最頂表面122t，其與硬罩幕結構132的最頂表面132t處於大約相同高度。例如，硬罩幕結構132的最頂表面132t可以是在垂直方向上從接觸層118的最頂表面118t測量的第一高度h1處，並且襯層122的最頂表面122t可以是在垂直方向上從接觸層118的最頂表面118t測量的第二高度h2處。垂直方向可以垂直於接觸層118的最頂表面118t。在一些實施例中，第一高 度h1等於第二高度h2。此外，硬罩幕結構132的最頂表面132t在間隔物結構126的第一和第二最頂表面126a、126b上方，因此，在一些實施例中，襯層122具有位於間隔物結構126的第一和第二最頂表面126a、126b上方之最頂表面122t。
在一些實施例中，襯層122可以包括高介電常數(high-k)介電材料，例如金屬氧化物(例如，氧化鋁、氧化鋯、氧化鉿、氧化鈦、氧化鋁鋯、氧化鉭、氧化鑭、氧化鋅、氧化釔等)。在其他實施例中，襯層122可以包含例如氧化矽、矽化鉿、矽氧碳化物(silicon oxygen carbide)、鋯矽(zirconium silicon)，碳鉭氮化物(tantalum carbon nitride)、氮化矽、矽氧碳氮化物(silicon oxygen carbon nitride)、矽、氮化鋯或矽碳氮化物(silicon carbon nitride)。硬罩幕結構132和間隔物結構126也可包含前述提及的材料。在一些實施例中，襯層122包含與硬罩幕結構132和間隔物結構126不同的材料。例如，在一些實施例中，襯層122包括高介電常數介電材料，例如，金屬氧化物，而硬罩幕結構132和間隔物結構126包括低介電常數(low-k)介電材料，例如氮化矽或二氧化矽。因此，由於襯層122具有比硬罩幕結構132和間隔物結構126更高的介電常數，所以襯層122可以具有比硬罩幕結構132和間隔物結構126更高的蝕刻選擇性。
第2A圖繪示出積體晶片的一些其他實施例的剖面圖200A，其中該積體晶片包含在接觸層上方的襯層。
在一些實施例中，矽化物層208設置在源極/汲極區108上方。因此，在一些實施例中，接觸層118直接接觸矽化物層208。此外，在一些實施例中，介面層210設置在閘極介電層119和基板106之間。在一些實施例中，介電結構112可以包含第一介電層212、蝕刻停止層214和第二介電層216。在一些實施例中，蝕刻停止層214是設置在硬罩幕結構132上方並直接接觸硬罩幕結構132。在一些實施例中，蝕刻停止層214可以包含例如氧化矽、矽化鉿、矽氧碳化物、鋁氧(aluminum oxygen)、鋯矽、鋁氧氮化物、氧化鋯、氧化鉭、氧化鑭、氧化釔、 碳鉭氮化物、氮化矽、矽氧碳氮化物、矽、氮化鋯、矽碳氮化物等。第一介電層212及/或第二介電層216可以各自包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(borosilicate glass,BSG)、磷矽酸鹽玻璃(phosphoric silicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數氧化物(例如碳摻雜氧化物，SiCOH)等。
在一些實施例中，襯層122的最頂表面122t可以在硬罩幕結構132的最頂表面132t的下方。在一些實施例中，襯層122的最頂表面122t可以大約與間隔物結構126的第一和第二最頂表面126a、126b齊平(even with)(例如，並非上方也非下方)。因此，在一些實施例中，襯層122的第二高度h2可以小於硬罩幕結構132的第一高度h1。襯層122的第二高度h2可以小於第一高度h1，以減少最終裝置的電容。然而，當間隔物結構126的第一和第二最頂表面126a、126b未被襯層122覆蓋時，間隔物結構126的第一和第二最頂表面126a、126b可能會受到損壞(例如，表面粗糙度增加、離子轟擊造成的缺陷等)，且與襯層122覆蓋間隔物結構126的第一和第二最頂表面126a、126b的實施例相比，由於暴露於第一蝕刻劑的時間更長而造成的損失更多。在一些實施例中，襯層122的第二高度h2與硬罩幕結構132的第一高度h1之間的比例可以在例如大約10%和大約100%之間。
在一些實施例中，可以在接觸導孔124的製造期間去除部分的間隔物結構126。因此，在一些實施例中，在間隔物結構126的整個高度上，間隔物結構126可以在第一內側壁226和第一外側壁之間具有變化的厚度。例如，在一些實施例中，間隔物結構126的第一最頂表面126a可以具有第一厚度t1；間隔物結構126可以具有比第一厚度t1更大的第二厚度t2，前述第二厚度t2在間隔物結構126的第一最頂表面126a下方的第一位置處；以及間隔物結構126可以具有比第二厚度t2更大的第三厚度t3。在一些實施例中，第三厚度t3可以是間隔物結構126的最大 厚度。在一些實施例中，第一厚度t1可以是間隔物結構126的最小厚度。在大致上垂直於垂直方向的橫向方向上，可以從第一內側壁226到第一外側壁228分別測量第一至第三厚度t1-t3。第三厚度t3可以在接觸層118的最頂表面118t上方的第二位置處與在第二位置下方處測量到。因此，襯層122可以防止間隔物結構126的第三厚度t3(例如，最大厚度)位於接觸層118的最頂表面118t下方，從而允許間隔物結構126將接觸導孔124和接觸層118與閘極電極120隔離。如果間隔物結構126在接觸層118的最頂表面118t下方的位置處減少厚度，則間隔物結構126可能太薄而不能提供足夠的隔離。
第2B圖繪示出積體晶片的一些替代實施例的剖面圖200B，其中該積體晶片包含在閘極接觸導孔旁的襯層，其中閘極接觸導孔和襯層設置在閘極電極上方。
在一些實施例中，從剖面圖200B來看，閘極接觸導孔224設置在閘極電極120上方並延伸穿過閘極隔離結構134。在這樣的實施例中，襯層122可以設置在閘極電極120上方並設置在閘極隔離結構134和閘極接觸導孔224之間。應當理解的是，除了襯層122和閘極接觸導孔224設置在閘極電極120上方而不是襯層122和接觸導孔(第2A圖的124)設置在接觸層118上方之外，襯層122和間隔物結構126可以具有與第1A-1C圖、第3A-11A圖、第3B-11B圖、與第3C-11C圖中所討論的特性相同或相似(例如，材料、厚度等)。因此，在一些實施例中，襯層122直接接觸閘極電極120及/或閘極介電層119。此外，在一些實施例中，襯層122直接設置在閘極接觸導孔224和間隔物結構126之間。然而，在一些實施例中，襯層122設置在閘極電極120上方以在形成閘極接觸導孔224的期間保護間隔物結構126，使得間隔物結構126有效地將閘極電極120、接觸層118與閘極導孔224彼此隔離。
第3A-3C圖繪示出積體晶片的各種實施例的剖面圖300A-300C，其 中該積體晶片包含在接觸層上方的襯層，其中接觸層和位於接觸層上方的接觸導孔具有大致上相等的寬度。
在第3A-3C圖中，接觸導孔124大致上在接觸層118上方居中(centered)(例如，接觸導孔124不位於間隔物結構126的正上方)，並且接觸層118的第一寬度w1大致上等於接觸導孔124的第二寬度w2。在一些實施例中，當接觸導孔124不位於間隔物結構126的正上方時，間隔物結構126在其整個高度上可以具有大致上均勻的厚度。例如，在一些實施例中，如第3A圖的剖面圖300A所示，間隔物結構126的第一最頂表面126a可具有第一厚度t1，且第一厚度t1大致上等於間隔物結構126的第二和第三厚度t2、t3，其中第三厚度t3是間隔物結構126的最大厚度。在一些實施例中，接觸導孔124可以具有直接接觸接觸層118的底表面124b，並且底表面124b可以具有小於接觸層118的第一寬度w1的第三寬度w3。在一些實施例中，部分的接觸導孔124可以藉由襯層122與間隔物結構126分開。此外，在一些實施例中，部分的接觸導孔124可以藉由襯層122與接觸層118直接分開。
如第3A圖的剖面圖300A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第3B圖的剖面圖300B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋它們。
如第3C圖的剖面圖300C所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方，因此，襯層122不 覆蓋間隔物結構126的第一和第二最頂表面126a、126b。此外，在這樣的實施例中，襯層122可以將部分的接觸導孔124與間隔物結構126分開，而其他部分的接觸導孔124可以直接接觸間隔物結構126。
第4A-4C圖繪示出積體晶片的各種實施例的剖面圖400A-400C，其中該積體晶片包含在接觸層上方的襯層，其中接觸層和位於接觸層上方的接觸導孔具有大致上相等的寬度，並且其中該襯層沒有直接設置在接觸導孔和接觸層之間。
在第4A-4C圖中，在去除硬罩幕結構132之後且在沉積接觸導孔124之前，可以從接觸層118去除襯層122的剩餘的暴露部分。因此，在沉積/形成接觸導孔124之後，在接觸導孔124和接觸層118之間沒有設置襯層122。因此，在一些實施例中，接觸導孔124的第三寬度w3可以大致上等於接觸導孔124的第二寬度w2。去除襯層122的暴露部分的優點包含增加接觸面積，並因此減少接觸導孔124和接觸層118之間的接觸電阻。然而，去除襯層122的暴露部分可能增加製造時間及/或損壞接觸層118。
如第4A圖的剖面圖400A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，從剖面圖400A來看，襯層122在間隔物結構126上方可為可見的(visible)。
如第4B圖的剖面圖400B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，從剖面圖400B來看，襯層122在間隔物結構126上方可為可見的。
如第4C圖的剖面圖400C所示，在一些實施例中，硬罩幕結構132的的第一高度h1大於襯層(第4B圖的122)的第二高度h2。在這樣的實施例中，襯層(第4B圖的122)可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方，因此，襯層(第4B圖的122)不覆蓋間隔物結構126的第一和第二 最頂表面126a、126b。在這樣的實施例中，從剖面圖400C來看，襯層(第4B圖的122)可為不可見的。然而，應當理解的是，從其他剖面透視圖來看，襯層(第4B圖的122)將是可見的。
第5A-5D圖繪示出積體晶片的各種實施例的剖面圖500A-500D，其中該積體晶片包含在接觸層上方的襯層，其中接觸層比上方的接觸導孔寬。
在第5A-5D圖中，接觸導孔124大致上在接觸層118上方居中(例如，接觸導孔124不位於間隔物結構126正上方)，並且接觸層118的第一寬度w1大於接觸導孔124的第二寬度w2。在一些實施例中，當接觸導孔124沒有位於間隔物結構126正上方時，間隔物結構126在其整個高度上可以具有大致上均勻的厚度。例如，在一些實施例中，如第5A圖的剖面圖500A所示，間隔物結構126的第一最頂表面126a可具有第一厚度t1，該第一厚度t1大致上等於間隔物結構126的第二和第三厚度t2、t3，其中第三厚度t3是間隔物結構126的最大厚度。在一些實施例中，襯層122直接接觸接觸層118，並且接觸導孔124直接接觸接觸層118。
如第5A圖的剖面圖500A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第5B圖的剖面圖500B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋它們。
如第5C圖的剖面圖500C所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122可具最頂表面122t，其與間隔物結構126的第一和第二最頂表面126a、126b處於大約相同高度。例如，襯層122的最頂表面122t可在垂直方向上從接觸層118的最頂表面118t 測量的第二高度h2處，並且間隔物結構的第一和第二最頂表面126a、126b也可以在從接觸層118的最頂表面118t測量的第二高度h2處。
如第5D圖的剖面圖500D所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122的最頂表面122t可設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方。
第6A-6D圖繪示出積體晶片的一些其他各種實施例的剖面圖600A-600D，其中該積體晶片包含在接觸層上方的襯層，其中該接觸層比上方的接觸導孔寬。
在第6A-6D圖中，接觸層118的第一寬度w1大於接觸導孔124的第二寬度w2。在一些實施例中，接觸導孔124可以在製造期間不「以中心著陸」在接觸層118上方。例如，接觸導孔124的最外側壁124s可以位於接觸層118的最外側壁118s的正上方，或者在其他實施例中，接觸導孔124的最外側壁124s可以位於間隔物結構126的正上方。在接觸導孔124沒有「以中心著陸」於接觸層118上方的實施例中，部分的襯層122可以直接設置在接觸導孔124和接觸層118之間。襯層122可以在接觸層118的形成期間減輕或防止間隔物結構126的去除。
如第6A圖的剖面圖600A所示，在一些實施例中，硬罩幕結構132的的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第6B圖的剖面圖600B中所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋它們。
如第6C圖的剖面圖600C所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。此外，在這樣的實施例中，襯層122可具 最頂表面122t，其與間隔物結構126的第一和第二最頂表面126a、126b處於大約相同高度。例如，襯層122的最頂表面122t可在垂直方向上從接觸層118的最頂表面118t測量的第二高度h2處，並且間隔物結構126的第一和第二最頂表面126a、126b也可以在從接觸層118的最頂表面118t測量的第二高度h2處。
如第6D圖的剖面圖600D所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122的最頂表面122t可設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方。
第7A-7D圖繪示出積體晶片的又一些其他各種實施例的剖面圖700A-700D，其中該積體晶片包含在接觸層上方的襯層，其中該接觸層比上方的接觸導孔寬。
在第7A-7D圖中，在去除硬罩幕結構132之後並且在沉積接觸導孔124之前，可以從接觸層118去除襯層122的剩餘的暴露部分。因此，在沉積/形成接觸導孔124之後，在接觸導孔124和接觸層118之間沒有設置襯層122。去除襯層122的暴露部分的優點包含增加接觸面積，並因此減少接觸導孔124和接觸層118之間的接觸電阻。然而，去除襯層122的暴露部分可能增加製造時間及/或損壞接觸層118。
如第7A圖的剖面圖700A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第7B圖的剖面圖700B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋它們。
如第7C圖的剖面圖700C所示，在一些實施例中，硬罩幕結構(第 7B圖的132)的第一高度h1大於襯層122的第二高度h2。此外，在這樣的實施例中，襯層122可具最頂表面122t，其與間隔物結構126的第一和第二最頂表面126a、126b處於大約相同高度。例如，襯層122的最頂表面122t可在垂直方向上從接觸層118的最頂表面118t測量的第二高度h2處，並且間隔物結構的第一和第二最頂表面126a、126b也可以在從接觸層118的最頂表面118t測量的第二高度h2處。
此外，在一些實施例中，硬罩幕結構(第7B圖的132)可包含上部132a和下部132b。在一些實施例中，上部132a可以在垂直方向上從接觸層118的最頂表面118t測量的第一高度h1處具有最頂表面，並且下部132b可以在從接觸層118的最頂表面118t測量的第二高度h2處具有最頂表面。在一些實施例中，上部132a比硬罩幕結構(第7B圖的132)的下部132b寬。在一些實施例中，上部132a包含與硬罩幕結構(第7B圖的132)的下部132b不同的材料，並且襯層122包含與硬罩幕結構(第7B圖的132)的上部132a與下部132b的不同材料。硬罩幕結構(第7B圖的132)的上部132a和下部132b可以包含具有不同蝕刻選擇性的不同材料。例如，在一些實施例中，硬罩幕結構(第7B圖的132)的上部132a可以具有比閘極隔離結構134更高的蝕刻選擇性(例如，較慢的去除速率)。此外，舉例來說，在一些實施例中，硬罩幕結構(第7B圖的132)的下部132b可具有比間隔物結構126更高的蝕刻選擇性(例如，較慢的去除速率)。
如第7D圖的剖面圖700D所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122的最頂表面122t可設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方。
第8A-8D圖繪示出積體晶片的各種實施例的剖面圖800A-800D，其中該積體晶片包含在接觸層上方的襯層，其中該接觸層比上方的接觸導孔更窄。
在第8A-8D圖中，接觸層118的第一寬度w1小於接觸導孔124的第二寬度w2。在一些實施例中，儘管接觸導孔124可以在製造期間「以中心著陸」 在接觸層118上方(例如接觸導孔124的中心在接觸層118的中心的正上方)，因為接觸導孔124比接觸層118寬，所以接觸導孔124仍可以位於間隔物結構126的正上方。因此，在一些實施例中，當形成接觸導孔124之後，可以去除部分的間隔物結構126。在一些實施例中，間隔物結構126的上部內角126c可以直接接觸接觸導孔124。在這樣的實施例中，間隔物結構126的內側壁126s可以藉由上部內角126c與間隔物結構126的第二最頂表面126b耦合。在一些實施例中，上部內角126c不是直角，並且因此，第二最頂表面126b不直接連接至間隔物結構126的內側壁126s。由於襯層122，所以減少了在形成接觸導孔124期間去除間隔物結構126的量。
如第8A圖的剖面圖800A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第8B圖的剖面圖800B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋它們。
如第8C圖的剖面圖800C所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。此外，在一些實施例中，襯層122可具最頂表面122t，其與間隔物結構126的第一和第二最頂表面126a、126b處大約相同高度。例如，襯層122的最頂表面122t可在垂直方向上從接觸層118的最頂表面118t測量的第二高度h2處，並且間隔物結構126的第一和第二最頂表面126a、126b也可以在從接觸層118的最頂表面118t測量的第二高度h2處。在這樣的實施例中，從剖面圖800C來看，襯層122的最頂表面122t可為不可見的，因為在形成接觸導孔124的期間中將其去除。然而，應當理解的是，從其他剖面透視圖來看，襯層 122將是可見的。
如第8D圖的剖面圖800D所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122的最頂表面122t可設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b下方。
第9A-9C圖繪示出積體晶片的各個實施例的剖面圖900A-900C，其中該積體晶片包含在接觸層上方的襯層，其中該接觸層比上方的接觸導孔更窄。
在第9A-9C圖中，接觸層118的第一寬度w1小於接觸導孔124的第二寬度w2。在第9A-9C圖中，在去除硬罩幕結構132之後並且在沉積接觸導孔124之前，可以從接觸層118去除襯層122的剩餘的暴露部分。因此，在沉積/形成接觸導孔124之後，在接觸導孔124和接觸層118之間沒有設置襯層122。去除襯層122的暴露部分的優點包含增加接觸面積，並因此減少接觸導孔124和接觸層118之間的接觸電阻。然而，襯層122的暴露部分可能增加製造時間及/或損壞接觸層118。
如第9A圖的剖面圖900A所示，在一些實施例中，硬罩幕結構132的第一高度h1大約等於襯層122的第二高度h2。在這樣的實施例中，襯層122可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。
如第9B圖的剖面圖900B所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層122的第二高度h2。在這樣的實施例中，襯層122仍可以設置在間隔物結構126的第一最頂表面126a和第二最頂表面126b上方並且可以完全覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b。此外，在一些實施例中，間隔物結構126的上部內角126c可以大致上為圓形的或彎曲的(curved)。
如第9C圖的剖面圖900C所示，在一些實施例中，硬罩幕結構132的第一高度h1大於襯層(第9B圖的122)的第二高度h2。在這樣的實施例中，襯層(第9B圖的122)也可以設置在間隔物結構126的第一最頂表面126a和第二最頂 表面126b的下方，因此，襯層(第9B圖的122)沒有覆蓋間隔物結構126的第一和第二最頂表面126a、126b。在這樣的實施例中，從剖面圖900C來看，襯層(第9B圖的122)可為不可見的。然而，應當理解的是，從其他剖面透視圖來看，襯層(第9B圖的122)將是可見的。
第10A-10D圖繪示出積體晶片的各種實施例的剖面圖1000A-1000D，其中該積體晶片包含在第一接觸層和第二接觸層上方的接觸導孔和襯層。
在第10A-10D圖中，在一些實施例中，接觸導孔124在第一接觸層118a和第二接觸層118b上方連續地延伸。在這樣的實施例中，接觸導孔124的最外側壁124s可以位於間隔物結構的正上方。因此，除了在第10A-10D圖中接觸導孔124從第一接觸層118a連續地延伸超過閘極電極120，並延伸到第二接觸層118b之外，第10A-10D圖可以分別包含與第8A-8D圖相同或相似的部件。在一些實施例中，閘極隔離結構134將閘極電極120與接觸導孔124分開。
第11A-11C圖示出了積體晶片的各種實施例的剖面圖1100A-1100C，其中該積體晶片包含在第一接觸層和第二接觸層上方的接觸導孔和襯層。
類似於第10A-10D圖，在第11A-11C圖中，在一些實施例中，接觸導孔124在第一接觸層118a和第二接觸層118b上方連續延伸。在這樣的實施例中，接觸導孔124的最外側壁124s可以位於間隔物結構的正上方。此外，在第11A-11C圖中，在去除硬罩幕結構132之後並且在沉積接觸導孔124之前，可以從第一接觸層118a和第二接觸層118b去除襯層122的剩餘的暴露部分。因此，在沉積/形成接觸導孔124之後，在接觸導孔124與第一或第二接觸層118a、118b之間沒有設置襯層122。因此，除了在第11A-11C圖中接觸導孔124從第一接觸層118a連續地延伸超過閘極電極120，並且延伸至第二接觸層118b之外，第11A-11C圖可分別 包含與第9A-9C圖相同或相似的部件。在一些實施例中，閘極隔離結構134將閘極電極120與接觸導孔124分離。
第12-33圖繪示出方法的一些實施例的各種視圖1200-3300，其中該方法為於圍繞接觸層的間隔物結構上方形成襯層以在去除製程期間減少間隔物結構的損失。雖然第12-33圖之描述是關於方法，應當理解的是，第12-33圖中所揭示的結構並不限於這樣的方法，而是可以單獨作為(stand alone as)獨立於該方法的結構。
如第12圖的剖面圖1200所示，可以提供基板106，其中該基板106包含在源極/汲極區108橫向旁邊(laterally beside)的通道區106a。基板106可以包含例如矽或鍺的半導體材料。在一些實施例中，藉由去除部分的基板106並在基板106上磊晶生長源極/汲極區108來形成源極/汲極區108。在其他實施例中，可以藉由選擇性摻雜基板106來形成源極/汲極區108。源極/汲極區108具有與通道區106a不同的摻雜類型。此外，可以在設置於基板106上方的第一介電層212內的通道區106a上方形成閘極電極120。閘極電極120可以具有被閘極介電層119圍繞的下表面和側表面。在一些實施例中，閘極介電層119可以包括高介電常數介電材料，例如氧化鉿、氧化鋯等。此外，在一些實施例中，可以將介面層210直接設置於基板106和閘極電極120之間。在一些實施例中，介面層210可以包含例如二氧化矽。閘極電極120可以包含導電材料，例如，多晶矽、鋁、釕、鈀或一些其他導電金屬。
第一介電層212的部分212p可以被間隔物結構126圍繞。間隔物結構126可以將第一介電層212的部分212p與閘極電極120分開。第一介電層212的部分212p可以位於源極/汲極區108的正上方。在一些實施例中，第一介電層212包含例如氮化物(例如氮化矽、氧氮化矽)、碳化物(例如碳化矽)、氧化物(例如氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃 (BPSG)、低介電常數氧化物(例如，碳摻雜氧化物，SiCOH)等。此外，在一些實施例中，間隔物結構126包含例如低介電常數介電材料，例如，矽氧碳化物、鋯矽、碳鉭氮化物、氮化矽、矽氧碳氮化物、矽、氮化鋯、或矽碳氮化物。間隔物結構126可以具有在橫向方向上從第一內側壁226到第一外側壁228測量的第三厚度t3。在一些實施例中，第三厚度t3在例如大約1奈米(nm)-大約40奈米之間。
如第13圖的剖面圖1300所示，在一些實施例中，可以執行閘極電極回蝕刻製程以減小閘極電極120的高度，使得閘極電極120的最頂表面120t設置在第一介電層212的最頂表面212t下方。在一些實施例中，閘極電極回蝕製程可以例如藉由光微影和去除(例如，蝕刻)製程來進行。在一些實施例中，閘極電極回蝕刻製程也可以減小閘極介電層119的高度，而在其他實施例(未繪示)中，閘極介電層119在閘極電極回蝕製程期間可以大致上保持不變。在閘極電極回蝕製程期間，間隔物結構126和第一介電層212可以大致上保持不變。
如第14圖的剖面圖1400所示，可以在閘極電極120上方沉積第一隔離材料1402。在一些實施例中，第一隔離材料1402也可以設置在第一介電層212和間隔物結構126上方。在一些實施例中，第一隔離材料1402可以包含低介電常數介電材料，例如，氧化矽、矽氧碳化物、鋯矽、碳鉭氮化物、氮化矽、矽氧碳氮化物、矽、氮化鋯或矽碳氮化物。在一些實施例中，可以藉由沉積製程(例如，化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)等)的方式來沉積第一隔離材料1402。
如第15圖的剖面圖1500所示，可以執行平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP))以去除位於第一介電層212上方的第一隔離材料(第14圖的1402)，以在閘極電極120上形成閘極隔離結 構134。在一些實施例中，平坦化製程也可去除部分的間隔物結構126和部分的第一介電層212。在平坦化製程之後，閘極隔離結構134、間隔物結構126和第一介電層212可以具有大致上共平面的上表面。
如第16圖的剖面圖1600所示，可以去除第一介電層212的部分(第15圖的212p)以暴露源極/汲極區108。在一些實施例中，在去除第一介電層212的部分(第15圖的212p)之前，可以在第一介電層212上方形成第一遮罩結構1602。可以藉由光微影和去除(例如，蝕刻)製程來形成第一遮罩結構1602。在一些實施例中，第一遮罩結構1602為硬罩幕。第一遮罩結構1602可以保護不位於源極/汲極區108的正上方第一介電層212的其他部分。在一些實施例中，可以藉由蝕刻(例如，濕蝕刻、乾蝕刻)製程來去除第一介電層212的部分(第15圖的212p)，並且在去除第一介電層212的部分(第15圖的212p)的期間，間隔物結構126及/或閘極隔離結構134可以大致上保持不變。
如第17圖的剖面圖1700所示，在一些實施例中，可以在源極/漏極區108上方形成矽化物層208。在一些實施例中，可以藉由在源極/汲極區108上方沉積過渡金屬層並加熱過渡金屬層以使其與暴露的源極/汲極區108反應的方式來形成矽化物層208。此外，在一些實施例中，該製程也包含藉由蝕刻去除過渡金屬層的未反應的材料。
如第18圖的剖面圖1800所示，第一導電材料1802沉積在基板106上方。在一些實施例中，第一導電材料1802可以藉由沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD)、原子層沉積(ALD)、濺鍍等)的方式來沉積。在一些實施例中，第一導電材料1802可以包含例如鎢、釕、鈷、銅、鈦、氮化鈦、鉭、氮化鉭、鉬、鎳或其組合。
如第19圖的剖面圖1900所示，可以去除位於第一介電層212上方的 第一導電材料(第18圖的1802)的上部，以形成設置在矽化物層208上方的接觸層118。在一些實施例中，可以藉由平坦化製程(例如，CMP)去除第一導電材料(第18圖的1802)的上部。在這樣的實施例中，在平坦化製程(例如，CMP)之後，閘極隔離結構134、間隔物結構126、第一介電層212和接觸層118可以具有大致上共平面的上表面。在一些實施例中，可以藉由平坦化製程去除第一遮罩結構(第16圖的1602)。
如第20A圖的剖面圖2000A所示，在一些實施例中，可以執行接觸層回蝕刻以減少接觸層118的高度，使得接觸層118的最頂表面118t設置於間隔物結構126的第一最頂表面126a與第二最頂表面126b下方。在一些實施例中，可以使用選擇性去除接觸層118的第一導電材料(第18圖的1802)之去除(例如，蝕刻)製程來進行接觸層回蝕刻。在一些實施例中，接觸層回蝕刻也可以去除部分的間隔物結構126、部分的第一介電層212及/或部分的閘極隔離結構134。例如，在剖面圖2000A中，在接觸層回蝕刻之後，間隔物結構126的第一和第二最頂表面126a、126b在第一介電層212的最頂表面212t下方。
在一些實施例中，接觸層118可具有在橫向方向上在接觸層118的最外側壁之間測量的第一寬度w1。在一些實施例中，第一寬度w1在例如大約1奈米和大約50奈米之間。
在一些實施例中，第20B圖的上視圖2000B可以對應於第20A圖的剖面圖2000A。在一些實施例中，接觸層118可以在第一方向上延伸，並且間隔物結構126可以在大致上平行於接觸層118的第一方向上延伸。從上視圖2000B來看，間隔物結構126連續地圍繞接觸層118的最外側壁118s。
如第21圖的剖面圖2100所示，可以在第一介電層212、間隔物結構126和接觸層118上方形成連續襯層2102。在一些實施例中，連續襯層2102可以包含高介電常數介電材料，例如氧化鋁、氧化鋯、氧化鉿、氧化鈦、氧化鋁、氧化 鋁鋯、氧化鋅、氧化鉭、氧化鑭或氧化釔。連續襯層2102包含與間隔物結構126不同的材料，並且可以包含具有比間隔物結構126更高的介電常數的材料。此外，在一些實施例中，連續襯層2102可以具有第四厚度t4，其在例如約1奈米和約10奈米之間。在一些實施例中，可以藉由如原子層沉積(ALD)之類的沉積製程的方式來形成連續襯層2102。在其他實施例中，可以藉由其他沉積製程，例如化學氣相沉積(CVD)或物理氣相沉積(PVD)，來形成連續襯層2102。
在一些實施例中，方法從第21圖前進至第26圖，從而跳過第22-25圖所繪示的步驟。在其他實施例中，方法前進至第22圖。
如第22圖的剖面圖2200所示，在一些實施例中，在連續襯層2102上方形成襯層硬罩幕材料2202。在一些實施例中，襯層硬罩幕材料2202可以完全覆蓋連續襯層2102。在一些實施例中，襯層硬罩幕材料2202可以藉由沉積製程(例如，CVD、PVD、PECVD、ALD等)的方式來沉積。
如第23圖的剖面圖2300中所示，可以執行襯層硬罩幕回蝕刻以去除部分的襯層硬罩幕材料(第22圖的2202)的部分，以在接觸層118上方形成襯層硬罩幕結構2310。可以執行襯層硬罩幕回蝕刻，使得襯層硬罩幕結構2310具有最頂表面2310t，其在垂直方向上從接觸層118的最頂表面118t測量的第三高度h3處。在一些實施例中，可以使用選擇性去除襯層硬罩幕材料(的22圖的2202)的去除(例如，蝕刻)製程來進行襯層硬罩幕回蝕刻，而連續襯層2102可以大致上保持不變。
如第24圖的剖面圖2400所示，可以執行襯層回蝕刻以去除位於襯層硬罩幕結構2310的最頂表面2310t上方的連續襯層(第23圖的2102)的部分，以形成設置在襯層硬罩幕結構2310和接觸層118之間的襯層122。在襯層回蝕刻之後，襯層122可以具有最頂表面122t，該最頂表面122t也在垂直方向上從接觸層118的最頂表面118t測量的第三高度h3處。在一些實施例中，可以使用選擇性去 除連續襯層(第23圖的2102)的去除(例如，蝕刻)製程來進行襯層回蝕刻，而第一介電層212及/或閘極隔離結構134大致上保持不變。
在一些實施例中，第三高度h3在間隔物結構126的第一和第二最頂表面126a、126b下方。在這樣的實施例中，由於襯層回蝕刻從間隔物結構126的第一和第二最頂表面126a、126b去除了連續襯層(第23圖的2102)，間隔物結構126可能會因襯層回蝕刻而損壞(例如，間隔物損失或離子轟擊造成的缺陷)。
如第25圖的剖面圖2500所示，可以去除襯層硬罩幕結構(第24圖的2310)。在一些實施例中，藉由濕蝕刻劑去除襯層硬罩幕結構(第24圖的2310)。
在一些實施例中，襯層硬罩幕結構(第24圖的2310)可以用於控制襯層122的設計。例如，在一些實施例中，襯層122可以具有最頂表面122t，其在間隔物結構126的第一和第二最頂表面126a、126b的上方，如第25圖所示。襯層122的最頂表面122t可以在從接觸層118的最頂表面118t測量的第二高度h2處。在一些實施例中，襯層122的第二高度h2等於襯層硬罩幕結構的第三高度h3(第24圖的2310)。在這樣的實施例中，襯層122完全覆蓋間隔物結構126的第一和第二最頂表面126a、126b。在其他實施例中，襯層122(和第24圖的襯層硬罩幕結構2310)可以具有最頂表面122t，其大約與間隔物結構126的第一和第二最頂表面126a、126b齊平或在它們的下方。在這樣的實施例中，襯層122可以不覆蓋間隔物結構126的第一和第二最頂表面126a、126b。儘管減少襯層122的高度可以減少整個裝置的電容，但是當襯層122不覆蓋間隔物結構126的第一和第二最頂表面126a、126b時，襯層122對間隔物結構126的保護可能較小。
在其他實施例中，可以省略第22-25圖中的步驟，且如第21圖的剖面圖2100所示，襯層122的最頂表面122t仍設置在第一介電層212上方。在這樣的實施例中，可以減少製造時間，但是最終裝置中的電容由於過多的襯層122，可能處於增加的風險中。
如第26圖的剖面圖2600所示，在一些實施例中，導孔硬罩幕材料2602設置在襯層122和第一介電層212上方。在一些實施例中，導孔硬罩幕材料2602包含與襯層122不同的材料。在一些實施例中，導孔硬罩幕材料2602包含例如低介電常數介電材料，如氧化矽、矽氧碳化物、鉭碳氮化物、氮化矽、矽氧碳氮化物、矽、氮化鋯或矽碳氮化物。在其他實施例中，直接設置在間隔物結構126之間的導孔硬罩幕材料2602的第一部分與形成在間隔物結構126上方的導孔硬罩幕材料2602的第二部分是不同的材料。可以藉由沉積製程(例如，CVD、PVD、PECVD、ALD等)的方式來沉積導孔硬罩幕材料2602。
如第27圖的剖面圖2700所示，在一些實施例中，執行平坦化製程(例如，CMP)以去除設置在第一介電層212和閘極隔離結構134上方的導孔硬罩幕材料(第26圖的2602)以形成硬罩幕結構132。在平坦化製程之後，在一些實施例中，第一介電層212、硬罩幕結構132和閘極隔離結構134可以具有大致上共平面的上表面。此外，在可以省略第22-25圖中的步驟的其他實施例中，平坦化製程還可以去除設置在第一介電層212和閘極隔離結構134上方連續襯層(第21圖的2102)的部分。在這樣的實施例中，在平坦化製程之後，襯層122的最頂表面122t也可以與硬罩幕結構132的上表面大致上共平面。
在一些實施例中，硬罩幕結構132具有最頂表面132t，其在垂直方向上從接觸層118的最頂表面118t測量的第一高度h1處。在一些實施例中，襯層122的第二高度h2與硬罩幕結構132的第一高度h1之間的比例可以在例如大約10%-大約100%之間。
此外，在一些實施例中，硬罩幕結構132包含上部132a和下部132b。在一些實施例中，硬罩幕結構132的上部132a和下部132b包含相同的材料。在其他實施例中，上部132a和下部132b包含不同的材料。硬罩幕結構132的下部132b可以直接設置在間隔物結構126之間。在一些實施例中，硬罩幕結構132的下部 132b具有在橫向方向上介於下部132b的最外側壁之間測量的第四寬度w4。在一些實施例中，第四寬度w4介於大約5奈米與大約30奈米之間。下部132b可以具有在垂直方向上從接觸層118的最頂表面118t到間隔物結構126的第一最頂表面126a測量的第四高度h4。在一些實施例中，第四高度h4可以介於大約1奈米和大約50奈米之間。在一些實施例中，硬罩幕結構132的上部132a具有在橫向方向上且在硬罩幕結構132的上部132a的最外側壁之間測量的第五寬度w5。在一些實施例中，第五寬度w5在大約5奈米與大約30奈米之間。上部132a可以具有在垂直方向上從間隔物結構126的第一最頂表面126a到硬罩幕結構132的最頂表面132t測量的第五高度h5。在一些實施例中，第五高度h5可以在約1奈米與約50奈米之間。
如第28圖的剖面圖2800所示，在一些實施例中，蝕刻停止層214沉積在第一介電層212、硬罩幕結構132和閘極隔離結構134上方，且第二介電層216沉積在蝕刻停止層214上方。在一些實施例中，蝕刻停止層214可以包含例如氧化矽、矽化鉿、矽氧碳化物、鋁氧、鋯矽、鋁氧氮化物、氧化鋯、氧化鉭、氧化鑭、氧化釔、碳鉭氮化物、氮化矽、矽氧碳氮化物、矽、氮化鋯、矽碳氮化物等。在一些實施例中，蝕刻停止層214可以具有在垂直方向上測量的厚度，該厚度在大約1奈米和大約30奈米之間。此外，在一些實施例中，第二介電層216可以各自包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數氧化物(例如，碳摻雜氧化物，SiCOH)等。可以藉由沉積製程(例如，CVD、PVD、PECVD、ALD等)的方式來沉積蝕刻停止層214和第二介電層216。
如第29A圖的剖面圖2900A所示，第二遮罩結構2902可以形成在第二介電層216上方。第二遮罩結構2902可以包含設置在接觸層118上方的第一開口2904。第二遮罩結構2902可以藉由光微影和去除(例如，蝕刻)製程的方式來 形成。在一些實施例中，接觸層118可以具有在橫向方向上測量的第一寬度w1，並且第一開口2904可以具有在橫向方向上測量的第二寬度w2。在一些實施例中，第一寬度w1可以等於第二寬度w2。然而，在一些實施例中，第一開口2904可以不「以中心著陸」在接觸層118上方，因此，第一開口2904可以位於間隔物結構126的正上方。例如，在一些實施例中，在形成第二遮罩結構2902的期間，在第一開口2904的中心處設置並且在垂直方向上延伸(run)的第一中心線2906，可以與在接觸層118的中心處設置並且在垂直方向上延伸的第二中心線2908不共線。在其他實施例中，第二遮罩結構2902和第一開口2904可以「以中心著陸」在接觸層118上方，因此，第一和第二中心線2906、2908將會是共線的。在其他實施例中，第二寬度w2可以大於第一寬度w1，因此，即使第一和第二中心線2906、2908是共線的，第一開口2904仍位於間隔物結構126的正上方。在一些實施例中，第二寬度w2在例如大約1奈米和大約50奈米之間。
在一些實施例中，第29B圖的上視圖2900B可以對應於第29A圖的剖面圖2900A。第29B圖的剖線AA’可以對應於第29A圖的剖面圖2900A的一些實施例。在一些實施例中，從上視圖2900B來看，第二遮罩結構2902中的第一開口2904可以類似於多邊形形狀，例如正方形或矩形。在其他實施例中，從上視圖2900B來看，第一開口2904可以類似於例如圓形或橢圓形的其他形狀。
如第30A圖的剖面圖3000A和第30B圖的剖面圖3000B所示，在一些實施例中，可以根據第二遮罩結構2902中的第一開口2904來進行第一蝕刻製程，以去除第二介電層216、蝕刻停止層214和硬罩幕結構132位於第一開口2904正下方的部分。在一些實施例中，第一蝕刻製程可以包含多種蝕刻劑，而在其他實施例中，一種蝕刻劑可以充分去除第二介電層216、蝕刻停止層214和硬罩幕結構132各自的材料。在一些實施例中，在第一蝕刻製程之後，第二介電層216、蝕刻停止層214和硬罩幕結構132的內側壁可以沿著垂直方向，而在其他的實施例 中，在第一蝕刻製程之後，第二介電層216、蝕刻停止層214和硬罩幕結構132的內側壁可以傾斜(slanted)(例如不沿著垂直方向)，如所繪示的例示性線3002。
如第30A圖的剖面圖3000A所示，第一蝕刻製程的第一蝕刻劑可以用於去除硬罩幕結構132。硬罩幕結構132包含第一材料，該第一材料在暴露於第一蝕刻劑時具有第一去除速率(例如，每次去除的第一材料的量)。襯層122包含第二材料，該第二材料在暴露於第一蝕刻劑時具有第二去除速率(例如，每次去除的第二材料的量)。間隔物結構126包含第三材料，該第三材料在暴露於第一蝕刻劑時具有第三去除率(例如，每次去除的第三材料的量)。襯層122的第二材料不同於硬罩幕結構132的第一材料並且不同於間隔物結構126的第三材料。此外，襯層122的第二去除率小於硬罩幕結構132的第一去除率，並且小於間隔物結構126的第三去除率。因此，在襯層122設置在硬罩幕結構132和間隔物結構126之間的實施例中，在第一蝕刻製程期間，襯層122延遲間隔物結構126暴露於第一蝕刻劑。例如，在一些實施例中，在去除第一開口2904正下方的硬罩幕結構132之後，襯層122仍可以覆蓋間隔物結構126和接觸層118，如第30A圖的3000A剖面圖所示。在一些實施例中，可以去除暴露於第一蝕刻劑的一些襯層122，使得暴露的襯層122變薄。
在一些實施例中，進行第一蝕刻製程，直到第一蝕刻劑從接觸層118去除部分的襯層122，使得接觸層118的最頂表面118t暴露，如第30B圖的剖面圖3000B所示。然而，這樣做時，也可以去除襯層122覆蓋間隔物結構126的部分，從而使間隔物結構126暴露於第一蝕刻劑。在其他實施例中，第二蝕刻劑用於從接觸層去除部分的襯層122，如第30B圖的剖面圖3000B所示。在這樣的實施例中，第二蝕刻劑可以比第一蝕刻劑更快地去除襯層122。因此，與僅將第一蝕刻劑用於第一蝕刻製程相比，在第一蝕刻劑之後藉由第二蝕刻劑去除襯層122可以減少接觸層118暴露的時間。
因此，在一些實施例中，第30A圖的剖面圖3000A繪示出在第一次使用第一蝕刻劑之後的第一蝕刻製程，而第30B圖的剖面圖3000B繪示出在第二次使用第一蝕刻劑之後的第一蝕刻製程。在其他實施例中，第30A圖的剖面圖3000A繪示出在使用第一蝕刻劑之後的第一蝕刻製程，並且第30B圖的剖面圖3000B繪示出在使用第二蝕刻劑之後的第一蝕刻製程。
在一些實施例中，第一蝕刻劑及/或第二蝕刻劑是垂直乾蝕刻劑(例如，電漿氣體)。因此，間隔物結構126的第一及/或第二最頂表面126a、126b上的襯層122的暴露的水平部分可以比第一內側壁226上的襯層122的暴露的垂直部分更快地去除。在其他實施例中，其中襯層122的最頂表面122t設置在間隔物結構的第一和第二最頂表面126a、126b下方，在間隔物結構126的第一和第二最頂表面126a、126b上不存在水平部分。在這樣的其他實施例中，與襯層122覆蓋間隔物結構126的第一最頂表面126a和第二最頂表面126b的實施例相比，間隔物結構126可不受第一蝕刻劑及/或第二蝕刻劑的保護。
在一些實施例中，當第一蝕刻製程從間隔物結構126完全去除襯層122的一部分時，可以藉由第一蝕刻製程去除間隔物結構126的暴露部分。因此，在一些實施例中，儘管間隔物結構126的第一最頂表面126a和第二最頂表面126b可以被襯層122覆蓋，但是仍然可以藉由第一蝕刻製程去除部分的間隔物結構126。然而，因為襯層122減少了間隔物結構126暴露於第一蝕刻製程的時間，所以減少了因第一蝕刻製程造成的間隔物結構126的損失。此外，在一些實施例中，在第一蝕刻製程之後，即使垂直部分122v位於第二遮罩結構2902的第一開口2904的正下方，襯層122的垂直部分122v仍可以存在於接觸層118上方，如第30B圖的剖面圖3000B所示。
在一些實施例中，在第一蝕刻製程之後，如第30B圖所示，間隔物結構126的第一最頂表面126a可以具有第一厚度t1；間隔物結構126可以具有比第 一厚度t1大的第二厚度t2，第二厚度t2在間隔物結構126的第一最頂表面126a下方的第一位置處；以及間隔物結構126可以具有比第二厚度t2大的第三厚度t3。可以在接觸層118的最頂表面118t上方的第二位置處與在第二位置下方處測量第三厚度t3。在一些實施例中，第三厚度t3可以是間隔物結構126的最大厚度。可以在橫向方向上從第一內側壁226到第一外側壁228分別測量第一至第三厚度t1-t3
在其他實施例中，其中第一寬度(第29圖的w1)大於或等於第二寬度(第29圖的w2)，並且第一開口2904不位於間隔物結構126的正上方，因為間隔物結構126可不暴露於第一蝕刻製程，所以第一至第三厚度t1-t3可以彼此大約相同。
在一些實施例中，方法從第30B圖前進到第31圖，以去除襯層122的垂直部分122v。在其他實施例中，垂直部分122v可以保留在最終設計中，因此，方法可以從第30B圖前進到第32圖，從而跳過第31圖中的步驟。
如第31圖的剖面圖3100所示，在一些實施例中，執行第二蝕刻製程以去除襯層122的垂直部分(第30B圖的122v)。在一些實施例中，第二蝕刻製程是第一蝕刻製程的延續(continuation)，並且利用了第一及/或第二蝕刻劑。在其他實施例中，第二蝕刻製程可以包含與第一及/或第二蝕刻劑不同的第三蝕刻劑，以選擇性地去除襯層122的垂直部分(第30B圖的122v)。去除襯層122的垂直部分(第30B圖的122v)的優點包含增加接觸層118的最頂表面118t的暴露表面積，以減小接觸層118與上方的接觸導孔(第33A圖的124)之間的接觸電阻，及/或以減少最終裝置的電容。然而，藉由去除襯層122的垂直部分(第30B圖的122v)，可以去除更多的間隔物結構126，間隔物結構126可能由於第二蝕刻製程而被損壞，接觸層118可能由於第二蝕刻製程而被損壞，及/或製造時間和成本增加。因此，在一些其他實施例中，可以從方法中省略第31圖中的第二蝕刻製程。
如第32圖的剖面圖3200所示，在一些實施例中，可以在第二介電 層216上方和接觸層118上方形成導電導孔材料3202。在一些實施例中，在形成導電導孔3202之前，可以去除第二遮罩結構(第31圖的2902)。在其他實施例中，在導電導孔材料3202的形成期間，第二遮罩結構(第31圖的2902)可以保持存在。在一些實施例中，導電導孔材料3202可以包含例如鎢、釕、鈷、銅、鈦、氮化鈦、鉭、氮化鉭、鉬、鎳或其組合。在一些實施例中，可以藉由沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、PECVD、原子層沉積(ALD)、濺鍍等)的方式來沉積導電導孔材料3202。
如33圖的剖面圖3300所示，可以執行平坦化製程(例如，CMP)以去除導電導孔材料(第32圖的3202)設置在第二介電層216上方的部分，而形成直接接觸接觸層118的接觸導孔124。此外，在一些實施例中，平坦化製程(例如，CMP)可以去除部分的第二介電層216。在其他實施例中，平坦化製程(例如，CMP)可以完全去除第二介電層216，從而暴露出蝕刻停止層214。在一些實施例中，在平坦化製程(例如，CMP)之後，接觸導孔124的上表面和第二介電層216的上表面大致上共平面。儘管接觸導孔124可能不會「以中心著陸」在接觸層118上方，但是由於襯層122，間隔物結構126仍充分提供了接觸層118、接觸導孔124和閘極電極120之間的隔離，從而增加了最終裝置的可靠性。
將理解的是，在一些實施例中，可以調整第12-33圖中所示的方法，舉例來說，使用襯層122在閘極電極120上形成閘極接觸導孔(第2B圖中的224)而形成如第2B圖所示的結構。在這樣的實施例中，襯層122仍然可以減少從間隔物結構126的損失，使得間隔物結構126有效地將接觸導孔124、閘極電極120、接觸層118及/或閘極接觸導孔(第2B圖的224)彼此隔離。
第34圖繪示出形成積體晶片的方法3400的一些實施例的流程圖，其中該積體晶片具有設置在間隔物結構和硬罩幕結構之間的襯層。
儘管以下將方法3400繪示和描述為一系列動作或事件，但是應當 理解，這樣的動作或事件的繪示順序不應以限制性的意義來解釋。例如，除了本文繪示及/或描述的那些動作或事件之外，某些動作可以以不同的順序發生及/或與其他動作或事件同時發生。此外，實現本文描述的一個或多個方面或實施例可不需要所有繪示出的動作。此外，本文描述的一個或多個動作可以在一個或多個單獨的動作及/或階段中執行。
在動作3402處，在基板上方形成接觸層和閘極電極。間隔物結構將接觸層與閘極電極分開。第12-20A圖分別繪示出對應於動作3402的一些實施例的剖面圖1200-2000A。
在動作3404處，在接觸層、間隔物結構和閘極電極上方形成連續襯層。第21圖繪示出對應於動作3404的一些實施例的剖面圖2100。
在動作3406處，在接觸層上方沉積硬罩幕材料。第26圖繪示出對應於動作3406的一些實施例的剖面圖2600。
在動作3408處，去除硬罩幕材料的上部以形成硬罩幕結構，其藉由襯層與接觸層分開。第27圖繪示出對應於動作3408的一些實施例的剖面圖2700。
在動作3410處，在硬罩幕結構上方形成第一遮罩結構。第一遮罩結構包含在接觸層正上方的第一開口。第29A圖繪示出對應於動作3410的一些實施例的剖面圖2900A。
在動作3412處，執行第一蝕刻製程以去除位於第一開口下方硬罩幕結構和襯層的部分，以暴露第二接觸層的上表面。第30B圖繪示出對應於動作3412的一些實施例的剖面圖3000B。
在動作3414處，在接觸層的上表面上方形成接觸孔並直接接觸該接觸孔。第32和33圖分別繪示出對應於動作3414的一些實施例的剖面圖3200和3300。
因此，本發明實施例涉及一種在由間隔物結構圍繞的接觸層上方形成接觸導孔的方法，其中襯層減輕了在形成接觸導孔期間間隔物結構的損失。
本發明實施例提供了一種積體晶片，包含：基板；第一接觸層，於基板上方；閘極電極，於基板上方，並與第一接觸層橫向間隔；第一間隔物結構，圍繞第一接觸層的最外側壁，並將閘極電極與第一接觸層分開；第一硬罩幕結構，設置於第一接觸層上方，且位於第一間隔物結構的多個部分之間；第一接觸導孔，延伸穿過第一硬罩幕結構並接觸第一接觸層；以及第一襯層，直接設置於第一硬罩幕結構與第一間隔物結構之間。
在一些實施例中，其中第一襯層將第一硬罩幕結構與第一接觸層分開。
在一些實施例中，第一間隔物結構具有在橫向方向上從第一內側壁到第一外側壁測量的第一厚度，且第一厚度為第一間隔物結構之最小厚度，其中第一間隔物結構具有在橫向方向上從第一內側壁到第一外側壁測量的第二厚度，且第二厚度為第一間隔物結構之最大厚度，以及其中第一厚度與第二厚度為在第一接觸層的頂表面上方的高度處所測量的。
在一些實施例中，其中第一襯層直接設置於第一接觸層與第一接觸導孔之間。
在一些實施例中，其中第一襯層設置於第一間隔物結構的第一最頂表面與第二最頂表面上方。
在一些實施例中，更包括：第二接觸層，於基板上方，其中閘極電極位於第一接觸層與第二接觸層之間；第二間隔物結構，圍繞第二接觸層的最外側壁，並將閘極電極與第二接觸層分開；第二硬罩幕結構，設置於第二接觸層上方，並介於第二間隔物結構的多個部分之間；第二接觸導孔，延伸穿過第二硬罩幕結構並接觸第二接觸層；以及第二襯層，直接設置於第二硬罩幕結構與第二 間隔物結構之間。
在一些實施例中，其中第一襯層與第二襯層不互相接觸。
本發明實施例提供了一種積體晶片，包含：基板；接觸層，於基板上方；閘極電極，於基板上方，並與接觸層橫向間隔；間隔物結構，圍繞接觸層的最外側壁，並將閘極電極與接觸層分開；硬罩幕結構，設置於接觸層上方，並介於間隔物結構的多個部分之間；接觸導孔，延伸穿過硬罩幕結構，並接觸接觸層；以及襯層，直接設置於硬罩幕結構與接觸層之間。
在一些實施例中，其中襯層包括與硬罩幕結構及間隔物結構不同的材料。
在一些實施例中，其中襯層直接接觸間隔物結構的最頂表面。
在一些實施例中，其中襯層具有最頂表面，最頂表面位於間隔物結構的最頂表面下方。
在一些實施例中，其中硬罩幕結構具有最頂表面，其在垂直方向上從接觸層的最頂表面測量的第一高度處；其中襯層具有最頂表面，其在垂直方向上從接觸層的最頂表面測量的第二高度處；以及其中第二高度對第一高度的比例介於約10%與約100%之間。
在一些實施例中，接觸導孔不位於襯層正上方。
本發明實施例提供了一種積體晶片的形成方法，包含：形成接觸層與閘極電極於基板上方，其中間隔物結構將接觸層與閘極電極分開；形成連續襯層於接觸層、間隔物結構、與閘極電極上方；沉積硬罩幕材料於接觸層上方；去除硬罩幕材料的上部與部分的連續襯層，以形成藉由襯層與接觸層分開的硬罩幕結構；形成第一遮罩結構於硬罩幕結構上方，第一遮罩結構包括位於接觸層正上方的第一開口；執行第一去除製程以去除位於第一開口下方的硬罩幕結構與襯層的部分，以露出接觸層的上表面；以及形成接觸導孔於接觸層的上表面上 方，其中接觸導孔直接接觸接觸層的上表面。
在一些實施例中，其中硬罩幕結構包括具有第一材料，且當硬罩幕結構暴露於第一去除製程的第一蝕刻劑時，第一材料具有第一去除速率，其中連續襯層包括第二材料，且當連續襯層暴露於第一去除製程的第一蝕刻劑時，第二材料具有小於第一去除速率的第二去除速率。
在一些實施例中，更包括：在第一去除製程之後執行第二去除製程，以去除位於第一遮罩結構的第一開口的正下方的襯層的剩餘部分。
在一些實施例中，其中第一去除製程包括第一蝕刻劑，以及其中第二去除製程包括不同於第一蝕刻劑的第二蝕刻劑。
在一些實施例中，其中去除部分的連續襯層的步驟包括：執行第三去除製程，以去除在閘極電極正上方的連續襯層的部分，以形成於接觸層上方的襯層。
在一些實施例中，其中第三去除製程包括：形成襯層硬罩幕材料於連續襯層上方；去除部分的襯層硬罩幕材料，以形成襯層硬罩幕結構於襯層上方；去除設置於襯層硬罩幕結構上方的連續襯層的部分；以及去除襯層硬罩幕結構。
在一些實施例中，其中去除硬罩幕材料的上部的步驟包括平坦化製程，且其中平坦化製程也去除連續襯層的上部以形成襯層。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。 因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
100A:剖面圖
102:電晶體
104:電晶體
106:基板
106a:通道區
108:源極/汲極區
108c:共享的源極/漏極區
112:介電結構
118:接觸層
118s:最外側壁
119:閘極介電層
120:閘極電極
122:襯層
124:接觸導孔
124s:最外側壁
126:間隔物結構
132:硬罩幕結構
134:閘極隔離結構
BB’:剖線
w1:寬度
w2:寬度

Claims (10)

  1. 一種積體晶片，包括：一基板；一第一接觸層，於該基板上方；一閘極電極，於該基板上方，並與該第一接觸層橫向間隔；一第一間隔物結構，圍繞該第一接觸層的最外側壁，並將該閘極電極與該第一接觸層分開；一第一硬罩幕結構，設置於該第一接觸層正上方並包括一介電質，且位於該第一間隔物結構的多個部分之間；一第一接觸導孔，延伸穿過該第一硬罩幕結構並接觸該第一接觸層；以及一第一襯層，直接設置於該第一硬罩幕結構的一側壁與該第一間隔物結構的一側壁之間。
  2. 如請求項1所述之積體晶片，其中該第一襯層將該第一硬罩幕結構與該第一接觸層分開。
  3. 如請求項1所述之積體晶片，其中該第一間隔物結構具有在一橫向方向上從一第一內側壁到一第一外側壁測量的一第一厚度，且該第一厚度為該第一間隔物結構的最小厚度，其中該第一間隔物結構具有在該橫向方向上從該第一內側壁到該第一外側壁測量的一第二厚度，該第二厚度不同於該第一厚度，且該第二厚度為該第一間隔物結構的最大厚度，以及其中該第一厚度與該第二厚度為在該第一接觸層的一頂表面上方的高度處所測量的。
  4. 如請求項1所述之積體晶片，其中該第一襯層直接設置於該第一接觸層與該第一接觸導孔之間。
  5. 如請求項1所述之積體晶片，其中該第一襯層設置於該第一間隔物結構的第一最頂表面與第二最頂表面上方。
  6. 一種積體晶片，包括：一基板；一源極/漏極區，沿著該基板設置；一接觸層，於該基板上方並包括一金屬；一閘極電極，於該基板上方，並與該接觸層橫向間隔；一間隔物結構，圍繞該接觸層的最外側壁，並將該閘極電極與該接觸層分開；一硬罩幕結構，設置於該接觸層正上方，並直接介於該間隔物結構的多個部分之間；一接觸導孔，延伸穿過該硬罩幕結構，並接觸該接觸層；以及一襯層，包括一介電質，直接設置於該硬罩幕結構與該接觸層之間。
  7. 一種積體晶片，包括：一基板；一源極/漏極區，沿著該基板設置；一接觸層，設置於該基板上方並包括一金屬；一閘極電極，設置於該基板上方，並側向在該接觸層旁邊；一間隔物結構，設置於該基板上方，並直接介於該接觸層與該閘極電極之間，並沿著該接觸層的外側壁；一襯層，包括一介電質，設置於該間隔物結構的內側壁上並於該接觸層的正上方；一硬罩幕結構，設置於該襯層、該間隔物結構、與該接觸層上方；以及一接觸導孔，延伸穿過該硬罩幕結構與該襯層以接觸該接觸層，其中該襯層包括與該硬罩幕結構及該間隔物結構不同的材料。
  8. 一種積體晶片的形成方法，包括： 沉積一接觸層於一基板上方並直接介於一間隔物結構的多個側壁之間，該接觸層包括一金屬；沉積一襯層於該接觸層的正上方並沿著該間隔物結構的該多個側壁；沉積一硬罩幕層於該襯層的正上方、於該接觸層的正上方、以及直接介於該間隔物結構的該多個側壁之間；從該接觸層正上方去除該硬罩幕層與該襯層；以及沉積一接觸導孔於該接觸層的正上方。
  9. 一種積體晶片的形成方法，包括：沉積一金屬接觸層於一基板上方並直接介於一間隔物結構的多個側壁之間；沉積一襯層於該金屬接觸層的正上方並直接介於該間隔物結構的該多個側壁之間；沉積一硬罩幕層於該襯層的正上方以及直接介於該襯層的多個側壁之間，其中該襯層直接介於該硬罩幕層與該金屬接觸層之間，且其中該襯層直接介於該硬罩幕層與該間隔物結構之間；從該金屬接觸層正上方去除該硬罩幕層的一部分與該襯層的一部分，以不覆蓋該金屬接觸層的一頂表面；以及沉積一接觸導孔於該金屬接觸層的該頂表面的正上方。
  10. 一種積體晶片的形成方法，包括：形成一接觸層與一閘極電極於一基板上方，其中該接觸層包括一金屬，且其中一間隔物結構將該接觸層與該閘極電極橫向分開；形成一連續襯層於該接觸層、該間隔物結構、與該閘極電極上方；沉積一硬罩幕材料於該接觸層上方； 去除該硬罩幕材料的多個上部與該連續襯層的多個上部，以形成一硬罩幕結構，其於該接觸層的正上方並通過一襯層與該接觸層垂直分開；形成一第一遮罩結構於該硬罩幕結構上方，該第一遮罩結構包括位於該接觸層正上方的一第一開口；執行一第一去除製程以去除位於該第一開口下方的該硬罩幕結構與該襯層的部分，以露出該接觸層的一上表面；以及形成一接觸導孔於該接觸層的該上表面上方，其中該接觸導孔直接接觸該接觸層的該上表面。
TW110107469A 2020-03-04 2021-03-03 積體晶片及其形成方法 TWI886222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/808,902 2020-03-04
US16/808,902 US11361986B2 (en) 2020-03-04 2020-03-04 Using a liner layer to enlarge process window for a contact via

Publications (2)

Publication Number Publication Date
TW202135322A TW202135322A (zh) 2021-09-16
TWI886222B true TWI886222B (zh) 2025-06-11

Family

ID=77025360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107469A TWI886222B (zh) 2020-03-04 2021-03-03 積體晶片及其形成方法

Country Status (3)

Country Link
US (3) US11361986B2 (zh)
CN (1) CN113206147A (zh)
TW (1) TWI886222B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387140B2 (en) * 2020-03-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Enlarging contact area and process window for a contact via

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365426A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
TW201737324A (zh) * 2016-01-29 2017-10-16 台灣積體電路製造股份有限公司 半導體裝置與形成半導體裝置之方法
TW201802893A (zh) * 2016-04-28 2018-01-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US20180315652A1 (en) * 2017-04-28 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal Gates of Transistors Having Reduced Resistivity
TW201911391A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW201943024A (zh) * 2018-03-28 2019-11-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TW201946121A (zh) * 2018-04-30 2019-12-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW202002004A (zh) * 2018-06-28 2020-01-01 台灣積體電路製造股份有限公司 半導體結構的製造方法
TW202008468A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601387B2 (en) * 2014-01-03 2017-03-21 Globalfoundries Inc. Method of making threshold voltage tuning using self-aligned contact cap
US11094788B2 (en) * 2019-08-21 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11239115B2 (en) * 2019-10-30 2022-02-01 International Business Machines Corporation Partial self-aligned contact for MOL
US11545432B2 (en) * 2020-02-27 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device with source and drain vias having different sizes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365426A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
TW201737324A (zh) * 2016-01-29 2017-10-16 台灣積體電路製造股份有限公司 半導體裝置與形成半導體裝置之方法
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
TW201802893A (zh) * 2016-04-28 2018-01-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US20180315652A1 (en) * 2017-04-28 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal Gates of Transistors Having Reduced Resistivity
TW201911391A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW201943024A (zh) * 2018-03-28 2019-11-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TW201946121A (zh) * 2018-04-30 2019-12-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW202002004A (zh) * 2018-06-28 2020-01-01 台灣積體電路製造股份有限公司 半導體結構的製造方法
TW202008468A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN113206147A (zh) 2021-08-03
US20210280454A1 (en) 2021-09-09
TW202135322A (zh) 2021-09-16
US11361986B2 (en) 2022-06-14
US20240321629A1 (en) 2024-09-26
US20220285206A1 (en) 2022-09-08
US12027414B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
US7265050B2 (en) Methods for fabricating memory devices using sacrificial layers
US7612359B2 (en) Microelectronic devices using sacrificial layers and structures fabricated by same
US7223693B2 (en) Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US11908794B2 (en) Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
US12266563B2 (en) Enlarging contact area and process window for a contact via
KR102630477B1 (ko) 접촉부와 게이트 전극을 연결하기 위한 비아-우선 공정
US20220359385A1 (en) Interconnect structure
TW202125748A (zh) 積體晶片
US7052952B2 (en) Method for forming wire line by damascene process using hard mask formed from contacts
TWI886222B (zh) 積體晶片及其形成方法
US20250194441A1 (en) Horn shaped spacer for memory devices
TWI843005B (zh) 積體晶片及其形成方法
US12068196B2 (en) Forming gate line-end of semiconductor structures with improved metal gate height
US20070284743A1 (en) Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
US20240243205A1 (en) Semiconductor devices
EP4468840A1 (en) Semiconductor memory device
JP2024132937A (ja) 半導体メモリ装置
KR20250150859A (ko) 반도체 메모리 장치
JP2025122628A (ja) 半導体素子