TWI843005B

TWI843005B - 積體晶片及其形成方法

Info

Publication number: TWI843005B
Application number: TW110128843A
Authority: TW
Inventors: 海光金; 衛怡揚; 李璧伸; 江法伸; 匡訓沖; 蔡正原
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-03-26
Filing date: 2021-08-05
Publication date: 2024-05-21
Also published as: US20220310635A1; CN114823679A; TW202238967A; US20230320103A1; US12075626B2; US11723212B2; US20240357835A1

Abstract

在一些實施例中，本公開關於一種積體晶片，所述積體晶片包括配置在基底之上的一個或多個內連線介電層。底部電極設置在導電結構之上且延伸穿過所述一個或多個內連線介電層。頂部電極設置在底部電極之上。鐵電層設置在底部電極與頂部電極之間且接觸底部電極及頂部電極。鐵電層包括第一下部水平部分、第一上部水平部分及第一側壁部分，所述第一上部水平部分配置在第一下部水平部分上方，所述第一側壁部分將所述第一下部水平部分耦合到所述第一上部水平部分。

Description

積體晶片及其形成方法

本發明實施例關於積體晶片及其形成方法。

許多現代電子裝置包括非揮發性記憶體。非揮發性記憶體是能夠在斷電的情況下儲存資料的電子記憶體。有希望成為下一代非揮發性記憶體的候選記憶體是使用金屬-鐵電-金屬存儲單元的鐵電式隨機存取記憶體(ferroelectric random-access memory，FeRAM)。因此，FeRAM具有相對簡單的結構且與互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)邏輯製作製程相容。

在一些實施例中，本公開關於一種積體晶片，所述積體晶片包括：一個或多個內連線介電層，位於基底之上；底部電極，設置在導電結構之上且延伸穿過所述一個或多個內連線介電層；頂部電極，設置在所述底部電極之上；以及鐵電層，設置在所述底部電極與所述頂部電極之間且接觸所述底部電極及所述頂部電極，其中所述鐵電層包括第一下部水平部分、第一上部水平部分及第一側壁部分，所述第一上部水平部分配置在所述第一下部水平部分上方，所述第一側壁部分將所述第一下部水平部分耦合到所述第一上部水平部分。

在其他實施例中，本公開關於一種積體晶片，所述積體晶片包括：內連線結構，配置在基底之上且包括配置在內連線介電層內的內連線導電結構；以及金屬-鐵電-金屬(MFM)結構，配置在所述內連線結構內且包括底部電極層、頂部電極層以及鐵電層，所述底部電極層延伸穿過所述內連線介電層中的至少一者以接觸所述內連線導電結構中的第一內連線導電結構，所述頂部電極層配置在所述底部電極層之上且延伸穿過所述內連線介電層中的所述至少一者，其中所述內連線導電結構中的第二內連線導電結構配置在所述頂部電極層的上表面之上且耦合到所述頂部電極層的上表面，所述鐵電層配置在所述底部電極層與所述頂部電極層之間，其中所述鐵電層的第一部分在水平方向上直接配置在所述底部電極與所述頂部電極之間，其中所述鐵電層的第二部分在垂直方向上直接配置在所述底部電極與所述頂部電極之間，且其中所述鐵電層的所述第二部分配置在所述內連線介電層中的所述至少一者上方。

在又一些實施例中，本公開關於一種形成積體晶片的方法，所述方法包括：在導電結構之上形成內連線介電層；在所述內連線介電層內形成開口，以暴露出所述導電結構的頂表面；在所述開口內形成第一金屬層，第一金屬層加襯於所述開口的外側壁及下表面；在所述第一金屬層之上形成鐵電層，其中所述鐵電層包括第一下部水平部分、第一上部水平部分及將所述第一下部水平部分耦合到所述第一上部水平部分的第一側壁部分；在所述鐵電層之上形成第二金屬層，其中所述第二金屬層填充所述開口的剩餘部分；以及移除所述第一金屬層的週邊部分、所述鐵電層的週邊部分及所述第二金屬層的週邊部分，以形成金屬-鐵電-金屬(MFM)結構，所述金屬-鐵電-金屬(MFM)結構包括配置在底部電極與頂部電極之間的鐵電層。

100、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200:剖視圖

102:基底

104:半導體裝置

104a:源極/汲極區

104b:閘極電極

104c:閘極介電層

106:內連線介電層

106a:介電層

106b:介電層

106c:介電層

108:內連線通孔

108a:第一內連線通孔

109:內連線結構

110:內連線配線

110a:第一內連線配線

112:金屬-鐵電-金屬(MFM)結構

114:底部電極

114L:第二下部水平部分

114p、118p:突出部分

114s:第二側壁部分

114t:最頂表面

114u:第二上部水平部分

116:鐵電層/層

116L:第一下部水平部分

116n:非正交相區

116o:正交相區

116s:第一側壁部分

116u:第一上部水平部分

118:頂部電極

118h:水平部分

200:放大剖視圖

502:第一彎曲隅角部分

504:第二彎曲隅角部分

702:隔離結構

1102:開口

1202:第一電極層

1302:鐵電存儲層

1402:第二電極層

1502:第一遮蔽結構

1802:第二遮蔽結構

1804:第二開口

1902:第三開口

2002:第三遮蔽結構

2004:第四開口

2102:第五開口

2300:方法

2302、2304、2306、2308、2310、2312:動作

d₁:第一距離

d₂:第二距離

d₃:第三距離

h₁:第一高度

t₁:第一厚度

t₂:第二厚度

t₃:第三厚度

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意地增大或減小各種特徵的尺寸。

圖1示出積體晶片的一些實施例的剖視圖，所述積體晶片包括配置在內連線結構內的金屬-鐵電-金屬(metal-ferroelectric-metal，MFM)結構，其中MFM結構包括在頂部電極與底部電極之間在垂直方向及水平方向上延伸的鐵電層。

圖2至圖6示出MFM結構的各種實施例的剖視圖，所述MFM結構包括在垂直方向及水平方向上延伸且配置在頂部電極與底部電極之間的鐵電層。

圖7及圖8示出包括MFM結構的積體晶片的一些其他實施例的剖視圖，所述MFM結構包括延伸穿過多個內連線介電層且包括在垂直方向及水平方向上延伸並配置在頂部電極與底部電極之間的鐵電層。

圖9至圖22示出形成MFM結構的方法的一些實施例的剖視圖，所述MFM結構位於多個內連線介電層內且包括在垂直方向及水平方向上延伸的鐵電層，以增加鐵電層的長度而不犧牲裝置密度。

圖23示出與圖9至圖22中所示方法對應的方法的一些實施例的流程圖。

以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及配置的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。舉例來說，在以下說明中在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開內容可在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡明及清晰的目的，而非自身表示所論述的各個實施例和/或配置之間的關係。

此外，為易於說明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除圖中所繪示的定向以外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所用的空間相對性描述語可同樣相應地加以解釋。

一種金屬-鐵電-金屬(MFM)結構包括配置在頂部電極與底部電極之間的鐵電層。MFM結構可耦合到電晶體(例如，金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET))並由電晶體控制。由於鐵電層的晶體結構能夠在存在電場時改變，MFM-MOSFET裝置被配置成基於極化狀態之間的可逆切換(reversible switching)過程來儲存資料值。舉例來說，在MFM單元中，施加到鐵電層的負電壓偏壓可誘導原子轉換到第一晶體結構定向中，所述第一晶體結構定向具有指示第一資料值(例如，邏輯“1”)的第一電阻，而施加到鐵電層的正電壓偏壓可誘導原子轉換到第二晶體結構定向中，所述第二晶體結構定向具有指示第二資料值(例如，邏輯“0”)的第二電阻。

指示第一資料值(例如，邏輯“1”)的第一電阻值與指示第二資料值(例如，邏輯“0”)的第二電阻值之間的差被稱作MFM單元的存儲裕度(memory window)。當存儲裕度增加時，MFM單元的可靠性增大，其原因在於更容易辨別MFM單元是存儲的第一資料值(例如，邏輯“1”)還是第二資料值(例如，邏輯“0”)。在鐵電材料中，由於是鐵電材料的正交相(orthorhombic-phase)在晶體結構定向之間轉換，晶體結構的正交相大幅影響MFM單元的存儲裕度的大小。鐵電材料的晶體結構的其他相可包括例如四方(tetragonal)相或單斜(monoclinic)相。隨著MFM單元中的鐵電層的正交相增加，則存儲裕度增加。

當鐵電層具有較大尺寸時，正交相的存在增加。然而，在平面設計的MFM單元中，其中底部電極、鐵電層及頂部電極是平面層，隨著MFM單元的臨界尺寸減小，鐵電層的大小減小且鐵電層中正交相的存在可被減少和/或在MFM單元之間大幅變化，從而減少MFM單元的存儲裕度及可靠性。

本公開的各種實施例關於一種包括鐵電層的MFM-MOSFET，所述鐵電層在水平方向及垂直方向上延伸穿過多個內連線介電層，以增大鐵電層的長度及面積。在一些此種實施例中，鐵電層的總長度比MFM單元的臨界尺寸長，使得鐵電層中的正交相的存在增加，以增加MFM-MOSFET的存儲裕度及可靠性。

圖1示出積體晶片的一些實施例的剖視圖100，所述積體晶片包括耦合到下伏的半導體裝置的MFM結構。

圖1的積體晶片包括配置在基底102之上的內連線結構109。內連線結構109包括配置在多個內連線介電層106中的內連線導電結構，所述內連線導電結構包括內連線配線110及內連線通孔108。在一些實施例中，內連線結構109的內連線配線110及內連線通孔108耦合到配置在基底102上和/或基底102內的下伏的半導體裝置104。在一些實施例中，下伏的半導體裝置104可為或包括電晶體。舉例來說，在一些實施例中，下伏的半導體裝置104是金屬氧化物半導體場效應電晶體(MOSFET)，包括：源極/汲極區104a，位於基底102內；閘極電極104b，配置在基底102之上並位於源極/汲極區104a之間；以及閘極介電層104c，配置在閘極電極140b與基底102之間。在一些實施例中，下伏的半導體裝置104包括平面MOSFET裝置、鰭式場效應電晶體(finFET)裝置、全環繞閘極(gate all around)FET或一些其他合適的半導體裝置。

在一些實施例中，在內連線結構109中的兩個內連線通孔108之間配置有金屬-鐵電-金屬(MFM)結構112。在一些實施例中，MFM結構112配置在第一內連線介電層106a、配置在第一內連線介電層106a之上的第二內連線介電層106b及配置在第二內連線介電層106b之上的第三內連線介電層106c內並延伸穿過第一內連線介電層106a、第二內連線介電層106b及第三內連線介電層106c。在一些實施例中，MFM結構112包括底部電極114、配置在底部電極114之上的頂部電極118以及配置在頂部電極118與底部電極114之間的鐵電層116。在一些實施例中，MFM結構112耦合到下伏的半導體裝置104並由下伏的半導體裝置104控制，使得圖1的積體晶片包括MFM-MOSFET裝置。在一些實施例中，MFM結構112耦合到下伏的半導體裝置104的閘極電極104b。

在一些實施例中，通過在第一介電層106a及第二介電層106b中形成開口並在開口內及第二介電層106b之上沉積MFM結構112的每一層(114、116、118)來形成MFM結構112。第一介電層106a及第二介電層106b中的開口具有等於第一距離d₁的臨界尺寸。MFM結構112的臨界尺寸可基於裝置設計和/或處理限制。在一些實施例中，第一距離d₁介於例如近似40奈米與近似250奈米之間的範圍內。

在一些實施例中，MFM結構112的層(114、116、118)各自包括延伸穿過第一內連線介電層106a及第二內連線介電層106b的水平延伸部分及垂直部分。MFM結構112的層(114、116、 118)也在第二內連線介電層106b之上水平地延伸且被第三內連線介電層106c環繞。此外，在一些實施例中，鐵電層116在垂直方向上直接配置在底部電極114與頂部電極118之間。

鐵電層116包含鐵電材料，例如(舉例來說)鉭酸鍶鉍、鋯鈦酸鉛、氧化鉿鋯、經摻雜的氧化鉿或一些其他具有鐵電性質的合適材料。由於其鐵電性質，鐵電層116包括被配置成在以下定向之間改變的晶體結構：和指示第一資料值(例如，邏輯“1”)的第一電阻對應的第一晶體結構定向與和指示第二資料值(例如，邏輯“0”)的第二電阻對應的第二晶體結構定向。因此，依據施加到MFM結構112的電壓偏壓，鐵電層116的電阻改變且資料(例如，邏輯“1”或邏輯“0”)被寫入鐵電層116或從鐵電層116讀取。

在一些實施例中，鐵電層116包括多個相，例如(舉例來說)正交相、四方相或單斜相。在一些實施例中，鐵電層116的正交相具有最強的鐵電性質。由於鐵電層116在水平方向及垂直方向上延伸，鐵電層116具有大於MFM結構112的位於第一介電層106a及第二介電層106b內的臨界尺寸(例如d₁)。此外，鐵電層116的長度也大於MFM結構112的最大寬度。由於鐵電層116的長度增大，鐵電層116中的正交相的情形增加，此會增加存儲裕度且因此增加整個MFM-MOSFET裝置的可靠性，而不犧牲基底102之上的MFM結構112的面積。

圖2示出配置在內連線介電層106內的MFM結構的一些實施例的放大剖視圖200。

在一些實施例中，鐵電層116可被闡述為包括第一下部水平部分116L、第一上部水平部分116u及第一側壁部分116s，第一上部水平部分116u配置在第一下部水平部分116L之上，第一側壁部分116s在垂直方向上配置在鐵電層116的第一下部水平部分116L與第一上部水平部分116u之間並將第一下部水平部分116L耦合到第一上部水平部分116u。在一些實施例中，鐵電層116的第一下部水平部分116L及第一上部水平部分116u在水平方向上延伸，而第一側壁部分116s主要在垂直方向上延伸。在一些實施例中，第一側壁部分116s也可部分地在水平方向上延伸，使得第一側壁部分116s在第一上部水平部分116u與第一下部水平部分116L之間實質上傾斜。因此，在一些實施例中，第一側壁部分116s以大於90度的角度與第一下部水平部分116L交會。

圖3示出圖2的複製品，但是為了便於例示使用不同的特徵進行標記。

在一些實施例中，底部電極114包括第二下部水平部分114L、第二上部水平部分114u及第二側壁部分114s，第二上部水平部分114u配置在第二下部水平部分114L之上，第二側壁部分114s在垂直方向上配置在底部電極114的第二下部水平部分114L與第二上部水平部分114u之間並將第二下部水平部分114L耦合到第二上部水平部分114u。在一些實施例中，底部電極114的第二下部水平部分114L及第二上部水平部分114u在水平方向上延伸，而第二側壁部分114s主要在垂直方向上延伸。在一些實施例中，第二側壁部分114s也可部分地在水平方向上延伸，使得第二側壁部分114s在第二上部水平部分114u與第二下部水平部分段114L之間實質上傾斜。因此，在一些實施例中，第二側壁部分114s 以大於90度的角度與第二下部水平部分114L交會。

在一些實施例中，頂部電極118包括直接配置在鐵電層116的第一上部水平部分(圖2的116u)及底部電極114的第二上部水平部分114u上的水平部分118h。在一些實施例中，頂部電極118包括突出部分118p，突出部分118p從頂部電極118的水平部分118h向下延伸，以接觸鐵電層116的第一下部水平部分(圖2的116L)及第一側壁部分(圖2的116s)。此外，在一些實施例中，頂部電極114的最頂表面114t實質上為平面。在一些其他實施例(例如，圖2)中，頂部電極114的最頂表面114t具有配置在頂部電極114的突出部分114p之上的凹陷(indentation)。在一些實施例中，鐵電層116的最外側壁在垂直方向上直接配置在底部電極114的最外側壁與頂部電極118的最外側壁之間。

在一些實施例中，鐵電層116的第一上部水平部分(圖2的116u)、底部電極114的第二上部水平部分114u及頂部電極118的水平部分118h全部配置在第一內連線介電層及第二內連線介電層(圖1的106a、106b)上方。在一些實施例中，鐵電層116的第一上部水平部分(圖2的116u)在垂直方向上直接配置在頂部電極118的水平部分118h與底部電極114的第二上部水平部分114u之間。在一些實施例中，鐵電層116的第一側壁部分(圖2的116s)在水平方向上直接配置在頂部電極118的突出部分118p與底部電極114的第二側壁部分114s之間。在一些實施例中，鐵電層116的第一下部水平部分(圖2的116L)在垂直方向上直接配置在底部電極114的第二下部水平部分114L與頂部電極118的突出部分118p之間。

圖4示出MFM結構112的一些替代性實施例的剖視圖400。

在一些實施例中，鐵電層116的外部區未被頂部電極118覆蓋。在一些此種實施例中，底部電極114具有等於第二距離d₂的最大寬度，且頂部電極118具有等於第三距離d₃的最大寬度。在一些實施例中，第二距離d₂可介於例如近似60奈米與近似300奈米之間的範圍內。在一些此種實施例中，第三距離d₃小於第二距離d₂。在一些實施例中，由於頂部電極118可在與底部電極114不同的時間被圖案化，第三距離d₃小於第二距離d₂。然而，在一些此種實施例中，鐵電層116的直接配置在頂部電極118與底部電極114之間的長度大於MFM結構112的臨界尺寸(例如，圖1的d₁)，以改善MFM結構112的存儲裕度及可靠性。

圖5示出MFM結構112的又一些其他實施例的剖視圖500。

在一些實施例中，例如，底部電極114的外側壁與圖4中底部電極114的傾斜外側壁相比可實質上是直的。在一些實施例中，底部電極114的外側壁在第一彎曲隅角部分502處與底部電極114的最底表面交會。類似地，在一些實施例中，鐵電層116的外側壁在第二彎曲隅角部分504處與鐵電層116的最底表面交會。換句話說，在一些實施例中，鐵電層116的第一側壁部分(圖2的116s)的最外側壁通過第二彎曲隅角部分504(其是圓角(rounded corner))耦合到鐵電層116的第一下部水平部分(圖2的116L)的最底表面。應理解，圖5中的底部電極114及鐵電層116的圓角(例如，502、504)可存在於本公開的附圖中包括的 MFM結構112中的任意者中。

圖6示出MFM結構112的一些實施例的剖視圖600，MFM結構112示出鐵電層116的晶體結構的相的示例性分佈。

舉例來說，在一些實施例中，鐵電層116的晶體結構包括正交相區(orthorhombic phase regions)116o及非正交相區116n。因此，由於鐵電層116的長度增加，因而配置在底部電極114與頂部電極118之間的鐵電層116的正交相區116o的數量也增大，以改善MFM結構112的鐵電性質及存儲裕度。應理解，正交相區116o及非正交相區116n的分佈在圖6中僅是示例性的，且因此可在不同的MFM結構112之間變化。

圖7示出包括耦合到MOSFET的MFM結構的積體晶片的一些其他實施例的剖視圖700。

在一些實施例中，多於一個的MFM結構112可配置在基底102之上，且耦合到一個或多個下伏的半導體裝置104。在一些實施例中，MFM結構112可耦合到下伏的半導體裝置104的源極/汲極區104a。在一些實施例中，隔離結構702可配置在基底102內，以將下伏的半導體裝置104彼此分開。

在一些實施例中，MFM結構112具有在垂直方向上測量且等於介於例如近似150奈米到近似600奈米之間的範圍內的值的第一高度h₁。在一些實施例中，第一內連線配線110a及第一內連線通孔108a在側向上配置在MFM結構112旁邊。在一些實施例中，第一內連線配線110a及第一內連線通孔108a也延伸穿過第一內連線介電層106a、第二內連線介電層106b及第三內連線介電層106c。在一些實施例中，MFM結構112的第一高度h₁大於第一內連線配線110a的高度且大於第一內連線通孔108a的高度。

在一些實施例中，MFM結構112的底部電極114具有在垂直方向上測量且等於介於例如近似5奈米與近似30奈米之間的範圍內的值的第一厚度t₁。在一些實施例中，MFM結構112的鐵電層116具有在垂直方向上測量且等於介於例如近似5奈米與近似30奈米之間的範圍內的值的第二厚度t₂。在一些實施例中，MFM結構112的頂部電極118具有在垂直方向上測量且等於介於例如近似5奈米與近似30奈米之間的範圍內的值的第三厚度t₃。

圖8示出包括MFM結構的積體晶片的又一些其他實施例的剖視圖800。

在一些其他實施例中，MFM結構112在垂直方向上延伸穿過內連線介電層106的多於兩個內連線介電層。在一些此種實施例中，增大MFM結構112的鐵電層116的長度，從而增加鐵電層116中的正交相的情形，改善鐵電層116的鐵電性質，且改善整個MFM-MOSFET裝置的存儲裕度及可靠性。

圖9至圖22示出形成包括MFM結構的積體晶片的方法的一些實施例的剖視圖900至2200。儘管圖9至圖22是關於一種方法闡述的，但是應理解，圖9至圖22中公開的結構不限於這種方法，而是可作為獨立於所述方法的結構而單獨存在。

如圖9的剖視圖900中所示，提供基底102。在各種實施例中，基底102可包括任何類型的半導體本體(例如，矽/互補金屬氧化物半導體(CMOS)塊、SiGe、絕緣體上矽(silicon on insulator，SOI)等))，例如半導體晶片或晶片上的一個或多個管芯，以及任何其他類型的半導體和/或形成在上面的磊晶層和/或以其他方式與其相關聯的磊晶層。可在基底102之上形成下伏的半導體裝置104(例如，金屬氧化物半導體場效應電晶體(MOSFET)，且半導體裝置104可包括源極/汲極區104a、閘極電極104b及閘極介電層104c。在一些實施例中，下伏的半導體裝置104通過圖案化(例如，微影/蝕刻)、沉積(例如，物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)、濺射、旋塗等)、移除(例如，蝕刻、化學機械平坦化(chemical mechanical planarization，CMP)等)以及摻雜製程(例如，離子注入等)的各種步驟來形成。

在一些實施例中，在基底102之上配置包括嵌入內連線介電層106內的第一內連線導電結構，所述第一內連線導電結構包括內連線配線110及內連線通孔108的內連線結構109，且內連線結構109耦合到下伏的半導體裝置104。在一些實施例中，內連線通孔108及內連線配線110直接耦合到下伏的半導體裝置104的閘極電極104b。在一些其他實施例中，內連線通孔108及內連線配線110直接耦合到下伏的半導體裝置104的源極/汲極區104a中的一者。在一些實施例中，內連線通孔108及內連線配線110可使用鑲嵌製程(例如，單鑲嵌製程(single damascene process)或雙鑲嵌製程(dual damascene process))形成。在一些實施例中，內連線通孔108及內連線配線110可包含鎢、銅和/或鋁和/或類似物。在一些實施例中，內連線介電層106可包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數氧化物(例如，摻雜碳的氧化物、SiCOH)等。在一些實施例中，在內連線介電層106之間形成蝕刻停止層(未示出)。在一些實施例中，內連線介電層106通過沉積製程(例如，PVD、CVD、ALD等)的方式形成。

如圖10的剖視圖1000中所示，在一些實施例中，在內連線結構109之上形成配置在第一內連線介電層106a之上的第二內連線介電層106b。在一些此種實施例中，第一內連線介電層106a與第二內連線介電層106b包含相同的材料，且使用與其他內連線介電層106相同的製程形成。因此，在一些實施例中，第一內連線介電層106a及第二內連線介電層106b可包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數氧化物(例如，摻雜碳的氧化物、SiCOH)等。在一些實施例中，第一內連線介電層106a及第二內連線介電層106b通過沉積製程(例如，PVD、CVD、ALD等)的方式形成。

如圖11的剖視圖1100中所示，在一些實施例中，將第一內連線介電層106a及第二內連線介電層106b圖案化以在第一內連線介電層106a及第二內連線介電層106b內形成開口1102。在一些實施例中，開口1102是根據配置在第二內連線介電層106b之上的遮蔽結構(未示出)中的開口，其中遮蔽結構使用沉積(例如，PVD、CVD、ALD、旋塗等)及圖案化(例如，微影/蝕刻) 製程的各種步驟形成。在一些實施例中，然後使用蝕刻製程(例如，濕式蝕刻、乾式蝕刻)形成開口1102，以移除第一內連線介電層106a及第二內連線介電層106b的未被遮蔽結構覆蓋的部分。在一些實施例中，開口1102暴露出內連線通孔108中的一者的上表面。在一些實施例中，開口1102具有等於介於例如近似40奈米與近似250奈米之間的範圍內的第一距離d₁的寬度。在一些實施例中，第一距離d₁是可依據處理工具限制的開口1102的臨界尺寸。在一些實施例中，開口1102的第一距離d₁小於開口1102在垂直方向上的深度。在一些其他實施例中，開口1102的第一距離d₁大於或等於開口1102在垂直方向上的深度。

如圖12的剖視圖1200中所示，在一些實施例中，在第一內連線介電層106a及第二內連線介電層106b之上且沿著開口1102的側壁及下表面形成第一電極層1202。在一些實施例中，第一電極層1202通過沉積製程(例如，PVD、CVD、ALD、濺射等)和/或鍍覆製程(例如，電鍍、無電鍍等)形成。在一些實施例中，第一電極層1202包含例如氮化鈦、氮化鉭、鎢、釕、銥等。在一些實施例中，第一電極層1202被形成為具有介於例如近似5奈米與近似30奈米之間的範圍內的第一厚度t₁。第一電極層1202的第一厚度t₁小於第一距離(圖11的d₁)的一半，使得第一電極層1202不完全填充開口1102。

如圖13的剖視圖1300中所示，在一些實施例中，在第一電極層1202之上形成鐵電存儲層1302。在一些實施例中，鐵電存儲層1302通過沉積製程(例如，PVD、CVD、ALD、濺射等)和/或鍍覆製程(例如電鍍、無電鍍等)形成。在一些實施例中，鐵電存儲層1302包含例如鉭酸鍶鉍、鋯鈦酸鉛、鋯氧化鉿、經摻雜的氧化鉿或一些其他合適的鐵電材料。在一些實施例中，鐵電存儲層1302被形成為具有介於例如近似5奈米與近似30奈米之間的範圍內的第二厚度t₂。第一電極層1202的第一厚度t₁與鐵電存儲層1302的第二厚度t2之和小於第一距離(圖11的d₁)的一半，使得第一電極層1202及鐵電存儲層不完全填充開口1102。

如圖14的剖視圖1400中所示，在一些實施例中，在鐵電存儲層1302之上形成第二電極層1402且第二電極層1402完全填充第一內連線介電層106a及第二內連線介電層106b內的開口(圖13的1102)的剩餘部分。在一些實施例中，第二電極層1402通過沉積製程(例如，PVD、CVD、ALD、濺射等)和/或鍍覆製程(例如，電鍍、無電鍍等)形成。在一些實施例中，第二電極層1402包含例如氮化鈦、氮化鉭、鎢、釕、銥等。在一些實施例中，第一電極層1202與第二電極層1402包含相同的材料，而在一些其他實施例中，第一電極層1202與第二電極層1402包含不同的材料。在一些實施例中，第二電極層1402被形成為具有介於例如近似5奈米與近似30奈米之間的範圍內的第三厚度t₃。

如圖15的剖視圖1500中所示，在一些實施例中，在內連線通孔108中的上部一者之上以及第一電極層1202、鐵電存儲層1302及第二電極層1402之上形成第一遮蔽結構1502。在一些此種實施例中，第一遮蔽結構1502直接上覆在第一內連線介電層106a及第二內連線介電層106b的開口(圖11的1102)上。在一些實施例中，第一遮蔽結構1502使用微影及移除(例如，蝕刻)製程形成。在一些實施例中，第一遮蔽結構1502包含微影膠或硬罩幕材料。在一些實施例中，第一遮蔽結構1502具有等於第二距離d₂的寬度。在一些實施例中，第二距離d₂大於第一介電層106a及第二介電層106b中的開口(圖11的1102)的第一距離(圖11的d₁)。在一些實施例中，第二距離d₂介於例如近似60奈米與近似300奈米之間的範圍內。

如圖16的剖視圖1600中所示，在一些實施例中，執行移除製程以移除第一電極層(圖15的1202)的、鐵電存儲層(圖15的1302)的、及第二電極層(圖15的1402)的未被第一遮蔽結構1502覆蓋的週邊部分，以形成金屬-鐵電-金屬(MFM)結構112。MFM結構112包括直接配置在頂部電極118與底部電極114之間的鐵電層116。在一些實施例中，MFM結構112具有在底部電極114的最底表面與頂部電極118的最頂表面之間測量的第一高度h₁。在一些實施例中，第一高度h₁介於例如近似150奈米與近似600奈米之間的範圍內。

由於鐵電層116在水平方向及垂直方向兩者上以及在第一介電層106a及第二介電層106b之上和第一介電層106a及第二介電層106b內均延伸，鐵電層116具有比第一距離(圖11的d₁)長且比第二距離d₂長的長度，而不增大MFM結構112的臨界尺寸(例如，圖11的第一距離d₁)。因此，當鐵電層116的長度增大時，MFM結構112的鐵電性質及存儲裕度得到改善，從而改善MFM結構112的可靠性而不會損害基底102之上的裝置密度。

如圖17的剖視圖1700中所示，在一些實施例中，在MFM結構112之上及第二內連線介電層106b之上形成第三內連線介電層106c。在一些此種實施例中，第三內連線介電層106c包含相同的材料，且使用與其他內連線介電層106相同的製程形成。因此，在一些實施例中，第三內連線介電層106c可包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數氧化物(例如，摻雜碳的氧化物、SiCOH)等。在一些實施例中，第三內連線介電層106c通過沉積製程(例如，PVD、CVD、ALD等)的方式形成。

如圖18的剖視圖1800中所示，在一些實施例中，在第三內連線介電層106c之上形成第二遮蔽結構1802。在一些實施例中，第二遮蔽結構1802包括直接上覆在第一內連線介電層106a及第二內連線介電層106b的開口(圖11的1102)上的第二開口1804。在一些實施例中，第二遮蔽結構1802使用微影及移除(例如，蝕刻)製程形成。在一些實施例中，第二遮蔽結構1802包含微影膠或硬罩幕材料。在一些實施例中，第二遮蔽結構1802的第二開口1804的寬度小於第一遮蔽結構(圖15的1502)的第二距離(圖15的d₂)。

如圖19的剖視圖1900中所示，在一些實施例中，執行移除製程以移除第三內連線介電層106c的配置在第二遮蔽結構1802的開口(圖18的1804)下方的部分，從而在第三內連線介電層106c內形成第三開口1902。在一些實施例中，圖19的移除製程包括濕式蝕刻製程或乾式蝕刻製程。在一些實施例中，第三內連線介電層106c內的第三開口1902暴露出MFM結構112的頂部電極118的上表面。

如圖20的剖視圖2000中所示，在一些實施例中，在第三內連線介電層106c之上形成包括第四開口2004的第三遮蔽結構2002。在一些實施例中，第三遮蔽結構2002的第四開口2004直接配置在第三內連線介電層106c的第三開口1902之上且比第三開口1902寬。在一些實施例中，第三遮蔽結構2002使用微影及移除(例如，蝕刻)製程形成。在一些實施例中，第三遮蔽結構2002包含微影膠或硬罩幕材料。在一些實施例中，在移除第二遮蔽結構(圖19的1802)之後形成第三遮蔽結構2002，而在一些其他實施例中，第三遮蔽結構2002是第二遮蔽結構(圖19的1802)，其中將第二遮蔽結構(圖19的1802)圖案化成具有更寬的開口，以形成具有第四開口2004的第三遮蔽結構2002。

如圖21的剖視圖2100中所示，在一些實施例中，根據第三遮蔽結構2002，執行移除製程以移除第三內連線介電層106c的上部部分。因此，在一些實施例中，圖21的移除製程使第三開口1902的上部部分變寬，以在第三內連線介電層106c內形成第五開口2102，第五開口2102配置在第三內連線介電層106c中的第三開口1902的剩餘部分之上且比第三開口1902寬。

如圖22的剖視圖2200中所示，在一些實施例中，在第三內連線介電層106c的第三開口及第五開口(圖21的1902、2102)內沉積導電材料，以形成配置在MFM結構112的頂部電極118之上且耦合到MFM結構112的頂部電極118的內連線通孔108及內連線配線110。在一些實施例中，使用沉積製程(例如，PVD、CVD、ALD、濺射等)形成導電材料。在一些實施例中，內連線通孔108及內連線配線110的導電材料可包含鎢、銅和/或鋁和/或類似物。在一些實施例中，執行移除製程(例如，化學機械平坦化)，以移除導電材料的配置在第三內連線介電層106c之上的部分。因此，在一些實施例中，內連線結構109更包括配置在MFM結構112之上及MFM結構112周圍的內連線介電層(106a、106b、106c)以及第二內連線導電結構，所述第二內連線導電結構包括內連線配線110及內連線通孔108。在存儲操作期間，通過內連線配線110及內連線通孔108向MFM結構112施加電壓偏壓，使得可從鐵電層116讀取資料值(例如，邏輯“0”或邏輯“1”)或將資料值(例如，邏輯“0”或邏輯“1”)寫入鐵電層116。由於鐵電層116通過在水平方向及垂直方向上延伸而具有增大的長度，作為資料值的電阻值之間的差的存儲裕度增加，從而改善整個MFM-MOSFET裝置的可靠性。

圖23示出與圖9至圖22中所示方法對應的方法2300的一些實施例的流程圖。

儘管方法2300在以下被示出及闡述為一系列動作或事件，但應理解，此類動作或事件的所示次序不應被解釋為具有限制意義。舉例來說，一些動作可以不同的次序發生和/或與除本文中所示和/或所述的那些動作或事件之外的其他動作或事件同時發生。另外，可能並非所有示出的動作均是實施本文說明的一個或多個方面或實施例所必需的。此外，本文中所示的動作中的一者或多者可在一個或多個單獨的動作和/或階段中施行。

在動作2302處，在導電結構之上形成內連線介電層。圖10示出可與動作2302對應的剖視圖1000。

在動作2304處，在介電層內形成開口以暴露出導電結構的頂表面。圖11示出可與動作2304對應的一些實施例的剖視圖 1100。

在動作2306處，在開口內形成第一金屬層，且第一金屬層加襯於開口的外側壁及下表面。圖12示出可與動作2306對應的一些實施例的剖視圖1200。

在動作2308處，在第一金屬層之上形成鐵電層，其中鐵電層包括下部水平部分、上部水平部分及將上部水平部分耦合到下部水平部分的側壁部分。圖13示出可與動作2308對應的一些實施例的剖視圖1300。

在動作2310處，在鐵電層之上形成第二金屬層。圖14示出可與動作2310對應的一些實施例的剖視圖1400。

在動作2312處，移除第一金屬層的週邊部分、鐵電層的週邊部分及第二金屬層的週邊部分，以形成金屬-鐵電-金屬(MFM)單元。圖16示出可與動作2312對應的一些實施例的剖視圖1600。

因此，本公開關於形成MFM結構，所述MFM結構延伸穿過多個內連線介電層且包括具有通過側壁部分將上部水平部分與下部水平部分彼此耦合的鐵電層，使得鐵電層的長度增大而不在水平方向上增大MFM結構。因此，在一些實施例中，本公開關於一種積體晶片，所述積體晶片包括：一個或多個內連線介電層，位於基底之上；底部電極，設置在導電結構之上且延伸穿過所述一個或多個內連線介電層；頂部電極，設置在所述底部電極之上；以及鐵電層，設置在所述底部電極與所述頂部電極之間且接觸所述底部電極及所述頂部電極，其中所述鐵電層包括第一下部水平部分、第一上部水平部分及第一側壁部分，所述第一上部水平部分配置在所述第一下部水平部分上方，所述第一側壁部分將所述第一下部水平部分耦合到所述第一上部水平部分。

在一些實施例中，所述底部電極耦合到下伏的電晶體裝置的閘極電極。在一些實施例中，所述底部電極包括第二下部水平部分、第二上部水平部分及第二側壁部分，所述第二側壁部分將所述第二下部水平部分耦合到所述第二上部水平部分。在一些實施例中，所述頂部電極包括第三水平部分及突出部分，所述第三水平部分配置在所述鐵電層的所述第一上部水平部分之上，所述突出部分從所述頂部電極的所述第三水平部分向下延伸以接觸所述鐵電層的所述第一下部水平部分及所述第一側壁部分。在一些實施例中，更包括：內連線導電結構，配置在所述一個或多個內連線介電層內且在側向上配置在所述底部電極、所述頂部電極及所述鐵電層旁邊，其中所述內連線導電結構具有在所述內連線導電結構的最頂表面與最底表面之間測量的第一高度，其中所述頂部電極的最頂表面與所述底部電極的最底表面之間的距離等於第二高度，且其中所述第二高度大於所述第一高度。在一些實施例中，所述第一側壁部分的最外側壁通過圓角耦合到所述第一下部水平部分的最底表面。在一些實施例中，所述第一側壁部分的最外側壁通過大於90度的角度耦合到所述第一下部水平部分的最底表面。在一些實施例中，所述第一下部水平部分延伸穿過所述一個或多個內連線介電層中的至少兩者。在一些實施例中，更包括：內連線通孔結構，配置在所述底部電極之上且耦合到所述頂部電極，其中配置在所述底部電極下方的所述導電結構包括另一內連線通孔結構。

在其他實施例中，所述內連線導電結構中的所述第一內連線導電結構及所述第二內連線導電結構是通孔結構。在其他實施例中，更包括：電晶體裝置，配置在所述基底上和/或所述基底內且配置在所述金屬-鐵電-金屬結構下方，其中所述金屬-鐵電-金屬結構耦合到所述金屬-鐵電-金屬結構的源極區或汲極區。在其他實施例中，所述頂部電極層包括實質上為平面的最頂表面。在其他實施例中，所述頂部電極層具有與在所述頂部電極層的最外側壁之間測量的第一值相等的最大寬度，其中所述底部電極層具有與在所述底部電極層的最外側壁之間測量的第二值相等的最大寬度，且其中所述第二值大於所述第一值。在其他實施例中，所述頂部電極層具有與在所述頂部電極層的最外側壁之間測量的第一值相等的最大寬度，其中所述底部電極層具有與在所述底部電極層的最外側壁之間測量的第二值相等的最大寬度，且其中所述第二值約等於所述第一值。在其他實施例中，所述金屬-鐵電-金屬結構具有與在所述頂部電極層的最頂表面與所述底部電極層的最底表面之間測量的第一值相等的高度，其中所述內連線導電結構中的所述第一內連線導電結構具有與在所述內連線導電結構中的所述第一內連線導電結構的最頂表面與最底表面之間測量的第二值相等的高度，且其中所述第一值大於所述第二值。

在又一些實施例中，更包括：在所述金屬-鐵電-金屬結構之上形成耦合到所述金屬-鐵電-金屬結構的通孔結構。在又一些實施例中，所述開口的高度大於所述開口的寬度。在又一些實施例中，所述開口更延伸穿過配置在所述內連線介電層與所述導電結構之間的附加內連線介電層。

以上概述了若干實施例的特徵，以使所屬領域的技術人員可更好地理解本公開的各個方面。所屬領域的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的狀態下對其作出各種改變、代替及變更。

100:剖視圖