[go: up one dir, main page]

TWI885781B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI885781B
TWI885781B TW113108230A TW113108230A TWI885781B TW I885781 B TWI885781 B TW I885781B TW 113108230 A TW113108230 A TW 113108230A TW 113108230 A TW113108230 A TW 113108230A TW I885781 B TWI885781 B TW I885781B
Authority
TW
Taiwan
Prior art keywords
chip
patch
area
alignment slot
flexible circuit
Prior art date
Application number
TW113108230A
Other languages
English (en)
Other versions
TW202537061A (zh
Inventor
梁馨丰
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW113108230A priority Critical patent/TWI885781B/zh
Priority to CN202410476827.3A priority patent/CN120613334A/zh
Application granted granted Critical
Publication of TWI885781B publication Critical patent/TWI885781B/zh
Publication of TW202537061A publication Critical patent/TW202537061A/zh

Links

Images

Classifications

    • H10W46/00

Landscapes

  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種薄膜覆晶封裝結構,包括一可撓性線路載板、一晶片以及一貼片預定貼附區。可撓性線路載板包括一可撓性基材、一圖案化金屬層以及一防銲層。可撓性基材具有一晶片設置區。圖案化金屬層配置於可撓性基材上且包括多個引腳。這些引腳自晶片設置區內向外延伸。防銲層配置於可撓性基材上且具有一開口以定義出晶片設置區。防銲層局部覆蓋圖案化金屬層且具有一對位槽孔。晶片配置於可撓性線路載板上且位於晶片設置區內。晶片電性連接這些引腳。貼片預定貼附區定義於可撓性線路載板上,其中對位槽孔位於貼片預定貼附區內。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構,且特別是有關於一種薄膜覆晶封裝結構。
現行的薄膜覆晶(Chip on Film,COF)封裝結構針對各種作業時的對位大多採用製作引腳的銅箔金屬層來形成特殊辨識圖案,作為對位之依據。然而,由於引腳密度越來越高,可設置辨識圖案的空間越來越受限,或者可撓性線路基板因應特殊需求而採用暗色或不透光(例如黑色)的防銲層覆蓋,使得被防銲層覆蓋的銅箔金屬層無法被清楚辨識,皆造成對位辨識作業的困難,像是貼附散熱貼片或其他貼片於可撓性線路基板時沒有可清楚辨識且鄰近貼片位置的辨識圖案可供對位。
本發明提供一種薄膜覆晶封裝結構,有助於貼片貼附時的對位辨識,使貼片能準確且快速地貼合於可撓性線路載板上。
本發明的薄膜覆晶封裝結構,其包括一可撓性線路載板、一晶片以及一貼片預定貼附區。可撓性線路載板包括一可撓性基材、一圖案化金屬層以及一防銲層。可撓性基材具有一晶片設置區。圖案化金屬層配置於可撓性基材上且包括多個引腳。這些引腳自晶片設置區內向外延伸。防銲層配置於可撓性基材上且具有一開口以定義出晶片設置區。防銲層局部覆蓋圖案化金屬層且具有一對位槽孔。晶片配置於可撓性線路載板上且位於晶片設置區內。晶片電性連接這些引腳。貼片預定貼附區定義於可撓性線路載板上,其中對位槽孔位於貼片預定貼附區內。
基於上述,在本發明的薄膜覆晶封裝結構的設計中,可撓性線路載板的防銲層具有對位槽孔,且此對位槽孔是位於貼片預定貼附區內。當貼片貼附於可撓性線路載板時,貼片機台可擷取對位槽孔的影像作為貼片貼附對位的依據,相較於以圖案化金屬層形成對位圖案的設計,可不受佈設空間的限制,也不需考慮對位圖案是否在防銲層覆蓋下仍可清楚辨識。此外,對位槽孔位於貼片預定貼附區內可縮減貼片機台尋找對位圖案與實際貼片貼附位置所耗費的時間,使貼片能準確且快速地貼合於可撓性線路載板上。
為了讓本發明的上述特徵及優點能夠更明顯易懂,下文特舉實施例,並配合所附圖式詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。
應說明的是,下述圖式的薄膜覆晶封裝結構係以捲帶傳輸的方式作業,儘管下述圖式的散熱貼片僅示意地繪示應用於形成薄膜覆晶封裝結構的捲帶上的一個元件區(device area),然而,本發明不限於此,下述圖式的散熱貼片可以同時應用於捲帶上的多個元件區。
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。請參考圖1,在本實施例中,薄膜覆晶封裝結構100包括一可撓性線路載板110、一晶片120以及一貼片預定貼附區130。可撓性線路載板110包括一可撓性基材112、一圖案化金屬層114以及一防銲層116。可撓性基材112具有一晶片設置區113。圖案化金屬層114配置於可撓性基材112上且包括多個引腳115,其中這些引腳115自晶片設置區113內向外延伸。防銲層116配置於可撓性基材112上且具有一開口117以定義出晶片設置區113。防銲層116局部覆蓋圖案化金屬層114且具有一對位槽孔119。晶片120配置於可撓性線路載板110上且位於晶片設置區113內,且晶片120電性連接這些引腳115。貼片預定貼附區130定義於可撓性線路載板110上,其中對位槽孔119位於貼片預定貼附區130內。換言之,貼片預定貼附區130與防銲層116至少局部重疊。須說明的是,貼片預定貼附區130是薄膜覆晶封裝結構100因應各種需求增配貼片於其上方時預先設定的貼附區域。
詳細來說,在本實施例中,可撓性基材112的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate)、醯亞胺(polyimide)、聚醚(polyethersulfone)、碳酸脂(polycarbonate)或其他適合的可撓性材料。引腳115及防銲層116設置於可撓性基材112的同一表面上,其中防銲層116局部覆蓋這些引腳115,以避免這些引腳115受損或因異物而橋接短路。這些引腳115被防銲層116裸露出的部分可用於與晶片120或外部元件電性連接。防銲層116為暗色材料或不透光材料,例如是黑色防銲油墨,於此並不加以限制。晶片120可以是採用覆晶(flip-chip)的方式配置於晶片設置區113內,並透過例如凸塊(未繪示)與位於晶片設置區113內的引腳115電性連接。此外,本實施例的薄膜覆晶封裝結構100更可包括一封裝膠體140,填充於晶片120與可撓性線路載板110之間,並覆蓋晶片設置區113與晶片120的四個側壁S,以保護晶片120與可撓性線路載板110兩者之間的電性接點。在本實施例中,封裝膠體140例如是底部填充材(underfill)。
再者,在本實施例中,晶片設置區113位於貼片預定貼附區130內,但不以此為限。也就是說,貼片預定貼附區130的範圍涵蓋晶片設置區113,因此貼片設置於可撓性線路載板110時可覆蓋晶片120。於此,防銲層116的對位槽孔119位於封裝膠體140於可撓性線路載板110的投影範圍之外。也就是說,封裝膠體140不會覆蓋防銲層116的對位槽孔119。於一實例中,對位槽孔119的面積可例如是大於等於1.5毫米X1.5毫米,有利於貼片機台擷取對位槽孔119的影像。
再者,本實施例的可撓性基材112具有線路空白區A,圖案化金屬層114未配置於線路空白區A,並且對位槽孔119對應線路空白區A。也就是說,本實施例的可撓性線路載板110是選在沒有任何圖案化金屬層114分布的位置設置對位槽孔119,以避免圖案化金屬層114在對位槽孔119處因缺少防銲層116的保護而受損或被汙染。以俯視觀之,對位槽孔119的形狀可例如是矩形、菱形、多邊形、三角形、圓形或橢圓形,但不以此為限。
本實施例的薄膜覆晶封裝結構100在貼片預定貼附區130的範圍內,於可撓性線路載板110的防銲層116形成對位槽孔119,來作為貼片貼附於可撓性線路載板110時的對位參考。因此,在圖案化金屬層114因線路配置限制而無法另外設置對位圖案,或者因防銲層116為暗色材料或不透光材料使得圖案化金屬層114無法被清楚辨識的情況下,貼片機台可透過防銲層116的對位槽孔119進行貼片貼附時的對位作業。此外,對位槽孔119位於貼片預定貼附區130內可縮減貼片機台的影像擷取裝置尋找對位參考圖案與實際貼片貼附位置所耗費的時間,使貼片能準確且快速地貼合於可撓性線路載板110上。
圖2是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖3是依照本發明的一實施例的一種辨識圖案與引腳連接的示意圖。請先同時參閱圖1及圖2,本實施例的薄膜覆晶封裝結構100a與前述實施例相似,兩者的差異在於,本實施例的可撓性線路載板110a的圖案化金屬層114a更包括一辨識圖案R,其中辨識圖案R位於對位槽孔119a內。再者,對位槽孔119a可偏離貼片貼附區130的中央位置,舉例而言,本實施例的對位槽孔119a位於鄰近封裝膠體140的一個角落的位置,但不以此為限。於此,辨識圖案R與對位槽孔119a的邊界間隔一距離D,也就是辨識圖案R為一獨立圖案。在本實施例中,辨識圖案R可為虛置圖案(dummy pattern)。於另一實施例中,請參考圖3,辨識圖案R’亦可與引腳115連接,也就是辨識圖案R’可以是引腳115的一部分所形成的特定圖案,此仍屬於本發明所欲保護的範圍。因此,貼片機台除了可藉由對位槽孔119a進行貼片貼附時的對位作業,也可透過被對位槽孔119a暴露出的辨識圖案R、R’達到一樣的目的。
此外,本實施例的薄膜覆晶封裝結構100a更包括貼片132,貼片132設置於貼片貼附區130且可例如是一散熱貼片、一結構補強片或一電磁屏蔽貼片。在本實施例中,貼片132為一散熱貼片,散熱貼片132對應晶片設置區113並覆蓋晶片120,以直接幫助晶片120散熱。更進一步來說,散熱貼片132可包括散熱層132a、絕緣保護層132b以及黏膠層(未繪示)。散熱層132a透過黏膠層貼附於晶片120與可撓性線路載板110a上,而絕緣保護層132b透過另一黏膠層或塗佈方式形成於散熱層132a上,以保護散熱層132a免於損傷。散熱層132a的材質可包括金屬箔或石墨類薄膜,其中金屬箔例如是鋁箔或銅箔,但本發明不限於此。絕緣保護層132b的材質例如醯亞胺(polyimide),但本發明亦不限於此。
綜上所述,在本發明的薄膜覆晶封裝結構的設計中,可撓性線路載板的防銲層具有對位槽孔,且此對位槽孔是位於貼片預定貼附區內。當貼片貼附於可撓性線路載板時,貼片機台可擷取對位槽孔的影像作為貼片貼附對位的依據,相較於以圖案化金屬層形成對位圖案的設計,可不受佈設空間的限制,也不需考慮對位圖案是否在防銲層覆蓋下仍可清楚辨識。此外,對位槽孔位於貼片預定貼附區內可縮減貼片機台尋找對位圖案與實際貼片貼附位置所耗費的時間,使貼片能準確且快速地貼合於可撓性線路載板上。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a:薄膜覆晶封裝結構 110、110a:可撓性線路載板 112:可撓性基材 113:晶片設置區 114、114a:圖案化金屬層 115:引腳 116:防銲層 117:開口 119、119a:對位槽孔 120:晶片 130:貼片預定貼附區 132:貼片 132a:散熱層 132b:絕緣保護層 140:封裝膠體 A:線路空白區 D:距離 R、R’:識別圖案 S:側壁
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖2是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖3是依照本發明的一實施例的一種辨識圖案與引腳連接的示意圖。
100:薄膜覆晶封裝結構
110:可撓性線路載板
112:可撓性基材
113:晶片設置區
114:圖案化金屬層
115:引腳
116:防銲層
117:開口
119:對位槽孔
120:晶片
130:貼片預定貼附區
140:封裝膠體
A:線路空白區
S:側壁

Claims (10)

  1. 一種薄膜覆晶封裝結構,包括: 一可撓性線路載板,包括: 一可撓性基材,具有一晶片設置區; 一圖案化金屬層,配置於該可撓性基材上且包括多個引腳,該些引腳自該晶片設置區內向外延伸;以及 一防銲層,配置於該可撓性基材上且具有一開口以定義出該晶片設置區,該防銲層局部覆蓋該圖案化金屬層且具有一對位槽孔; 一晶片,配置於該可撓性線路載板上且位於該晶片設置區內,該晶片電性連接該些引腳;以及 一貼片預定貼附區,定義於該可撓性線路載板上,其中該對位槽孔位於該貼片預定貼附區內。
  2. 如請求項1所述的薄膜覆晶封裝結構,更包括: 一封裝膠體,填充於該晶片與該可撓性線路載板之間並覆蓋該晶片設置區與該晶片的四個側壁。
  3. 如請求項2所述的薄膜覆晶封裝結構,其中該晶片設置區位於該貼片預定貼附區內,且該對位槽孔位於該封裝膠體於該可撓性線路載板的投影範圍之外。
  4. 如請求項1所述的薄膜覆晶封裝結構,其中該可撓性基材具有線路空白區,該圖案化金屬層未配置於該線路空白區,且該對位槽孔對應該線路空白區。
  5. 如請求項1所述的薄膜覆晶封裝結構,其中該圖案化金屬層更包括一辨識圖案,該辨識圖案位於該對位槽孔內。
  6. 如請求項5所述的薄膜覆晶封裝結構,其中該辨識圖案與該對位槽孔的邊界間隔一距離。
  7. 如請求項1所述的薄膜覆晶封裝結構,其中以俯視觀之,該對位槽孔的形狀包括矩形、菱形、多邊形、三角形、圓形或橢圓形。
  8. 如請求項1所述的薄膜覆晶封裝結構,其中該防銲層為暗色材料或不透光材料。
  9. 如請求項1所述的薄膜覆晶封裝結構,其中該對位槽孔的面積大於等於1.5毫米X1.5毫米。
  10. 如請求項1所述的薄膜覆晶封裝結構,更包括一貼片設置於該貼片預定貼附區,該貼片包括一散熱貼片、一結構補強片或一電磁屏蔽貼片。
TW113108230A 2024-03-06 2024-03-06 薄膜覆晶封裝結構 TWI885781B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113108230A TWI885781B (zh) 2024-03-06 2024-03-06 薄膜覆晶封裝結構
CN202410476827.3A CN120613334A (zh) 2024-03-06 2024-04-19 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113108230A TWI885781B (zh) 2024-03-06 2024-03-06 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI885781B true TWI885781B (zh) 2025-06-01
TW202537061A TW202537061A (zh) 2025-09-16

Family

ID=96929741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113108230A TWI885781B (zh) 2024-03-06 2024-03-06 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN120613334A (zh)
TW (1) TWI885781B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200427116A (en) * 2004-09-01 2004-12-01 Mutual Tek Ind Co Ltd Package for IC and LED
TW200601472A (en) * 2004-06-29 2006-01-01 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
US20170250152A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Ag Chip embedding package with solderable electric contact
US20180233424A1 (en) * 2017-02-15 2018-08-16 Magnachip Semiconductor, Ltd. Semiconductor package device
TW201944562A (zh) * 2018-04-19 2019-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
TW202034467A (zh) * 2019-03-06 2020-09-16 南茂科技股份有限公司 薄膜覆晶封裝結構
US20210257287A1 (en) * 2020-02-17 2021-08-19 Chipbond Technology Corporation Chip package and circuit board thereof
TW202143431A (zh) * 2020-04-30 2021-11-16 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
TW202241222A (zh) * 2021-04-14 2022-10-16 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
US20230352382A1 (en) * 2022-05-02 2023-11-02 Renesas Electronics Corporation Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601472A (en) * 2004-06-29 2006-01-01 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
TW200427116A (en) * 2004-09-01 2004-12-01 Mutual Tek Ind Co Ltd Package for IC and LED
US20170250152A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Ag Chip embedding package with solderable electric contact
US20180233424A1 (en) * 2017-02-15 2018-08-16 Magnachip Semiconductor, Ltd. Semiconductor package device
TW201944562A (zh) * 2018-04-19 2019-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
TW202034467A (zh) * 2019-03-06 2020-09-16 南茂科技股份有限公司 薄膜覆晶封裝結構
US20210257287A1 (en) * 2020-02-17 2021-08-19 Chipbond Technology Corporation Chip package and circuit board thereof
TW202143431A (zh) * 2020-04-30 2021-11-16 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
TW202241222A (zh) * 2021-04-14 2022-10-16 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
US20230352382A1 (en) * 2022-05-02 2023-11-02 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN120613334A (zh) 2025-09-09
TW202537061A (zh) 2025-09-16

Similar Documents

Publication Publication Date Title
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
KR102508551B1 (ko) 웨이퍼 레벨 패키지 및 제조 방법
CN1319423C (zh) 印刷线路板及半导体装置
CN112563247B (zh) 一种电磁屏蔽封装结构和电磁屏蔽封装方法
US7565737B2 (en) Manufacturing method of package substrate
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TWI551198B (zh) 具散熱功能之印刷電路板結構
JP3711341B2 (ja) 半導体装置
JPH08330313A (ja) 半導体装置およびその製造方法
CN101236943B (zh) 内埋芯片的散热型无芯板薄型基板及其制造方法
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JP2008294446A (ja) 半導体パッケージ、及びこれに用いるプリント回路基板、並びにこれらを含む電子装置
TWI776752B (zh) 散熱貼片及薄膜覆晶封裝結構
KR20160122020A (ko) 기판 및 이를 구비하는 반도체 패키지
TWI885781B (zh) 薄膜覆晶封裝結構
JP3817785B2 (ja) インタポーザ基板
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
CN114464600A (zh) 封装元件及其制作方法
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP3909036B2 (ja) 半導体装置の製造方法
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
JP2002368156A (ja) 半導体装置及びその製造方法
TWI796027B (zh) 可撓性線路載板
US20250336877A1 (en) Semiconductor device
TWI834356B (zh) 承載結構