TWI884595B

TWI884595B - 積體電路結構、生成積體電路佈局圖的方法及電子設計自動化系統

Info

Publication number: TWI884595B
Application number: TW112145648A
Authority: TW
Inventors: 崔馨檢; 韓劉
Original assignee: 台灣積體電路製造股份有限公司; 大陸商台積電（南京）有限公司
Priority date: 2023-08-25
Filing date: 2023-11-24
Publication date: 2025-05-21
Also published as: KR20250030876A; DE102023131599B4; US20250072117A1; TW202509806A; CN119416725A; DE102023131599A1

Abstract

本揭露涉及ECO基本單元結構、佈局方法和系統。IC結構包括：在半導體襯底中沿著第一方向對準的第一到第三n井，其中第一n井與第二和第三n井中的每一者分開對應的空間；第一多個主動區、閘極結構、和類金屬限定(MD)段，覆蓋並電連接到位於第一n井中的主動區；第一分接結構，覆蓋並電連接到第二n井；第二分接結構，覆蓋並電連接到第三n井；以及第一金屬段，在第一方向上延伸，覆蓋第一多個電晶體，並且電連接到第一和第二分接結構中的每一者。

Description

積體電路結構、生成積體電路佈局圖的方法及電子設計自動化系統

本揭露關於積體電路結構、生成積體電路佈局圖的方法及電子設計自動化系統。

積體電路(IC)小型化(miniaturizing)的持續趨勢已導致了比先前技術消耗更少功率但以更高速度提供更多功能的日益更小的器件。已經通過設計和製造與日益嚴格的規範緊密相關的創新實現了小型化。各種電子設計自動化(EDA)工具用於生成、修改和驗證半導體器件的設計，同時確保滿足設計和製造規範。

根據本揭露的一些實施例，一種積體電路結構，包括：在半導體襯底中沿著第一方向對準的第一到第三n井，其中，所述第一n井與所述第二和第三n井中的每一者分開對應的空間；第一多個主動區、閘極結構和類金屬限定段，覆蓋並電連接到位於所述第一n井中的主動區；第一分接結構，覆蓋並電連接到所述第二n井；第二分接結構，覆蓋並電連接到所述第三n井；以及第一金屬段，在所述第一方向上延伸，覆蓋第一多個電晶體，並且電連接到所述第一和第二分接結構中的每一者。

根據本揭露的一些實施例，一種生成積體電路佈局圖的方法，所述方法包括：沿所述積體電路佈局圖中的第一方向對準第一到第三n井區域，其中，所述第一n井區域與所述第二和第三n井區域中的每一者分開至少對應於最小n井間隔規則的距離；將第一分接通孔區域定位在所述第二n井區域中；將第二分接通孔區域定位在所述第三n井區域中；將第一工程變更命令(ECO)基本單元放置在所述第一n井區域中；通過將所述第一和第二分接通孔區域中的每一者與在所述第一方向上延伸跨過所述第一n井區域的第一金屬區域重疊，建立所述第二和第三n井區域之間的第一電連接；以及將所述積體電路佈局圖存儲在存放裝置中。

一種電子設計自動化系統，包括：處理器；以及一種包括用於一個或多個程式的電腦程式代碼的非暫態電腦可讀存儲介質，所述非暫態電腦可讀存儲介質和所述電腦程式代碼被配置為利用所述處理器使得所述處理器執行下述操作：將第一分接通孔區域定位在積體電路佈局圖的第一到第三n井區域的第二n井區域中，所述第一n井區域沿第一方向與所述第二和第三n井區域中的每一者分開至少對應於最小n井間隔規則的距離；將第二分接通孔區域定位在所述第三n井區域中；將第一工程變更命令(ECO) 基本單元放置在所述第一n井區域中；將所述第一和第二分接通孔區域中的每一者與在所述第一方向上延伸跨過所述第一n井區域的第一金屬區域重疊，從而建立所述第二和第三n井區域之間的第一電連接；對到所述第一電連接的第一電壓分配路徑佈線，所述第一電壓分配路徑被配置為分配第一電壓位準；以及將所述積體電路佈局圖存儲在存放裝置中。

M0:區域/段

M1:區域/段

V0:通孔區域/結構

NW1至NW3:n井區域/n井

100至800:IC佈局圖

SUB:襯底

900:方法

902~912:操作

MD:類金屬限定區域/段

S1:空間

S2:空間

AA:主動區域/區

G:閘極區域/結構

CMD:切割MD區域

1000:系統

1002:處理器

1004:存儲介質

1006:指令

1007:單元庫

1008:匯流排

1009:佈局圖(庫)

1010:I/O介面

1012:網路介面

1014:網路

1042:用戶介面

1100:系統

1120:設計室

1122:設計佈局圖

1130:掩模室

1132:數據準備

1144:掩模製造

1145:掩模

1150:IC製造者/製造商

1152:製造工具

1153:半導體晶圓

1160:IC器件

X:方向

Y:方向

在結合附圖閱讀時，可以從下面的具體實施方式中最佳地理解本揭露的各方面。應注意，根據本行業中的標準實踐，各種特徵未按比例繪製。事實上，為了討論的清楚起見，各種特徵的尺寸可以被任意地增加或減小。

圖1是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖2是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖3是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖4是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖5是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖6是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖7是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖8是根據一些實施例的IC佈局圖和對應的IC結構的圖。

圖9是根據一些實施例的生成IC佈局圖的方法的流程圖。

圖10是根據一些實施例的IC設計系統的框圖。

圖11是根據一些實施例的積體電路(IC)製造系統的框圖和與之相關聯的IC製造流程。

以下公開內容提供了用於實現所提供主題的不同特徵的許多不同的實施例或示例。為了簡化本揭露，下面描述了組件、值、操作、材料、佈置等的具體示例。當然，這些僅是示例而旨在進行限制。其他元件、值、操作、材料、佈置等也可以被考慮在內。例如，在下面的描述中，在第二特徵之上或第二特徵上形成第一特徵可以包括第一特徵和第二特徵以直接接觸方式形成的實施例，並且還可以包括附加特徵可以在第一特徵和第二特徵之間形成，使得第一特徵和第二特徵可能不直接接觸的實施例。此外，本揭露可以在各種示例中重複參考標號和/或字元。這種重複是為了簡潔和清楚的目的，並且本身並不指示所討論的各種實施例和/或配置之間的關係。

此外，本文中可以使用空間相關術語(例如，“之下”、“下方”、“較低”、“以上”、“較高”等)，以易於描述圖中示出的一個要素或特徵相對於另外(一個或多個)要素或(一個或多個)特徵的關係。這些空間相關術語還意在涵蓋器件在使用或操作中除了圖中示出的朝向之外的不同朝向。裝置可以朝向其他方向(旋轉90度或處於其他朝向)，並且本文所使用的空間相關描述符可以類似地被相應地解釋。

在各種實施例中，積體電路(IC)結構、佈局圖和IC設計系統涉及兩種類型的標準單元：標準功能單元和標準備用單元，後者被稱為工程變更命令(engineering change order，ECO)單元。標準功能單元是利用元件的特定內部佈置來限定的，以提供(在操作中)對應的公共較低級功能，例如，包括反相器、NAND、NOR、XOR、D鎖存器、去耦電容器(DeCap)、與或非(AOI)、或與非(OAI)、多工器、觸發器等的邏輯功能。

ECO單元包括ECO基本單元和ECO程式設計單元。ECO程式設計單元指已被程式設計的ECO基本單元。類似於功能單元，ECO基本單元是利用元件的特定內部佈置來限定的。與功能單元不同，ECO基本單元不被設置成提供特定功能。與進行操作的標準單元(是操作的)相反，ECO基本單元(尚未被程式設計)不進行操作(是不操作的)。

回顧ECO基本單元是備用單元，如果需要，ECO基本單元的佈置足以使ECO基本單元能夠被“程式設計”(轉換)以操作和提供由對應的標準功能單元提供的相同的公共較低級功能中的一種功能。在一些實施例中，每個ECO基本單元的佈置足以使給定的ECO基本單元能夠被“程式設計”(轉換)以操作和提供包括反相器、NAND、NOR、XOR、D鎖存器、去耦電容器(DeCap)、與或非(AOI)、或與非(OAI)、多工器、觸發器等的邏輯功能中的一種功能。在一些實施例中，通過改變至少一個ECO基本單元內的一個或多個連接(ECO基本單元內的連接)(例如金屬到矽的接觸件和/或金屬到多晶矽的接觸件)，或者利用對應的通孔或接觸件進行其他金屬層變化，將ECO基本單元程式設計(轉換)為ECO程式設計單元。

在一些應用中，電子設計自動化(EDA)工具用於從標準單元庫中選擇標準功能單元，並將標準功能單元與非標準單元(如果有的話)一起放置在初始佈局中。EDA工具還用於執行佈線，通過該佈線，使用一個或多個金屬層以及對應的通孔和接觸件將標準功能單元和非標準單元連接。EDA工具還用於測試佈線。根據測試結果，修改標準和非標準單元的選擇、放置和佈線。在至少一些實施例中，總體的選擇、放置、佈線和測試(SPRT)過程是反覆運算的。最後，SPRT過程反覆運算收斂於最終的佈局。

出於多種原因(例如，設計變更、不可接受的時間問題、不可接受的電遷移問題等)，可能需要對接近最終的佈局(或以其他方式被視為最終佈局的佈局)進行修改。預期在修改範圍相對較小的情況下，並且作為防止必須重新開始(再次開始)反覆運算SPRT過程的保障(或防範)， EDA工具還用於將一個或多個ECO基本單元放置在初始佈局中。

因為ECO基本單元不進行操作，所以ECO基本單元不連接到功能單元。當接近最終的佈局待修改時，一個或多個ECO基本單元經歷“程式設計”，這將一個或多個ECO基本單元轉化為一個或多個ECO“程式設計”單元。然後，ECO程式設計單元被佈線以操作地連接到一個或多個標準功能單元。

在下文討論的各種實施例中，ECO基本單元能夠被放置在多個n井中的一個n井中，因此電晶體體區域或主體區域能夠在操作中被驅動到與相鄰n井中的電晶體(例如，包括在標準功能單元或其他ECO單元中的電晶體)的體區域的電壓位準不同的電壓位準。與ECO基本單元與標準功能單元和其他ECO單元共用n井的方法相比，佈線靈活性和設計效率由此得到改進，使得額外的設計活動(例如SPRT過程反覆運算或ECO單元定制)能夠被避免。

如下文所討論的，圖1至圖8是根據一些實施例的IC佈局圖和對應的IC結構的圖。圖1至圖8中的圖表示IC佈局圖100至800和(例如，根據下文參考圖11討論的IC製造系統和相關聯的IC製造流程1100)至少部分地基於IC佈局圖100至800製造的對應的IC結構100至800。根據一些實施例，圖9是生成IC佈局圖(例如，IC佈局圖100至800)的方法900的流程圖，並且圖10是被配置為執行方法900的一些或全部操作的IC設計系統1000(例如，EDA系統1000)的框圖。

如圖1所描繪的，IC佈局圖/結構100包括：位於襯底SUB中的n井區域/n井NW1至NW3、沿Y方向延伸的類金屬限定(MD)區域/段MD(為清楚起見而標記了單個)的實例、通孔區域/結構V0(為清楚起見而標記了單個)的實例、以及沿垂直於Y方向的X方向延伸的第一金屬區域/段M1(為清楚起見而標記了單個)的實例。

n井區域/n井NW1至NW3是IC佈局圖(例如，IC佈局圖100)中至少部分地限定對應於IC佈局圖/結構的製造工藝中的襯底SUB內的n摻雜容積(volumes)的區域。

n井區域/n井NW1至NW3沿X方向對準，n井區域/n井NW1和NW2在X方向上隔開空間S1，並且n井區域/n井NW2和NW3在X方向上隔開空間S2。

空間S1和S2中的每一者是大於或等於製造工藝的最小間隔規則的距離。在各種實施例中，空間S1和S2彼此相等或不同。

在各種實施例中，空間S1或S2對應於位於對應的n井區域/n井對NW1/NW2和/或NW2/NW3之間的襯底SUB的一部分或隔離區域/結構，例如電介質材料的容積。

n井區域/n井NW1至NW3中的每一者包括MD區域MD的至少一個實例，MD區域是IC佈局圖中與對應n井區域NW1至NW3重疊並且至少部分地限定導電MD 段MD的區域，導電MD段MD覆蓋並電連接到下方的n井NW1至NW3。MD段MD在一些實施例中也稱為氧化物之上的金屬零(M0OD)段MD，被包括在製造工藝中的最低導電(例如，金屬和/或高摻雜半導體材料)層中。

n井區域/n井NW1至NW3中的每一者還包括通孔區域V0的至少一個實例，通孔區域V0是IC佈局圖中與MD區域MD的對應實例重疊並且至少部分地限定通孔結構V0的區域，通孔結構V0覆蓋並電連接到對應的下方的MD段MD。通孔結構V0是被配置為提供下方的特徵(例如，MD段MD)和覆蓋的特徵(例如，下文討論的金屬段M1的實例)之間的電連接的導電容積。

如圖1所描繪的，n井區域/n井NW1至NW3中的每一者中的MD區域/段MD和通孔區域/結構V0的實例的組合因此對應於被配置為至少部分地限定下方的n井區域/n井NW1至NW3和覆蓋的金屬區域/段M1的實例之間的電連接的分接特徵/結構‘Tap(分接)’。

金屬區域M1是IC佈局圖中與包括通孔區域V0的實例的一個或多個特徵重疊並且至少部分地限定金屬(例如銅)段M1的區域，金屬段M1覆蓋並電連接到對應的下方的通孔結構V0的實例。在一些實施例中，金屬段M1在一些實施例中也稱為金屬一段M1，被包括在對應於IC佈局圖的佈線過程(例如，自動佈局佈線(APR)過程)的最低金屬層中。

在圖1所描繪的實施例中，n井區域NW2包括位於分接特徵Tap的兩個實例之間的區域Function。區域Function是IC佈局圖(例如，IC佈局圖100)中ECO基本單元‘ECO基本(ECO base)’的一個或多個實例所在的區域，例如，如下文關於圖2至圖8所討論的。單元ECO base的一個或多個實例能夠被程式設計為一個或多個功能(例如邏輯)器件。

區域Function包括對應於一個或多個功能器件和金屬區域/段M1的重疊/覆蓋實例之間的電連接的通孔區域/結構V0的實例，金屬區域/段M1的每個實例電連接到位於n井區域/n井NW2中的分接特徵/結構Tap的實例。因此，金屬區域/段M1的實例被配置為能夠(例如基於通過覆蓋金屬互連結構來佈線)將n井區域/n井NW2和單元ECO base(無論是否被程式設計)的一個或多個實例驅動到第一電壓位準。

金屬區域/段M1的一個單獨實例與位於n井區域/n井NW1和NW3中的每一者中的分接特徵/結構Tap的實例重疊/覆蓋於其上，並且與區域Function重疊/覆蓋於其上，因此被配置為將n井區域/n井NW1和NW3彼此電連接，同時將n井區域/n井NW2與n井區域/n井NW1和NW3電隔離。因此，金屬區域/段M1的實例被配置為能夠(例如，基於通過覆蓋金屬互連結構來佈線)將n井區域/n井NW1和NW3以及任何對應的功能電路驅動到不同於第一電壓位準的第二電壓位準。

在圖1所描繪的實施例中，IC佈局圖/結構100 包括金屬區域/段M1的三個額外的實例，這些實例在Y方向上比金屬區域/段M1的其他實例更寬。在各種實施例中，金屬區域/段M1的額外的實例被包括在電力分配結構(例如，電網)中，被配置為在IC佈局圖/結構100內分配參考電壓位準(例如，接地)和一個或多個電源電壓位準(例如，VDD)。

在圖1所描繪的實施例中，區域Function在Y方向上延伸的距離(高度)等於金屬區域/段M1的額外的實例的間距的兩倍。在各種實施例中，區域Function延伸的距離等於該間距或等於大於二的間距倍數。

在圖1所描繪的實施例中，n井區域/n井NW1至NW3中的每一者在Y方向上延伸跨過整個區域Function。在一些實施例中，n井區域/n井NW1至NW3中的一者或多者延伸跨過區域Function的一部分，例如等於間距的距離。

通過上文討論的配置，IC佈局圖/結構100能夠包括被放置在n井區域/n井NW2中的ECO基本單元，例如下文討論的單元ECO base，因此電晶體體區域或主體區域能夠在操作中被驅動到與相鄰n井區域/n井NW1和NW3中的電晶體(例如，包括在標準功能單元或其他ECO單元中的電晶體)的體區域的電壓位準不同的電壓位準。與ECO基本單元與標準功能單元和其他ECO單元共用n井的方法相比，佈線靈活性和設計效率由此得到改進，使得額外的設計活動(例如SPRT過程反覆運算或ECO 單元定制)能夠被避免。

圖2描繪了IC佈局圖/結構200，IC佈局圖/結構200包括位於襯底SUB中的n井區域/n井NW1至NW3、MD區域/段MD的實例、通孔區域/結構V0、第一金屬區域/段M1、以及X和Y方向，上文關於圖1對每一者進行了討論。

如圖2所示，區域Function的非限制性示例(為了清楚起見未標記)包括呈兩行兩列佈置的單元ECO base的實例。在一些實施例中，行的一些或全部(由粗體邊界指示)對應於單元ECO base的單個實例，該單個實例在X方向上的寬度是單元ECO base的其他實例的兩倍。

圖2所描繪的單元ECO base的佈置是出於說明目的而提供的非限制性示例。在各種實施例中，IC佈局圖/結構(例如，IC佈局圖/結構200)包括具有其他配置的單元ECO base的實例，例如，列的一些或全部對應於單元ECO base的單個實例，該單個實例在Y方向上的高度是單元ECO base的其他實例的兩倍。

在圖2所描繪的實施例中，IC佈局圖/結構200包括在X方向上延伸並且與位於n井區域/n井NW1、NW2和NW3的每一者中的分接特徵/結構Tap重疊/覆蓋於其上的金屬區域/段M1的實例，並且因此被配置為將n井區域/n井NW1、NW2和NW3彼此電連接。因此，金屬區域/段M1的實例被配置為能夠(例如，基於通過覆蓋金屬互連結構來佈線)將n井區域/n井NW1、NW2和NW3以及任何對應的ECO單元和/或功能電路驅動到同一電壓位準。

因此，圖1和圖2所描繪的實施例示出了替代的佈線選項，因此被放置在n井區域/n井NW2中的單元ECO base的一個或多個實例能夠被驅動到與施加到n井區域/n井NW1和NW3的電壓位準相同或不同的電壓位準。根據具有這種佈線靈活性，下面討論的圖3至圖8中的每一者都沒有描繪具有特定配置的金屬區域/段M1的實例。

圖3描繪了IC佈局圖/結構300的簡化圖，包括位於襯底SUB中的n井區域/n井NW1至NW3、分接特徵/結構Tap和單元ECO base的實例、以及X和Y方向，上文對每一者進行了討論。

圖3描繪了IC佈局圖/結構300包括呈兩行兩列佈置的單元ECO base的四個實例的非限制性示例。在一些實施例中，單元ECO base的每個實例關於X和Y方向具有相同的朝向。在一些實施例中，單元ECO base的一個或多個實例與單元ECO base的一個或多個其他實例關於X或Y軸(例如，單元ECO base的一個或多個實例之間的邊界)對稱(與之鏡像)，如下文進一步討論的。

圖4描繪了IC佈局圖/結構400的簡化圖，IC佈局圖/結構400包括位於襯底SUB中的n井區域/n井NW1至NW3、單元ECO base的四個實例(為了清楚起見標記了單個實例)(每個實例包括MD區域/段MD和通孔區域/結構V0的實例)、以及X和Y方向，上文對每一者進行了討論。

單元ECO base的每個實例還包括主動區域/區AA、閘極區域/結構G、多晶矽之上的金屬零(metal-zero-over-poly,M0PO)區域/段M0、和切割MD區域CMD的實例(為了清楚起見標記了每一者的單個實例)。

主動區域(例如，主動區域AA)是IC佈局圖中至少部分地限定對應的襯底或n井中的容積的區域，例如襯底區域或n井區域(例如，n井區域NW1至NW3)，在對應的襯底或n井中通過製造工藝在對應的IC結構中形成各種特徵，例如電晶體溝道和/或源極/漏極特徵。

閘極區域(例如，閘極區域R)是IC佈局圖中至少部分地限定對應的IC結構中的容積的區域，在對應的IC結構中，通過製造工藝形成閘極電極(在一些實施例中也稱為多晶矽閘極或多晶矽)和閘極電介質層。

M0PO區域(例如，M0PO區域M0)是IC佈局圖中至少部分地限定覆蓋並電連接到下方的閘極結構的導電段(例如，M0PO段M0)的區域。M0PO段MO被包括在製造工藝中的最低導電(例如，金屬和/或高摻雜半導體材料)層中。

切割MD區域是IC佈局圖中限定對應的IC結構中的下述區塊的區域：在該區塊內，在製造工藝中形成MD 段MD之後將MD段MD的部分移除，因此產生的MD段MD彼此電隔離。

在單元ECO base的給定實例中，主動區域/區AA、閘極區域/結構G、M0PO區域/段M0、MD區域/段MD、通孔區域/結構V0和切割MD區域CMD的實例以單元ECO base的實例能夠被程式設計為可選擇的單元功能的圖案來佈置。

在各種實施例中，單元ECO base的每個實例對應於同一圖案或多個圖案。在一些實施例中，兩個圖案圍繞著軸線(例如，兩個圖案之間的邊界)彼此對稱。

在一些實施例中，圖4描繪的單元ECO base的實例對應於第一行(其中第二圖案與第一圖案圍繞著沿Y方向延伸的邊界對稱)和第二行(其中第三和第四圖案與第一和第二圖案圍繞著沿X方向延伸的邊界對稱)。

圖5和圖6中的每一者描繪了對應的IC佈局圖/結構500或600的簡化圖，對應的IC佈局圖/結構500或600包括位於襯底SUB中的n井區域/n井NW1至NW3、單元ECO base的六個實例(為了清楚起見標記了單個實例)(每個實例包括主動區域/區AA、閘極區域/結構G、M0PO區域/段M0、MD區域/段MD、通孔區域/結構V0和切割MD區域CMD(為了清楚起見未標記)的多個實例)、以及X和Y方向，上文對每一者進行了討論。

在各種實施例中，被包括在IC佈局圖/結構500 和600中的單元ECO base的實例包括以一個或多個圖案佈置的主動區域/區AA、閘極區域/結構G、M0PO區域/段M0、MD區域/段MD、通孔區域/結構V0和切割MD區域CMD的對應的實例，這一個或多個圖案在一些實施例中具有對應於一個或多個軸的對稱性。

圖7和圖8中的每一者描繪了對應的IC佈局圖/結構700或800的簡化圖，對應的IC佈局圖/結構700或800包括位於襯底SUB中的n井區域/n井NW1至NW3、以及包括各種特徵(為了清楚起見沒有標記)的單元ECO base的實例。

圖7描繪的非限制性示例包括位於n井區域/n井NW2中的單元ECO base的四個實例，並且圖8描繪的非限制性示例包括位於n井區域/n井NW2中的單元ECO base的單個實例，該單個實例被配置為去耦電容性器件DCAP2。

通過將單元ECO base的各種實例包括在n井區域/n井NW2中，根據IC佈局圖/結構100和200配置IC佈局圖/結構300至800中的每一者，從而能夠實現上文關於IC佈局圖/結構100和200討論的益處。

圖9是根據一些實施例的生成IC佈局圖的方法900的流程圖。在一些實施例中，生成IC佈局圖包括：生成上文關於圖1至圖8討論的IC佈局圖100至800中的一者或多者的一些或全部。

在一些實施例中，方法900的一些或全部由電腦的處理器執行。在一些實施例中，方法900的一些或全部由下文關於圖10討論的IC佈局圖生成系統1000的處理器1002執行。

在一些實施例中，方法900的一個或多個操作是形成IC器件的方法的操作的子集。在一些實施例中，方法900的一個或多個操作是IC製造流程(例如，下文關於製造系統1100和圖11討論的IC製造流程)的操作的子集。

在一些實施例中，方法900的操作以圖9描繪的循序執行。在一些實施例中，方法900的操作同時地和/或以與圖9描繪的順序不同的循序執行。在一些實施例中，在執行方法900的一個或多個操作之前、之間、期間和/或之後執行一個或多個操作。

在操作902處，第一到第三n井區域沿IC佈局圖中的第一方向對準。對準第一到第三n井區域包括：第一n井區域與第二和第三n井區域中的每一者分開至少對應於最小n井間隔規則的距離。

在一些實施例中，根據上文關於圖1至圖8討論的IC佈局圖100至800中的一者或多者，對準第一到第三n井區域包括：對準n井區域NW2、NW1和NW3，n井區域NW2與n井區域NW1分開空間S1，並且n井區域NW2與n井區域NW3分開空間S2。

在一些實施例中，對準第一到第三n井區域包括：將第一分接通孔區域定位在第二n井區域中以及將第二分接通孔區域定位在第三n井區域中。在一些實施例中，對準第一到第三n井區域包括：將第三和第四分接通孔區域定位在第一n井區域中。

在一些實施例中，定位分接通孔區域包括：定位分接特徵Tap的實例，分接特徵Tap包括上文關於圖1和圖2討論的與MD區域MD的對應實例重疊的通孔區域V0的實例。

在操作904處，第一ECO基本單元被放置在第一n井區域中。在一些實施例中，將第一ECO基本單元放置在第一n井區域中包括：上文關於圖1至圖8討論的將單元ECO base放置在n井區域NW2中。

在一些實施例中，將第一ECO基本單元放置在第一n井區域中包括：將包括第一ECO基本單元的多個ECO基本單元放置在第一n井區域中，例如，根據圖2至圖8中的一者或多者的n井區域NW2中的單元ECO base的實例。

在操作906處，電連接第二和第三n井區域。電連接第二和第三n井區域包括：通過將第一和第二分接通孔區域中的每一者與在第一方向上延伸跨過第一n井區域的第一金屬區域重疊來建立第二和第三n井區域之間的第一電連接。

在一些實施例中，將第一和第二分接通孔區域中的每一者與在第一方向上延伸跨過第一n井區域的第一金屬區域重疊包括：將對應於n井區域NW1和NW3的分接特徵Tap的實例與在X方向上延伸跨過n井區域NW2的金屬區域M1的實例重疊，如上文關於圖1和圖2討論的。

在一些實施例中，電連接第二和第三n井區域包括：通過將第三和第四分接通孔區域中的每一者與在第一方向上延伸跨過第一ECO基本單元的第二金屬區域重疊，建立第三和第四分接通孔區域之間的第二電連接，例如，如上文關於圖1所討論的。

在一些實施例中，電連接第二和第三n井區域包括：將第三和第四分接通孔區域中的每一者與第一金屬區域重疊，從而建立第二和第三n井區域中的每一者與第一n井區域之間的第一電連接，例如，如上文關於圖2所討論的。

在操作908處，在一些實施例中，ECO基本單元被配置為功能單元。在一些實施例中，將ECO基本單元配置為功能單元包括：添加和/或修改功能單元內的一個或多個電連接，從而將ECO基本單元配置為執行一個或多個邏輯或其他功能。

在各種實施例中，將ECO基本單元配置為功能單元包括：將多個ECO基本單元的子集或全部配置為對應的功能單元。在一些實施例中，將ECO基本單元配置為功能單元包括：配置上文關於圖1至圖8討論的單元ECO base的一個或多個實例。

在一些實施例中，將ECO基本單元配置為功能單元包括：執行一個或多個佈線操作，例如一個或多個APR操作。在一些實施例中，將ECO基本單元配置為功能單元包括：對到功能單元的多個電信號路徑佈線。

在一些實施例中，將ECO基本單元配置為功能單元包括：對到第一電連接的第一電壓分配路徑(例如，被配置為分配第一電壓位準)佈線。

在一些實施例中，將ECO基本單元配置為功能單元包括：對到第二電連接的第二電壓分配路徑(例如，被配置為分配與第一電壓位準不同的第二電壓位準)佈線。

在操作910處，在一些實施例中，IC佈局圖被存儲在存放裝置中。在一些實施例中，將IC佈局圖存儲在存放裝置中包括：將IC佈局圖存儲在IC佈局圖庫(例如，IC佈局圖生成系統1000的佈局圖庫1009)中，下面關於圖10進行討論。

在各種實施例中，將IC佈局圖存儲在存放裝置中包括將IC佈局圖存儲在非易失性、電腦可讀記憶體或單元庫(例如，資料庫)中，和/或包括通過網路存儲IC佈局圖。在一些實施例中，將IC佈局圖存儲在存放裝置中包括：通過下面關於圖10討論的IC佈局圖生成系統1000的網路1014存儲IC佈局圖。

在操作912處，在一些實施例中，基於IC佈局圖執行一個或多個製造操作。在一些實施例中，執行一個或多個製造操作包括：基於IC佈局圖執行一個或多個光刻曝光。下面關於圖11討論基於IC佈局圖執行一個或多個製造操作，例如一個或多個光刻曝光。

通過執行方法900的一些或全部操作，生成IC 佈局圖，其中ECO基本單元的一個或多個實例被放置在根據IC佈局圖100和200配置的專用n井區域中，因此該IC佈局圖能夠實現上文關於IC佈局圖/結構100和200討論的益處。

圖10是根據一些實施例的電子設計自動化(EDA)系統1000的框圖。

在一些實施例中，EDA系統1000包括APR系統。本文描述的設計佈局圖的方法表示根據一個或多個實施例的導線佈線佈置是可以例如使用根據一些實施例的EDA系統1000來實現的。

在一些實施例中，EDA系統1000是包括硬體處理器1002和非暫態電腦可讀存儲介質1004的通用計算設備。存儲介質1004被編碼有(即，存儲)電腦程式代碼1006(即，一組可執行指令)以及其他事項。由硬體處理器1002執行指令1006(至少部分地)表示EDA工具，該EDA工具實現根據一個或多個實施例的在本文中描述的方法(在下文中稱為所描述的過程和/或方法)的一部分或全部。

處理器1002經由匯流排1008電氣地耦合到電腦可讀存儲介質1004。處理器1002還通過匯流排1008電氣地耦合到I/O介面1010。網路介面1012還經由匯流排1008電氣地連接到處理器1002。網路介面1012連接到網路1014，使得處理器1002和電腦可讀存儲介質1004能夠經由網路1014連接到外部元件。處理器1002 被配置為執行在電腦可讀存儲介質1004中編碼的電腦程式代碼1006，以便使系統1000可用於執行所描述的過程和/或方法中的一部分或全部。在一個或多個實施例中，處理器1002是中央處理單元(CPU)、多處理器、分散式處理系統、專用積體電路(ASIC)和/或合適的處理單元。

在一個或多個實施例中，電腦可讀存儲介質1004是電子、磁性、光學、電磁、紅外和/或半導體系統(或者裝置或器件)。例如，電腦可讀存儲介質1004包括半導體或固態記憶體、磁帶、可移動電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁片、和/或光碟。在使用光碟的一個或多個實施例中，電腦可讀存儲介質1004包括光碟唯讀記憶體(CD-ROM)、光碟讀/寫(CD-R/W)和/或數位視訊光碟(DVD)。

在一個或多個實施例中，存儲介質1004存儲電腦程式代碼1006，該電腦程式代碼1006被配置為使系統1000(其中這樣的執行(至少部分地)表示EDA工具)可用於執行所描述的過程和/或方法中的一部分或全部。在一個或多個實施例中，存儲介質1004還存儲促進執行所描述的過程和/或方法中的一部分或全部的資訊。在一個或多個實施例中，存儲介質1004存儲包括如本文所公開的這樣的單元的IC佈局單元的單元庫1007。在一個或多個實施例中，存儲介質1004存儲對應於本文公開的一個或多個佈局的一個或多個佈局圖1009。

EDA系統1000包括I/O介面1010。I/O介面 1010耦合到外部電路。在一個或多個實施例中，I/O介面1010包括鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控式螢幕和/或游標方向鍵，以用於向處理器1002傳送資訊和命令。

EDA系統1000還包括耦合到處理器1002的網路介面1012。網路介面1012允許系統1000與一個或多個其他電腦系統所連接到的網路1014通信。網路介面1012包括：無線網路介面，例如藍牙、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，例如乙太網、USB或IEEE-1364。在一個或多個實施例中，在兩個或更多個系統1000中實現所描述的過程和/或方法的一部分或全部。

系統1000被配置為通過I/O介面1010接收資訊。通過I/O介面1010接收的資訊包括指令、資料、設計規則、標準單元庫和/或供處理器1002處理的其他參數中的一項或多項。資訊經由匯流排1008傳送到處理器1002。EDA系統1000被配置為通過I/O介面1010接收與使用者介面(UI)相關的資訊。該資訊存儲在電腦可讀介質1004中作為用戶介面(UI)1042。

在一些實施例中，所描述的過程和/或方法中的一部分或全部被實現為供處理器執行的獨立軟體應用。在一些實施例中，所描述的過程和/或方法中的一部分或全部被實現為作為附加軟體應用的一部分的軟體應用。在一些實施例中，所描述的過程和/或方法中的一部分或全部被實現為軟體應用的外掛程式。在一些實施例中，所描述的過程和/或方法中的至少一者被實現為作為EDA工具的一部分的軟體應用。在一些實施例中，所描述的過程和/或方法中的一部分或全部被實現為EDA系統1000所使用的軟體應用。在一些實施例中，使用可從CADENCE DESIGN SYSTEMS公司獲得的諸如VIRTUOSO®之類的工具或另一合適的佈局生成工具來生成包括標準單元的佈局圖。

在一些實施例中，這些過程被實現為存儲在非暫態電腦可讀記錄介質中的程式的功能。非暫態電腦可讀記錄介質的示例包括但不限於外部/可移動和/或內部/內置的存儲裝置或記憶體單元，例如以下項中的一項或多項：光碟(例如，DVD)、磁片(例如，硬碟)、半導體記憶體(例如，ROM)、RAM、記憶體卡等。

圖11是根據一些實施例的積體電路(IC)製造系統1100及其相關聯的IC製造流程的框圖。在一些實施例中，基於佈局圖，使用製造系統1100製造以下項中的至少一項：(A)一個或多個半導體掩模、或(B)半導體積體電路的層中的至少一個元件。

在圖11中，IC製造系統1100包括在設計、開發、以及與製造IC器件1160有關的製造週期和/或服務中彼此交互的實體，例如，設計室1120、掩模室1130以及IC製造者/製造商(fab)1150。系統1100中的實體通過通信網路連接。在一些實施例中，通信網路是單個網路。在一些實施例中，通信網路是各種不同的網路，例如內聯網和互聯網。通信網路包括有線和/或無線通訊通道。每個實體與一個或多個其他實體交互，並且向一個或多個其他實體提供服務和/或從一個或多個其他實體接收服務。在一些實施例中，設計室1120、掩模室1130和IC fab 1150中的兩者或更多者由單個較大公司擁有。在一些實施例中，設計室1120、掩模室1130和IC fab 1150中的兩者或更多者在公共設施中共存並使用公共資源。

設計室(或設計團隊)1120生成IC設計佈局圖1122。IC設計佈局圖1122包括針對IC器件1160設計的各種幾何圖案。幾何圖案對應於構成要製造的IC器件1160的各個元件的金屬、氧化物或半導體層的圖案。各種層組合形成各種IC特徵。例如，IC設計佈局圖1122的一部分包括各種IC特徵，例如主動區域、閘極電極、源極和漏極、層間互連的金屬線或通孔以及用於接合焊盤的開口，這些IC特徵形成於半導體襯底(例如，矽晶圓)以及設置在半導體襯底上的各個材料層中。設計室1120實現了適當設計程式以形成IC設計佈局圖1122。設計程式包括一個或多個邏輯設計、物理設計或者佈置和佈線。IC設計佈局圖1122呈現在具有幾何圖案的資訊的一個或多個資料檔案中。例如，IC設計佈局圖1122可以用GDSII檔案格式或DFII檔案格式表示。

掩模室1130包括數據準備1132和掩模製造1144。掩模室1130使用IC設計佈局圖1122來製造一個或多個掩模1145，以用於根據IC設計佈局圖1122來製造IC器件1160的各個層。掩模室1130執行掩模數據準備1132，其中IC設計佈局圖1122被轉換為代表性資料檔案(RDF)。掩模數據準備1132向掩模製造1144提供RDF。掩模製造1144包括掩模寫入器。掩模寫入器將RDF轉換為襯底上的圖像，例如，掩模(光罩(reticle))1145或半導體晶圓1153。設計佈局圖1122由掩模數據準備1132操縱，以符合掩模寫入器的特定特性和/或IC fab 1150的要求。在圖11中，將掩模數據準備1132和掩模製造1144示為單獨的元素。在一些實施例中，掩模數據準備1132和掩模製造1144可以被統稱為掩模數據準備。

在一些實施例中，掩模數據準備1132包括光學鄰近校正(OPC)，其使用光刻增強技術來補償圖像誤差，例如，可能由衍射、干涉、其他工藝效果等引起的那些誤差。OPC調整IC設計佈局圖1122。在一些實施例中，掩模數據準備1132還包括解析度增強技術(RET)，例如，離軸照明、亞解析度輔助特性、相移掩模、其他合適的技術等或前述項的組合。在一些實施例中，還使用了將OPC視為逆成像問題的逆光刻技術(ILT)。

在一些實施例中，掩模數據準備1132包括掩模規則檢查器(MRC)，其利用一組掩模創建標準規則來檢查已經在OPC中進行處理的IC設計佈局圖1122，該組掩模創建標準規則包含某些幾何和/或連線性限制以確保足夠的餘量，以考慮半導體製造工藝的可變性等。在一些實施例中，MRC修改IC設計佈局圖1122以補償掩模製造1144期間的光刻實施效果，其可以撤銷OPC所執行的部分修改以便滿足掩模創建標準規則。

在一些實施例中，掩模數據準備1132包括類比將由IC fab 1150實現以製造IC器件1160的處理的光刻工藝檢查(LPC)。LPC基於IC設計佈局圖1122模擬此處理，以創建類比製造的器件，例如IC器件1160。LPC類比中的工藝參數可以包括與IC製造週期的各種工藝相關聯的參數、與用於製造IC的工具相關聯的參數、和/或製造工藝的其他方面。LPC考慮了各種因素，例如，航空圖像對比度、聚焦深度(DOF)、掩模誤差增強因數(MEEF)、其他合適的因素等或前述項的組合。在一些實施例中，在由LPC創建類比製造的器件之後，如果模擬器件的形狀不足以滿足設計規則，則重複OPC和/或MRC以進一步改進IC設計佈局圖1122。

應當理解，出於清楚的目的，對掩模數據準備1132的上述描述進行了簡化。在一些實施例中，數據準備1132包括諸如邏輯操作(LOP)之類的附加特徵，以根據製造規則來修改IC設計佈局圖1122。此外，在數據準備1132期間應用於IC設計佈局圖1122的工藝可以以各種不同的循序執行。

在掩模數據準備1132之後和掩模製造1144期間，基於經修改的IC設計佈局圖1122來製造掩模1145或一組掩模1145。在一些實施例中，掩模製造1144包括基於 IC設計佈局圖1122執行一個或多個光刻曝光。在一些實施例中，基於經修改的IC設計佈局圖1122，電子束(e-beam)或多個電子束的機構用於在掩模(光掩模或光罩)1145上形成圖案。掩模1145可以以各種技術形成。在一些實施例中，使用二進位技術形成掩模1145。在一些實施例中，掩模圖案包括不透明區域和透明區域。用於曝光已塗覆在晶圓上的圖像敏感材料層(例如，光致抗蝕劑)的輻射光束(例如，紫外線(UV)光束)被不透明區域阻擋並穿過透明區域。在一個示例中，掩模1145的二元掩模版本包括透明襯底(例如，熔融石英)和塗覆在二元掩模的不透明區域中的不透明材料(例如，鉻)。在另一示例中，使用相移技術形成掩模1145。在掩模1145的相移掩模(PSM)版本中，在相移掩模上形成的圖案中的各種特徵被配置為具有適當的相位差以增強解析度和成像品質。在各種示例中，相移掩模可以是衰減的PSM或交替的PSM。由掩模製造1144生成的(一個或多個)掩模用於各種工藝。例如，在離子注入工藝中使用這樣的(一個或多個)掩模，以在半導體晶圓1153中形成各種摻雜區域，在蝕刻工藝中使用這樣的(一個或多個)掩模，以在半導體晶圓1153中形成各種蝕刻區域，和/或在其他合適的工藝中使用這樣的(一個或多個)掩模。

IC fab 1150是包括用於製造各種不同的IC產品的一個或多個製造設施的IC製造企業。在一些實施例中，IC fab 1150是半導體鑄造廠。例如，可以存在用於多個 IC產品的前端製造的製造設施(前段製程(FEOL)製造)，而第二製造設施可以提供用於IC產品的互連和封裝的後端製造(後段製程(BEOL)製造)，並且第三製造設施可以為鑄造企業提供其他服務。

IC fab 1150包括製造工具1152，製造工具1152被配置為在半導體晶圓1153上執行各種製造操作，從而根據(一個或多個)掩模(例如，掩模1145)來製造IC器件1160。在各種實施例中，製造工具1152包括以下項中的一項或多項：晶圓步進器、離子注入機、光致抗蝕劑塗布機、處理室(例如，CVD室或LPCVD爐)、CMP系統、電漿蝕刻系統、晶圓清潔系統、或如本文所討論的能夠執行一個或多個合適的製造工藝的其他製造設備。

IC fab 1150使用由掩模室1130製造的(一個或多個)掩模1145來製造IC器件1160。因此，IC fab 1150至少間接地使用IC設計佈局圖1122來製造IC器件1160。在一些實施例中，半導體晶圓1153由IC fab 1150使用(一個或多個)掩模1145製造以形成IC器件1160。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖1122執行一個或多個光刻曝光。半導體晶圓1153包括矽襯底或具有在其上形成的材料層的其他適當襯底。半導體晶圓1153還包括各種摻雜區域、電介質特徵、多級互連等(在隨後的製造步驟中形成)中的一者或多者。

在一些實施例中，IC結構包括：在半導體襯底中沿著第一方向對準的第一到第三n井，其中第一n井與第二和第三n井中的每一者分開對應的空間；第一多個主動區、閘極結構、和MD段，覆蓋並電連接到位於第一n井中的主動區；第一分接結構，覆蓋並電連接到第二n井；第二分接結構，覆蓋並電連接到第三n井；以及第一金屬段，在第一方向上延伸，覆蓋第一多個主動區、閘極結構和類金屬限定段，並且電連接到第一和第二分接結構中的每一者。在一些實施例中，IC結構包括：第三和第四分接結構，覆蓋並電連接到第一n井；以及在第一方向上延伸的第二金屬段，其中第二金屬段覆蓋並電連接到第三和第四分接結構中的每一者，並且與第一金屬段電隔離。在一些實施例中，第一金屬段被配置為具有第一電壓位準，並且第二金屬段被配置為具有不同於第一電壓位準的第二電壓位準。在一些實施例中，IC結構包括：覆蓋並電連接到第一n井的第三和第四分接結構，其中第一金屬段電連接到第三和第四分接結構中的每一者。在一些實施例中，第一多個主動區、閘極結構和MD段包括第一圖案，並且IC結構包括第二多個主動區、閘極結構和MD段，覆蓋並電連接到位於第一n井中的主動區且包括第一圖案。在一些實施例中，第一多個主動區、閘極結構和MD段包括第一圖案，IC結構包括第二多個主動區、閘極結構和MD段，覆蓋並電連接到位於第一n井中的主動區且包括第二圖案，並且第二圖案與第一圖案圍繞著垂直於第一方向的第一軸對稱。在一些實施例中，IC結構包括第三和第四多個主動區、閘極結構和MD段，覆蓋並電連接到位於第一n井中的主動區且包括相應的第三和第四圖案，其中第三和第四圖案與第一和第二圖案圍繞著沿第一方向的第二軸對稱。

在一些實施例中，一種生成IC佈局圖的方法包括：在所述IC佈局圖中沿第一方向對準第一到第三n井區域，其中第一n井區域與第二和第三n井區域中的每一者分開至少對應於最小n井間隔規則的距離；將第一分接通孔區域定位在第二n井區域中；將第二分接通孔區域定位在第三n井區域中；將第一ECO基本單元放置在第一n井區域中；通過將第一和第二分接通孔區域中的每一者與在第一方向上延伸跨過第一n井區域的第一金屬區域重疊，建立第二和第三n井區域之間的第一電連接；以及將IC佈局圖存儲在存放裝置中。在一些實施例中，該方法包括：將第三和第四分接通孔區域定位在第一n井區域中，並且通過將第三和第四分接通孔區域中的每一者與在第一方向上延伸跨過第一ECO基本單元的第二金屬區域重疊，建立第三和第四分接通孔區域之間的第二電連接。在一些實施例中，該方法包括：對到第一電連接的第一電壓分配路徑佈線，以及對到第二電連接的第二電壓分配路徑佈線，其中第一和第二電壓分配路徑被配置為分配單獨的電壓位準。在一些實施例中，該方法包括：將第三和第四分接通孔區域定位在第一n井區域中，其中建立第一電連接包括：將第三和第四分接通孔區域中的每一者與第一金屬區域重疊，從而建立第二和第三n井區域中的每一者與第一n井區域之間的第一電連接。在一些實施例中，將第一ECO基本單元放置在第一n井區域中包括：將第二ECO基本單元放置在第一n井區域中，在第一方向上與第一ECO基本單元相鄰。在一些實施例中，將第一ECO基本單元放置在第一n井區域中包括：將第二ECO基本單元放置在第一n井區域中，在第一方向上與第一ECO基本單元相鄰，第一和第二ECO基本單元圍繞著第一和第二ECO基本單元之間的邊界對稱；以及將第三和第四ECO基本單元放置在第一n井區域中，在垂直於第一方向的第二方向上與第一和第二ECO基本單元相鄰，第一和第三ECO基本單元圍繞著第一和第三ECO基本單元之間的邊界對稱，並且第二和第四ECO基本單元圍繞著第二和第四ECO基本單元之間的邊界對稱。在一些實施例中，將第一ECO基本單元放置在第一n井區域中包括：將第二和第三ECO基本單元放置在第一n井區域中，在第一方向或垂直於第一方向的第二方向中的一個方向上與第一ECO基本單元相鄰；以及將第三到第五ECO基本單元放置在第一n井區域中，在第一或第二方向中的另一方向上與第一到第三ECO基本單元相鄰。在一些實施例中，該方法包括：將第一ECO基本單元配置為功能ECO單元，並且對到功能ECO單元的多個電信號路徑佈線。

在一些實施例中，EDA系統包括處理器和非暫態電腦可讀存儲介質，非暫態電腦可讀存儲介質包括用於一個或多個程式的電腦程式代碼，非暫態電腦可讀存儲介質和電腦程式代碼被配置為：利用處理器使得該處理器將第一分接通孔區域定位在IC佈局圖的第一到第三n井區域的第二n井區域中，第一n井區域沿第一方向與第二和第三n井區域中的每一者分開至少對應於最小n井間隔規則的距離；將第二分接通孔區域定位在第三n井區域中；將第一ECO基本單元放置在第一n井區域中；將第一和第二分接通孔區域中的每一者與沿第一方向延伸跨過第一n井區域的第一金屬區域重疊，從而建立第二和第三n井區域之間的第一電連接；對到第一電連接的第一電壓分配路徑佈線，第一電壓分配路徑被配置為分配第一電壓位準；以及將IC佈局圖存儲在存放裝置中。在一些實施例中，非暫態電腦可讀存儲介質和電腦程式代碼被配置為：利用處理器進一步使得該處理器執行下述操作：將第三和第四分接通孔區域定位在第一n井區域中；將第三和第四分接通孔區域中的每一者與在第一方向上延伸跨過第一ECO基本單元的第二金屬區域重疊，從而建立第三和第四分接通孔區域之間的第二電連接；以及對到第二電連接的第二電壓分配路徑佈線，第二電壓分配路徑被配置為分配不同於第一電壓位準的第二電壓位準。在一些實施例中，非暫態電腦可讀存儲介質和電腦程式代碼被配置為：利用處理器進一步使得該處理器執行下述操作：將第三和第四分接通孔區域定位在第一n井區域中，並且將第三和第四分接通孔區域中的每一者與第一金屬區域重疊，從而建立第二和第三n 井區域中的每一者與第一n井區域之間的第一電連接。在一些實施例中，非暫態電腦可讀存儲介質和電腦程式代碼被配置為利用處理器進一步使得該處理器將第一ECO基本單元配置為功能ECO單元，並且對到功能ECO單元的多個電信號路徑佈線。在一些實施例中，第一ECO基本單元是多個ECO基本單元中的第一ECO基本單元，並且非暫態電腦可讀存儲介質和電腦程式代碼被配置為：利用處理器進一步使得該處理器將包括第一ECO基本單元的多個ECO基本單元放置在IC佈局圖的第一n井區域中。

上文概述了若干實施例的特徵，使得本領域技術人員可以較好地理解本揭露的各方面。本領域技術人員應該領會的是，他們可以容易地使用本揭露作為用於設計或修改用於執行相同目的和/或實現本文中所介紹的實施例的相同優點的其他過程和結構的基礎。本領域技術人員還應當認識到，這些等同構造並不脫離本揭露的精神和範圍，並且他們可以在不脫離本揭露的精神和範圍的情況下進行各種改變、替代和變更。

100:IC佈局圖