TWI883711B - 半導體器件的互聯方法及互聯半導體器件 - Google Patents
半導體器件的互聯方法及互聯半導體器件 Download PDFInfo
- Publication number
- TWI883711B TWI883711B TW112148940A TW112148940A TWI883711B TW I883711 B TWI883711 B TW I883711B TW 112148940 A TW112148940 A TW 112148940A TW 112148940 A TW112148940 A TW 112148940A TW I883711 B TWI883711 B TW I883711B
- Authority
- TW
- Taiwan
- Prior art keywords
- connection point
- semiconductor device
- connection
- area
- oxide layer
- Prior art date
Links
Images
Classifications
-
- H10W20/031—
-
- H10W20/20—
-
- H10W72/012—
-
- H10W72/013—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/20—
-
- H10W72/30—
-
- H10W72/90—
-
- H10W90/00—
-
- H10W72/01—
-
- H10W72/01338—
-
- H10W72/01938—
-
- H10W72/01953—
-
- H10W72/07331—
-
- H10W72/07332—
-
- H10W72/07355—
-
- H10W72/344—
-
- H10W72/351—
-
- H10W72/352—
-
- H10W72/353—
-
- H10W72/952—
-
- H10W80/102—
-
- H10W80/161—
-
- H10W90/732—
-
- H10W90/792—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
本發明涉及半導體器件的互聯方法及互聯半導體器件,該互聯方法包括:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層,第一聯接面包括第一聯接點,第二聯接面包括第二聯接點;將第一聯接點和第二聯接點相互對準且一一對應,將金屬層和氧化層壓合;在目標條件下金屬層和氧化層發生反應形成黏結層;在黏結層中,第一區域、第二區域和第三區域為導電區域,第四區域為不導電黏合區域。由此,在第一聯接點和第二聯接點存在對準錯位的情況下,利用第二區域和第三區域增加了兩個聯接點之間的有效導電面積,利用第四區域增強了黏合效果,從而提高了互聯可靠性;該互聯方法允許存在對準誤差,提升了良率和降低了成本。
Description
本發明涉及半導體技術領域,尤其涉及一種半導體器件的互聯方法及互聯半導體器件。
近期人工智慧應用對高速計算提出更高的要求,由於摩爾定律已經接近極限,計算能力的提升更加依賴於多晶片的系統集成技術,而高密度互聯則是多晶片系統集成技術的關鍵所在。
目前業界能夠達到最大密度(最小間距)的晶片互聯方法是混合鍵合(Hybrid Bonding,HB),該技術用於實現兩個晶圓(或者兩個晶片)之間的輸入/輸出(Input/Output,I/O)互聯,其互聯密度可達到1微米的間距;由於間距極小,在製作過程中,對兩個晶圓(或者兩個晶片)之間的對準要求極高,不但造成製造設備的價格急劇上升,並且導致製造工藝上的很多困難,例如對準不夠精確導致的良率損失,精確對準所需時間太長等等;實際上即使使用高精度設備,也很難避免兩個晶圓(或者兩個晶片)在聯接過程中互相錯位,I/O無法準確對接,造成斷路失效,從而嚴重影響產品良率並導致成本上升。即使在聯接過程中聯接點之間可以準確對接,也經常因為兩個對接表面的黏合力不足而造成失效。
為了改善並解決上述技術問題,本發明提供了一種半導體器件的互聯方法及互聯半導體器件。
第一方面,本發明提供了一種半導體器件的互聯方法,包括:
在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層;其中,所述第一聯接面包括第一聯接點,第二聯接面包括第二聯接點;
將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合;其中,在聯接點區域,所述第一聯接點與所述第二聯接點至少部分交疊,且一一對應;
在目標條件下所述金屬層和所述氧化層發生反應形成黏結層;
在所述黏結層中,在以下三個區域形成導電區域:所述第一聯接點和所述第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。
可選地,在所述將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合之前,所述互聯方法還包括:
去除所述第二聯接點對應的區域內的氧化層,以暴露所述第二聯接點。
可選地,所述互聯方法還包括:
對所述第一聯接面和所述第二聯接面進行磨平處理。
可選地,所述第一半導體器件和所述第二半導體器件為晶圓和晶片中的一種。
可選地,所述在第一半導體器件的第一聯接面形成金屬層,包括:
在所述第一聯接面上濺射目標金屬以形成所述金屬層。
可選地,所述目標金屬包括鋁、銅、鋅、錫、鎳、鐵和銀中的至少一種。
可選地,所述在第二半導體器件的第二聯接面形成氧化層,包括:
在所述第二聯接面上沉積目標氧化劑以形成所述氧化層。
可選地,所述目標氧化劑包括過氧化氫、高錳酸鉀、高氯酸鉀、碘和溴中的至少一種。
可選地,所述目標條件包括加壓、加熱和提供目標氣體中的至少一種。
可選地,所述目標氣體包括氧氣、氯氣和氟氣中的一種。
第二方面,本發明還提供了一種互聯半導體器件,包括:
第一半導體器件,包括第一聯接點;
第二半導體器件,包括第二聯接點;所述第二聯接點與所述第一聯接點至少部分交疊,且一一對應互聯;
黏結層,位於所述第一半導體器件和所述第二半導體器件之間;所述黏結層中,在以下三個區域形成導電區域:所述第一聯接點和所述第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。
本發明提供的技術方案與現有技術相比具有如下優點:
本發明提供的一種半導體器件的互聯方法及互聯半導體器件,該互聯方法包括:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層;其中,第一聯接面包括第一聯接點,第二聯接面包括第二聯接點;將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合;其中,在聯接點區域,所述第一聯接點與所述第二聯接點至少部分交疊,且一一對應;在目標條件下金屬層和氧化層發生反應形成黏結層;在黏結層中,在以下三個區域形成導電區域:第一聯接點和第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。由此,在第一聯接點和第二聯接點之間存在對準錯位(沒有精確對準)的情況下,利用第二區域和第三區域增加了在第一聯接點和第二聯接點之間的有效導電面積,由此降低了兩個聯接點之間發生斷路的概率,從而提高了互聯可靠性;同時,第四區域為第一聯接面和第二聯接面提供了可靠的黏合區域,增強了黏合效果,實現了第一聯接面和第二聯接面的可靠黏結,進一步增加了半導體器件之間的互聯可靠性;利用該互聯方法進行批量生產時,可以允許兩個互聯半導體器件之間有一定的對準誤差,提高了容錯率和減少了斷路失效,從而提升了良率和降低了成本。
為了能夠更清楚地理解本發明的上述目的、特徵和優點,下面將對本發明的方案進行進一步描述。需要說明的是,在不衝突的情況下,本發明的實施例及實施例中的特徵可以相互組合。
在下面的描述中闡述了很多具體細節以便於充分理解本發明,但本發明還可以採用其他不同於在此描述的方式來實施;顯然,說明書中的實施例只是本發明的一部分實施例,而不是全部的實施例。
針對背景技術部分提出的問題,本發明實施例提供了一種半導體器件的互聯方法及互聯半導體器件,該互聯方法包括:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層;其中,第一聯接面包括第一聯接點,第二聯接面包括第二聯接點;將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合;其中,在聯接點區域,所述第一聯接點與所述第二聯接點至少部分交疊,且一一對應;在目標條件下金屬層和氧化層發生反應形成黏結層;在黏結層中,在以下三個區域形成導電區域:第一聯接點和第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。由此,在第一聯接點和第二聯接點之間存在相互錯位(沒有精確對準)的情況下,利用第二區域和第三區域增加了在第一聯接點和第二聯接點之間的有效導電面積,由此降低了兩個聯接點之間發生斷路的概率,從而提高了互聯可靠性;同時,第四區域為第一聯接面和第二聯接面提供了可靠的黏合區域,增強了黏合效果,實現了第一聯接面和第二聯接面的可靠黏結,進一步增強了半導體器件之間的互聯可靠性;利用該互聯方法進行批量生產時,可以允許兩個互聯半導體器件之間有一定的對準誤差,提高了容錯率和減少了斷路失效,從而提升了良率和降低了成本。
下面結合圖1-圖9,對本發明實施例提供的半導體器件的互聯方法及互聯半導體器件進行示例性說明。
圖1為本發明實施例提供的一種半導體器件的互聯方法的流程示意圖,圖2為圖1示出的半導體器件的互聯方法中各步驟對應的結構示意圖,圖3為圖2中A-A的剖面圖。參照圖1~3,該半導體器件的互聯方法包括:
S110、在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層。
其中,半導體器件包括但不限於晶圓和晶片,可以是晶圓與晶圓互聯,也可以是晶片與晶片互聯,或者是晶圓與晶片互聯,在此不限定。
結合圖2,第一聯接點11在第一半導體器件10的第一聯接面上裸露,第一聯接點11為金屬聯接點,具有導電性;採用真空濺鍍膜或真空蒸發鍍膜工藝在第一半導體器件10的第一聯接面上形成金屬層12,金屬層12完全覆蓋第一聯接面以及第一聯接面上設置的第一聯接點11;金屬層12可選用鋁、銅、鋅、鐵和銀中的至少一種。
第二聯接點21在第二半導體器件20的第二聯接面上裸露,第二聯接點21為金屬聯接點,具有導電性;採用沉積工藝在第二半導體器件20的第二聯接面上形成氧化層22,氧化層22完全覆蓋第二聯接面以及第二聯接面上設置的第二聯接點21;沉積工藝包括但不限於物理氣相沉積(Physical Vapor Deposition,PVD)和化學氣相沉積(Chemical Vapor Deposition,CVD),例如真空濺射鍍膜、真空蒸發鍍膜、常壓化學氣相沉積(Atmospheric Pressure CVD,APCVD)、低壓化學氣相沉積(Low Pressure CVD,LPCVD)和超高真空化學氣相沉積(Ultrahigh Vacuum CVD,UHVCVD)等;氧化層22具有強氧化性,選用材料包括但不限於過氧化氫、高錳酸鉀、高氯酸鉀、碘和溴。
S120、將第一聯接點和第二聯接點進行相互對準,並將金屬層和氧化層壓合。
具體地,結合圖2,將第一半導體器件10的金屬層12和第二半導體器件20的氧化層22相對,第一聯接點11和第二聯接點21相互對準,然後將金屬層12和氧化層22進行壓合處理;在聯接點區域,允許第一聯接點11和第二聯接點21之間存在對準誤差,即第一聯接點11和第二聯接點21之間可以相互錯位,但第一聯接點11與第二聯接點21至少部分交疊,且第一聯接點11與第二聯接點21一一對應。
能夠理解的是,本實施例對第一聯接點11和第二聯接點21的對準方法不作限定,可採用本領域技術人員可知的所有方法。
S130、在目標條件下金屬層和氧化層發生反應形成黏結層。
其中,目標條件包括加壓、加熱和提供目標氣體中的至少一種;在目標條件下金屬層12和氧化層22發生反應而形成黏結層;結合圖2和圖3,在黏結層中,在以下三個區域形成導電區域:第一聯接點11和第二聯接點21存在交疊的第一區域31、僅第一聯接點11覆蓋的第二區域32和僅第二聯接點12覆蓋的第三區域33;金屬層12和氧化層22發生化學反應生成金屬化合物,在黏結層的不同區域形成不同的金屬化合物,對應區域的導電強度不同,具體為:第一聯接點11和第二聯接點21存在交疊的第一區域31形成完全導電的金屬化合物,第一區域31的所有部分均具有導電性,導電性沿著互聯方向和垂直於互聯方向的任一方向傳輸;僅第一聯接點11覆蓋的第二區域32形成部分導電的金屬化合物,第二區域32朝向第一聯接點11的一側具有導電性,導電性沿著垂直於互聯方向的任一方向傳輸,第二區域32背離第一聯接點11的一側不導電;僅第二聯接點21覆蓋的第三區域33形成部分導電的金屬化合物,第三區域33朝向第二聯接點21的一側具有導電性,導電性沿著垂直於互聯方向的任一方向傳輸,第三區域33背離第二聯接點21的一側不導電;如此,第一半導體器件10和第二半導體器件20的有效導電面積為第一區域31、第二區域32和第三區域33之和。與相關技術相比,在第一聯接點11和第二聯接點21之間存在相互錯位(沒有精確對準)的情況下,該半導體器件的互聯方法增大了第一半導體器件10和第二半導體器件20之間的有效導電面積,第一半導體器件10和第二半導體器件20不僅可以通過第一聯接點11和第二聯接點21存在交疊的第一區域31實現電互聯,還可以通過增加的導電面積(僅第一聯接點11覆蓋的第二區域32和僅第二聯接點12覆蓋的第三區域33)實現電互聯,降低了兩個聯接點之間發生斷路的概率,從而提高半導體器件的互聯可靠性;利用該互聯方法進行批量生產時,可以允許兩個互聯半導體器件之間有一定的對準誤差,提高了容錯率和減少了斷路失效,從而提升了良率和降低了成本。
結合圖2和圖3,在黏結層中,在第一聯接點11和第二聯接點21以外區域(即無聯接點覆蓋的區域)為第四區域34,在第四區域34形成不導電黏合區域;在第四區域34內,金屬層12和氧化層22發生完全的化學反應,生成的金屬化合物質密且穩定,為第一聯接面和第二聯接面提供了可靠的黏合區域,增強了第一聯接面和第二聯接面的黏合效果,從而實現了第一半導體器件10和第二半導體器件20的可靠黏結,進一步增加了半導體器件的互聯可靠性。
本發明實施例提供了一種半導體器件的互聯方法,包括:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層;其中,第一聯接面包括第一聯接點,第二聯接面包括第二聯接點;將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合;其中,在聯接點區域,所述第一聯接點與所述第二聯接點至少部分交疊,且一一對應;在目標條件下金屬層和氧化層發生反應形成黏結層;在黏結層中,在以下三個區域形成導電區域:第一聯接點和第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。。由此,在第一聯接點和第二聯接點之間存在對準錯位(沒有精確對準)的情況下,增加了在第一聯接點和第二聯接點之間的有效導電面積,由此降低了兩個聯接點之間發生斷路的概率,從而提高了互聯可靠性;同時,第四區域為第一聯接面和第二聯接面提供了可靠的黏合區域,增強了黏合效果,實現了第一聯接面和第二聯接面的可靠黏結,進一步增強了半導體器件之間的互聯可靠性;利用該互聯方法進行批量生產時,可以允許兩個互聯半導體器件之間有一定的對準誤差,提高了容錯率和減少了斷路失效,從而提升了良率和降低了成本。
在一個實施例中,如圖4-6所示,圖4為本發明實施例提供的另一種半導體器件的互聯方法的流程示意圖,圖5為圖4示出的半導體器件的互聯方法中各步驟對應的結構示意圖,圖6為圖5中B-B的剖面圖。參照圖4-6,在S120“將第一聯接點和第二聯接點進行相互對準,並將金屬層和氧化層壓合”之前,該互聯方法還包括:
S220、去除第二聯接點對應的區域內的氧化層,以暴露第二聯接點。
具體地,採用刻蝕工藝去除第二聯接點21對應的區域內氧化層22,使覆蓋在氧化層22裡面的第二聯接點21在氧化層22表面暴露;在互聯方向上,第二聯接點21的介面高度低於氧化層的介面高度,在第二聯接點21的上方形成凹槽空間。由於去除了第二聯接點21的上方的氧化層22,在執行後續步驟時,第二聯接點21對應的區域內的金屬層12不發生化學反應,經加壓、加熱和退火處理後,該區域內的金屬層12發生熱膨脹而產生擠壓從而實現介面接觸;如此,在第一聯接點11和第二聯接點21存在交疊的第一區域31和僅第二聯接點12覆蓋的第三區域33的黏結層均為金屬層,具有完全導電性,進一步降低了兩個聯接點之間發生斷路的概率,從而提高了半導體器件的互聯可靠性。
需要說明的是,S210與S110相同、S230~S240與S120~S130相同,可參見S110~S130處解釋說明,此處不再贅述。
在一個實施例中,如圖7或圖8所示,為本發明實施例提供的又一種半導體器件的互聯方法的流程示意圖。參照圖7或圖8,在S110“在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層”之前,該互聯方法還包括:
S310/S410、對第一聯接面和第二聯接面進行磨平處理。
具體地,可採用研磨或拋光工藝對第一聯接面和第二聯接面進行磨平處理,以實現第一聯接面和第二聯接面的均勻平坦化;例如,採用化學機械拋光(Chemical Mechanical Polishing,CMP),通過化學腐蝕與機械研磨的協同配合作用,實現半導體器件聯接面上多餘材料的高效去除以及全域納米級平坦化。
在一個實施例中,第一半導體器件和第二半導體器件為晶圓和晶片中的一種。
其中,第一半導體器件和第二半導體器件的互聯可以是晶圓與晶圓互聯,也可以是晶片與晶片互聯,或者是晶圓與晶片互聯,在此不限定。
在一個實施例中,如圖9所示,為圖1示出的半導體器件的互聯方法中,S110的一種細化流程示意圖。參照圖9,“在第一半導體器件的第一聯接面形成金屬層”包括:
S511、在第一聯接面上濺射目標金屬以形成金屬層。
具體地,採用真空濺射鍍膜技術在第一聯接面上形成金屬層,形成的金屬層具有厚度均勻且可控以及形成膜層不易脫落等優點;金屬層的厚度控制在納米級或微米級。
在其他實施方式中,還可以採用真空蒸發鍍膜工藝來形成金屬層,或者通過本領域技術人員可知的其他工藝形成金屬層,在此不限定。
在一個實施例中,目標金屬包括鋁、銅、鋅、錫、鎳、鐵和銀中的至少一種。
其中,目標金屬具有較強的金屬活性,容易被氧化。
具體地,金屬層可設置為單一金屬膜層,也可以設置為多個重疊的金屬膜層。
在其他實施方式中,目標金屬還可以選用本領域技術人員可知的其他金屬,在此不限定。
在一個實施例中,如圖9所示,“在第二半導體器件的第二聯接面形成氧化層”包括:
S512、在第二聯接面上沉積目標氧化劑以形成氧化層。
具體地,採用沉積工藝在第二聯接面上形成氧化層,沉積工藝包括但不限於物理氣相沉積和化學氣相沉積,例如真空濺射鍍膜、真空蒸發鍍膜、常壓化學氣相沉積、低壓化學氣相沉積和超高真空化學氣相沉積等。
需要說明的是,S511和S512為S110的細化步驟,不對兩個步驟的執行順序作限定,可以S511在前S512在後,也可以S512在前S511在後,或者是S511和S512同時執行。
在一個實施例中,目標氧化劑包括過氧化氫、高錳酸鉀、高氯酸鉀、碘和溴中的至少一種。
其中,目標氧化劑能夠與目標金屬發生化學反應生成金屬化合物,由於金屬離子被固定,固態金屬化合物不導電。
在其他實施方式中,目標氧化劑還可以選用本領域技術人員可知的其他氧化劑,在此不限定。
在一個實施例中,目標條件包括加壓、加熱和提供目標氣體中的至少一種。
其中,目標條件用於實現金屬層和氧化層的反應速度的可控性,若目標金屬和目標氧化劑的反應速度緩慢或者在常溫常壓下二者不發生反應,通過向金屬層和氧化層提供目標條件,加快目標金屬和目標氧化劑的反應速度,使金屬層被快速氧化;若目標金屬和目標氧化劑的反應劇烈且速度非常快,通過向金屬層和氧化層提供目標條件,抑制目標金屬和目標氧化劑發生反應,從而減緩二者的反應速度,避免金屬層被過度氧化。目標條件中壓強、溫度和目標氣體種類及濃度,均需要根據目標金屬和目標氧化劑的種類確定,種類不同,對應的目標條件也不相同。
需要說明的是,除了目標金屬和目標氧化劑的反應速度會影響金屬層與氧化層的反應時間,金屬層的厚度以及氧化層的厚度也是影響反應時間的重要因素。示例性地,金屬層厚度為幾十納米或幾微米。
在一個實施例中,目標氣體包括氧氣、氯氣和氟氣中的一種。
其中,氧氣、氯氣和氟氣具有較強的氧化性,能夠加快目標金屬和目標氧化劑的反應速度。
在其他實施方式中,目標氣體還可以是氮氣或者其他惰性氣體,用於除去金屬層和氧化層之間的氧氣,減緩目標金屬和目標氧化劑的反應速度。
在上述實施方式的基礎上,本發明實施例還提供了一種互聯半導體器件,該互聯半導體器件由上述任一種半導體器件的互聯方法製備得到,具有對應的有益效果,為避免重複描述,在此不再贅述。
如圖2-3或圖5-6所示,該互聯半導體器件包括:第一半導體器件10,包括第一聯接點11;第二半導體器件20,包括第二聯接點21;第二聯接點21與第一聯接點11至少部分交疊,且一一對應互聯;黏結層,位於第一半導體器件10和第二半導體器件20之間;黏結層中,在以下三個區域形成導電區域:第一聯接點11和第二聯接點21存在交疊的第一區域31、僅第一聯接點11覆蓋的第二區域32和僅第二聯接點21覆蓋的第三區域33;在無聯接點覆蓋的第四區域形成不導電黏合區域。
其中,第一區域31的所有部分均具有導電性,導電性沿著互聯方向和垂直於互聯方向的任一方向傳輸;第二區域32朝向第一聯接點11的一側具有導電性,導電性沿著垂直於互聯方向的任一方向傳輸,第二區域32背離第一聯接點11的一側不導電;第三區域33朝向第二聯接點21的一側具有導電性,導電性沿著垂直於互聯方向的任一方向傳輸,第三區域33背離第二聯接點21的一側不導電;如此,在第一聯接點11和第二聯接點21沒有精確對準的情況下,第一半導體器件10和第二半導體器件20不僅可以通過第一區域31實現電互聯,還可以通過增加的導電面積(第二區域32和第三區域33)實現電互聯,降低了兩個聯接點之間發生斷路的概率,從而提高半導體器件的互聯可靠性。
其中,第四區域34為第一半導體器件10和第二半導體器件20的黏合區域,是由對應區域內的金屬層12和化學層22發生完全的化學反應而形成;第四區域34不導電且穩定,實現了第一半導體器件10和第二半導體器件20的可靠黏結,進一步增加了半導體器件的互聯可靠性。
在一個實施例中,黏結層包括但不限於氧化鋁、氧化銅、氧化錫、氧化鐵、氧化鋅、氧化銀、氯化鋁、氯化銅、氯化鐵、氯化鋅、氯化銀、碘化鋁、碘化銅、和碘化銀。
需要說明的是,在本文中,諸如“第一”和“第二”等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來,而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且,術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含,從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素,而且還包括沒有明確列出的其他要素,或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下,由語句“包括一個……”限定的要素,並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
以上所述僅是本發明的具體實施方式,使本領域技術人員能夠理解或實現本發明。對這些實施例的多種修改對本領域的技術人員來說將是顯而易見的,本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下,在其它實施例中實現。因此,本發明將不會被限制于本文所述的這些實施例,而是要符合與本文所發明的原理和新穎特點相一致的最寬的範圍。
10:第一半導體器件
11:第一聯接點
12:金屬層
20:第二半導體器件
21:第二聯接點
22:氧化層
31:第一區域
32:第二區域
33:第三區域
34:第四區域
S110:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層
S120:將第一聯接點和第二聯接點進行相互對準,並將金屬層和氧化層壓合
S130:在目標條件下金屬層和氧化層發生反應形成黏結層
S220:去除第二聯接點對應的區域內的氧化層,以暴露第二聯接點
S310/S410:對第一聯接面和第二聯接面進行磨平處理
S511:在第一聯接面上濺射目標金屬以形成金屬層
S512:在第二聯接面上沉積目標氧化劑以形成氧化層
[圖1]為本發明實施例提供的一種半導體器件的互聯方法的流程示意圖;
[圖2]為圖1示出的半導體器件的互聯方法中各步驟對應的結構示意圖;
[圖3]為圖2中A-A的剖面圖;
[圖4]為本發明實施例提供的另一種半導體器件的互聯方法的流程示意圖;
[圖5]為圖4示出的半導體器件的互聯方法中各步驟對應的結構示意圖;
[圖6]為圖5中B-B的剖面圖;
[圖7]為本發明實施例提供的又一種半導體器件的互聯方法的流程示意圖;
[圖8]為本發明實施例提供的又一種半導體器件的互聯方法的流程示意圖;
[圖9]為圖1示出的半導體器件的互聯方法中,S110的一種細化流程示意圖。
S110:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層
S120:將第一聯接點和第二聯接點進行相互對準,並將金屬層和氧化層壓合
S130:在目標條件下金屬層和氧化層發生反應形成黏結層
Claims (11)
- 一種半導體器件的互聯方法,其中,包括:在第一半導體器件的第一聯接面形成金屬層,在第二半導體器件的第二聯接面形成氧化層;其中,所述第一聯接面包括第一聯接點,所述金屬層完全覆蓋所述第一聯接面以及所述第一聯接點,所述第二聯接面包括第二聯接點,所述氧化層完全覆蓋所述第二聯接面以及所述第二聯接點;將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合;其中,在聯接點區域,所述第一聯接點與所述第二聯接點至少部分交疊,且一一對應;在目標條件下所述金屬層和所述氧化層發生化學反應形成黏結層;在所述黏結層中,在以下三個區域形成導電區域:所述第一聯接點和所述第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。
- 如請求項1所述的互聯方法,其中,在所述將所述第一聯接點和所述第二聯接點進行相互對準,並將所述金屬層和所述氧化層壓合之前,所述互聯方法還包括:去除所述第二聯接點對應的區域內的氧化層,以暴露所述第二聯接點。
- 如請求項1所述的互聯方法,其中,還包括:對所述第一聯接面和所述第二聯接面進行磨平處理。
- 如請求項1所述的互聯方法,其中,所述第一半導體器件和所述第二半導體器件為晶圓和晶片中的一種。
- 如請求項1-4項中任一項所述的互聯方法,其中,所述在第一半導體器件的第一聯接面形成金屬層,包括:在所述第一聯接面上濺射目標金屬以形成所述金屬層。
- 如請求項5所述的互聯方法,其中,所述目標金屬包括鋁、銅、鋅、錫、鎳、鐵和銀中的至少一種。
- 如請求項1-4項中任一項所述的互聯方法,其中,所述在第二半導體器件的第二聯接面形成氧化層,包括:在所述第二聯接面上沉積目標氧化劑以形成所述氧化層。
- 如請求項7所述的互聯方法,其中,所述目標氧化劑包括過氧化氫、高錳酸鉀、高氯酸鉀、碘和溴中的至少一種。
- 如請求項1所述的互聯方法,其中,所述目標條件包括加壓、加熱和提供目標氣體中的至少一種。
- 如請求項9所述的互聯方法,其中,所述目標氣體包括氧氣、氯氣和氟氣中的一種。
- 一種互聯半導體器件,其中,包括:第一半導體器件,包括第一聯接點;第二半導體器件,包括第二聯接點;所述第二聯接點與所述第一聯接點至少部分交疊,且一一對應互聯;黏結層,位於所述第一半導體器件和所述第二半導體器件之間,所述粘結層是將形成有第一聯接點的第一聯接面及所述第一聯接點完全覆蓋的金屬層與將形成有第二聯接點的第二聯接面及所述第二聯接點完全覆蓋的氧化層在目標條件下發生化學反應形成的;所述黏結層中,在以下三個區域形成導電區域: 所述第一聯接點和所述第二聯接點存在交疊的第一區域、僅第一聯接點覆蓋的第二區域和僅第二聯接點覆蓋的第三區域;在無聯接點覆蓋的第四區域形成不導電黏合區域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310100338.3A CN116259576A (zh) | 2023-02-06 | 2023-02-06 | 半导体器件的互联方法及互联半导体器件 |
| CN2023101003383 | 2023-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202433673A TW202433673A (zh) | 2024-08-16 |
| TWI883711B true TWI883711B (zh) | 2025-05-11 |
Family
ID=86680357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112148940A TWI883711B (zh) | 2023-02-06 | 2023-12-15 | 半導體器件的互聯方法及互聯半導體器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240266320A1 (zh) |
| KR (1) | KR20240123267A (zh) |
| CN (1) | CN116259576A (zh) |
| TW (1) | TWI883711B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI534973B (zh) * | 2014-01-15 | 2016-05-21 | 財團法人工業技術研究院 | 晶片接合結構及其接合方法 |
| TWI741461B (zh) * | 2019-09-12 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 積體電路與其堆疊及其製法 |
-
2023
- 2023-02-06 CN CN202310100338.3A patent/CN116259576A/zh active Pending
- 2023-12-15 TW TW112148940A patent/TWI883711B/zh active
-
2024
- 2024-02-06 KR KR1020240018212A patent/KR20240123267A/ko active Pending
- 2024-02-06 US US18/434,566 patent/US20240266320A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI534973B (zh) * | 2014-01-15 | 2016-05-21 | 財團法人工業技術研究院 | 晶片接合結構及其接合方法 |
| TWI741461B (zh) * | 2019-09-12 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 積體電路與其堆疊及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240266320A1 (en) | 2024-08-08 |
| KR20240123267A (ko) | 2024-08-13 |
| TW202433673A (zh) | 2024-08-16 |
| CN116259576A (zh) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI820106B (zh) | 低溫接合結構 | |
| JP5407660B2 (ja) | 半導体装置の製造方法 | |
| CN106531620B (zh) | 半导体装置的制造方法 | |
| JP2005219259A (ja) | 金属化ポリイミドフィルム | |
| TWI883711B (zh) | 半導體器件的互聯方法及互聯半導體器件 | |
| CN119725265A (zh) | 一种基于金刚石陶瓷层的绝缘基板及其制备方法 | |
| US10796918B2 (en) | Integrated circuits with backside metalization and production method thereof | |
| WO2021136222A1 (zh) | 一种硅片背面金属化结构及其制造工艺 | |
| CN108624844A (zh) | 一种晶圆背面金属薄膜及其制备方法 | |
| JP3632981B2 (ja) | 多層配線基板および多層配線装置の製造方法 | |
| JP2018006743A (ja) | 絶縁回路基板の製造方法、絶縁回路基板、熱電変換モジュール | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN117457807B (zh) | 一种异质结电池的制备方法 | |
| CN116995051A (zh) | 半导体结构及其制造方法 | |
| US3996548A (en) | Photodetector-to-substrate bonds | |
| CN117253911A (zh) | 金属叠层及金属叠层的形成方法 | |
| CN112993135B (zh) | 显示面板的制作方法、显示面板及显示装置 | |
| CN113270324A (zh) | 一种用于键合铜丝的金属压焊块厚铝工艺 | |
| TWI715458B (zh) | 硬式電路板的製造方法 | |
| CN116130413A (zh) | 基于改进硅通孔技术的多层芯片三维堆叠封装方法 | |
| TW202241219A (zh) | 線路板結構及其製造方法 | |
| CN113471163A (zh) | 一种晶圆互连结构及工艺 | |
| KR950005259B1 (ko) | 반도체 장치의 제조방법 | |
| WO2022000385A1 (zh) | 显示面板的制作方法、显示面板及显示装置 | |
| JP2503780B2 (ja) | 半導体装置用基板の製造法 |