CN116259576A - 半导体器件的互联方法及互联半导体器件 - Google Patents
半导体器件的互联方法及互联半导体器件 Download PDFInfo
- Publication number
- CN116259576A CN116259576A CN202310100338.3A CN202310100338A CN116259576A CN 116259576 A CN116259576 A CN 116259576A CN 202310100338 A CN202310100338 A CN 202310100338A CN 116259576 A CN116259576 A CN 116259576A
- Authority
- CN
- China
- Prior art keywords
- connection point
- semiconductor device
- region
- layer
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/031—
-
- H10W20/20—
-
- H10W72/012—
-
- H10W72/013—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/20—
-
- H10W72/30—
-
- H10W72/90—
-
- H10W90/00—
-
- H10W72/01—
-
- H10W72/01338—
-
- H10W72/01938—
-
- H10W72/01953—
-
- H10W72/07331—
-
- H10W72/07332—
-
- H10W72/07355—
-
- H10W72/344—
-
- H10W72/351—
-
- H10W72/352—
-
- H10W72/353—
-
- H10W72/952—
-
- H10W80/102—
-
- H10W80/161—
-
- H10W90/732—
-
- H10W90/792—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
本公开涉及半导体器件的互联方法及互联半导体器件,该互联方法包括:在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层,第一联接面包括第一联接点,第二联接面包括第二联接点;将第一联接点和第二联接点相互对准且一一对应,将金属层和氧化层压合;在目标条件下金属层和氧化层发生反应形成粘结层;在粘结层中,第一区域、第二区域和第三区域为导电区域,第四区域为不导电粘合区域。由此,在第一联接点和第二联接点存在对准错位的情况下,利用第二区域和第三区域增加了两个联接点之间的有效导电面积,利用第四区域增强了粘合效果,从而提高了互联可靠性;该互联方法允许存在对准误差,提升了良率和降低了成本。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体器件的互联方法及互联半导体器件。
背景技术
近期人工智能应用对高速计算提出更高的要求,由于摩尔定律已经接近极限,计算能力的提升更加依赖于多芯片的系统集成技术,而高密度互联则是多芯片系统集成技术的关键所在。
目前业界能够达到最大密度(最小间距)的芯片互联方法是混合键合(HybridBonding,HB),该技术用于实现两个晶圆(或者两个芯片)之间的输入/输出(Input/Output,I/O)互联,其互联密度可达到1微米的间距;由于间距极小,在制作过程中,对两个晶圆(或者两个芯片)之间的对准要求极高,不但造成制造设备的价格急剧上升,并且导致制造工艺上的很多困难,例如对准不够精确导致的良率损失,精确对准所需时间太长等等;实际上即使使用高精度设备,也很难避免两个晶圆(或者两个芯片)在联接过程中互相错位,I/O无法准确对接,造成断路失效,从而严重影响产品良率并导致成本上升。即使在联接过程中联接点之间可以准确对接,也经常因为两个对接表面的粘合力不足而造成失效。
发明内容
为了改善并解决上述技术问题,本公开提供了一种半导体器件的互联方法及互联半导体器件。
第一方面,本公开提供了一种半导体器件的互联方法,包括:
在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层;其中,所述第一联接面包括第一联接点,第二联接面包括第二联接点;
将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合;其中,在联接点区域,所述第一联接点与所述第二联接点至少部分交叠,且一一对应;
在目标条件下所述金属层和所述氧化层发生反应形成粘结层;
在所述粘结层中,在以下三个区域形成导电区域:所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。
可选地,在所述将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合之前,所述互联方法还包括:
去除所述第二联接点对应的区域内的氧化层,以暴露所述第二联接点。
可选地,所述互联方法还包括:
对所述第一联接面和所述第二联接面进行磨平处理。
可选地,所述第一半导体器件和所述第二半导体器件为晶圆和芯片中的一种。
可选地,所述在第一半导体器件的第一联接面形成金属层,包括:
在所述第一联接面上溅射目标金属以形成所述金属层。
可选地,所述目标金属包括铝、铜、锌、锡、镍、铁和银中的至少一种。
可选地,所述在第二半导体器件的第二联接面形成氧化层,包括:
在所述第二联接面上沉积目标氧化剂以形成所述氧化层。
可选地,所述目标氧化剂包括过氧化氢、高锰酸钾、高氯酸钾、碘和溴中的至少一种。
可选地,所述目标条件包括加压、加热和提供目标气体中的至少一种。
可选地,所述目标气体包括氧气、氯气和氟气中的一种。
第二方面,本公开还提供了一种互联半导体器件,包括:
第一半导体器件,包括第一联接点;
第二半导体器件,包括第二联接点;所述第二联接点与所述第一联接点至少部分交叠,且一一对应互联;
粘结层,位于所述第一半导体器件和所述第二半导体器件之间;所述粘结层中,在以下三个区域形成导电区域:所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。
本公开提供的技术方案与现有技术相比具有如下优点:
本公开提供的一种半导体器件的互联方法及互联半导体器件,该互联方法包括:在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层;其中,第一联接面包括第一联接点,第二联接面包括第二联接点;将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合;其中,在联接点区域,所述第一联接点与所述第二联接点至少部分交叠,且一一对应;在目标条件下金属层和氧化层发生反应形成粘结层;在粘结层中,在以下三个区域形成导电区域:第一联接点和第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。由此,在第一联接点和第二联接点之间存在对准错位(没有精确对准)的情况下,利用第二区域和第三区域增加了在第一联接点和第二联接点之间的有效导电面积,由此降低了两个联接点之间发生断路的概率,从而提高了互联可靠性;同时,第四区域为第一联接面和第二联接面提供了可靠的粘合区域,增强了粘合效果,实现了第一联接面和第二联接面的可靠粘结,进一步增加了半导体器件之间的互联可靠性;利用该互联方法进行批量生产时,可以允许两个互联半导体器件之间有一定的对准误差,提高了容错率和减少了断路失效,从而提升了良率和降低了成本。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种半导体器件的互联方法的流程示意图;
图2为图1示出的半导体器件的互联方法中各步骤对应的结构示意图;
图3为图2中A-A的剖面图;
图4为本公开实施例提供的另一种半导体器件的互联方法的流程示意图;
图5为图4示出的半导体器件的互联方法中各步骤对应的结构示意图;
图6为图5中B-B的剖面图;
图7为本公开实施例提供的又一种半导体器件的互联方法的流程示意图;
图8为本公开实施例提供的又一种半导体器件的互联方法的流程示意图;
图9为图1示出的半导体器件的互联方法中,S110的一种细化流程示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点,下面将对本公开的方案进行进一步描述。需要说明的是,在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开,但本公开还可以采用其他不同于在此描述的方式来实施;显然,说明书中的实施例只是本公开的一部分实施例,而不是全部的实施例。
针对背景技术部分提出的问题,本公开实施例提供了一种半导体器件的互联方法及互联半导体器件,该互联方法包括:在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层;其中,第一联接面包括第一联接点,第二联接面包括第二联接点;将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合;其中,在联接点区域,所述第一联接点与所述第二联接点至少部分交叠,且一一对应;在目标条件下金属层和氧化层发生反应形成粘结层;在粘结层中,在以下三个区域形成导电区域:第一联接点和第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。由此,在第一联接点和第二联接点之间存在相互错位(没有精确对准)的情况下,利用第二区域和第三区域增加了在第一联接点和第二联接点之间的有效导电面积,由此降低了两个联接点之间发生断路的概率,从而提高了互联可靠性;同时,第四区域为第一联接面和第二联接面提供了可靠的粘合区域,增强了粘合效果,实现了第一联接面和第二联接面的可靠粘结,进一步增强了半导体器件之间的互联可靠性;利用该互联方法进行批量生产时,可以允许两个互联半导体器件之间有一定的对准误差,提高了容错率和减少了断路失效,从而提升了良率和降低了成本。
下面结合图1-图9,对本公开实施例提供的半导体器件的互联方法及互联半导体器件进行示例性说明。
图1为本公开实施例提供的一种半导体器件的互联方法的流程示意图,图2为图1示出的半导体器件的互联方法中各步骤对应的结构示意图,图3为图2中A-A的剖面图。参照图1~3,该半导体器件的互联方法包括:
S110、在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层。
其中,半导体器件包括但不限于晶圆和芯片,可以是晶圆与晶圆互联,也可以是芯片与芯片互联,或者是晶圆与芯片互联,在此不限定。
结合图2,第一联接点11在第一半导体器件10的第一联接面上裸露,第一联接点11为金属联接点,具有导电性;采用真空溅镀膜或真空蒸发镀膜工艺在第一半导体器件10的第一联接面上形成金属层12,金属层12完全覆盖第一联接面以及第一联接面上设置的第一联接点11;金属层12可选用铝、铜、锌、铁和银中的至少一种。
第二联接点21在第二半导体器件20的第二联接面上裸露,第二联接点21为金属联接点,具有导电性;采用沉积工艺在第二半导体器件20的第二联接面上形成氧化层22,氧化层22完全覆盖第二联接面以及第二联接面上设置的第二联接点21;沉积工艺包括但不限于物理气相沉积(Physical Vapor Deposition,PVD)和化学气相沉积(Chemical VaporDeposition,CVD),例如真空溅射镀膜、真空蒸发镀膜、常压化学气相沉积(AtmosphericPressure CVD,APCVD)、低压化学气相沉积(Low Pressure CVD,LPCVD)和超高真空化学气相沉积(Ultrahigh Vacuum CVD,UHVCVD)等;氧化层22具有强氧化性,选用材料包括但不限于过氧化氢、高锰酸钾、高氯酸钾、碘和溴。
S120、将第一联接点和第二联接点进行相互对准,并将金属层和氧化层压合。
具体地,结合图2,将第一半导体器件10的金属层12和第二半导体器件20的氧化层22相对,第一联接点11和第二联接点21相互对准,然后将金属层12和氧化层22进行压合处理;在联接点区域,允许第一联接点11和第二联接点21之间存在对准误差,即第一联接点11和第二联接点21之间可以相互错位,但第一联接点11与第二联接点21至少部分交叠,且第一联接点11与第二联接点21一一对应。
能够理解的是,本实施例对第一联接点11和第二联接点21的对准方法不作限定,可采用本领域技术人员可知的所有方法。
S130、在目标条件下金属层和氧化层发生反应形成粘结层。
其中,目标条件包括加压、加热和提供目标气体中的至少一种;在目标条件下金属层12和氧化层22发生反应而形成粘结层;结合图2和图3,在粘结层中,在以下三个区域形成导电区域:第一联接点11和第二联接点21存在交叠的第一区域31、仅第一联接点11覆盖的第二区域32和仅第二联接点12覆盖的第三区域33;金属层12和氧化层22发生化学反应生成金属化合物,在粘结层的不同区域形成不同的金属化合物,对应区域的导电强度不同,具体为:第一联接点11和第二联接点21存在交叠的第一区域31形成完全导电的金属化合物,第一区域31的所有部分均具有导电性,导电性沿着互联方向和垂直于互联方向的任一方向传输;仅第一联接点11覆盖的第二区域32形成部分导电的金属化合物,第二区域32朝向第一联接点11的一侧具有导电性,导电性沿着垂直于互联方向的任一方向传输,第二区域32背离第一联接点11的一侧不导电;仅第二联接点21覆盖的第三区域33形成部分导电的金属化合物,第三区域33朝向第二联接点21的一侧具有导电性,导电性沿着垂直于互联方向的任一方向传输,第三区域33背离第二联接点21的一侧不导电;如此,第一半导体器件10和第二半导体器件20的有效导电面积为第一区域31、第二区域32和第三区域33之和。与相关技术相比,在第一联接点11和第二联接点21之间存在相互错位(没有精确对准)的情况下,该半导体器件的互联方法增大了第一半导体器件10和第二半导体器件20之间的有效导电面积,第一半导体器件10和第二半导体器件20不仅可以通过第一联接点11和第二联接点21存在交叠的第一区域31实现电互联,还可以通过增加的导电面积(仅第一联接点11覆盖的第二区域32和仅第二联接点12覆盖的第三区域33)实现电互联,降低了两个联接点之间发生断路的概率,从而提高半导体器件的互联可靠性;利用该互联方法进行批量生产时,可以允许两个互联半导体器件之间有一定的对准误差,提高了容错率和减少了断路失效,从而提升了良率和降低了成本。
结合图2和图3,在粘结层中,在第一联接点11和第二联接点21以外区域(即无联接点覆盖的区域)为第四区域34,在第四区域34形成不导电粘合区域;在第四区域34内,金属层12和氧化层22发生完全的化学反应,生成的金属化合物质密且稳定,为第一联接面和第二联接面提供了可靠的粘合区域,增强了第一联接面和第二联接面的粘合效果,从而实现了第一半导体器件10和第二半导体器件20的可靠粘结,进一步增加了半导体器件的互联可靠性。
本公开实施例提供了一种半导体器件的互联方法,包括:在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层;其中,第一联接面包括第一联接点,第二联接面包括第二联接点;将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合;其中,在联接点区域,所述第一联接点与所述第二联接点至少部分交叠,且一一对应;在目标条件下金属层和氧化层发生反应形成粘结层;在粘结层中,在以下三个区域形成导电区域:第一联接点和第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。。由此,在第一联接点和第二联接点之间存在对准错位(没有精确对准)的情况下,增加了在第一联接点和第二联接点之间的有效导电面积,由此降低了两个联接点之间发生断路的概率,从而提高了互联可靠性;同时,第四区域为第一联接面和第二联接面提供了可靠的粘合区域,增强了粘合效果,实现了第一联接面和第二联接面的可靠粘结,进一步增强了半导体器件之间的互联可靠性;利用该互联方法进行批量生产时,可以允许两个互联半导体器件之间有一定的对准误差,提高了容错率和减少了断路失效,从而提升了良率和降低了成本。
在一个实施例中,如图4-6所示,图4为本公开实施例提供的另一种半导体器件的互联方法的流程示意图,图5为图4示出的半导体器件的互联方法中各步骤对应的结构示意图,图6为图5中B-B的剖面图。参照图4-6,在S120“将第一联接点和第二联接点进行相互对准,并将金属层和氧化层压合”之前,该互联方法还包括:
S220、去除第二联接点对应的区域内的氧化层,以暴露第二联接点。
具体地,采用刻蚀工艺去除第二联接点21对应的区域内氧化层22,使覆盖在氧化层22里面的第二联接点21在氧化层22表面暴露;在互联方向上,第二联接点21的界面高度低于氧化层的界面高度,在第二联接点21的上方形成凹槽空间。由于去除了第二联接点21的上方的氧化层22,在执行后续步骤时,第二联接点21对应的区域内的金属层12不发生化学反应,经加压、加热和退火处理后,该区域内的金属层12发生热膨胀而产生挤压从而实现界面接触;如此,在第一联接点11和第二联接点21存在交叠的第一区域31和仅第二联接点12覆盖的第三区域33的粘结层均为金属层,具有完全导电性,进一步降低了两个联接点之间发生断路的概率,从而提高了半导体器件的互联可靠性。
需要说明的是,S210与S110相同、S230~S240与S120~S130相同,可参见S110~S130处解释说明,此处不再赘述。
在一个实施例中,如图7或图8所示,为本公开实施例提供的又一种半导体器件的互联方法的流程示意图。参照图7或图8,在S110“在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层”之前,该互联方法还包括:
S310/S410、对第一联接面和第二联接面进行磨平处理。
具体地,可采用研磨或抛光工艺对第一联接面和第二联接面进行磨平处理,以实现第一联接面和第二联接面的均匀平坦化;例如,采用化学机械抛光(ChemicalMechanical Polishing,CMP),通过化学腐蚀与机械研磨的协同配合作用,实现半导体器件联接面上多余材料的高效去除以及全局纳米级平坦化。
在一个实施例中,第一半导体器件和第二半导体器件为晶圆和芯片中的一种。
其中,第一半导体器件和第二半导体器件的互联可以是晶圆与晶圆互联,也可以是芯片与芯片互联,或者是晶圆与芯片互联,在此不限定。
在一个实施例中,如图9所示,为图1示出的半导体器件的互联方法中,S110的一种细化流程示意图。参照图9,“在第一半导体器件的第一联接面形成金属层”包括:
S511、在第一联接面上溅射目标金属以形成金属层。
具体地,采用真空溅射镀膜技术在第一联接面上形成金属层,形成的金属层具有厚度均匀且可控以及形成膜层不易脱落等优点;金属层的厚度控制在纳米级或微米级。
在其他实施方式中,还可以采用真空蒸发镀膜工艺来形成金属层,或者通过本领域技术人员可知的其他工艺形成金属层,在此不限定。
在一个实施例中,目标金属包括铝、铜、锌、锡、镍、铁和银中的至少一种。
其中,目标金属具有较强的金属活性,容易被氧化。
具体地,金属层可设置为单一金属膜层,也可以设置为多个重叠的金属膜层。
在其他实施方式中,目标金属还可以选用本领域技术人员可知的其他金属,在此不限定。
在一个实施例中,如图9所示,“在第二半导体器件的第二联接面形成氧化层”包括:
S512、在第二联接面上沉积目标氧化剂以形成氧化层。
具体地,采用沉积工艺在第二联接面上形成氧化层,沉积工艺包括但不限于物理气相沉积和化学气相沉积,例如真空溅射镀膜、真空蒸发镀膜、常压化学气相沉积、低压化学气相沉积和超高真空化学气相沉积等。
需要说明的是,S511和S512为S110的细化步骤,不对两个步骤的执行顺序作限定,可以S511在前S512在后,也可以S512在前S511在后,或者是S511和S512同时执行。
在一个实施例中,目标氧化剂包括过氧化氢、高锰酸钾、高氯酸钾、碘和溴中的至少一种。
其中,目标氧化剂能够与目标金属发生化学反应生成金属化合物,由于金属离子被固定,固态金属化合物不导电。
在其他实施方式中,目标氧化剂还可以选用本领域技术人员可知的其他氧化剂,在此不限定。
在一个实施例中,目标条件包括加压、加热和提供目标气体中的至少一种。
其中,目标条件用于实现金属层和氧化层的反应速度的可控性,若目标金属和目标氧化剂的反应速度缓慢或者在常温常压下二者不发生反应,通过向金属层和氧化层提供目标条件,加快目标金属和目标氧化剂的反应速度,使金属层被快速氧化;若目标金属和目标氧化剂的反应剧烈且速度非常快,通过向金属层和氧化层提供目标条件,抑制目标金属和目标氧化剂发生反应,从而减缓二者的反应速度,避免金属层被过度氧化。目标条件中压强、温度和目标气体种类及浓度,均需要根据目标金属和目标氧化剂的种类确定,种类不同,对应的目标条件也不相同。
需要说明的是,除了目标金属和目标氧化剂的反应速度会影响金属层与氧化层的反应时间,金属层的厚度以及氧化层的厚度也是影响反应时间的重要因素。示例性地,金属层厚度为几十纳米或几微米。
在一个实施例中,目标气体包括氧气、氯气和氟气中的一种。
其中,氧气、氯气和氟气具有较强的氧化性,能够加快目标金属和目标氧化剂的反应速度。
在其他实施方式中,目标气体还可以是氮气或者其他惰性气体,用于除去金属层和氧化层之间的氧气,减缓目标金属和目标氧化剂的反应速度。
在上述实施方式的基础上,本公开实施例还提供了一种互联半导体器件,该互联半导体器件由上述任一种半导体器件的互联方法制备得到,具有对应的有益效果,为避免重复描述,在此不再赘述。
如图2-3或图5-6所示,该互联半导体器件包括:第一半导体器件10,包括第一联接点11;第二半导体器件20,包括第二联接点21;第二联接点21与第一联接点11至少部分交叠,且一一对应互联;粘结层,位于第一半导体器件10和第二半导体器件20之间;粘结层中,在以下三个区域形成导电区域:第一联接点11和第二联接点21存在交叠的第一区域31、仅第一联接点11覆盖的第二区域32和仅第二联接点21覆盖的第三区域33;在无联接点覆盖的第四区域形成不导电粘合区域。
其中,第一区域31的所有部分均具有导电性,导电性沿着互联方向和垂直于互联方向的任一方向传输;第二区域32朝向第一联接点11的一侧具有导电性,导电性沿着垂直于互联方向的任一方向传输,第二区域32背离第一联接点11的一侧不导电;第三区域33朝向第二联接点21的一侧具有导电性,导电性沿着垂直于互联方向的任一方向传输,第三区域33背离第二联接点21的一侧不导电;如此,在第一联接点11和第二联接点21没有精确对准的情况下,第一半导体器件10和第二半导体器件20不仅可以通过第一区域31实现电互联,还可以通过增加的导电面积(第二区域32和第三区域33)实现电互联,降低了两个联接点之间发生断路的概率,从而提高半导体器件的互联可靠性。
其中,第四区域34为第一半导体器件10和第二半导体器件20的粘合区域,是由对应区域内的金属层12和化学层22发生完全的化学反应而形成;第四区域34不导电且稳定,实现了第一半导体器件10和第二半导体器件20的可靠粘结,进一步增加了半导体器件的互联可靠性。
在一个实施例中,粘结层包括但不限于氧化铝、氧化铜、氧化锡、氧化铁、氧化锌、氧化银、氯化铝、氯化铜、氯化铁、氯化锌、氯化银、碘化铝、碘化铜、和碘化银。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式,使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下,在其它实施例中实现。因此,本公开将不会被限制于本文所述的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种半导体器件的互联方法,其特征在于,包括:
在第一半导体器件的第一联接面形成金属层,在第二半导体器件的第二联接面形成氧化层;其中,所述第一联接面包括第一联接点,第二联接面包括第二联接点;
将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合;其中,在联接点区域,所述第一联接点与所述第二联接点至少部分交叠,且一一对应;
在目标条件下所述金属层和所述氧化层发生反应形成粘结层;在所述粘结层中,在以下三个区域形成导电区域:所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。
2.根据权利要求1所述的互联方法,其特征在于,在所述将所述第一联接点和所述第二联接点进行相互对准,并将所述金属层和所述氧化层压合之前,所述互联方法还包括:
去除所述第二联接点对应的区域内的氧化层,以暴露所述第二联接点。
3.根据权利要求1所述的互联方法,其特征在于,还包括:
对所述第一联接面和所述第二联接面进行磨平处理。
4.根据权利要求1所述的互联方法,其特征在于,所述第一半导体器件和所述第二半导体器件为晶圆和芯片中的一种。
5.根据权利要求1-4任一项所述的互联方法,其特征在于,所述在第一半导体器件的第一联接面形成金属层,包括:
在所述第一联接面上溅射目标金属以形成所述金属层。
6.根据权利要求5所述的互联方法,其特征在于,所述目标金属包括铝、铜、锌、锡、镍、铁和银中的至少一种。
7.根据权利要求1-4任一项所述的互联方法,其特征在于,所述在第二半导体器件的第二联接面形成氧化层,包括:
在所述第二联接面上沉积目标氧化剂以形成所述氧化层。
8.根据权利要求7所述的互联方法,其特征在于,所述目标氧化剂包括过氧化氢、高锰酸钾、高氯酸钾、碘和溴中的至少一种。
9.根据权利要求1所述的互联方法,其特征在于,所述目标条件包括加压、加热和提供目标气体中的至少一种。
10.根据权利要求9所述的互联方法,其特征在于,所述目标气体包括氧气、氯气和氟气中的一种。
11.一种互联半导体器件,其特征在于,包括:
第一半导体器件,包括第一联接点;
第二半导体器件,包括第二联接点;所述第二联接点与所述第一联接点至少部分交叠,且一一对应互联;
粘结层,位于所述第一半导体器件和所述第二半导体器件之间;所述粘结层中,在以下三个区域形成导电区域:所述第一联接点和所述第二联接点存在交叠的第一区域、仅第一联接点覆盖的第二区域和仅第二联接点覆盖的第三区域;在无联接点覆盖的第四区域形成不导电粘合区域。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310100338.3A CN116259576A (zh) | 2023-02-06 | 2023-02-06 | 半导体器件的互联方法及互联半导体器件 |
| TW112148940A TWI883711B (zh) | 2023-02-06 | 2023-12-15 | 半導體器件的互聯方法及互聯半導體器件 |
| KR1020240018212A KR20240123267A (ko) | 2023-02-06 | 2024-02-06 | 반도체 장치의 상호연결 방법 및 상호연결 반도체 장치 |
| US18/434,566 US20240266320A1 (en) | 2023-02-06 | 2024-02-06 | Method of interconnecting semiconductor devices and assembly of interconnected semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310100338.3A CN116259576A (zh) | 2023-02-06 | 2023-02-06 | 半导体器件的互联方法及互联半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116259576A true CN116259576A (zh) | 2023-06-13 |
Family
ID=86680357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310100338.3A Pending CN116259576A (zh) | 2023-02-06 | 2023-02-06 | 半导体器件的互联方法及互联半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240266320A1 (zh) |
| KR (1) | KR20240123267A (zh) |
| CN (1) | CN116259576A (zh) |
| TW (1) | TWI883711B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI534973B (zh) * | 2014-01-15 | 2016-05-21 | 財團法人工業技術研究院 | 晶片接合結構及其接合方法 |
| US11195818B2 (en) * | 2019-09-12 | 2021-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside contact for thermal displacement in a multi-wafer stacked integrated circuit |
-
2023
- 2023-02-06 CN CN202310100338.3A patent/CN116259576A/zh active Pending
- 2023-12-15 TW TW112148940A patent/TWI883711B/zh active
-
2024
- 2024-02-06 US US18/434,566 patent/US20240266320A1/en active Pending
- 2024-02-06 KR KR1020240018212A patent/KR20240123267A/ko active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240123267A (ko) | 2024-08-13 |
| TWI883711B (zh) | 2025-05-11 |
| TW202433673A (zh) | 2024-08-16 |
| US20240266320A1 (en) | 2024-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220077063A1 (en) | Bonded structure with interconnect structure | |
| US10090351B2 (en) | Semiconductor device having gaps within the conductive parts | |
| US9666573B1 (en) | Methods of forming integrated circuitry | |
| CN101154647B (zh) | 半导体装置 | |
| TWI223427B (en) | Interconnections to copper ICS | |
| CN1112729C (zh) | 电子器件中的电连接结构和导体表面材料的形成方法 | |
| US11309278B2 (en) | Methods for bonding substrates | |
| US20150156862A1 (en) | Method for producing a mechanically autonomous microelectronic device | |
| US11217560B2 (en) | Die assembly and method of manufacturing the same | |
| Suga et al. | Direct Cu to Cu bonding and other alternative bonding techniques in 3D packaging | |
| WO2023070860A1 (zh) | 一种半导体结构及其形成方法、晶圆键合方法 | |
| CN102812542A (zh) | 用于改进结合强度的裸片的表面制备 | |
| CN116259576A (zh) | 半导体器件的互联方法及互联半导体器件 | |
| CN110690131B (zh) | 一种具有大键合力的三维异构焊接方法 | |
| US20220223433A1 (en) | Wafer-to-wafer interconnection structure and method of manufacturing the same | |
| EP3945566A1 (en) | A method for wafer to wafer hybrid bonding, enabling improved metal-to-metal contact and higher density of interconnect pads | |
| US20250140646A1 (en) | Semiconductor device with polymer liner and method for fabricating the same | |
| CN115697934B (zh) | 金属镀覆的玻璃通孔的钝化材料和方法 | |
| WO2011148445A1 (ja) | 半導体装置及びその製造方法 | |
| CN116995051A (zh) | 半导体结构及其制造方法 | |
| CN110875200B (zh) | 晶圆级封装方法及封装结构 | |
| CN115642125A (zh) | 半导体结构的制作方法及半导体结构 | |
| US12040296B2 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN217507266U (zh) | 接合结构 | |
| US12100680B2 (en) | Semiconductor structure and method for preparing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |