[go: up one dir, main page]

TWI882245B - 電路基板用導電性薄膜的製造方法 - Google Patents

電路基板用導電性薄膜的製造方法 Download PDF

Info

Publication number
TWI882245B
TWI882245B TW111134300A TW111134300A TWI882245B TW I882245 B TWI882245 B TW I882245B TW 111134300 A TW111134300 A TW 111134300A TW 111134300 A TW111134300 A TW 111134300A TW I882245 B TWI882245 B TW I882245B
Authority
TW
Taiwan
Prior art keywords
layer
copper
substrate
film
thin film
Prior art date
Application number
TW111134300A
Other languages
English (en)
Other versions
TW202332586A (zh
Inventor
滿鹽達也
川北華子
Original Assignee
日商尾池工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022102872A external-priority patent/JP7583451B2/ja
Application filed by 日商尾池工業股份有限公司 filed Critical 日商尾池工業股份有限公司
Publication of TW202332586A publication Critical patent/TW202332586A/zh
Application granted granted Critical
Publication of TWI882245B publication Critical patent/TWI882245B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明提供一種薄膜銅層不易被氧化,在進行電解電鍍前可以防止薄膜銅層的電阻值上升,在製造電路板用導電薄膜時可以容易地用酸去除防銹層之電路基板用導電性薄膜及電路基板用導電性薄膜的製造方法。一種電路基板用導電性薄膜,具備有基材和設置在基材的至少一方的面側的層疊體,層疊體從基材側開始依序具有薄膜銅層和防銹層,防銹層含有銅和鎳的合金,銅和鎳的合金中銅的比例為35~70質量%,防銹層的平均厚度為1~9nm。

Description

電路基板用導電性薄膜的製造方法
本發明係有關於一種電路基板用導電性薄膜、電路基板用導電性薄膜的製造方法。更具體而言,本發明為有關一種薄膜銅層不易被氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並且在製造電路基板用導電性薄膜時可以用酸容易地去除防銹層之電路基板用導電性薄膜、電路基板用導電性薄膜的製造方法。
傳統上,在各種領域中使用有層疊體基板。日本專利文獻1揭示了金屬網格(metal mesh)的觸控螢幕用的層疊體基板。
[專利文獻]
專利文獻1:日本專利特開2017-64939號公報
然而,在日本專利文獻1中記載的層疊體基板中,由於導電圖案的反射,金屬在視覺上被識別為網格狀。因此,需要充分降低最表面側的低反射率合金層的反射率,且低反射率合金層的厚度需要在大於等於10nm。
但是,日本專利文獻1中記載的習知的疊層體基板,在作為電路基板用(例如FCCL、Flexible Copper Clad Laminate)使用時,在鍍銅步驟(電解電鍍步驟)中設置電鍍銅層之前,必須用酸蝕刻去除最表面的低反射率合金層。但 是,在日本專利文獻1中記載的層疊體基板中,低反射率合金層的厚度較大,難以使用酸的蝕刻充分去除。其結果,在日本專利文獻1中記載的層疊體基板中,由於在殘留有低反射率合金層的狀態下形成了電鍍銅層,因此有時無法很好地堆積電鍍銅層,或者電鍍銅層容易剝離。
本發明乃有鑒於上述習知技術的發明而發明之,其目的在於提供一種薄膜銅層不易被氧化,在製造電路基板用導電性薄膜時能夠用酸容易地去除防銹層,並且在進行電解電鍍前的期間內能夠防止薄膜銅層的電阻值的上升之電路基板用導電性薄膜、電路基板用導電性薄膜的製造方法。
本發明人們經過深入研究的結果發現,利用在薄膜銅層上設置含有既定比率的銅鎳合金且調整了厚度的防銹層,既可以防止薄膜銅層的氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並且這種防銹層在電路基板用導電性薄膜的製造時可以用酸容易地去除,進而完成了本發明。亦即,用以解決上述問題的本發明的電路基板用導電性薄膜、電路基板用導電性薄膜的製造方法中,主要包含以下構造。
(1):一種電路基板用導電性薄膜,具備有:基材和設置在該基材的至少一方的面側上的層疊體,該層疊體從該基材側依序具有薄膜銅層和防銹層,該防銹層含有銅和鎳的合金,在該銅和該鎳的合金中,該銅的比例為35~70質量%,該防銹層的平均厚度為1~9nm。
根據這種構造,在電路基板用導電性薄膜中,利用防銹層可以防止薄膜銅層的氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升。另外,電路基板用導電性薄膜在製造時可用酸容易地去除防銹層。
(2):在(1)所述之電路基板用導電性薄膜中,在該基材與該薄膜銅層之間設置有中間層。
根據這種構造,電路基板用導電性薄膜在基材和薄膜銅層之間的密合性更佳。
(3):在(2)所述之電路基板用導電性薄膜中,該中間層包含有銅和鎳的合金。
根據這種構造,電路基板用導電性薄膜,例如在作為濺鍍FCCL用薄膜使用的情況下,基材和薄膜銅層的密合性更佳。
(4):在(2)所述之電路基板用導電性薄膜中,該中間層含有:三聚氰胺樹脂、氟樹脂、聚氨酯樹脂、矽化合物、丙烯酸樹脂、聚乙烯蠟(polyethylene wax)或微晶蠟(microcrystalline wax)中的至少一種。
根據這種構造,電路基板用導電性薄膜,例如在作為薄膜銅層轉印膜使用時,在轉印後容易剝離基材。
(5):在(1)~(4)任一項所述之電路基板用導電性薄膜中,在250℃的環境下進行2.5小時的加熱處理時,在與該基材相反側的最表面上,隔開長度為10cm的間隔的區域的電阻值為小於等於30Ω。
根據這種構造,可以防止電路基板用導電性薄膜的薄膜銅層的電阻值的上升。
(6):在(1)~(5)任一項所述之電路基板用導電性薄膜中,在85℃ 85% RH(相對溼度)的環境下進行加熱加溼處理500小時時,在與該基材相反側的最表面上,隔開長度為10cm的間隔的區域的最表面的電阻值為小於等於4.0Ω。
根據這種構造,可以防止電路基板用導電性薄膜的薄膜銅層的電阻值的上升。
(7):一種電路基板用導電性薄膜的製造方法,具有: 製備基材的步驟;在該基材的至少一方的面側,從該基材側形成依序具有中間層、薄膜銅層、防銹層的層疊體的步驟;在形成該層疊體之後,去除該防銹層的步驟;及去除該防銹層後,在該薄膜銅層上利用電解電鍍法形成電鍍銅層的步驟,該防銹層含有銅和鎳的合金,該中間層包括銅和鎳的合金,該防銹層的該銅和該鎳的合金中,該銅的比例為35~70質量%,該防銹層的平均厚度為1~9nm。
根據這樣的構造,在電路基板用導電性薄膜中,利用防銹層可以防止薄膜銅層的氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並且電路基板用導電性薄膜的防銹層容易被電解電鍍前的酸洗(acid cleaning)步驟的酸來去除。
(8):一種電路基板用導電性薄膜的製造方法,具有:製備基材的步驟;在該基材的至少一方的面側,從該基材側形成依序具有中間層、薄膜銅層、防銹層的層疊體的步驟;在形成該層疊體之後,去除該防銹層的步驟;及去除該防銹層後,在該薄膜銅層上利用電解電鍍法形成電鍍銅層的步驟,該防銹層含有銅和鎳的合金,該中間層含有三聚氰胺樹脂、氟樹脂、聚氨酯樹脂、矽化合物、丙烯酸樹脂、聚乙烯蠟或微晶蠟中的至少一種,該銅和該鎳的合金中,該銅的比例為35~70質量%,該防銹層的平均厚度為1~9nm。
根據這樣的構造,在電路基板用導電性薄膜中,利用防銹層可以防止薄膜銅層的氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並且電路基板用導電性薄膜的防銹層容易被電解電鍍前的酸洗步驟的酸來去除。
〔發明效果〕
根據本發明,可以提供一種薄膜銅層不易被氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並在製造電路基板用導電性 薄膜時可以用酸容易地去除防銹層之電路基板用導電性薄膜、電路基板用導電性薄膜的製造方法。
1a、1b:薄膜
2:基材
3a、3b:中間層
4:薄膜銅層
5:防銹層
6:電鍍銅層
7:黏著層
8:被轉印基材
第1圖為表示根據本發明之一實施例的薄膜的剖面示意圖。
第2圖為表示根據本發明之一實施例的薄膜的剖面示意圖。
第3圖為表示在本發明之一實施例的薄膜的製造方法中,去除了防銹層的狀態的剖面示意圖。
第4圖為表示在本發明之一實施例的薄膜的製造方法中,形成有電鍍銅層的狀態的剖面示意圖。
第5圖為表示在本發明之一實施例的薄膜的製造方法中,去除了防銹層的狀態的剖面示意圖。
第6圖為表示在本發明之一實施例的薄膜的製造方法中,形成了電鍍銅層的狀態的剖面示意圖。
第7圖為表示在本發明之一實施例的薄膜的製造方法中,得到的薄膜透過黏著層被轉印到被轉印基材上,之後基材和中間層被剝離的狀態的剖面示意圖。
<電路基板用導電性薄膜>
本發明之一實施例的電路基板用導電性薄膜(以下也簡稱為薄膜),具備有基材和設置於基材的至少面側的層疊體。層疊體從基材側起依序具有薄膜銅層和防銹層。防銹層包含銅和鎳的合金。銅和鎳的合金中,銅的比例為35~70質量%。防銹層的平均厚度為1~9nm。以下分別進行說明。
(基材)
基材並沒有特別限定。例如,基材可為PI(聚酰亞胺)、PET(聚對苯二甲酸乙二醇酯)、PEN(聚乙烯萘酚)、PMMA(甲基丙烯酸樹脂)、PP(聚丙烯)、PE(聚乙烯)、COP(環烯聚合物樹脂)、PPS(聚苯硫醚樹脂)、PS(聚苯乙烯樹脂)、氟樹脂(例如,PTFE、PFA、ETFE、FEP)、PEEK(聚醚醚酮樹脂)等。利用採用此等基材,本實施例的薄膜易於處理,且易於提高生產性。
基材的厚度並沒有特別限制。例如,基材的厚度較佳為大於等於6μm,更佳為大於等於12μm,再更佳為大於等於25μm。另外,基材的厚度較佳為小於等於300μm,更佳為小於等於250μm,再更佳為小於等於200μm。當基材的厚度在上述範圍內時,薄膜在加工時期操作性、彎曲性佳。另外,薄膜容易適用於可彎曲的電路基板用的用途。另外,基材的平均厚度可以根據薄膜的用途進行適當調整。例如,在要求更薄的薄膜、更高可撓性的用途中,可以選擇基材的平均厚度為接近6μm的厚度。另外,從絕緣性、高可靠性、操作性的觀點來看,可以選擇基材的平均厚度為接近300μm的厚度。
(中間層)
中間層是適當地設置在基材和薄膜銅層之間的層。另外,中間層可以根據薄膜的用途(例如,濺鍍FCCL用薄膜或薄膜銅層轉印膜等)來選擇適當的材料。以下的例子為說明本實施例的薄膜是濺鍍FCCL用薄膜或薄膜銅層轉印薄膜的情況。
<使用濺鍍FCCL用薄膜的情況>
第1圖為表示本實施例的薄膜1a的剖面示意圖。本實施例的薄膜1a為濺鍍FCCL用薄膜時,中間層3a是設置作為用於提高基材2和薄膜銅層4的密合性的密 合層。另外,元件符號5為防銹層。
中間層3a較佳為含有銅和鎳的合金。藉此,薄膜1a與基材2和薄膜銅層4的密合性更佳。
在銅和鎳的合金中,相對於中間層3a中的銅和鎳的總量,其中銅的含量較佳為大於等於32質量%,更佳為大於等於35質量%。另外,在銅和鎳的合金中,相對於中間層3a中的銅和鎳的總量,其中銅的含量較佳為小於等於70質量%,更佳為小於等於56質量%,更佳為小於等於45質量%,再更佳為小於等於40質量%。當銅的含量在上述範圍內時,合金在常溫下不再是強磁性體且能夠降低磁導率。由此,合金容易利用濺鍍成膜。另外,中間層3a容易提高與基材2的界面的密合性,容易獲得到優異的密合性。
另一方面,在銅和鎳的合金中,其中鎳的含量相對於中間層3a中的銅和鎳的總量,較佳為大於等於30質量%,更佳為大於等於44質量%,再更佳為大於等於55質量%,特佳為大於等於60質量%。另外,在銅和鎳的合金中,其中鎳的含量相對於中間層3a中的銅和鎳的總量,較佳為小於等於68質量%。
銅和鎳的合金的含量,相對於中間層3a的總量,較佳為大於等於90質量%,更佳為大於等於95質量%,再更佳為大於等於99質量%。只要能發揮到本實施例的效果,中間層3a可以根據目的適當地含有其他成分。
中間層3a的厚度並沒有特別限制。例如,中間層3a的厚度較佳為大於等於3nm,更佳為大於等於4nm,再更佳為大於等於5nm。另外,中間層3a的厚度較佳為小於等於100nm,更佳為小於等於50nm,更佳為小於等於25nm。當中間層3a的厚度在上述範圍內時,薄膜1a具有優異的密合性和優異的生產性。
<薄膜銅層轉印薄膜的情況>
第2圖是本實施例的薄膜1b的剖面示意圖。本實施例的薄膜1b為薄膜銅層轉印薄膜時,中間層3b是設置作為轉印後剝離基材2時的剝離層。另外,元件符號 5為防銹層。
中間層3b較佳為包含三聚氰胺樹脂、氟樹脂、聚氨酯樹脂、矽酮化合物、丙烯酸樹脂、聚乙烯蠟或微晶蠟中的至少一種。藉此,薄膜1b在轉印後容易剝離基材2。
另外,本實施例的薄膜1b為薄膜銅層轉印薄膜,當基材2為氟樹脂、烯烴類樹脂時,也可以省略中間層3b。
中間層3b的厚度並沒有特別限制。例如,中間層3b的厚度較佳為大於等於10nm,更佳為大於等於50nm,再更佳為大於等於100nm。另外,中間層3b的厚度較佳為大於等於10μm,更佳為小於等於5μm,更佳為小於等於1μm。當中間層3b的厚度在上述範圍內時,薄膜1b具有優異的剝離性和優異的生產性。
(層疊體)
層疊體設置在基材的至少一面側。層疊體從基材側起依序具有薄膜銅層和防銹層。
<薄膜銅層>
薄膜銅層被設置作為電路基板的電極形成的基底。銅相較於用於電路基板的其他金屬等較廉價且電阻率低,因此適合作為形成電路基板用導電圖案時的金屬物種。另外,利用設置薄膜銅層,在之後形成電鍍銅層時,銅容易被堆積。薄膜銅層與上述中間層一起,在FPC(Flexible Printed Circuit)化時,利用光微影步驟被蝕刻成所希望的圖案。
形成薄膜銅層的方法並沒有特別限制。例如,薄膜銅層可以利用傳統習知的真空蒸鍍法、濺鍍法、離子鍍法等物理蒸鍍法等來形成。其中,在 本實施例的薄膜中,由於成膜後的薄膜品質佳的理由,較佳為利用濺鍍法設置薄膜銅層。濺鍍條件可根據所需的薄膜銅層的厚度,得以適當採用傳統習知的條件。
薄膜銅層的厚度並沒有特別限制,例如,薄膜銅層的厚度較佳為大於等於50nm,更佳為大於等於60nm,更佳為大於等於70nm。當薄膜銅層的厚度在上述範圍內時,薄膜容易被銅電解電鍍而厚膜化。另外,薄膜銅層的厚度較佳為小於等於5μm,更佳為小於等於3μm,更佳為小於等於2μm。當薄膜銅層的厚度在上述範圍內時,薄膜的生產性佳。
<防銹層>
防銹層設置在薄膜銅層上。防銹層優先被空氣中的氧氣氧化(腐蝕),由此,防銹層防止了薄膜銅層的氧化。
防銹層包含銅和鎳的合金。在銅和鎳的合金中,其中銅的含量相對於防銹層中的銅和鎳的總量為大於等於32質量%即可,較佳為大於等於35質量%。另外,在銅和鎳的合金中,相對於防銹層中的銅和鎳的總量,其中銅的含量為小於等於70質量%即可,較佳為小於等於55質量%,更佳為小於等於45質量%。當銅的含量相對於防銹層中的銅和鎳的總量小於32質量%時,由於合金在常溫下成為強磁性體且不能降低透磁率,因此難以利用濺鍍來成膜。另一方面,當銅的含量相對於防銹層中的銅和鎳的總量超過70質量%時,則將出現薄膜的防銹層的抗氧化性能會降低,薄膜銅層的電阻值容易上升的問題。
另一方面,在銅和鎳的合金中,其中鎳的含量相對於防銹層中的銅和鎳的總量為大於等於30質量%即可,較佳為大於等於45質量%,更佳為大於等於55質量%。當鎳的含量在上述範圍內時,防銹層的防氧化性能更佳,可以抑制薄膜銅層的電阻值的上升。另外,在銅和鎳的合金中,其中鎳的含量相對於 防銹層中的銅和鎳的總量為小於等於68質量%即可,較佳為小於等於65質量%。當鎳的含量在上述範圍內時,銅和鎳的合金在常溫下沒有磁性,易於利用濺鍍來成膜防銹層。
銅和鎳的合金的含量相對於防銹層的總量,較佳為大於等於90質量%,更佳為大於等於95質量%,再更佳為大於等於99質量%。防銹層只要能發揮本實施例的效果,就可以根據目的適當地含有其他成分。
形成防銹層的方法並沒有特別限制。例如,防銹層可以利用濺鍍法等傳統習知的物理蒸鍍法形成。
防銹層的厚度(平均厚度)為大於等於1nm即可,較佳為大於等於3nm,更佳為大於等於5nm。另外,防銹層的厚度為小於等於9nm即可,更佳為小於等於7nm。當防銹層厚度小於1nm時,薄膜難以防止薄膜銅層氧化。另一方面,防銹層的厚度超過9nm時,薄膜的防銹層難以被酸去除,在其上進行電解電鍍時,難以堆積電鍍銅層或是容易剝離電鍍銅層。
在本實施例中,防銹層具有微細的凹凸。因此,防銹層的上述厚度為平均厚度。在本實施例中,防銹層的平均厚度可以使用螢光X射線測定裝置來測定。具體而言,首先,準備形成有複數個水平的既定厚度的防銹層的基板,利用接觸式落差計測量複數個水平的既定厚度的防銹層的物理膜厚。另外,使用螢光X射線測量裝置(XRF、Primini(桌上型分散螢光X射線分析裝置)、日本Regaku公司製造),並利用定量分析來測量複數個水平的既定厚度的防銹層中的防銹層的量。由使用接觸式階規(contact type step gauge)測量到的膜厚和使用XRF的定量分析測量到的防銹層材料的量,製作出校準曲線。使用XRF對薄膜進行定量分析,檢測出源自防銹層中的鎳和銅,取10個位置測定值的平均值作為平均厚度。防銹層的平均厚度可以認為是上述微細凹凸輪廓中的平均值。
返回到對層疊體整體的說明,層疊體設置在基材的至少一面側。 層疊體可以設置在基材的兩面。
如上所述,在本實施例的薄膜中,利用防銹層可以防止薄膜銅層的氧化,在進行電解電鍍前的期間內可以防止薄膜銅層的電阻值的上升,並且在製造薄膜時,可以用酸容易地去除防銹層。
具體而言,本實施例的薄膜在250℃的環境下進行2.5小時加熱處理時,在與基材相反側的最表面上,隔開長度為10cm的間隔的區域的電阻值為小於等於30Ω,更佳為小於等於10Ω。如此一來,本實施例的薄膜就可以防止薄膜銅層的電阻值的上升。
另外,本實施例的薄膜在85℃ 85% RH(相對溼度)的環境下進行500小時的加熱加溼處理時,在與基材相反側的最表面上,隔開長度為10cm間隔的區域的最表面的電阻值較佳為小於等於4.0Ω。如此一來,本實施例的薄膜就可以防止薄膜銅層的電阻值的上升。
另外,防銹層與薄膜銅層相比非常薄。因此,最表面的電阻值表示防銹層和薄膜銅層的電阻值,實質上可以理解為薄膜銅層的電阻值。因此,最表面的電阻值為小於等於30Ω,意味著薄膜銅層的電阻值為該程度的值,可以說薄膜銅層的氧化得到了抑制。
<電路基板用導電性薄膜的製造方法>
以下,關於本發明之一實施例的電路基板用導電性薄膜的製造方法(以下也稱為薄膜的製造方法),就薄膜的用途為濺鍍FCCL用薄膜的情況以及薄膜銅層轉印薄膜的情況來說明各自的製造方法。
(使用濺鍍FCCL用薄膜的情況)
在薄膜的用途為濺鍍FCCL用薄膜的情況下,本實施例的薄膜的製造方法具 有以下步驟:製備基材的步驟;在基材的至少一方的面側,從基材側形成依序具有中間層、薄膜銅層、防銹層的層疊體的步驟;在形成層疊體之後,去除防銹層的步驟;及去除防銹層後,在薄膜銅層上利用電解電鍍法形成電鍍銅層的步驟。防銹層包括銅和鎳的合金。中間層包含銅和鎳的合金。防銹層中銅與鎳的合金中,銅的比例為35~70質量%,防銹層的平均厚度為1~9nm。以下,分別進行說明。又,在以下的說明中,基材、中間層及層疊體與在薄膜的實施例中所述的相同。
<製備基材的步驟及形成層疊體的步驟>
在所製備的基材的至少一面側,從基材側開始,形成依序具有中間層、薄膜銅層、防銹層的疊層體。
對於在基材上層疊中間層的方法並沒有特別的限制。例如,中間層可以利用濺鍍等來層疊。
在中間層上形成薄膜銅層的方法並沒有特別限制。例如,如上所述,薄膜銅層可以利用傳統習知的物理氣相沉積法(physical vapor deposition method)如真空蒸鍍(vacuum evaporation)法、濺鍍法或離子鍍膜(ion plating)法形成。
在薄膜銅層上形成防銹層的方法並沒有特別的限制。例如,如上所述,防銹層可以利用傳統習知的物理氣相沉積法如濺鍍法來形成。
<去除防銹層的步驟>
去除防銹層的方法並沒有特別限制。例如,可以使用稀硫酸、雙氧水、三氯化鐵等酸進行清洗來去除防銹層。在本實施例的薄膜中,防銹層的厚度為1~9nm。因此,防銹層容易被充分去除,且難以殘留在薄膜銅層上。圖3為表示在 本實施例的薄膜製造方法中去除防銹層5(如圖1所示)的狀態的剖面示意圖。
另外,在這樣使用酸進行清洗之前,有時會對層疊體進行加熱處理。即使在這種情況下,本實施例的薄膜1a利用設置防銹層,也可以防止薄膜銅層4被氧化。
<形成電鍍銅層的步驟>
在去除防銹層後而露出的薄膜銅層4上,利用電解電鍍法形成電鍍銅層,電解電鍍法的條件並沒有特別的限制。例如,電解電鍍法可以將薄膜浸漬在硫酸銅槽中,同時讓電極浸漬在硫酸銅槽等中,然後在薄膜-電極間施加電壓,便可利用將硫酸銅槽中的銅離子在薄膜的薄膜銅層上實施還原反應。
第4圖為表示在本實施例的薄膜的製造方法中,形成有電鍍銅層6的狀態的剖面示意圖。
於薄膜銅層4形成電鍍銅層6的電解電鍍法並沒有特別的限制。例如,電解電鍍法可以採用使用硫酸銅槽、氰化銅槽、焦磷酸銅槽等作為電解液槽(electroplating bath)的條件。
電鍍銅層6的厚度並沒有特別限制。例如,電鍍銅層6的厚度較佳為大於等於1μm,更佳為大於等於2μm。另外,電鍍銅層6的厚度較佳為小於等於50μm,更佳為小於等於30μm。當電鍍銅層6的厚度在上述範圍內時,薄膜可兼具有低電阻化和生產性的優點。
利用進行以上的步驟,製作依序層疊有基材、中間層、薄膜銅層及電鍍銅層的薄膜。所得到的薄膜在其製造過程中被防銹層覆蓋了薄膜銅層。藉此,防止了薄膜銅層的氧化,即使在進行電鍍之前對薄膜銅層進行加熱。因此,在進行電解電鍍前的期間,能夠防止薄膜銅層的電阻值的上升。另外,防銹層在形成電鍍銅層之前被充分去除,並清洗了薄膜銅層的表面。此外,電鍍 銅層是形成於薄膜銅層上。此時,由於電鍍銅層是形成在由相同金屬種的銅而構成的薄膜銅層,因此容易堆積。
(薄膜銅層轉印薄膜的情況)
在薄膜的用途為薄膜銅層轉印薄膜的情況下,本實施例的薄膜的製造方法具有:製備基材的步驟;在基材的至少一方的面側,從該基材側形成依序具有中間層、薄膜銅層、防銹層的層疊體的步驟;在形成層疊體之後,去除防銹層的步驟;及去除防銹層後,在薄膜銅層上利用電解電鍍法形成電鍍銅層的步驟。防銹層包含銅和鎳的合金。中間層包含三聚氰胺樹脂、氟樹脂、聚氨酯樹脂、矽酮化合物、丙烯酸樹脂、聚乙烯蠟或微晶蠟中的至少一種。在銅和鎳的合金中,其中銅的比例為35~70質量%。防銹層的平均厚度為1~9nm。以下,分別進行說明。又,在以下的說明中,基材、中間層及層疊體與上述薄膜的實施例中所述相同。
(準備基材的工序及形成層疊體的步驟)
在所製備的基材的至少一面側,從基材側開始,形成依序具有中間層、薄膜銅層、防銹層的疊層體。
對於在基材上層疊中間層的方法並沒有特別的限制。例如,中間層可以利用濺鍍來層疊。
在中間層上形成薄膜銅層的方法並沒有特別限制。例如,如上所述,薄膜銅層可以利用傳統習知的物理氣相沉積法如真空蒸鍍法、濺鍍法或離子鍍膜法來形成。
在薄膜銅層上形成防銹層的方法並沒有特別的限制。例如,如上所述,防銹層可以利用傳統習知的物理氣相沉積法如濺鍍法來形成。
(去除防銹層的步驟)
去除防銹層的方法並沒有特別限制。例如,防銹層在為濺鍍FCCL用薄膜時,可以利用上述方法來去除。第5圖為表示在本實施例的薄膜的製造方法中,去除了防銹層5(如圖2所示)的狀態的剖面示意圖。
(形成電鍍銅層的步驟)
形成電鍍銅層的方法並沒有特別的限制。例如,電鍍銅層為濺鍍FCCL用薄膜時,可以利用上述方法來形成。
第6圖為表示在本實施例的薄膜的製造方法中,形成了電鍍銅層6的狀態的剖面示意圖。
對在薄膜銅層4上形成電鍍銅層6的電解電鍍法並沒有特別的限制。例如,電解電鍍法可以採用以硫酸銅槽、氰化銅槽、焦磷酸銅槽等作為電解液槽的條件。
電鍍銅層6的厚度並沒有特別限制。例如,電鍍銅層6的厚度較佳為大於等於1μm,更佳為大於等於2μm。另外,電鍍銅層6的厚度較佳為小於等於50μm,更佳為小於等於30μm。當電鍍銅層6的厚度在上述範圍內時,薄膜可兼具有低電阻化和生產性的優點。
利用進行以上的步驟,製作依序層疊有基材、中間層、薄膜銅層及電鍍銅層而成的薄膜。所得到的薄膜在其製造過程中,被防銹層覆蓋了薄膜銅層。藉此,防止了薄膜銅層的氧化,即使在進行電鍍之前對薄膜銅層進行加熱。因此,在進行電解電鍍前的期間,能夠防止薄膜銅層的電阻值的上升。另外,防銹層在形成電鍍銅層之前被充分去除,並清洗了薄膜銅層的表面。此外,電鍍銅層是形成於薄膜銅層上。此時,由於電鍍銅層是形成在由相同金屬種的銅而構成的薄膜銅層,因此容易堆積。所得到的薄膜透過黏著層被轉印到被轉 印基材上,然後,剝離中間層和基材。圖7為表示在本實施例的薄膜製造方法中,所得到的薄膜透過黏著層7被轉印到被轉印基材8上,然後,基材2和中間層3b被剝離的狀態的剖面示意圖。
黏著層7並沒有特別的限制。例如黏著層7由丙烯酸樹脂類、聚氨酯樹脂類、聚氨酯改性聚酯樹脂類、聚酯樹脂類、環氧樹脂類、乙烯-醋酸乙烯共聚樹脂(EVA)類、乙烯樹脂類(氯乙烯、醋酯、氯乙烯-醋酯共聚樹脂)、苯乙烯-乙烯-丁烯共聚樹脂類、聚乙烯醇樹脂類、聚丙烯酰胺樹脂類、聚丙烯酰胺樹脂類、雙馬來酰亞胺樹脂、氰酸酯單體、異丁烯橡膠、異戊橡膠、天然橡膠、SBR、NBR、矽橡膠、PPE、烯烴類等樹脂來構成。此等樹脂可以適當地溶解在溶劑中來使用,也可不用溶劑來使用。
黏著層7的厚度並沒有特別限制。例如,黏著層7的厚度為0.5~5μm左右。
形成黏著層7的方法並沒有特別的限制。例如,黏著層7可以使用輥塗機等,將構成黏著層7適當溶解在溶劑中的樹脂溶液塗佈到電鍍銅層6上,使其該燥而形成。
被轉印基材8並沒有特別限制。例如,被轉印基材8可以是玻璃基板、環氧基板、金屬基板、陶瓷基板、矽基板、半導體封裝樹脂基板、聚酯基板、聚酰亞胺基板、BT樹脂基板、熱硬化型聚苯醚基板等。
[實施例]
以下藉由實施例對本發明進行更具體的說明。本發明對此等實施例並沒有任何限制。另外,除非有特別說明,「%」是指「質量%」,「份」是指「質量份」。
<實施例1>
製備了由PI構成的基材(厚度25μm)。對於基材,使用濺鍍裝置,以膜厚為10nm的方式,形成含有銅和鎳的合金的中間層。接著,對於中間層,使用濺鍍裝置,以膜厚為120nm的方式形成薄膜銅層。之後,對於薄膜銅層,使用濺鍍裝置,以膜厚為1nm的方式形成防銹層,製作電路基板用導電性薄膜。
<實施例2~15、比較例1~6>
按照表1所示的配方,除了調整各層的種類、厚度以外,其他按照與實施例1相同的方法,製作電路基板用導電性薄膜。另外,在表1中,「Ni-35 Cu」表示使用了Cu為35質量%、Ni為65質量%的Ni-Cu合金濺鍍靶。「Ni-55Cu」表示使用了Cu(銅)為55質量%、Ni(鎳)為45質量%的Ni-Cu合金濺鍍靶。「Ni-70Cu」表示使用了Cu(銅)為70質量%、Ni(鎳)為30質量%的Ni-Cu合金濺鍍靶。此時,對使用Ni-35Cu的靶材成膜的FCCL的中間層、防銹層中的Ni-Cu合金的組成比進行了XPS分析,確認了靶材的組成比和濺鍍成膜的薄膜本身的組成比之間沒有實質性的差異。因此,可以認為薄膜的組成比和靶的組成比相同。同樣地,使用Ni-55Cu和Ni-70 Cu各自的靶材成膜的防銹層中的Ni-Cu合金的組成比,皆可以認為靶材的組成比和濺鍍成膜的薄膜本身的組成比之間沒有實質性的差異。另外,在比較例4中,沒有設置防銹層。
[表一]
Figure 111134300-A0305-12-0018-1
對於實施例1~15及比較例1~6中所得到的薄膜,將按照以下方法,評價了「在250℃的環境下進行2.5小時加熱處理時,在與基材相反側的最表面,隔開長度10cm間隔的區域的電阻值」、「在85℃ 85%RH(相對溼度)的環境下進行500小時加熱加溼處理時,在與基材相反側的最表面,隔開長度10cm間隔的區域的最表面的電阻值」、「防銹層的蝕刻性」。結果如表1所示。
<在250℃的環境下進行2.5小時加熱處理時,在與基材相反側的最表面,隔開長度10cm的間隔的區域的電阻值>
在250℃的環境下對薄膜進行了2.5小時的熱處理。之後,在與基材相反側的最表層,使用市售的測試儀(Digital Multimeter日本日置電機(股)製,DT4222)測量了隔開10cm間隔的區域的電阻值。具體而言,在與基材相反側的最表面,將測試儀的2個端子彼此隔開約10cm的間隔進行了測量。另外,初期最表面的電阻值,所有樣品均為0.8~0.9Ω。
<在85℃ 85%RH(相對溼度)的環境下進行500小時的加熱加溼處理時,在與基材相反側的最表面,格開長度10cm間隔的區域內的最表面的電阻值>
在85℃ 85%RH(相對溼度)的環境下對薄膜進行了500小時的加熱加溼處理。之後,在與基材相反側的最表面,使用市售的測試儀(Digital Multimeter日本日置電機(股)製,DT4222)測量了隔開10cm間隔的區域的電阻值。具體而言,在與基材相反側的最表面,將測試儀的2個端子彼此隔開約10cm的間隔進行了測量。另外,初期最表面的電阻值,所有樣品均為0.8~0.9Ω。
<防銹層的蝕刻性>
在5cm×約10cm的PET薄膜上,只濺鍍了上述實施例和比較例中採用的各種 防銹層。將濺鍍後的樣品放入裝有10倍稀釋的日本奧野製藥(股)之稀硫酸(酸性脫脂劑(DP-320 Clean))溶液的燒杯中,再用小鉗子浸漬一半左右,約10分鐘,並以目視觀察防銹層是否被腐蝕,且按照以下評價標準進行評價。另外,對於防銹層為Ni-20Cr的樣品,將只在透明PI薄膜上濺鍍防銹層而形成的樣品一半左右,浸漬在與上述相同的稀硫酸中,並以目視觀察了蝕刻性。另外,在本評價方法中,為了便於以目視觀察,在單體透明的PET薄膜上只濺鍍防銹層而形成樣品,但與以實際構造製作的樣品進行比較,關於防銹層的蝕刻性,以目視觀察並沒有差異,因此,即使在使用上述實施例及比較例中製作的薄膜的情況下,也能得到同樣的結果。
(評估基準)
○:防銹層完全被去除。
△:防銹層沒有完全被去除,但在實際使用上沒有問題。
×:防銹層未被去除而殘留。
如表1所示,本發明的實施例1~15的薄膜可以抑制電阻值的上升,並且可以容易地去除防銹層。
1a:薄膜 2:基材 3a:中間層 4:薄膜銅層 5:防銹層

Claims (1)

  1. 一種電路基板用導電性薄膜的製造方法,具有: 製備基材的步驟; 在該基材的至少一方的面側,從該基材側形成依序具有中間層、薄膜銅層、防銹層的層疊體的步驟; 在形成該層疊體之後,去除該防銹層的步驟;去除該防銹層後,在該薄膜銅層上利用電解電鍍法形成電鍍銅層的步驟;以及 在形成該電鍍銅層之後,該層疊體轉印至一被轉印基材上,並移除該基材及該中間層的步驟; 該防銹層含有銅和鎳的合金, 該中間層含有三聚氰胺樹脂、氟樹脂、聚氨酯樹脂、矽化合物、丙烯酸樹脂、聚乙烯蠟或微晶蠟中的至少一種, 該銅和該鎳的合金中,該銅的比例為35~70質量%, 該防銹層的平均厚度為1~9nm。
TW111134300A 2022-02-07 2022-09-12 電路基板用導電性薄膜的製造方法 TWI882245B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-017413 2022-02-07
JP2022017413 2022-02-07
JP2022-102872 2022-06-27
JP2022102872A JP7583451B2 (ja) 2022-02-07 2022-06-27 回路基板用導電性フィルム、回路基板用導電性フィルムの製造方法

Publications (2)

Publication Number Publication Date
TW202332586A TW202332586A (zh) 2023-08-16
TWI882245B true TWI882245B (zh) 2025-05-01

Family

ID=87553281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134300A TWI882245B (zh) 2022-02-07 2022-09-12 電路基板用導電性薄膜的製造方法

Country Status (2)

Country Link
TW (1) TWI882245B (zh)
WO (1) WO2023149007A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189125A (zh) * 1996-04-18 1998-07-29 古尔德电子有限公司 无粘合剂柔韧层合制品及其制作方法
TW201212742A (en) * 2010-03-30 2012-03-16 Jx Nippon Mining & Amp Metals Copper foil for printed wiring board having excellent thermal discoloration resistance and etching properties, and laminate using same
TW201247041A (en) * 2011-03-14 2012-11-16 Jx Nippon Mining & Metals Corp Method for forming electronic circuit, electronic circuit, and copper-clad laminated board for forming electronic circuit
TW201411662A (zh) * 2012-09-05 2014-03-16 Nitto Denko Corp 透明電極基板、其製造方法及圖像顯示裝置
JP2016153214A (ja) * 2015-02-16 2016-08-25 日東電工株式会社 導電性フィルム及びそれを用いた電磁波シールドシート
TW201726401A (zh) * 2015-09-28 2017-08-01 Sumitomo Metal Mining Co 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
CN112203427A (zh) * 2020-10-15 2021-01-08 深圳市顺华智显技术有限公司 一种电路板及其防线路氧化的方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200704833A (en) * 2005-06-13 2007-02-01 Mitsui Mining & Smelting Co Surface treated copper foil, process for producing surface treated copper foil, and surface treated copper foil with very thin primer resin layer
TW200924965A (en) * 2007-09-11 2009-06-16 Ajinomoto Kk Film for metal film transfer and adhesive film with metal film
JP2014152344A (ja) * 2013-02-05 2014-08-25 Sh Copper Products Corp 複合銅箔および複合銅箔の製造方法
JP7588956B2 (ja) * 2019-08-26 2024-11-25 東洋鋼鈑株式会社 キャリア層付き金属積層基材及びその製造方法、金属積層基材及びその製造方法、並びにプリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189125A (zh) * 1996-04-18 1998-07-29 古尔德电子有限公司 无粘合剂柔韧层合制品及其制作方法
TW201212742A (en) * 2010-03-30 2012-03-16 Jx Nippon Mining & Amp Metals Copper foil for printed wiring board having excellent thermal discoloration resistance and etching properties, and laminate using same
TW201247041A (en) * 2011-03-14 2012-11-16 Jx Nippon Mining & Metals Corp Method for forming electronic circuit, electronic circuit, and copper-clad laminated board for forming electronic circuit
TW201411662A (zh) * 2012-09-05 2014-03-16 Nitto Denko Corp 透明電極基板、其製造方法及圖像顯示裝置
JP2016153214A (ja) * 2015-02-16 2016-08-25 日東電工株式会社 導電性フィルム及びそれを用いた電磁波シールドシート
TW201726401A (zh) * 2015-09-28 2017-08-01 Sumitomo Metal Mining Co 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
CN112203427A (zh) * 2020-10-15 2021-01-08 深圳市顺华智显技术有限公司 一种电路板及其防线路氧化的方法和应用

Also Published As

Publication number Publication date
WO2023149007A1 (ja) 2023-08-10
TW202332586A (zh) 2023-08-16

Similar Documents

Publication Publication Date Title
JP6297124B2 (ja) 銅箔、キャリア箔付銅箔及び銅張積層板
KR102441161B1 (ko) 복합 동박 및 그 제조방법
JP6110581B2 (ja) 高周波信号伝送回路形成用表面処理銅箔、銅張積層板及びプリント配線板
WO2021193246A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
CN105746003A (zh) 具有包埋电路的印刷线路板的制造方法及用该制造方法得到的印刷线路板
CN106103082A (zh) 带有载体箔的铜箔、覆铜层压板及印刷线路板
TWI524822B (zh) A metal foil having a resistive layer and a method for manufacturing the same
WO2024221521A1 (zh) 一种复合金属箔、印刷线路板
JP4517564B2 (ja) 2層銅ポリイミド基板
KR20240023561A (ko) 플렉시블 기판
TWI882245B (zh) 電路基板用導電性薄膜的製造方法
KR20070094607A (ko) 연성 회로 및 이의 제조 방법
EP3340755A1 (en) Printed-wiring board substrate, printed-wiring board, and method for producing printed-wiring board substrate
JP7583451B2 (ja) 回路基板用導電性フィルム、回路基板用導電性フィルムの製造方法
JP3520285B1 (ja) アルミニウム安定化積層体
CN1352870A (zh) 用于制造印刷电路板中的集成电阻的组合物及方法
TWI687527B (zh) 表面處理銅箔及覆銅積層板
JP4222001B2 (ja) 銅被覆プラスチック基板
KR20140072409A (ko) 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조 방법
TWI909394B (zh) 電路板用導電性薄膜及電路板用薄膜
TW202502103A (zh) 電路板用導電性薄膜及電路板用薄膜
CN104882192B (zh) 一种ito导电膜
TWI888754B (zh) 粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法
JP2007023344A (ja) 2層めっき基板およびその製造方法
KR102461189B1 (ko) 연성 동장 적층판 및 이를 이용한 인쇄회로 기판