[go: up one dir, main page]

TWI888754B - 粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法 - Google Patents

粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法 Download PDF

Info

Publication number
TWI888754B
TWI888754B TW111137154A TW111137154A TWI888754B TW I888754 B TWI888754 B TW I888754B TW 111137154 A TW111137154 A TW 111137154A TW 111137154 A TW111137154 A TW 111137154A TW I888754 B TWI888754 B TW I888754B
Authority
TW
Taiwan
Prior art keywords
copper foil
roughened
less
plane
degrees
Prior art date
Application number
TW111137154A
Other languages
English (en)
Other versions
TW202323594A (zh
Inventor
加藤翼
立岡歩
楊博鈞
李鎧宇
小畠真一
小野裕士
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202323594A publication Critical patent/TW202323594A/zh
Application granted granted Critical
Publication of TWI888754B publication Critical patent/TWI888754B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明提供一種粗化處理銅箔，其於用於銅箔積層板或印刷配線板之情形時，能夠實現優異之傳輸特性。該粗化處理銅箔在至少一側具有粗化處理面。粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及於L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下。與粗化處理面相反一側之面於以180℃加熱1小時後藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。

Description

粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法
本發明係關於一種粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法。
於印刷配線板之製造步驟中，銅箔係以與絕緣樹脂基材貼合而成之銅箔積層板之形態被廣泛使用。就該方面而言，期望銅箔與絕緣樹脂基材具有較高之密接力，以防止在印刷配線板製造時發生配線剝離。因此，關於通常之印刷配線板製造用銅箔，對銅箔之貼合面實施粗化處理，形成包含微細之銅粒子之凹凸，藉由衝壓加工將該凹凸嵌入至絕緣樹脂基材之內部，發揮投錨效應，藉此提高密接性。
作為經此種粗化處理之銅箔，例如，於專利文獻1(日本專利特開2018-172785號公報)中揭示一種表面處理銅箔，其具有銅箔、及位於銅箔之至少一個表面之粗化處理層，且粗化處理層側表面之算術平均粗糙度Ra為0.08 μm以上0.20 μm以下，粗化處理層側表面之TD(寬度方向)之光澤度為70%以下。根據此種表面處理銅箔，良好地抑制設置在銅箔表面之粗化粒子脫落，且良好地抑制與絕緣基板貼合時產生皺褶及條紋。
然而，隨著近年來攜帶用電子機器等之高功能化，無論是數位還是類比訊號均高頻化以高速處理大容量資料，因此要求適合高頻用途之印刷配線板。對此種高頻用印刷配線板期望減少傳輸損耗，以能夠在不使高頻訊號變差之情況下進行傳輸。印刷配線板具備加工成配線圖案之銅箔及絕緣基材，作為傳輸損耗中之主要損耗，可例舉：由銅箔所引起之導體損耗、及由絕緣基材所引起之介電損耗。
就該方面而言，提出一種謀求減少傳輸損耗之粗化處理銅箔。例如，於專利文獻2(日本專利特開2015-148011號公報)中，以提供一種訊號之傳輸損耗較小之表面處理銅箔及使用其之積層板等作為目的，揭示藉由表面處理而將銅箔表面之基於JIS B0601-2001之偏度Rsk控制在-0.35以上0.53以下之特定範圍等。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2018-172785號公報 [專利文獻2]日本專利特開2015-148011號公報
如上所述，近年來，要求印刷配線板進一步減少傳輸損耗。然而，藉由如專利文獻1及2所揭示僅改善銅箔中之粗化處理面來滿足此種要求具有界限。
本發明者等人此次獲得如下見解，即，在粗化處理銅箔中，將粗化處理面中之界面之展開面積比Sdr控制在特定範圍，且控制與粗化處理面相反一側之面中存在的特定方位之晶粒之晶界，藉此能夠在使用其所製造之銅箔積層板或印刷配線板中，實現優異之傳輸特性。
因此，本發明之目的在於提供一種粗化處理銅箔，其於用於銅箔積層板或印刷配線板之情形時，能夠實現優異之傳輸特性。
根據本發明，提供以下之態樣。 [態樣1] 一種粗化處理銅箔，其係在至少一側具有粗化處理面者， 上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下， 與上述粗化處理面相反一側之面於以180℃加熱1小時後藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。 [態樣2] 如態樣1所記載之粗化處理銅箔，其中與上述粗化處理面相反一側之面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。 [態樣3] 如態樣1或2所記載之粗化處理銅箔，其中上述L/S之平均值為2.0 μm/μm 2以上11.0 μm/μm 2以下。 [態樣4] 如態樣1至3中任一項所記載之粗化處理銅箔，其中上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及無L濾波器之條件下所測得之核心部之階層差Sk為1.70 μm以下。 [態樣5] 如態樣1至4中任一項所記載之粗化處理銅箔，其中上述粗化處理銅箔為電解銅箔，且上述粗化處理面存在於電解銅箔之電極面側。 [態樣6] 如態樣1至5中任一項所記載之粗化處理銅箔，其中上述粗化處理面具備複數個粗化粒子，且上述粗化粒子包含金屬。 [態樣7] 一種銅箔積層板，其係具備樹脂層、及設置於該樹脂層之至少一個表面之粗化處理銅箔者， 上述粗化處理銅箔在至少一側具有粗化處理面，上述粗化處理面與上述樹脂層相接， 上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下，且 上述粗化處理銅箔之與上述粗化處理面相反一側之面於藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。 [態樣8] 如態樣7所記載之銅箔積層板，其中上述粗化處理銅箔之與上述粗化處理面相反一側之面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。 [態樣9] 一種印刷配線板之製造方法，其包括如下步驟： 準備粗化處理銅箔，上述粗化處理銅箔係在至少一側具有粗化處理面者，上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下； 於樹脂層之至少一個表面將上述粗化處理銅箔以上述粗化處理面與上述樹脂層相接之方式積層，製作銅箔積層板； 對上述銅箔積層板之上述粗化處理銅箔進行加工，形成電路；及 對上述電路進行利用蝕刻之粗化處理；且 進行上述利用蝕刻之粗化處理前之上述電路之表面於藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。 [態樣10] 如態樣9所記載之印刷配線板之製造方法，其中進行上述利用蝕刻之粗化處理前之上述電路之表面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。
定義以下表示用於特定本發明之用語或參數之定義。
於本說明書中，「界面之展開面積比Sdr」或「Sdr」係用百分率表示依據ISO25178所測得之定義區域之展開面積(表面積)相對於定義區域之面積增大了多少之參數。該值越小，表示為越接近平坦之表面形狀，完全平坦之表面之Sdr為0%。另一方面，該值越大，表示為凹凸越多之表面形狀。
於本說明書中，「面之負荷曲線」係指表示依據ISO25178所確定之負荷面積率為0%至100%之高度之曲線。如圖1所示，負荷面積率係表示某一高度c以上之區域之面積之參數。高度c處之負荷面積率相當於圖1中之Smr(c)。如圖2所示，將負荷面積率為0%開始沿著負荷曲線使負荷面積率之差為40%所拉出之負荷曲線之割線自負荷面積率0%移動，將割線之傾斜最為緩和之位置稱為面之負荷曲線之中央部分。對於該中央部分，將使縱軸方向之偏差之平方和成為最小之直線稱為等效直線。將等效直線之負荷面積率0%至100%之高度之範圍中所含之部分稱為核心部。將較核心部高之部分稱為突出峰部，較核心部低之部分稱為突出谷部。
於本說明書中，「核心部之階層差Sk」或「Sk」係依據ISO25178所測得之自核心部之最大高度減去最小高度所得之值，如圖2所示，係藉由等效直線之負荷面積率0%與100%之高度差所算出之參數。
Sdr及Sk可藉由利用市售之雷射顯微鏡測定粗化處理面中之特定之測定面積之表面輪廓而算出。於本說明書中，Sdr係於倍率200倍、無S濾波器、及L濾波器5 μm之條件下所測得者。另一方面，Sk係於倍率200倍、無S濾波器、及無L濾波器之條件下所測得著。再者，於在利用雷射顯微鏡之測定中使用物鏡及光學變焦雙方之情形時，上述倍率相當於物鏡之倍率乘以光學變焦之倍率所得之值。例如，於物鏡倍率為100倍、光學變焦倍率為2倍之情形時，倍率為200倍(＝100×2)。此外，對於利用雷射顯微鏡之表面輪廓之較佳之測定條件及解析條件，設為下述實施例所示者。
於本說明書中，電解銅箔之「電極面」係指電解銅箔製造時與陰極相接之側之面。
於本說明書中，電解銅箔之「析出面」係指電解銅箔製造時析出電解銅之側之面，即，未與陰極相接之側之面。
粗化處理銅箔本發明之銅箔係粗化處理銅箔。該粗化處理銅箔在至少一側具有粗化處理面。該粗化處理面之界面之展開面積比Sdr為70.0%以下。又，粗化處理銅箔之與粗化處理面相反一側之面於以180℃加熱1小時後藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。如此，於粗化處理銅箔中，將粗化處理面中之界面之展開面積比Sdr控制在特定範圍，且對與粗化處理面相反一側之面中存在的特定方位之晶粒之晶界進行控制，藉此能夠於使用其所製造之銅箔積層板或印刷配線板中，實現優異之傳輸特性。
關於藉由本發明之構成而能夠實現優異之傳輸特性之機制，未必明確，但認為如下。首先，若銅箔之粗化處理面中之界面之展開面積比Sdr為70.0%以下，則該粗化處理面成為便於實現優異之傳輸特性之凹凸形狀。此處，如圖3所示，粗化處理面之凹凸包含「粗化粒子分量」、及較粗化粒子分量長週期之「起伏分量」。該粗化粒子分量及起伏分量可藉由使用雷射顯微鏡之S濾波器及L濾波器來加以區分。具體而言，可藉由於無S濾波器、及L濾波器5 μm之條件下測定粗化處理銅箔之粗化處理面，而獲得起伏分量之影響被去除之粗化粒子分量之參數。又，藉由以倍率200倍之高倍率測定粗化處理面，可對影響傳輸特性之粗化處理面之細微之凹凸進行正確評價。因此，可以說本發明中之界面之展開面積比Sdr更加正確地反映銅箔之粗化處理面中之粗化粒子之形狀。
另一方面，如上所述，要求印刷配線板進一步減少傳輸損耗，但僅藉由改善銅箔中之粗化處理面來滿足此種要求具有界限。就該方面而言，本發明之粗化處理銅箔不僅粗化處理面藉由上述特定參數進行控制，與粗化處理面相反一側之面亦藉由上述特定參數進行控制。粗化處理銅箔中之與粗化處理面相反一側之面與傳輸特性之關係可如下所示進行說明。於印刷配線板之製造步驟之一例中，對在粗化處理銅箔之粗化處理面貼合有絕緣樹脂基材而成之銅箔積層板進行光阻層之形成或蝕刻等加工而形成電路後，以覆蓋電路之方式進一步積層樹脂。此時，在積層樹脂之前，進行用於提高電路與其周圍之樹脂之可靠性(密接性或耐熱性等)之處理。作為此種用於提高可靠性之處理，代表性的有對電路表面部分地進行溶解(蝕刻)而進行粗化之處理。如此，由於利用蝕刻之粗化處理係在形成電路後進行，故而受到該處理之影響者為電路中之未與樹脂基材相接之面，即，粗化處理銅箔中之與粗化處理面相反一側之面。就該方面而言，與銅箔製造時所賦予之粗化粒子相同，利用蝕刻之粗化處理之粗化越大，傳輸特性越差。因此，為了實現更優異之傳輸特性，重要的是，不僅控制粗化處理銅箔之粗化處理面(與樹脂基材密接之側之面)之表面性狀，亦控制其相反側之面之表面性狀。
一般而言，包含多晶之金屬組織之溶解係沿著晶粒彼此相接之部分(晶界)進行。因此，存在於電路表面之晶粒之晶界越少，被強烈蝕刻之部位越少，與晶界較多之情形相比，傳輸特性相對良好。又，與蝕刻液相接之原子之數量根據存在於進行蝕刻之面之結晶之方位而不同，認為與蝕刻液同時相接之原子越多，溶解越有效率。因此，可以說作為最密填充結構之自(111)面偏移之角度(傾斜角)較小之晶粒之溶解特快。如此，晶粒之方位及晶界會對蝕刻之進行造成影響，結果，亦會對傳輸特性造成影響。
就該方面而言，本發明之粗化處理銅箔著眼於在與粗化處理面相反一側之面中對蝕刻之影響較大之自(111)面偏移之角度為20度以下之晶粒，將各晶粒中之晶界長度L相對於佔有面積S之比L/S之平均值控制在13.0 μm/μm 2以下。即，由於滿足上述參數之粗化處理銅箔的溶解特快之自(111)面偏移之角度較小之粒子之晶界較少，故而被局部快速蝕刻之部位變少。其結果，利用蝕刻之粗化處理後之電路表面形狀變得平滑，能夠提高傳輸特性。
粗化處理銅箔之粗化處理面之界面之展開面積比Sdr為70.0%以下，較佳為5.0%以上60.0%以下，更佳為10.0%以上50.0%以下，進而較佳為20.0%以上45.0%以下。若為上述範圍內之Sdr，則確保與樹脂基材之較高之密接性，且粗化處理面成為便於實現優異傳輸特性之富於凹凸之形狀。
粗化處理銅箔之粗化處理面之核心部之階層差Sk較佳為1.70 μm以下，更佳為0.10 μm以上1.50 μm以下，進而較佳為0.50 μm以上1.40 μm以下，尤佳為0.90 μm以上1.20 μm以下。如上所述，本發明中Sk(與Sdr不同)係藉由於無L濾波器之條件下測定銅箔表面所獲得之參數，藉此更加正確地反映銅箔之表面形狀整體。就該方面而言，若為上述範圍內之Sk，則能夠有效地發揮投錨效應，確保與樹脂基材之較高之密接性，且提高電路形成性。
粗化處理銅箔之與粗化處理面相反一側之面之L/S之平均值為13.0 μm/μm 2以下，較佳為2.0 μm/μm 2以上11.0 μm/μm 2以下，更佳為3.0 μm/μm 2以上10.0 μm/μm 2以下，進而較佳為5.0 μm/μm 2以上9.0 μm/μm 2以下。若為上述範圍內之L/S之平均值，則能夠使利用蝕刻之粗化適度進行，且抑制被局部快速蝕刻之部位，因此當在形成電路後進行利用蝕刻之粗化處理時，能夠謀求作為本來目的之可靠性之提高，且電路表面形狀變得平滑，減少傳輸損耗。
粗化處理銅箔之與粗化處理面相反一側之面於藉由上述EBSD進行解析之情形時，於觀察視野中，自(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)較佳為0.10以上0.60以下，更佳為0.15以上0.55以下，進而較佳為0.20以上0.50以下。若為上述範圍內之A 1/(A 2＋A 3＋A 4)，則蝕刻時溶解特快之自(111)面偏移之角度較小之晶粒較少，但適度存在。其結果，當在形成電路後進行利用蝕刻之粗化處理時，能夠謀求作為本來目的之可靠性之提高，且電路表面形狀變得平滑，進一步減少傳輸損耗。
粗化處理銅箔之與粗化處理面相反一側之面中之L/S之平均值、及A 1/(A 2＋A 3＋A 4)可藉由對粗化處理銅箔以180℃加熱1小時後利用電子束背向散射繞射法(EBSD)進行解析而特定。利用電子束背向散射繞射法(EBSD)之解析可按照下述實施例所示之程序良好地進行。再者，對粗化處理銅箔以180℃加熱1小時後進行利用EBSD之解析之理由如下。即，如上所述，藉由上述參數對粗化處理銅箔中之與粗化處理面相反一側之面進行控制之目的在於當在形成電路後進行利用蝕刻之粗化處理時，使電路表面成為傳輸特性優異之平滑之形狀。並且，電路形成通常係在粗化處理銅箔與樹脂基材藉由熱壓而接合之態樣(即，銅箔積層板之態樣)下進行。另一方面，構成銅箔之結晶之狀態可能根據熱負荷而變化。因此，藉由於在上述條件下加熱粗化處理銅箔後進行利用EBSD之解析，能夠在與即將進行利用蝕刻之粗化處理之前相近之狀態下評價晶粒。
粗化處理銅箔之厚度並無特別限定，較佳為0.1 μm以上210 μm以下，更佳為0.3 μm以上105 μm以下，進而較佳為7 μm以上70 μm以下，尤佳為15 μm以上20 μm以下。再者，本發明之粗化處理銅箔並不限於對通常之銅箔之表面進行了粗化處理者，亦可為對附載體之銅箔之銅箔表面進行了粗化處理或微粗化處理者。
本發明之粗化處理銅箔可藉由如下方式良好地製造，即，對平滑之銅箔表面(例如，電解銅箔之電極面)，於所需之低粗化條件下進行粗化處理，形成微細之粗化粒子。因此，根據本發明之較佳之態樣，粗化處理銅箔為電解銅箔，粗化處理面存在於電解銅箔之電極面側。再者，粗化處理銅箔可在兩側具有粗化處理面，亦可僅在一側具有粗化處理面。粗化處理面典型而言具備複數個粗化粒子，該等複數個粗化粒子較佳為分別包含金屬，更佳為包含銅。構成粗化粒子之金屬亦可包含由原料成分或形成步驟等所引起之不可避免之雜質。於粗化粒子包含銅之情形時，銅可由金屬銅構成，亦可由銅合金構成。
電解銅箔較佳為藉由使用去除了動物膠等高分子化合物之銅電解液，進行電解析出而製造。即，動物膠等高分子化合物容易進入至銅箔，容易抑制由熱所引起之結晶生長。因此，藉由使用去除了高分子化合物之銅電解液，容易滿足對本發明之粗化處理銅箔所要求之參數。例如，藉由對銅電解液進行活性碳處理，能夠去除銅電解液中之高分子化合物。
當上述電解析出時，較佳為將藉由下述式： R N＝C×U/m (式中，R N為非金屬雜質供給比(-)，C為非金屬雜質濃度(g/m 3)，U為供液流量(m 3/s)，m為銅析出速度(g/s)) 所定義之非金屬雜質供給比R N設為0.020以上0.100以下，更佳為設為0.030以上0.100以下。此處，非金屬雜質濃度C係藉由銅電解液中之總有機碳量(TOC)及氯離子(Cl -)濃度之和所算出之值，銅析出速度m係藉由下述式： m＝I×M/(n×F) (式中，I為電流值(A)，M為銅之莫耳質量(g/mol)，n為銅之價數，F為法拉第常數(C/mol)) 所算出之值。若非金屬雜質供給比R N處於上述範圍內，則能夠於相對於銅箔之析出為適當之速度範圍內供給氯或低分子有機物等。其結果，能夠將電解銅箔之析出面之粗糙度控制在適當之範圍，容易滿足對本發明之粗化處理銅箔所要求之參數。
用於形成粗化處理面之粗化處理可藉由於銅箔上利用銅或銅合金形成粗化粒子而良好地進行。進行粗化處理前之銅箔可為未經粗化之銅箔，亦可為實施了預粗化者。關於將要進行粗化處理之銅箔之表面，依據JIS B0601-1994所測得之十點平均粗糙度Rz較佳為0.50 μm以上15.00 μm以下，更佳為0.50 μm以上2.00 μm以下。若處於上述範圍內，則容易對粗化處理面賦予對本發明之粗化處理銅箔所要求之表面輪廓。
粗化處理例如較佳為於包含銅濃度7 g/L以上17 g/L以下、硫酸濃度50 g/L以上200 g/L以下之硫酸銅溶液中，在20℃以上40℃以下之溫度下，以2.00 A/dm 2以上50 A/dm 2以下進行電解析出。該電解析出較佳為進行0.5秒以上30秒以下，更佳為進行1秒以上30秒以下，進而較佳為進行1秒以上5秒以下。但本發明之粗化處理銅箔並不限於上述方法，可為藉由任意方法製造者。
當上述電解析出時，較佳為將藉由下述式： R L＝L/D C(式中，R L為溶液電阻指數(mm・L/mol)，L為極間(陽極-陰極間)距離(mm)，D C為電荷載體密度(mol/L)) 所定義之溶液電阻指數R L設為9.0 mm・L/mol以上20.0 mm・L/mol以下，更佳為設為11.0 mm・L/mol以上17.0 mm・L/mol以下。藉由如上所述增大溶液電阻指數R L，而使整個系統中之電壓變大，突塊形成反應時之電壓亦變大。其對突塊形狀造成影響，結果，能夠良好地形成適於賦予對本發明之粗化處理銅箔所要求之表面輪廓的形狀之突塊。再者，電荷載體密度D C可藉由對於存在於鍍覆液中之所有離子，將各離子濃度及價數之積進行合計而算出。例如，於使用包含硫酸銅及硫酸之溶液作為鍍覆液之情形時，電荷載體密度D C可藉由下述式算出： Dc＝[H ＋]×1＋[Cu 2 ＋]×2＋[SO 4 2-]×2 (式中，[H ＋]為溶液中之氫離子濃度(mol/L)，[Cu 2 ＋]為溶液中之銅離子濃度(mol/L)，[SO 4 2-]為溶液中之硫酸根離子濃度(mol/L))。
對溶液電阻指數R L與電壓之關係作如下說明。首先，藉由歐姆定律導出下述式： V＝ρ×L×I/S (式中，V為電壓，ρ為比電阻，L為極間距離，I為電流，S為極間之截面積)。即，電壓V與比電阻ρ、極間距離L、及電流密度(＝I/S)成比例。並且，比電阻ρ與上述電荷載體密度D C成反比例。因此，於電流密度一定之情形時，藉由增大(與極間距離L成比例，與電荷載體密度D C成反比例之)溶液電阻指數，電壓亦變大。因此，溶液電阻指數可以說為與溶液之電阻相關聯之指標。
視需要，粗化處理可包括對上述粗化處理(第一粗化處理)後之表面於特定條件下進行電解析出之第二粗化處理，亦可進而包括對第二粗化處理後之表面於特定條件下進行電解析出之第三粗化處理。關於第二粗化處理之較佳之條件，對第一粗化處理於上文所述之較佳之條件可直接適用。
另一方面，關於第三粗化處理，較佳為於例如包含銅濃度65 g/L以上80 g/L以下、硫酸濃度50 g/L以上200 g/L以下之硫酸銅溶液中，在45℃以上55℃以下之溫度下，以1 A/dm 2以上5 A/dm 2以下進行電解析出。該電解析出較佳為進行1秒以上10秒以下，更佳為進行5秒以上8秒以下。又，當電解析出時，較佳為將溶液電阻指數R L設為2.0 mm・L/mol以上9.0 mm・L/mol以下，更佳為設為5.0 mm・L/mol以上8.0 mm・L/mol以下。
視需要，粗化處理銅箔亦可為實施防銹處理而形成有防銹處理層者。防銹處理較佳為包含使用鋅之鍍覆處理。使用鋅之鍍覆處理可為鋅鍍覆處理及鋅合金鍍覆處理之任一種，鋅合金鍍覆處理尤佳為鋅-鎳合金處理。鋅-鎳合金處理可為至少包含Ni及Zn之鍍覆處理，亦可進而包含Sn、Cr、Co、Mo等其他元素。例如，藉由使防銹處理層除了包含Ni及Zn以外，亦進而包含Mo，粗化處理銅箔之處理表面之與樹脂之密接性、耐化學品性及耐熱性更加優異，且不易殘留蝕刻殘渣。
鋅-鎳合金鍍覆中之Ni附著量相對於Zn附著量及Ni附著量之合計量之比率Ni/(Zn＋Ni)以質量比計，較佳為0.3以上0.9以下，更佳為0.4以上0.9以下，進而較佳為0.4以上0.8以下。又，鋅-鎳合金鍍覆中之Zn及Ni之合計附著量較佳為8 mg/m 2以上160 mg/m 2以下，更佳為13 mg/m 2以上130 mg/m 2以下，進而較佳為19 mg/m 2以上80 mg/m 2以下。另一方面，鋅-鎳-鉬合金鍍覆中之Ni附著量相對於Zn附著量、Ni附著量及Mo附著量之合計量之比率Ni/(Zn＋Ni＋Mo)以質量比計，較佳為0.20以上0.80以下，更佳為0.25以上0.75以下，進而較佳為0.30以上0.65以下。又，鋅-鎳-鉬合金鍍覆中之Zn、Ni及Mo之合計附著量較佳為10 mg/m 2以上200 mg/m 2以下，更佳為15 mg/m 2以上150 mg/m 2以下，進而較佳為20 mg/m 2以上90 mg/m 2以下。Zn、Ni及Mo之各附著量可藉由如下方式算出，即，利用酸使粗化處理銅箔之粗化處理面中之特定之面積(例如，25 cm 2)溶解，基於ICP(Inductively Coupled Plasma，電感耦合電漿)發光分析法對所獲得之溶解液中之各元素濃度進行分析。
防銹處理較佳為進而包含鉻酸鹽處理，該鉻酸鹽處理更佳為在使用鋅之鍍覆處理之後，在包含鋅之鍍覆層之表面進行。如此，能夠進一步提高防銹性。尤佳之防銹處理為鋅-鎳合金鍍覆處理(或鋅-鎳-鉬合金鍍覆處理)與其後之鉻酸鹽處理之組合。
視需要，粗化處理銅箔亦可為對表面實施矽烷偶合劑處理而形成有矽烷偶合劑處理層者。藉此能夠提高耐濕性、耐化學品性及與接著劑等之密接性等。矽烷偶合劑處理層可藉由適當稀釋矽烷偶合劑進行塗佈並使之乾燥而形成。作為矽烷偶合劑之例，可例舉：4-縮水甘油基丁基三甲氧基矽烷、3-縮水甘油氧基丙基三甲氧基矽烷等環氧基官能性矽烷偶合劑、或3-胺基丙基三乙氧基矽烷、N-(2-胺基乙基)-3-胺基丙基三甲氧基矽烷、N-3-(4-(3-胺基丙氧基)丁氧基)丙基-3-胺基丙基三甲氧基矽烷、N-苯基-3-胺基丙基三甲氧基矽烷等胺基官能性矽烷偶合劑、或3-巰基丙基三甲氧基矽烷等巰基官能性矽烷偶合劑或乙烯基三甲氧基矽烷、乙烯基苯基三甲氧基矽烷等烯烴官能性矽烷偶合劑、或3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-丙烯醯氧基丙基三甲氧基矽烷等丙烯醯基官能性矽烷偶合劑、或咪唑矽烷等咪唑官能性矽烷偶合劑、或三𠯤矽烷等三𠯤官能性矽烷偶合劑等。
根據上述理由，粗化處理銅箔較佳為在粗化處理面具備防銹處理層及/或矽烷偶合劑處理層，更佳為具備防銹處理層及矽烷偶合劑處理層雙方。於在粗化處理面形成有防銹處理層及/或矽烷偶合劑處理層之情形時，本說明書中之Sdr及Sk之各數值意指對形成防銹處理層及/或矽烷偶合劑處理層後之粗化處理銅箔之表面進行測定及解析所獲得之數值。再者，防銹處理層及矽烷偶合劑處理層可不僅形成於粗化處理銅箔之粗化處理面側，亦形成於未形成粗化處理面之側。
銅箔積層板根據本發明之較佳之態樣，提供一種銅箔積層板。該銅箔積層板具備樹脂層、及設置於樹脂層之至少一個表面之粗化處理銅箔。該粗化處理銅箔在至少一側具有粗化處理面，粗化處理面與樹脂層相接。粗化處理銅箔之粗化處理面之界面之展開面積比Sdr為70.0%以下。又，粗化處理銅箔之與粗化處理面相反一側之面於藉由EBSD進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。根據該銅箔積層板，能夠如上所述實現優異之傳輸特性。
銅箔積層板所具備之樹脂層係包含樹脂、較佳為絕緣性樹脂而成。樹脂層較佳為預浸體及/或樹脂片材。預浸體係使合成樹脂板、玻璃板、玻璃織布、玻璃不織布、紙等基材含浸合成樹脂而成之複合材料之統稱。作為絕緣性樹脂之較佳之例，可例舉：環氧樹脂、氰酸酯樹脂、雙馬來醯亞胺三𠯤樹脂(BT樹脂)、聚苯醚樹脂、酚樹脂等。又，作為構成樹脂片材之絕緣性樹脂之例，可例舉：環氧樹脂、聚醯亞胺樹脂、聚酯樹脂等絕緣樹脂。又，就提高絕緣性等觀點而言，在樹脂層中亦可含有包含二氧化矽、氧化鋁等各種無機粒子之填料粒子等。樹脂層之厚度並無特別限定，較佳為1 μm以上1000 μm以下，更佳為2 μm以上400 μm以下，進而較佳為3 μm以上200 μm以下。樹脂層可包含複數個層。預浸體及/或樹脂片材等樹脂層亦可經由預先塗佈在銅箔表面之底塗樹脂層而設置於粗化處理銅箔。
銅箔積層板所具備之粗化處理銅箔之粗化處理面中之界面之展開面積比Sdr為70.0%以下，較佳為5.0%以上60.0%以下，更佳為10.0%以上50.0%以下，進而較佳為20.0%以上45.0%以下。又，粗化處理銅箔之粗化處理面之核心部之階層差Sk較佳為1.70 μm以下，更佳為0.10 μm以上1.50 μm以下，進而較佳為0.50 μm以上1.40 μm以下，尤佳為0.90 μm以上1.20 μm以下。
粗化處理銅箔之與粗化處理面相反一側之面之L/S之平均值為13.0 μm/μm 2以下，較佳為2.0 μm/μm 2以上11.0 μm/μm 2以下，更佳為3.0 μm/μm 2以上10.0 μm/μm 2以下，進而較佳為5.0 μm/μm 2以上9.0 μm/μm 2以下。又，粗化處理銅箔之與粗化處理面相反一側之面於藉由EBSD進行解析之情形時，於觀察視野中，自(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)較佳為0.10以上0.60以下，更佳為0.15以上0.55以下，進而較佳為0.20以上0.50以下。
作為銅箔積層板所具備之粗化處理銅箔，典型的是直接使用本發明之粗化處理銅箔。因此，本發明之粗化處理銅箔之較佳之態樣可直接用作銅箔積層板所具備之粗化處理銅箔之較佳之態樣。但銅箔積層板所具備之粗化處理銅箔只要滿足上述參數即可，可適當變更本發明之粗化處理銅箔。
印刷配線板之製造方法本發明之粗化處理銅箔或銅箔積層板較佳為用於製造印刷配線板。即，根據本發明之較佳之態樣，提供一種印刷配線板之製造方法。該方法包括如下各步驟：(1)粗化處理銅箔之準備、(2)銅箔積層板之製作、(3)電路之形成、(4)利用蝕刻之粗化處理、及(5)視需要進行之樹脂之積層。以下，一面參照圖4及5，一面對步驟(1)～(5)之各者進行說明。
(1)粗化處理銅箔之準備 如圖4(i)所示，準備粗化處理銅箔10。粗化處理銅箔10在至少一側具有粗化處理面10a。該粗化處理面10a之界面之展開面積比Sdr為70.0%以下，較佳為5.0%以上60.0%以下，更佳為10.0%以上50.0%以下，進而較佳為20.0%以上45.0%以下。若為上述範圍內之Sdr，則確保與下述樹脂層之較高之密接性，且成為便於實現優異傳輸特性之富於凹凸之形狀。
粗化處理銅箔10之粗化處理面10a之核心部之階層差Sk較佳為1.70 μm以下，更佳為0.10 μm以上1.50 μm以下，進而較佳為0.50 μm以上1.40 μm以下，尤佳為0.90 μm以上1.20 μm以下。
(2)銅箔積層板之製作 如圖4(ii)所示，將所準備之粗化處理銅箔10以粗化處理面10a與樹脂層12相接之方式積層於樹脂層12之至少一個表面。如此，製作銅箔積層板14。
粗化處理銅箔10與樹脂層12之積層較佳為藉由熱壓進行。熱壓之熱負荷條件(溫度或時間等)只要根據樹脂之種類進行適當確定即可，並無特別限定。關於樹脂層12之較佳之態樣，如對銅箔積層板於上文所述。
(3)電路之形成 如圖4(iii)所示，對銅箔積層板14之粗化處理銅箔10進行加工，形成電路16。粗化處理銅箔10之加工只要基於公知之方法進行即可，並無特別限定。例如，可使用減成法、半加成法(SAP)、改良型半加成法(MSAP)等方法來形成特定圖案之電路16。
進行下述利用蝕刻之粗化處理前之電路16之表面於藉由EBSD進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下，較佳為2.0 μm/μm 2以上11.0 μm/μm 2以下，更佳為3.0 μm/μm 2以上10.0 μm/μm 2以下，進而較佳為5.0 μm/μm 2以上9.0 μm/μm 2以下。若為上述範圍內之L/S之平均值，則經利用蝕刻之處理後之電路16之表面形狀變得平滑，能夠實現優異之傳輸特性。
進行下述利用蝕刻之粗化處理前之電路16之表面於藉由EBSD進行解析之情形時，於觀察視野中，自(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)較佳為0.10以上0.60以下，更佳為0.15以上0.55以下，進而較佳為0.20以上0.50以下。
(4)利用蝕刻之粗化處理 如圖5(iv)所示，對電路16進行利用蝕刻之粗化處理。如此，對電路16表面賦予粗化形狀16a。藉此，當下述樹脂層積層時，能夠提高電路16與其周圍之樹脂之可靠性(密接性或耐熱性等)。
利用蝕刻之粗化處理較佳為藉由對電路16表面進行部分蝕刻來進行。蝕刻只要基於公知之方法進行即可，並無特別限定。作為代表性蝕刻液，可例舉：包含硫酸及過氧化氫之液、包含過硫酸鈉之液等。再者，在該等液中亦可包含以控制基於蝕刻之粗化形狀或穩定蝕刻速度等為目的之添加劑。
(5)樹脂之積層(任意步驟) 亦可視需要，如圖5(v)所示，以覆蓋利用蝕刻之處理後之電路16之方式進一步積層樹脂層12'。如此，可將電路16設為內層電路。樹脂層12'之材質及/或厚度可與樹脂層12相同，亦可不同。
亦可視需要，在樹脂層12'上進一步交替形成電路及樹脂層，製成多層配線板。又，本發明之方法除了上述步驟以外，可適當追加通常印刷配線板中所採用之公知之工藝。 [實施例]
藉由以下之例進一步具體說明本發明。
例 1 ～ 5本發明之粗化處理銅箔之製造如下所示進行。
(1)電解銅箔之製造 製備銅濃度80 g/L及硫酸濃度300 g/L之硫酸酸性硫酸銅溶液作為銅電解液。以約3.0 g之活性碳接觸20秒左右之方式對該硫酸酸性硫酸銅溶液1 L進行活性碳處理。其後，僅於例4中，於銅電解液中以濃度成為5 ppm之方式添加動物膠。使用活性碳處理後(例1～3及5)或動物膠添加後(例4)之銅電解液，陰極使用鈦製電極，陽極使用DSA(尺寸穩定陽極)，於溶液溫度45℃、電流密度40 A/dm 2以上100 A/dm 2以下、及表1所示之非金屬雜質供給比之條件下進行電解，獲得厚度18 μm之電解銅箔。
(2)粗化處理 對上述電解銅箔所具備之電極面及析出面之中之電極面側進行粗化處理。該粗化處理如表1所示，於例1中，設為2個階段之粗化處理(第一粗化處理及第二粗化處理)，於例2及4中，設為1個階段之粗化處理(第一粗化處理)，於例3及5中，設為3個階段之粗化處理(第一粗化處理、第二粗化處理及第三粗化處理)。
各階段中之粗化處理之條件如下所示。 -第一粗化處理係藉由如下方式進行，即，於粗化處理用銅電解溶液(銅濃度：7 g/L以上17 g/L以下，硫酸濃度：50 g/L以上200 g/L以下，液溫：30℃)中，於表1所示之溶液電阻指數、電流密度及時間之條件下進行電解，並進行水洗。 -第二粗化處理係藉由如下方式進行，即，於與第一粗化處理相同組成之粗化處理用銅電解溶液中，於表1所示之溶液電阻指數、電流密度及時間之條件下進行電解，並進行水洗。 -第三粗化處理係藉由如下方式進行，即，於粗化處理用銅電解溶液(銅濃度：65 g/L以上80 g/L以下，硫酸濃度：50 g/L以上200 g/L以下，液溫：45℃)中，於表1所示之溶液電阻指數、電流密度及時間之條件下進行電解，並進行水洗。
(3)防銹處理 對粗化處理後之電解銅箔進行表1所示之防銹處理。作為該防銹處理，於例1～4中，對電解銅箔之進行了粗化處理之面使用焦磷酸浴，於焦磷酸鉀濃度100 g/L、鋅濃度1 g/L、鎳濃度2 g/L、鉬濃度1 g/L、液溫40℃、電流密度0.5 A/dm 2之條件下進行防銹處理A(鋅-鎳-鉬系防銹處理)。又，對電解銅箔之未進行粗化處理之面使用焦磷酸浴，設為焦磷酸鉀濃度80 g/L、鋅濃度0.2 g/L、鎳濃度2 g/L、液溫40℃、電流密度0.5 A/dm 2進行防銹處理B(鋅-鎳系防銹處理)。另一方面，於例5中，於與例1～4中之電解銅箔之未進行粗化處理之面相同之條件下，對電解銅箔之雙面進行防銹處理B。
(4)鉻酸鹽處理 對進行了上述防銹處理之電解銅箔之雙面進行鉻酸鹽處理，於防銹處理層之上形成鉻酸鹽層。該鉻酸鹽處理係於鉻酸濃度1 g/L、pH值11、液溫25℃及電流密度1 A/dm 2之條件下進行。
(5)矽烷偶合劑處理 對實施了上述鉻酸鹽處理之銅箔進行水洗，其後立即進行矽烷偶合劑處理，使矽烷偶合劑吸附於粗化處理面之鉻酸鹽層上。該矽烷偶合劑處理係藉由利用噴淋將以純水作為溶劑之矽烷偶合劑之溶液噴附至粗化處理面進行吸附處理來進行。使用3-胺基丙基三甲氧基矽烷作為矽烷偶合劑，其濃度設為3 g/L。於矽烷偶合劑之吸附後，最終藉由電熱器使水分蒸發，獲得特定厚度之粗化處理銅箔。
[表1]
表1
   電解銅箔 粗化處理 防銹處理
處理面 第一粗化處理 第二粗化處理 第三粗化處理
電解液之動物膠濃度 (ppm) 非金屬雜質供給比 (-) 溶液電阻指數 (mm L/mol) 電流密度 (A/dm 2) 時間 (s) 溶液電阻指數 電流密度 (A/dm 2) 時間 (s) 溶液電阻指數 (mm L/mol) 電流密度 (A/dm 2) 時間 (s) 種類
例1 - 0.045 電極面 14.2 5.6 2.7 14.2 16.9 2.7 - - - A
例2 - 0.072 電極面 14.2 33.9 2.7 - - - - - - A
例3 - 0.090 電極面 14.2 16.4 3.2 14.2 27.4 3.2 6.2 4.2 6.5 A
例4* 5 0.111 電極面 14.2 5.6 2.7 - - - - - - A
例5* - 0.097 電極面 8.1 34.0 2.7 7.3 28.5 2.7 6.2 23.1 9.1 B
*表示比較例。
評價對於所製造之粗化處理銅箔，進行以下所示之各種評價。
(a)EBSD測定 將粗化處理銅箔以180℃加熱1小時，設為EBSD測定用之銅箔樣品。以與粗化處理面相反一側之表面(以下，稱為「非處理面」)成為外側之方式，使用特定之治具固定該銅箔樣品。其後，自銅箔樣品之非處理面，進行利用截面拋光儀(CP)之平面研磨。該平面研磨係於加速電壓6 kV、及傾斜角度5°之條件下實施。然後，將實施平面研磨10分鐘(相當於厚度500 nm)後之銅箔樣品中之非處理面側之表面設為最表面，進行標記及FIB(Focused Ion Beam，聚焦離子束)標記加工。再者，亦可根據銅箔表面之粗糙度，以能夠進行下述EBSD測定之程度適當地變更條件來進行平面研磨。此處，「能夠進行EBSD測定」意指EBSD測定中之命中率為70%以上。命中率係指在試樣之總面積之中，電子束準確地擊中試樣表面所能夠測得之面積之比率。命中率為70%以上意指當使用掃描式電子顯微鏡觀察時，電子束擊中整個銅箔表面整體，結果獲得準確之EBSD資料。
對於平面研磨後之銅箔樣品表面，使用搭載有EBSD檢測器(Oxford Instruments公司製造，Symmetry)之FE(Field Emission，場發射)槍型掃描式電子顯微鏡(卡爾蔡司股份有限公司製造，Crossbeam540)進行觀察。然後，使用EBSD測定軟體(Oxford Instruments公司製造，AZtec5.0 HF1)獲得EBSD資料，將所獲得之EBSD資料轉換成OIM(Orientation Imaging Microscopy，取向成像顯微技術)形式。觀察時之掃描式電子顯微鏡之測定條件如下所示。再者，測定倍率係1000倍及3000倍之中在視野內檢測到之粒子(晶粒)為700個以上之倍率，且選擇儘可能高之倍率。 ＜掃描式電子顯微鏡測定條件＞ -加速電壓：15 kV -步幅：0.2 μm(倍率1000倍)或60 nm(倍率3000倍) -區域寬度：90 μm(倍率1000倍)或30 μm(倍率3000倍) -區域高度：78.6 μm(倍率1000倍)或26 μm(倍率3000倍) -掃描相：Cu -試樣角度：70°
對於上述轉換成OIM形式之EBSD資料，使用結晶直徑計算軟體(AMETEK公司製造，OIM Analysis v7.3.1 x64)，將方位差5°以上視為晶界，藉此鑑定各個結晶。其中，由於銅之結晶結構為立方晶結構，故而考慮到雙晶界，於屬於下述(i)或(ii)之情形時，不視為晶界。 (i)處於繞＜111＞軸旋轉60°之方位關係之雙晶界 (ii)處於繞＜110＞軸旋轉38.9°之方位關係之雙晶界
繼而，使用上述結晶直徑計算軟體，以z軸與銅箔樣品之表面垂直之方式設定座標後，輸出以下之資料。 -Average orientation(平均取向度phi(ϕ1)、PHI(Φ)、phi(ϕ2)) -Area of grain(粒子面積S) -Grain circularity(粒子形狀之真圓度R)
使用所輸出之資料，基於以下之式： [數1] 算出各粒子之晶界長度(周長)L，且基於下述式分別算出各粒子朝向銅箔樣品表面之結晶面之法向量(h，k，l)。 h＝sinΦ×sinϕ2 k＝-sinΦ×cosϕ2 l＝cosΦ
如下所示計算各粒子之自基準面(u，v，w)偏移之角度。首先，設定成為對象之基準面(u，v，w)。例如，於計算自(111)面偏移之角度之情形時，設定(u，v，w)＝(1，1，1)。然後，基於以下之式： [數2] 算出所算出之各粒子之結晶面之法向量(h，k，l)與基準面(u，v，w)之法向量所成之角，獲得自基準面偏移之角度θ。此處，於以此方式計算之θ值為90度以上且未達180度之情形時，採用從180度減去該值所得之值作為最終之θ值。例如，於藉由上述式計算出θ為150度之情形時，採用從180度減去150度所得之30度作為最終之θ值。如此，分別特定出自(111)面偏移之角度為20度以下之粒子、自(100)面偏移之角度為20度以下之粒子、自(010)面偏移之角度為20度以下之粒子、及自(001)面偏移之角度為20度以下之粒子。
關於自(111)面偏移之角度為20度以下之各粒子，求出晶界長度(周長)L相對於佔有面積(粒子面積)S之比L/S，算出其平均值。又，算出自(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)。結果如表3所示。
(b)雷射顯微鏡測定 藉由使用雷射顯微鏡(奧林巴斯股份有限公司製造，OLS-5000)之表面粗糙度解析，依據ISO25178進行粗化處理銅箔之粗化處理面之測定。此時，如表2所示，將測定倍率設為200倍(物鏡倍率100倍×光學變焦2倍)進行測定。其他具體之測定條件如表2所示。對於所獲得之粗化處理面之表面輪廓，根據表2所示之條件進行解析，算出Sdr及Sk。結果如表3所示。
[表2]
表2
測定條件 雷射顯微鏡型號 奧林巴斯股份有限公司製造，OLS-5000
物鏡倍率 100倍
光學變焦 2倍
觀察方向 銅箔之處理條紋與視野垂直之方向
測定方法 指定複數個區域模式，於晶格登錄模式下，對「矩陣」指定X＝2、Y＝2，對「間距」指定X＝64 μm、Y＝64 μm，測定相互鄰接之2×2處區域 (每處64 μm×64 μm)
解析條件 對象面積 縱64.419 μm×橫64.397 μm
標準 ISO25178
平面傾斜修正 藉由「自動」實施
F演算 將形狀去除方法設為「多維曲面」，將維度設為「一維」。
S濾波器 無
L濾波器 5 μm(於Sdr之情形時)或 無(於Sk之情形時)
平均方法 對同時測得之2×2處之測定值進行平均
(c)傳輸特性 準備高頻用基材(Panasonic製造，MEGTRON6N)作為絕緣樹脂基材。將粗化處理銅箔以粗化處理面與絕緣樹脂基材抵接之方式積層於該絕緣樹脂基材之雙面，使用真空加壓機，於溫度190℃、加壓時間120分鐘之條件下進行熱壓，獲得絕緣厚度136 μm之銅箔積層板。對所獲得之銅箔積層板之一個面實施蝕刻加工，獲得形成有電路之電路基板。對於電路基板之電路，使用以硫酸-過氧化氫作為主成分之蝕刻液實施粗化處理。該粗化處理係藉由如下方式進行，即，將例4中銅之厚度之平均減少量成為1.5 μm之蝕刻條件應用於例1～5之所有例。將上述絕緣樹脂基材積層於粗化處理後之電路基板之電路側之面，使用真空加壓機，於溫度190℃、加壓時間120分鐘之條件下進行熱壓。如此，獲得絕緣厚度之合計(無電路之部分)為254 μm且形成有特性阻抗為50 Ω之帶狀線之傳輸損耗測定用基板。對於所獲得之傳輸損耗測定用基板，使用網路分析器(Keysight Technologie製造，N5225B)，測定50 GHz下之傳輸損耗(dB/cm)。根據以下基準對所獲得之傳輸損耗之好壞進行評價。結果如表3所示。 ＜傳輸損耗評價基準＞ -良好：傳輸損耗為-0.55 dB/cm以上 -不良：傳輸損耗未達-0.55 dB/cm
[表3]
表3
   粗化處理銅箔之參數 性能
粗化處理面 與粗化處理面相反一側之面 傳輸特性
Sdr (%) Sk (μm) L/S平均值 (μm/μm 2) A1/(A2＋A3＋A4) 50 GHz下之傳輸損耗 (dB/cm)
例1 22.8 1.16 7.1 0.26 -0.55
例2 40.4 1.19 8.2 0.31 -0.54
例3 63.1 1.56 6.2 0.46 -0.55
例4* 21.3 0.97 14.3 0.62 -0.58
例5* 92.3 1.89 7.6 0.35 -0.67
*表示比較例。
圖1係用於對依據ISO25178所確定之面之負荷曲線及負荷面積率Smr(c)進行說明之圖。 圖2係用於對依據ISO25178所確定之核心部之階層差Sk進行說明之圖。 圖3係用於對粗化處理銅箔之表面凹凸包含粗化粒子分量及起伏分量進行說明之圖。 圖4係表示本發明中之印刷配線板之製造方法之一例之步驟流程圖，係表示初始步驟(步驟(i)～(iii))之圖。 圖5係表示本發明中之印刷配線板之製造方法之一例之步驟流程圖，係表示繼圖4所示之步驟後之後續步驟(步驟(iv)～(v))之圖。

Claims (10)

  1. 一種粗化處理銅箔，其係在至少一側具有粗化處理面者， 上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及於L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下，且 與上述粗化處理面相反一側之面於以180℃加熱1小時後藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。
  2. 如請求項1之粗化處理銅箔，其中與上述粗化處理面相反一側之面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。
  3. 如請求項1或2之粗化處理銅箔，其中上述L/S之平均值為2.0 μm/μm 2以上11.0 μm/μm 2以下。
  4. 如請求項1或2之粗化處理銅箔，其中上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及無L濾波器之條件下所測得之核心部之階層差Sk為1.70 μm以下。
  5. 如請求項1或2之粗化處理銅箔，其中上述粗化處理銅箔為電解銅箔，且上述粗化處理面存在於電解銅箔之電極面側。
  6. 如請求項1或2之粗化處理銅箔，其中上述粗化處理面具備複數個粗化粒子，且上述粗化粒子包含金屬。
  7. 一種銅箔積層板，其係具備樹脂層、及設置於該樹脂層之至少一個表面之粗化處理銅箔者， 上述粗化處理銅箔在至少一側具有粗化處理面，上述粗化處理面與上述樹脂層相接， 上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及於L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下，且 上述粗化處理銅箔之與上述粗化處理面相反一側之面於藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。
  8. 如請求項7之銅箔積層板，其中上述粗化處理銅箔之與上述粗化處理面相反一側之面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。
  9. 一種印刷配線板之製造方法，其包括如下步驟： 準備粗化處理銅箔，上述粗化處理銅箔係在至少一側具有粗化處理面者，上述粗化處理面依據ISO25178，於倍率200倍、無S濾波器、及於L濾波器5 μm之條件下所測得之界面之展開面積比Sdr為70.0%以下； 於樹脂層之至少一個表面將上述粗化處理銅箔以上述粗化處理面與上述樹脂層相接之方式積層，製作銅箔積層板； 對上述銅箔積層板之上述粗化處理銅箔進行加工，形成電路；及 對上述電路進行利用蝕刻之粗化處理；且 進行上述利用蝕刻之粗化處理前之上述電路之表面於藉由電子束背向散射繞射法(EBSD)進行解析之情形時，於觀察視野中，針對自(111)面偏移之角度為20度以下之各晶粒算出的晶界長度L相對於佔有面積S之比L/S之平均值為13.0 μm/μm 2以下。
  10. 如請求項9之印刷配線板之製造方法，其中進行上述利用蝕刻之粗化處理前之上述電路之表面於上述觀察視野中，自上述(111)面偏移之角度為20度以下之晶粒之合計佔有面積A 1相對於自(100)面偏移之角度為20度以下之晶粒之合計佔有面積A 2、自(010)面偏移之角度為20度以下之晶粒之合計佔有面積A 3、及自(001)面偏移之角度為20度以下之晶粒之合計佔有面積A 4之和(A 2＋A 3＋A 4)的比A 1/(A 2＋A 3＋A 4)為0.10以上0.60以下。
TW111137154A 2021-09-30 2022-09-30 粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法 TWI888754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021161959 2021-09-30
JP2021-161959 2021-09-30

Publications (2)

Publication Number Publication Date
TW202323594A TW202323594A (zh) 2023-06-16
TWI888754B true TWI888754B (zh) 2025-07-01

Family

ID=85782784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137154A TWI888754B (zh) 2021-09-30 2022-09-30 粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法

Country Status (5)

Country Link
JP (1) JPWO2023054398A1 (zh)
KR (1) KR20240067875A (zh)
CN (1) CN118019880A (zh)
TW (1) TWI888754B (zh)
WO (1) WO2023054398A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202001000A (zh) * 2018-04-25 2020-01-01 日商古河電氣工業股份有限公司 表面處理銅箔、覆銅積層板及印刷線路板
WO2020031721A1 (ja) * 2018-08-10 2020-02-13 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP2021001398A (ja) * 2019-06-19 2021-01-07 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758035B2 (ja) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP7356209B2 (ja) 2017-03-31 2023-10-04 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202001000A (zh) * 2018-04-25 2020-01-01 日商古河電氣工業股份有限公司 表面處理銅箔、覆銅積層板及印刷線路板
WO2020031721A1 (ja) * 2018-08-10 2020-02-13 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP2021001398A (ja) * 2019-06-19 2021-01-07 金居開發股▲分▼有限公司 ミクロ粗面化した電着銅箔及び銅張積層板

Also Published As

Publication number Publication date
KR20240067875A (ko) 2024-05-17
TW202323594A (zh) 2023-06-16
CN118019880A (zh) 2024-05-10
WO2023054398A1 (ja) 2023-04-06
JPWO2023054398A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
TWI715417B (zh) 用於印刷電路板之具有低傳輸損耗的電解銅箔
CN115413301B (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
CN107532322B (zh) 粗糙化处理铜箔及印刷电路板
TWI818566B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
JP3250994B2 (ja) 電解銅箔
TWI888754B (zh) 粗化處理銅箔及銅箔積層板、與印刷配線板之製造方法
TWI888714B (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
TWI808701B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TW202344716A (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
CN116997683A (zh) 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
TWI911416B (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
TWI808775B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI808777B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI804323B (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
TWI805378B (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
CN117480281A (zh) 粗糙化处理铜箔、覆铜层叠板和印刷电路板
CN117441039A (zh) 粗糙化处理铜箔、覆铜层叠板和印刷电路板
CN118843718A (zh) 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
WO2025070176A1 (ja) キャリア付銅箔、銅張積層板及びプリント配線板