[go: up one dir, main page]

TWI881305B - 電壓轉換器及其運作方法 - Google Patents

電壓轉換器及其運作方法 Download PDF

Info

Publication number
TWI881305B
TWI881305B TW112109912A TW112109912A TWI881305B TW I881305 B TWI881305 B TW I881305B TW 112109912 A TW112109912 A TW 112109912A TW 112109912 A TW112109912 A TW 112109912A TW I881305 B TWI881305 B TW I881305B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
input
node
reference voltage
Prior art date
Application number
TW112109912A
Other languages
English (en)
Other versions
TW202341660A (zh
Inventor
鄭育軒
鍾承亨
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202341660A publication Critical patent/TW202341660A/zh
Application granted granted Critical
Publication of TWI881305B publication Critical patent/TWI881305B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一種電壓轉換器包含一輸入電晶體、一控制電路、一重置電路以及一保持電路。輸入電晶體用以接收一輸入電壓以及一第一參考電壓。控制電路用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及輸入電壓產生一脈衝電壓。重置電路用以接收第一參考電壓以及一第二參考電壓，並且由脈衝電壓控制。重置電路於產生節點電壓的一第一節點耦接至輸入電晶體。保持電路耦接至第一節點，並用以依據節點電壓、第一參考電壓、第二參考電壓以及輸出電壓產生輸出電壓。

Description

電壓轉換器及其運作方法
本揭示關於一種位準移位技術，特別是關於一種高速電壓轉換器及其運作方法。
隨著科技的發展，各種電路也被開發出來。例如，電壓轉換器已經被應用於各式各樣的電路系統中，並且電壓轉換器可以將具有較小電壓範圍的輸入電壓轉換為具有較大電壓範圍的輸出電壓。在一些相關技術中，當輸入電壓變化時，輸出電壓將會緩慢地變化。
本揭示的一些實施方式是關於一種電壓轉換器。電壓轉換器包含一輸入電晶體、一控制電路、一重置電路以及一保持電路。輸入電晶體用以接收一輸入電壓以及一第一參考電壓。控制電路用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及輸入電壓產生一脈衝電壓。重置電路用以接收第一參考電壓以及一第二參考電壓，並且當輸入電壓從一第一電壓變為一第二電壓時，由脈衝電壓控制為禁能，使得節點電壓從第二參考電壓變為第一參考電壓，並且當輸入電壓從第二電壓變為第一電壓時，由脈衝電壓控制為致能，使得節點電壓從第一參考電壓變為第二參考電壓。重置電路於產生節點電壓之一第一節點耦接至輸入電晶體。保持電路耦接至第一節點，並用以依據節點電壓、第一參考電壓、第二參考電壓以及輸出電壓產生輸出電壓。
本揭示的一些實施方式是關於一種電壓轉換器的運作方法。運作方法包含以下操作：當輸入電壓從第一電壓變為第二電壓時，由輸入電壓導通輸入電晶體，使得節點電壓被第一參考電壓拉動(pulled)且輸出電壓被第二參考電壓拉動；當輸入電壓從第二電壓變為第一電壓時，產生脈衝電壓以導通重置電路內的一第一電晶體，使得節點電壓被第二參考電壓拉動且輸出電壓被第一參考電壓拉動；以及由脈衝電壓斷開第一電晶體。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的電壓轉換器100的示意圖。電壓轉換器100是用來將具有較小電壓範圍的輸入電壓IN轉換為具有較大電壓範圍的輸出電壓OUT。
以第1圖示例而言，電壓轉換器100包含輸入電晶體MN0、控制電路120、重置電路130以及保持電路140。
輸入電晶體MN0的第一端接收地電壓GND(例如，第一參考電壓)，輸入電晶體MN0的第二端耦接至節點N1，並且輸入電晶體MN0的控制端接收輸入電壓IN。換句話說，輸入電晶體MN0是被輸入電壓IN控制以導通或斷開。在這個例子中，輸入電晶體MN0由N型電晶體實現。
控制電路120依據輸入電壓IN以及位於節點N1的節點電壓ZPO產生脈衝電壓H_PULSE。以第1圖示例而言，控制電路120包含反或閘(NOR gate)121。反或閘121的第一輸入端接收輸入電壓IN，反或閘121的第二輸入端接收位於節點N1的節點電壓ZPO。反或閘121對輸入電壓IN與節點電壓ZPO進行反或運算，以在反或閘121的輸出端產生脈衝電壓H_PULSE。
重置電路130接收地電壓GND與電源電壓VHIGH(例如，高於第一參考電壓的第二參考電壓)。此外，重置電路130受控於脈衝電壓H_PULSE。以第1圖示例而言，重置電路130包含一電晶體MN1，電晶體MP0以及電晶體MP1。電晶體MN1的第一端接收地電壓GND，電晶體MN1的第二端耦接於電晶體MP0的第一端，且電晶體MN1的控制端接收脈衝電壓H_PULSE。換句話說，電晶體MN1是被脈衝電壓H_PULSE控制以導通或斷開。電晶體MP0的第二端接收電源電壓VHIGH，並且電晶體MP0的控制端接收脈衝電壓H_PULSE。換句話說，電晶體MP0也是受控於脈衝電壓H_PULSE以導通或斷開。電晶體MP1的第一端與輸入電晶體MN0之第二端耦接於節點N1，電晶體MP1的第二端接收電源電壓VHIGH，且電晶體MP1的控制端耦接至電晶體MN1之第二端。換句話說，電晶體MP1是被電晶體MN1與電晶體MP0之間的節點N2的電壓(例如，電晶體MN1的汲極電壓)控制以導通或斷開。在這個例子中，電晶體MN1由N型電晶體實現，且電晶體MP0與電晶體MP1由P型電晶體實現。
保持電路140耦接於節點N1並且依據節點電壓ZPO、地電壓GND以及電源電壓VHIGH產生輸出電壓OUT。以第1圖示例而言，保持電路140包含電晶體MP2與反相器141。電晶體MP2的第一端耦接至節點N1，電晶體MP2的第二端接收電源電壓VHIGH，且電晶體MP2的控制端接收輸出電壓OUT。換句話說，電晶體MP2是被輸出電壓OUT控制以導通或斷開。反相器141依據節點電壓ZPO、地電壓GND以及電源電壓VHIGH產生輸出電壓OUT。換句話說，反相器141將節點電壓ZPO反相。以第1圖示例而言，反相器141包含電晶體MN5以及電晶體MP5。電晶體MN5的第一端接收地電壓GND，電晶體MN5的第二端耦接於電晶體MP5的第一端，且電晶體MN5的控制端接收節點電壓ZPO。電晶體MP5的第二端接收電源電壓VHIGH，並且電晶體MP5的控制端接收節點電壓ZPO。換句話說，電晶體MN5與電晶體MP5受控於節點電壓ZPO以導通或斷開，進而產生輸出電壓OUT。在這個例子中，電晶體MN5由N型電晶體實現，且電晶體MP2與電晶體MP5由P型電晶體實現。
一併參考第1圖與第2圖。第2圖是依照本揭示一些實施例所繪示的第1圖電壓轉換器100中的電壓的波形圖。
以第2圖示例而言，在過渡期間TS1之前，輸出電壓OUT處於地電壓GND，電晶體MP2依據輸出電壓OUT的控制而導通。電晶體MP2導通電源電壓VHIGH，因此節點電壓ZPO是處於電源電壓VHIGH，進而導通電晶體MN5使輸出電壓OUT保持在地電壓GND。此外，在過渡期間TS1之前，輸入電壓IN處於電壓V1(例如，低邏輯位準)並且輸入電晶體MN0斷開，因此節點電壓ZPO可以被保持在電源電壓VHIGH，以保持輸出電壓OUT在地電壓GND。電晶體MP2由輸出電壓OUT導通。
接著，在過渡期間TS1(即，重置電路130被禁能)，輸入電壓IN由電壓V1上升至電壓V2(例如，高邏輯位準)，輸入電晶體MN0被輸入電壓IN導通。由於電晶體MP2與輸入電晶體MN0被導通，因此在電晶體MP2與輸入電晶體MN0之間存在著上拉/下拉競爭路徑FP1。輸入電晶體MN0可以設計得比電晶體MP2更強。更具體地說，在一些實施例中，輸入電晶體MN0的通道寬長比被設計成大於電晶體MP2的通道寬長比。例如，輸入電晶體MN0的通道寬長比可以是電晶體MP2通道寬長比的2-6倍。在一些其他實施例中，輸入電晶體MN0的閘氧化物的厚度被設計為較電晶體MP2的閘氧化物的厚度薄。因為輸入電晶體MN0是被輸入電壓IN導通，節點電壓ZPO會通過導通的輸入電晶體MN0被地電壓GND快速下拉。據此，由反相器141所產生的輸出電壓OUT會被電源電壓VHIGH快速上拉。
在穩定期間SS1，當輸出電壓OUT上升至電源電壓VHIGH，電晶體MP2被快速斷開且沒有靜態電流流過上拉/下拉競爭路徑FP1。因此，節點電壓ZPO被保持在地電壓GND，且輸入電壓IN被保持在電壓V2，使得為電壓V2的輸入電壓IN與為地電壓GND的節點電壓ZPO的反或運算結果的脈衝電壓H_PULSE保持在電壓V1。因為脈衝電壓H_PULSE被保持在電壓V1，電晶體MN1斷開且電晶體MP0導通。導通的電晶體MP0導通電源電壓VHIGH以斷開電晶體MP1。因此，節點電壓ZPO不會通過電晶體MP1上拉至電源電壓VHIGH。據此，節點電壓ZPO被保持在地電壓GND，輸出電壓OUT被保持在電源電壓VHIGH，且電源電壓VHIGH高於電壓V2。
在過渡期間TS2(即，重置電路130被致能)，輸入電壓IN由電壓V2下降至電壓V1。由於輸入電壓IN與節點電壓ZPO在過渡期間TS2開始時具有低邏輯位準，脈衝電壓H_PULSE從電壓V1上升到電壓V2以導通電晶體MN1，並且在電晶體MP0與電晶體MN1之間存在著上拉/下拉競爭路徑FP2。電晶體MN1可以設計得比電晶體MP0更強。更具體地說，在一些實施例中，電晶體MN1的通道寬長比被設計成大於電晶體MP0的通道寬長比。例如，電晶體MN1的通道寬長比可以是電晶體MP0通道寬長比的2-6倍。在一些其他實施例中，電晶體MN1的閘氧化物的厚度被設計為較電晶體MP0的閘氧化物的厚度薄。因此，電晶體MN1的第二端通過導通的電晶體MN1被地電壓GND快速下拉。由於電晶體MN1的第二端(例如，電晶體MP1的控制端)被快速下拉，電晶體MP1快速導通且節點電壓ZPO通過導通的電晶體MP1被電源電壓VHIGH快速上拉。據此，由反相器141所產生的輸出電壓OUT會被地電壓GND快速下拉。
在穩定期間SS2，當節點電壓ZPO上升至電源電壓VHIGH，脈衝電壓H_PULSE快速從電壓V2下降至電壓V1以斷開電晶體MN1且沒有靜態電流流過上拉/下拉競爭路徑FP2。電晶體MP0依據處於電壓V1的脈衝電壓H_PULSE被導通以導通電源電壓VHIGH去斷開電晶體MP1。因此，輸入電壓IN被保持在電壓V1，脈衝電壓H_PULSE被保持在電壓V1，節點電壓ZPO被保持在電源電壓VHIGH，且輸出電壓OUT被保持在地電壓GND。
在相關技術中的一些電壓轉換器中，輸出電壓從高邏輯位準到低邏輯位準的轉換速度與輸出電壓從低邏輯位準到高邏輯位準的轉換速度有很大不同。例如，輸出電壓從高邏輯位準到低邏輯位準的轉換速度非常慢。
與上述相關技術相比，本揭示中輸出電壓從高邏輯位準到低邏輯位準的轉換速度非常接近於輸出電壓從低邏輯位準到高邏輯位準的轉換速度。換句話說，輸出電壓從高邏輯位準到低邏輯位準的轉換速度與輸出電壓從低邏輯位準到高邏輯位準的轉換速度皆很快速。
除此之外，相較於一些相關技術，本揭示的重置電路130具有更少的電晶體。因此，本揭示的電路面積可以更小。此外，當重置電路130中的電晶體尺寸需要調整時，需要調整的電晶體更少。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的電壓轉換器300的示意圖。電壓轉換器300與電壓轉換器100之間的主要差異之一在於電壓轉換器300包含控制電路320而不是控制電路120。
控制電路320依據輸入電壓IN以及輸出電壓OUT產生脈衝電壓H_PULSE。以第3圖示例而言，控制電路320包含反相器321以及反或閘322。反相器321的輸入端接收輸出電壓OUT以依據輸出電壓OUT產生反相輸出電壓OUT'。反或閘322的第一輸入端接收輸入電壓IN，反或閘322的第二輸入端接收反相輸出電壓OUT'。反或閘322對輸入電壓IN與反相輸出電壓OUT'進行反或運算，以在反或閘322的輸出端產生脈衝電壓H_PULSE。
以第2圖示例而言，輸出電壓OUT的變化趨勢幾乎與節點電壓ZPO的變化趨勢相反。因此，在第3圖中，反相輸出電壓OUT'的變化趨勢與節點電壓ZPO的變化趨勢幾乎相同。因此，控制電路320的操作類似於控制電路120，使得電壓轉換器300的操作類似於電壓轉換器100。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的電壓轉換器400的示意圖。電壓轉換器400與電壓轉換器100之間的主要差異之一在於電壓轉換器400包含控制電路420而不是控制電路120。電壓轉換器400與電壓轉換器100之間的另一主要差異在於電壓轉換器400包含保持電路440，其包含第1圖的保持電路140以及重置電晶體MP4。在這個例子中，重置電晶體MP4由P型電晶體實現。
控制電路420依據輸入電壓IN以及反相輸入電壓IN'產生脈衝電壓H_PULSE。控制電路420是由脈衝產生器實現。以第4圖示例而言，控制電路420包含複數個反相器421與反或閘422。這些反相器421接收輸入電壓IN以依據輸入電壓IN產生反相輸入電壓IN'。反或閘422的第一輸入端接收輸入電壓IN，且反或閘422的第二輸入端接收反相輸入電壓IN'。反或閘422對輸入電壓IN與反相輸入電壓IN'進行反或運算，以在反或閘422的輸出端產生脈衝電壓H_PULSE。這些反相器421可以提供時間延遲，使得脈衝電壓H_PULSE在時間延遲之後從低邏輯位準變為高邏輯位準。
以第2圖示例而言，輸入電壓IN的變化趨勢幾乎與節點電壓ZPO的變化趨勢相反。類似地，在第4圖中，反相輸入電壓IN'的變化趨勢與節點電壓ZPO的變化趨勢幾乎相同。因此，控制電路420的操作類似於控制電路120，使得電壓轉換器400的操作類似於電壓轉換器100。
除此之外，重置電晶體MP4的第一端耦接至節點N1，重置電晶體MP4的第二端接收電源電壓VHIGH，且重置電晶體MP4的控制端接收重置訊號RESET。換句話說，重置電晶體MP4受控於重置訊號RESET以導通或斷開。在這個例子中，重置電晶體MP4由P型電晶體實現。在電壓轉換器400開始操作之前(即，在過渡期間TS1之前)，重置訊號RESET具有低邏輯位準。因此，重置電晶體MP4導通，且節點電壓ZPO通過導通的重置電晶體MP4上拉至電源電壓VHIGH。據此，輸出電壓OUT被下拉至地電壓GND。因此，輸出電壓OUT不會處於未知狀態。
參考第5圖。第5圖是依照本揭示一些實施例所繪示的電壓轉換器500的示意圖。電壓轉換器500與電壓轉換器100之間的主要差異之一在於重置電路530進一步包含電晶體MN2與電晶體MN3。在這個例子中，電晶體MN2與電晶體MN3由N型電晶體實現。
以第5圖示例而言，電晶體MN2是耦接於電晶體MP1與輸入電晶體MN0之間，並且電晶體MN3是耦接於電晶體MP0與電晶體MN1之間。電晶體MN2與電晶體MN3的控制端接收偏壓VSN。電晶體MN2是用來防止處於輸入電晶體MN0第二端的電壓(例如，輸入電晶體MN0的汲極電壓)過高。類似地，電晶體MN3是用來防止處於電晶體MN1第二端的電壓(例如，電晶體MN1的汲極電壓)過高，使得輸入電晶體MN0及電晶體MN1可以操作在安全操作區(safe operating area，SOA)，並且輸入電晶體MN0及電晶體MN1不會被損壞。
參考第6圖。第6圖是依照本揭示一些實施例所繪示的電壓轉換器600的示意圖。
以第6圖示例而言，電壓轉換器600包含輸入電晶體TP0、控制電路620、重置電路630以及保持電路640。
輸入電晶體TP0的第一端接收參考電壓VDD(例如，第一參考電壓)，輸入電晶體TP0的第二端耦接至節點NP1，且輸入電晶體TP0的控制端接收輸入電壓IN。換句話說，輸入電晶體TP0是被輸入電壓IN控制以導通或斷開。在這個例子中，輸入電晶體TP0由P型電晶體實現。
控制電路620依據輸入電壓IN以及位於節點NP1之節點電壓ZPO產生脈衝電壓L_PULSE。以第6圖示例而言，控制電路620包含反及閘(NAND gate)621。反及閘621的第一輸入端接收輸入電壓IN，且反及閘621的第二輸入端接收位於節點NP1的節點電壓ZPO。反及閘621對輸入電壓IN與節點電壓ZPO進行反及運算，以在反及閘621的輸出端產生脈衝電壓L_PULSE。
重置電路630接收參考電壓VDD與參考電壓VBB(例如，低於第一參考電壓的第二參考電壓)。此外，重置電路630受控於脈衝電壓L_PULSE。以第6圖示例而言，重置電路630包含電晶體TP1，電晶體TN1以及電晶體TN0。電晶體TP1的第一端接收參考電壓VDD，電晶體TP1的第二端耦接於電晶體TN1的第一端，且電晶體TP1的控制端接收脈衝電壓L_PULSE。換句話說，電晶體TP1是被脈衝電壓L_PULSE控制以導通或斷開。電晶體TN1的第二端接收參考電壓VBB，且電晶體TN1的控制端接收脈衝電壓L_PULSE。換句話說，電晶體TN1也是受控於脈衝電壓L_PULSE以導通或斷開。電晶體TN0的第一端與輸入電晶體TP0的第二端耦接於節點NP1，電晶體TN0的第二端接收參考電壓VBB，且電晶體TN0的控制端耦接至電晶體TP1的第二端。換句話說，電晶體TN0是被電晶體TP1與電晶體TN1之間的節點NP2的電壓(即，電晶體TP1的汲極電壓)控制以導通或斷開。在這個例子中，電晶體TP1由P型電晶體實現，且電晶體TN1與電晶體TN0由P型電晶體實現。
保持電路640耦接於節點NP1並且依據節點電壓ZPO、參考電壓VDD、參考電壓VBB以及輸出電壓OUT產生輸出電壓OUT。以第6圖示例而言，保持電路640包含電晶體TN2與反相器641。電晶體TN2的第一端耦接至節點NP1，電晶體TN2的第二端接收參考電壓VBB，以及電晶體TN2的控制端接收輸出電壓OUT。換句話說，電晶體TN2是被輸出電壓OUT控制以導通或斷開。反相器641依據節點電壓ZPO、參考電壓VDD以及參考電壓VBB產生輸出電壓OUT。換句話說，反相器641將節點電壓ZPO反相。以第6圖示例而言，反相器641包含電晶體TP5以及電晶體TN5。電晶體TP5的第一端接收參考電壓VDD，電晶體TP5的第二端耦接於電晶體TN5的第一端，且電晶體TP5的控制端接收節點電壓ZPO。電晶體TN5的第二端接收參考電壓VBB，且電晶體TN5的控制端接收節點電壓ZPO。換句話說，電晶體TP5與電晶體TN5受控於節點電壓ZPO以導通或斷開，進而產生輸出電壓OUT。在這個例子中，電晶體TP5由P型電晶體實現，且電晶體TN2與電晶體TN5由N型電晶體實現。
一併參考第6圖與第7圖。第7圖是依照本揭示一些實施例所繪示的第6圖電壓轉換器600中的電壓的波形圖。
以第7圖示例而言，在過渡期間TS1之前，輸出電壓OUT是處於參考電壓VDD，電晶體TN2依據輸出電壓OUT的控制而導通。電晶體TN2導通參考電壓VBB，因此節點電壓ZPO是處於參考電壓VBB，進而導通電晶體TP5使輸出電壓OUT保持在參考電壓VDD。此外，在過渡期間TS1之前，輸入電壓IN是處於電壓V2且輸入電晶體TP0斷開，因此節點電壓ZPO可以被保持在參考電壓VBB，以保持輸出電壓OUT在參考電壓VDD。電晶體TN2由輸出電壓OUT導通。
接著，在過渡期間TS1(即，重置電路630被禁能)，輸入電壓IN由電壓V2下降至電壓V1，輸入電晶體TP0被輸入電壓IN導通。由於電晶體TN2與輸入電晶體TP0被導通，因此在輸入電晶體TP0與電晶體TN2之間存在著上拉/下拉競爭路徑FP3。輸入電晶體TP0可以設計得比電晶體TN2更強。更具體地說，在一些實施例中，輸入電晶體TP0的通道寬長比被設計成大於電晶體TN2的通道寬長比。例如，輸入電晶體TP0的通道寬長比可以是電晶體TN2通道寬長比的2-6倍。在一些其他實施例中，TP0的閘氧化物的厚度被設計為較TN2的閘氧化物的厚度薄。因為輸入電晶體TP0被輸入電壓IN導通，節點電壓ZPO通過導通的輸入電晶體TP0被參考電壓VDD快速上拉。據此，由反相器641所產生的輸出電壓OUT會被參考電壓VBB快速下拉。
在穩定期間SS1，當輸出電壓OUT下降至參考電壓VBB，電晶體TN2快速斷開且沒有靜態電流流過上拉/下拉競爭路徑FP3。因此，節點電壓ZPO被保持在參考電壓VDD，且輸入電壓IN被保持在電壓V1，使得為電壓V1的輸入電壓IN與為參考電壓VDD的節點電壓ZPO的反及運算結果的脈衝電壓L_PULSE保持在電壓V2。因為脈衝電壓L_PULSE被保持在電壓V2，電晶體TN1導通且電晶體TP1斷開。導通的電晶體TN1導通參考電壓VBB以斷開電晶體TN0。因此，節點電壓ZPO不會通過電晶體TN0下拉至參考電壓VBB。據此，節點電壓ZPO被保持在參考電壓VDD，並且輸出電壓OUT被保持在參考電壓VBB。
在過渡期間TS2(即，重置電路630被致能)，輸入電壓IN由電壓V1上升至電壓V2。由於輸入電壓IN與節點電壓ZPO在過渡期間TS2開始時具有高邏輯位準，脈衝電壓L_PULSE從電壓V2下降到電壓V1以導通電晶體TP1，且在電晶體TP1與電晶體TN1之間存在著上拉/下拉競爭路徑FP4。電晶體TP1可以設計得比電晶體TN1更強。更具體地說，在一些實施例中，電晶體TP1的通道寬長比被設計成大於電晶體TN1的通道寬長比。例如，電晶體TP1的通道寬長比可以是電晶體TN1通道寬長比的2-6倍。在一些其他實施例中，電晶體TP1的閘氧化物的厚度被設計為較電晶體TN1的閘氧化物的厚度薄。因此，電晶體TP1的第二端通過導通的電晶體TP1被參考電壓VDD快速上拉。由於電晶體TP1的第二端(例如，電晶體TN0的控制端)被快速上拉，電晶體TN0快速導通且節點電壓ZPO通過導通的電晶體TN0被參考電壓VBB快速下拉。據此，由反相器641所產生的輸出電壓OUT會被參考電壓VDD快速上拉。
在穩定期間SS2，當節點電壓ZPO下降至參考電壓VBB，脈衝電壓L_PULSE快速從電壓V1上升至電壓V2以斷開電晶體TP1，且沒有靜態電流流過上拉/下拉競爭路徑FP4。電晶體TN1依據處於電壓V2的脈衝電壓L_PULSE被導通以導通參考電壓VBB以斷開電晶體TN0。因此，輸入電壓IN被保持在電壓V2，脈衝電壓L_PULSE被保持在電壓V2，節點電壓ZPO被保持在參考電壓VBB，以及輸出電壓OUT被保持在參考電壓VDD。
參考第8圖。第8圖是依照本揭示一些實施例所繪示運作方法800的流程圖。
以第8圖示例而言，運作方法800包含操作S810、S820及S830。於一些實施例中，運作方法800可以被應用於電壓轉換器100、300、400、500或600。為了更好地理解，以下將搭配第1圖的電壓轉換器100對運作方法800進行描述。
在操作S810中，當輸入電壓IN從電壓V1改變至電壓V2時，輸入電晶體MN0被輸入電壓IN導通。因此，節點電壓ZPO通過導通的輸入電晶體MN0被地電壓GND下拉，且輸出電壓OUT被電源電壓VHIGH上拉。
在操作S820中，當輸入電壓IN從電壓V2改變至電壓V1時，脈衝電壓H_PULSE被產生以導通重置電路130中的電晶體MN1。因此，節點電壓ZPO通過導通的電晶體MP1被電源電壓VHIGH上拉，且輸出電壓OUT被地電壓GND下拉。
在操作S830中，當節點電壓ZPO被上拉至電源電壓VHIGH時，脈衝電壓H_PULSE具有低邏輯位準以斷開電晶體MN1。
綜上所述，在本揭示中，輸出電壓從高邏輯位準到低邏輯位準的轉換速度以及輸出電壓從低邏輯位準到高邏輯位準的轉換速度皆很快速。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100,300,400,500,600:電壓轉換器 120,320,420,620:控制電路 121,322,422:反或閘 130,530,630:重置電路 140,440,640:保持電路 141,321,421,641:反相器 621:反及閘 800:運作方法 IN:輸入電壓 OUT:輸出電壓 MN0,TP0:輸入電晶體 GND:地電壓 N1,N2,NP1,NP2:節點 ZPO:節點電壓 H_PULSE,L_PULSE:脈衝電壓 VHIGH:電源電壓 MN1,MP0,MP1,MP2,MN5,MP5,MN2,MN3,TP1,TN1,TN0,TN2,TP5,TN5:電晶體 TS1,TS2:過渡期間 V1,V2:電壓 FP1,FP2,FP3,FP4:上拉/下拉競爭路徑 SS1,SS2:穩定期間 OUT':反相輸出電壓 MP4:重置電晶體 IN':反相輸入電壓 RESET:重置訊號 VSN:偏壓 VDD,VBB:參考電壓 S810,S820,S830:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一電壓轉換器的示意圖； 第2圖是依照本揭示一些實施例所繪示的第1圖電壓轉換器中的電壓的波形圖； 第3圖是依照本揭示一些實施例所繪示的一電壓轉換器的示意圖； 第4圖是依照本揭示一些實施例所繪示的一電壓轉換器的示意圖； 第5圖是依照本揭示一些實施例所繪示的一電壓轉換器的示意圖； 第6圖是依照本揭示一些實施例所繪示的一電壓轉換器的示意圖； 第7圖是依照本揭示一些實施例所繪示的第6圖電壓轉換器中的電壓的波形圖；以及 第8圖是依照本揭示一些實施例所繪示一運作方法的流程圖。
100:電壓轉換器
120:控制電路
121:反或閘
130:重置電路
140:保持電路
141:反相器
IN:輸入電壓
OUT:輸出電壓
MN0:輸入電晶體
GND:地電壓
N1,N2:節點
ZPO:節點電壓
H_PULSE:脈衝電壓
VHIGH:電源電壓
MN1,MP0,MP1,MP2,MN5,MP5:電晶體
FP1,FP2:上拉/下拉競爭路徑

Claims (16)

  1. 一種電壓轉換器，包含： 一輸入電晶體，用以接收一輸入電壓以及一第一參考電壓； 一控制電路，用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及該輸入電壓產生一脈衝電壓，其中該控制電路包含： 一反相器，用以依據該輸出電壓產生一反相輸出電壓；以及 一反或閘，用以依據該輸入電壓以及該反相輸出電壓產生該脈衝電壓； 一重置電路，用以接收該第一參考電壓以及一第二參考電壓，並且當該輸入電壓從一第一電壓變為一第二電壓時，由該脈衝電壓控制為禁能，使得該節點電壓從該第二參考電壓變為該第一參考電壓，並且當該輸入電壓從該第二電壓變為該第一電壓時，由該脈衝電壓控制為致能，使得該節點電壓從該第一參考電壓變為該第二參考電壓，其中該重置電路於產生該節點電壓的一第一節點耦接至該輸入電晶體，且該第一參考電壓低於該第二參考電壓；以及 一保持電路，耦接至該第一節點，並用以依據該節點電壓、該第一參考電壓以及該第二參考電壓產生該輸出電壓。
  2. 一種電壓轉換器，包含： 一輸入電晶體，用以接收一輸入電壓以及一第一參考電壓； 一控制電路，用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及該輸入電壓產生一脈衝電壓，其中該控制電路為一脈衝產生器，且該脈衝產生器包含： 複數反相器，用以依據該輸入電壓產生該反相輸入電壓；以及 一反或閘，用以依據該輸入電壓以及該反相輸入電壓產生該脈衝電壓； 一重置電路，用以接收該第一參考電壓以及一第二參考電壓，並且當該輸入電壓從一第一電壓變為一第二電壓時，由該脈衝電壓控制為禁能，使得該節點電壓從該第二參考電壓變為該第一參考電壓，並且當該輸入電壓從該第二電壓變為該第一電壓時，由該脈衝電壓控制為致能，使得該節點電壓從該第一參考電壓變為該第二參考電壓，其中該重置電路於產生該節點電壓的一第一節點耦接至該輸入電晶體，且該第一參考電壓低於該第二參考電壓；以及 一保持電路，耦接至該第一節點，並用以依據該節點電壓、該第一參考電壓以及該第二參考電壓產生該輸出電壓。
  3. 如請求項2所述之電壓轉換器，更包含： 一重置電晶體，用以接收該第二參考電壓，耦接至該第一節點，並且受控於一重置訊號。
  4. 一種電壓轉換器，包含： 一輸入電晶體，用以接收一輸入電壓以及一第一參考電壓； 一控制電路，用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及該輸入電壓產生一脈衝電壓； 一重置電路，用以接收該第一參考電壓以及一第二參考電壓，並且當該輸入電壓從一第一電壓變為一第二電壓時，由該脈衝電壓控制為禁能，使得該節點電壓從該第二參考電壓變為該第一參考電壓，並且當該輸入電壓從該第二電壓變為該第一電壓時，由該脈衝電壓控制為致能，使得該節點電壓從該第一參考電壓變為該第二參考電壓，其中該重置電路於產生該節點電壓的一第一節點耦接至該輸入電晶體，且該第一參考電壓低於該第二參考電壓；以及 一保持電路，耦接至該第一節點，並用以依據該節點電壓、該第一參考電壓以及該第二參考電壓產生該輸出電壓， 其中該重置電路包含： 一第一電晶體，用以接收該第一參考電壓並且由該脈衝電壓控制； 一第二電晶體，用以接收該第二參考電壓，耦接至該第一電晶體，並且由該脈衝電壓控制；以及 一第三電晶體，用以接收該第二參考電壓並且耦接至該輸入電晶體，並由該第一電晶體與該第二電晶體之間的一第二節點處的一電壓控制。
  5. 如請求項4所述之電壓轉換器，其中該保持電路包含： 一第四電晶體，用以接收該第二參考電壓，耦接至該第一節點，並且由該輸出電壓控制；以及 一反相器，用以反相該節點電壓以產生該輸出電壓。
  6. 如請求項5所述之電壓轉換器，其中該輸入電晶體以及該第一電晶體是由N型電晶體實現，且該第二電晶體、該第三電晶體以及該第四電晶體是由P型電晶體實現。
  7. 如請求項5所述之電壓轉換器，其中該輸入電晶體的一通道寬長比大於該第四電晶體的一通道寬長比。
  8. 如請求項5所述之電壓轉換器，其中該第一電晶體的一通道寬長比大於該第二電晶體的一通道寬長比。
  9. 如請求項4所述之電壓轉換器，其中該重置電路更包含： 一第四電晶體，耦接於該第一電晶體以及該第二電晶體之間；以及 一第五電晶體，耦接於該第三電晶體以及該輸入電晶體之間， 其中該第四電晶體以及該第五電晶體由一偏壓控制。
  10. 一種電壓轉換器，包含： 一輸入電晶體，用以接收一輸入電壓以及一第一參考電壓； 一控制電路，用以依據一節點電壓、一輸出電壓以及一反相輸入電壓中的一者以及該輸入電壓產生一脈衝電壓； 一重置電路，用以接收該第一參考電壓以及一第二參考電壓，並且當該輸入電壓從一第一電壓變為一第二電壓時，由該脈衝電壓控制為禁能，使得該節點電壓從該第二參考電壓變為該第一參考電壓，並且當該輸入電壓從該第二電壓變為該第一電壓時，由該脈衝電壓控制為致能，使得該節點電壓從該第一參考電壓變為該第二參考電壓，其中該重置電路於產生該節點電壓的一第一節點耦接至該輸入電晶體，且該第一參考電壓高於該第二參考電壓；以及 一保持電路，耦接至該第一節點，並用以依據該節點電壓、該第一參考電壓以及該第二參考電壓產生該輸出電壓。
  11. 如請求項10所述之電壓轉換器，其中該控制電路包含： 一反及閘，用以依據該輸入電壓以及該節點電壓產生該脈衝電壓。
  12. 如請求項10所述之電壓轉換器，其中該重置電路包含： 一第一電晶體，用以接收該第一參考電壓並且由該脈衝電壓控制； 一第二電晶體，用以接收該第二參考電壓，耦接至該第一電晶體，並且由該脈衝電壓控制；以及 一第三電晶體，用以接收該第二參考電壓並且耦接至該輸入電晶體，並由該第一電晶體的一汲極電壓控制。
  13. 如請求項12所述之電壓轉換器，其中該保持電路包含： 一第四電晶體，用以接收該第二參考電壓，耦接至該第一節點，並且由該輸出電壓控制；以及 一反相器，用以反相該節點電壓以產生該輸出電壓。
  14. 如請求項13所述之電壓轉換器，其中該輸入電晶體以及該第一電晶體是由P型電晶體實現，且該第二電晶體、該第三電晶體以及該第四電晶體是由N型電晶體實現。
  15. 如請求項4所述之電壓轉換器，其中該重置電路包含： 該第一電晶體，用以接收該第一參考電壓並且由該脈衝電壓控制； 該第二電晶體，用以接收該第二參考電壓，耦接至該第一電晶體，並且由該脈衝電壓控制；以及 該第三電晶體，用以接收該第二參考電壓並且耦接至該輸入電晶體，並由該第一電晶體與該第二電晶體之間的該第二節點處的該電壓控制， 其中該保持電路包含： 一第四電晶體，用以接收該第二參考電壓，耦接至該第一節點，並且由該輸出電壓控制；以及 一反相器，用以反相該節點電壓以產生該輸出電壓， 其中該輸入電晶體的一通道寬長比大於該第四電晶體的一通道寬長比。
  16. 如請求項4所述之電壓轉換器，其中該重置電路包含： 該第一電晶體，用以接收該第一參考電壓並且由該脈衝電壓控制； 該第二電晶體，用以接收該第二參考電壓，耦接至該第一電晶體，並且由該脈衝電壓控制；以及 該第三電晶體，用以接收該第二參考電壓並且耦接至該輸入電晶體，並由該第一電晶體與該第二電晶體之間的該第二節點處的該電壓控制， 其中該保持電路包含： 一第四電晶體，用以接收該第二參考電壓，耦接至該第一節點，並且由該輸出電壓控制；以及 一反相器，用以反相該節點電壓以產生該輸出電壓， 其中該第一電晶體的一通道寬長比大於該第二電晶體的一通道寬長比。
TW112109912A 2022-04-11 2023-03-17 電壓轉換器及其運作方法 TWI881305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263329491P 2022-04-11 2022-04-11
US63/329,491 2022-04-11

Publications (2)

Publication Number Publication Date
TW202341660A TW202341660A (zh) 2023-10-16
TWI881305B true TWI881305B (zh) 2025-04-21

Family

ID=88238901

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112109912A TWI881305B (zh) 2022-04-11 2023-03-17 電壓轉換器及其運作方法
TW112111482A TWI832738B (zh) 2022-04-11 2023-03-27 可編程可抹除的非揮發性記憶胞

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112111482A TWI832738B (zh) 2022-04-11 2023-03-27 可編程可抹除的非揮發性記憶胞

Country Status (3)

Country Link
US (2) US12088294B2 (zh)
CN (1) CN116896270A (zh)
TW (2) TWI881305B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12477724B2 (en) * 2022-05-12 2025-11-18 Ememory Technology Inc. Antifuse-type one time programming memory cell with gate-all-around transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050248381A1 (en) * 2004-05-10 2005-11-10 Yasushi Kubota Level shift circuit
TWI277276B (en) * 2004-12-24 2007-03-21 Advanced Analog Technology Inc DC-to-DC step-up converter and conversion method thereof
US7355447B2 (en) * 2006-06-02 2008-04-08 Bae Systems Information And Electronic Systems Integration Inc. Level shifter circuit
US20170149434A1 (en) * 2015-11-24 2017-05-25 Stmicroelectronics S.R.L. Level shifter circuit, corresponding apparatus and method
US20180145690A1 (en) * 2016-11-18 2018-05-24 Texas Instruments Incorporated High voltage level shifter with short propagation delay
CN111969997A (zh) * 2019-05-19 2020-11-20 联咏科技股份有限公司 低功率消耗电平转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
TWI305675B (en) * 2006-04-03 2009-01-21 Nanya Technology Corp Semiconductor device and fabrication thereof
US7755394B2 (en) * 2007-08-29 2010-07-13 International Business Machines Corporation Circuit combining level shift function with gated reset
US8383476B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
US8760917B2 (en) * 2012-07-24 2014-06-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory cell with high bit density
TWI543302B (zh) * 2014-03-14 2016-07-21 林崇榮 一次編程記憶體及其相關記憶胞結構
US9196367B2 (en) 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
US11245004B2 (en) * 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory
WO2021163944A1 (en) * 2020-02-20 2021-08-26 Yangtze Memory Technologies Co., Ltd. Dram memory device with xtacking architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050248381A1 (en) * 2004-05-10 2005-11-10 Yasushi Kubota Level shift circuit
TWI277276B (en) * 2004-12-24 2007-03-21 Advanced Analog Technology Inc DC-to-DC step-up converter and conversion method thereof
US7355447B2 (en) * 2006-06-02 2008-04-08 Bae Systems Information And Electronic Systems Integration Inc. Level shifter circuit
US20170149434A1 (en) * 2015-11-24 2017-05-25 Stmicroelectronics S.R.L. Level shifter circuit, corresponding apparatus and method
US20180145690A1 (en) * 2016-11-18 2018-05-24 Texas Instruments Incorporated High voltage level shifter with short propagation delay
CN111969997A (zh) * 2019-05-19 2020-11-20 联咏科技股份有限公司 低功率消耗电平转换器

Also Published As

Publication number Publication date
CN116896270A (zh) 2023-10-17
TWI832738B (zh) 2024-02-11
TW202341660A (zh) 2023-10-16
US20230327671A1 (en) 2023-10-12
US12088294B2 (en) 2024-09-10
US20230328978A1 (en) 2023-10-12
TW202341442A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
TW202147778A (zh) 轉壓器
TWI881305B (zh) 電壓轉換器及其運作方法
US5124574A (en) Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential
Parimala et al. Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror
JP3676724B2 (ja) Ｃｍｏｓバッファ回路
TWI601385B (zh) 延遲電路
TWM616390U (zh) 低功率電壓位準移位器
KR101900391B1 (ko) Sr 래치를 이용한 셀프 리셋 레벨 시프터
TWM565921U (zh) 電壓位準移位器
TWM586017U (zh) 低功率電位轉換器
JPH10229331A (ja) 入力回路
TWM576366U (zh) 具輔助電路之位準轉換電路
TWM643260U (zh) 高效能電位轉換器電路
TWM627595U (zh) 降低功耗之電位轉換電路
TWM657360U (zh) 減少競爭現象之電位轉換電路
TWM677719U (zh) 高速閂鎖型電壓位準轉換器
TWM628446U (zh) 用於數據接收電路之無競爭電位轉換電路
TWM643324U (zh) 具有抑制電流電路之低功率電位轉換器
TWM629696U (zh) 高效能電位轉換電路
KR100514413B1 (ko) 리세트 신호 발생 회로
TWM531694U (zh) 電壓位準轉換器
TWM626414U (zh) 具電晶體堆疊結構之電壓位準轉換器
TWM625120U (zh) 減少漏電流之電壓位準轉換器
TWM643204U (zh) 用於轉換小幅度輸入信號之電位轉換器
TWM677997U (zh) 高速閂鎖型電壓位準移位器