TWI880405B - 具有模組的光子封裝件及其形成方法 - Google Patents

Abstract

一種方法包括在封裝組件上接合模組。該模組包括基底和貫穿基底的穿孔。該方法還包括模封模組在模製化合物中、將電子晶粒接合在模組上以及將光子晶粒接合在電子晶粒上。

Description

具有模組的光子封裝件及其形成方法

本發明實施例是有關於一種具有模組的光子封裝件及其形成方法。

電性傳訊和處理(Electrical signaling and processing)是用於訊號傳輸和處理一種技術。近年來，已經在越來越多的應用中使用光學傳訊和處理(Optical signaling and processing)，特別歸因於用於訊號傳輸的光纖相關應用的使用。

通常將光學傳訊和處理與電性傳訊和處理進行組合，以提供成熟的應用。舉例而言，光纖可用於遠距離訊號傳輸，且電訊號可用於短距離訊號傳輸以及處理和控制。因此，形成整合有光學組件和電子組件的裝置，用於光訊號和電訊號之間的轉換以及光訊號和電訊號的處理。因此，封裝件可以包括光學(光子)晶粒及電子晶粒兩者，光學(光子)晶粒包括光學裝置，和電子晶粒包括電子裝置。

本申請提供一種光子封裝件的形成方法包括將第一模組 接合在封裝組件上，其中第一模組包括基底；貫穿基底的穿孔；將第一模組模封在模製化合物中；將電子晶粒接合在第一模組上；並將光子晶粒接合在電子晶粒上。

本申請提供一種光子封裝件包括封裝件基底；第一模組在封裝件基底上並電耦合至封裝件基底，其中第一模組包括基底；及貫穿基底的穿孔；模封第一模組的模製化合物；電子晶粒在第一模組上並接合至第一模組，其中電子晶粒經由第一模組電耦合至封裝件基底，以及光子晶粒在電子晶粒上並訊號耦合至電子晶粒。

本申請提供一種光子封裝件包括模組，該模組包括由均質介電材料形成的介電基底；及多個貫穿介電基底的金屬柱；下伏於多個金屬柱並接觸其底面的第一多個焊料區；上覆於多個金屬柱並接觸其頂面的第二多個焊料區；在第二多個焊料區上並接合至第二多個焊料區的電子晶粒；以及在電子晶粒上並接合至電子晶粒的光子晶粒。

20、104:封裝組件

21、30、42、60、68、140:焊料區

24、24A、24B:抬升模組

26:介電基底

28、64:穿孔

32、54、74、120:基底

34、53:積體電路

36、56、80:內連線結構

38、66:金屬墊

40:裝置晶粒

44、70、96、142:底膠

46、98:包封體

48:重構晶圓

48’、102、110:封裝件

52:電子晶粒

58:電性連接件

72:光子組件(光子晶粒)

78:積體電路裝置

82、86、122、126:介電層

83:金屬線和通孔

84:介電區

88:波導

90:邊緣耦合器

92:調變器

100:光學引擎

112:光纖

114:雷射光束

115:區

124:頂部導電特徵(接合墊)

128:接合墊

130:介電隔離區

200:製程流程

202、204、206、208、210、212、214、216、218、220:製程

P1、P2:間距

T1、T2:厚度

W1、W2:側向的尺寸

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1-7示出了根據一些實施例的形成光子封裝件的中間階段剖視圖。

圖8-10示出了根據一些實施例的一些抬升模組的剖視圖。

圖11示出了根據一些實施例的用於形成光子封裝件的製程流程。

以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在...下(underlying)」、「在...下方(below)」、「下部(lower)」、「在...上(overlying)」、「上部(upper)」及類似者等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

提供一種光子封裝件及其形成方法。根據一些實施例，抬升模組接合至封裝件基底，然後，封裝在包封體中。抬升模組內包括穿孔(through-via)。電子晶粒(Electronic Die)(也稱為E晶粒)在 抬升模組上並接合至抬升模組，且光子晶粒(photonic die)(也稱為P晶粒或PIC)可以在電子晶粒上並接合至電子晶粒。抬升模組用於提高電子晶粒的高度，從而增加其與封裝件基底的間隔距離。利用抬升模組，以提供機械支撐，電子晶粒也可以做到薄化而不用擔心斷裂。本文中所論述的實施例是為了提供能夠製作或使用本揭露的標的的實例，且此項技術中具有通常知識者將容易理解在保持處於不同實施例的所設想範圍內的同時可進行的修改。在所有各個視圖及例示性實施例通篇中，相似的參考編號用於指示相似的元件。儘管方法實施例可被論述為以特定次序執行，但其他方法實施例可以任何邏輯次序來執行。

圖1至圖7示出了根據一些實施例的形成光子封裝件的中間階段剖視圖。對應的製程也示意性地反映在製程流程200中，如圖11所示。

參考圖1，根據一些實施例，提供用於附接其他封裝組件的封裝組件20。封裝組件20可以包括封裝件基底、中介物(interposer)、印刷電路板、封裝件(包括諸如裝置晶粒或其類似者的其他封裝組件)。在封裝組件20的頂側和底側上形成導電特徵(未示出)，並且經由封裝組件20內的導電路徑(例如金屬線、通孔、或其類似者，未示出)電性互連。當為封裝件基底時，封裝組件20可以包括多個介電層(例如有機介電層)和形成在多個介電層中的重分佈線。當為中介物時，封裝組件20可以包括在半導體基底、半導體基底的相對側上的重分佈線(例如金屬線和通孔)以及在半導體基底中的貫穿半導體通孔，以互連半導體基底的相對側上的重分佈線。

形成抬升模組24。對應的製程在製程流程200中被圖示為製程202，如圖11所示。根據一些實施例，抬升模組24包括介電基底26和貫穿介電基底26的穿孔(也稱為介電質導通孔(through-dielectric vias)或金屬柱)28。介電基底26可以由均質介電材料形成，介電材料可以是無機介電材料或有機介電材料。舉例而言，介電基底26可以由樹脂、環氧樹脂、氧化矽、氮化矽、氮氧化矽、碳氮化矽、玻璃或其類似者形成或包括樹脂、環氧樹脂、氧化矽、氮化矽、氮氧化矽、碳氮化矽、玻璃或其類似者。

根據一些實施例，穿孔28由金屬材料如銅、鋁、鎢、鎳、或其類似者或其合金形成或包括金屬材料如銅、鋁、鎢、鎳、或其類似者或其合金。穿孔28的頂面可以與基底26的頂面共面，並且穿孔28的底面可以與基底26的底面共面。根據一些實施例，焊料區30形成在穿孔28的底端並接觸穿孔28的底端。

根據一些實施例，抬升模組24的形成包括提供毛坯基底(blank substrate)、蝕刻毛坯基底以形成開口、用金屬材料填充開口、以及執行平坦化製程，以移除金屬材料的多餘部分，使得金屬材料的表面與基底26的表面共面。當毛坯基底是介電基底時，穿孔28可以與基底物理接觸。當毛坯基底是半導體基底時，每一穿孔28可以經由介電絕緣襯層與基底分開。抬升模組24可以在晶圓級(wafer-level)形成，並且可以執行鋸切製程，以將相應晶圓鋸成多個相同的抬升模組24。

應理解，圖1所示的抬升模組24只是一個示例，抬升模組24也可以具有其他結構。舉例而言，圖8-10示出了一些示例性適用結構。根據一些實施例，抬升模組24中不含主動裝置(例如電 晶體和二極體)，並且其中可以不含被動裝置(例如電容器、電阻器、電感器或其類似者)。

根據一些實施例，抬升模組24不含水平導線，其具有與基底26的頂面平行的長度方向(lengthwise direction)。換句話說，抬升模組24不用於水平佈線訊號和電流/電壓，而是抬升模組24用於垂直電性連接。根據一些實施例，基底26中不含除了穿孔28之外的任何導電特徵。根據替代實施例，抬升模組24可以包括水平導線，其水平地重新佈線訊號/電壓/電流。

還提供裝置晶粒40。根據一些實施例，裝置晶粒40包括用於操作電子晶粒和將在後續製程中接合的光子晶粒的開關晶粒。裝置晶粒40還可以包括邏輯晶粒、記憶體晶粒(例如記憶體堆疊)、獨立被動裝置(IPD)例如獨立電容器晶粒、其中包括裝置晶粒的封裝件或其類似者。

根據一些示例實施例，裝置晶粒40包括半導體基底32，其可以是矽基底，以及在半導體基底32的表面處的積體電路34(其可以包括例如電晶體)。於半導體基底32上形成內連線結構36。內連線結構36可以包括電性連接到積體電路34的金屬線、通孔、接觸插栓及/或其類似者。在裝置晶粒40的底面處可以形成金屬墊38和焊料區42，且其用於接合。

參考圖2，抬升模組24和裝置晶粒40接合至封裝組件20。對應的製程在製程流程200中被圖示為製程204，如圖11所示。接合製程可以包括佈植製程(placement process)，其中焊料區30和焊料區42與封裝組件20的接合墊(未示出)對齊，隨後藉由迴焊製程(reflow process)，以回焊焊料區30和焊料區42。根據一 些實施例，在晶圓級執行接合製程，其中封裝組件20可以是包括多個封裝件基底的封裝件基底條、包括多個中介物的中介物或其類似者。多個相同的抬升模組24和多個裝置晶粒40分別接合至封裝組件20中相應下伏的封裝件基底、中介物或其類似者。

根據替代實施例，在晶粒級(die level)執行接合製程，其中封裝組件20是離散的封裝件基底、離散的中介物或其類似者，而單一抬升模組24接合至封裝組件20。可以有單一或多個裝置晶粒40接合至相同封裝組件20。在接合之後，裝置晶粒40可以經由封裝組件20中的導電路徑電性和訊號連接至穿孔28。

接著，將底膠44分配到抬升模組24和下伏的封裝組件20之間的間隙中，且分配到裝置晶粒40和下伏封裝組件20之間的間隙。對應的製程在製程流程200中被圖示為製程206，如圖11所示。然後，執行固化製程，以固化底膠44。底膠44可以包括諸如聚合物、樹脂、環氧樹脂及/或其類似者的基底材料，以及在基底材料中的填料顆粒(其可以由諸如二氧化矽、氧化鋁或其類似者的介電材料形成)。

參考圖3，執行封裝製程，以將抬升模組24和裝置晶粒40封裝在包封體46中。對應的製程在製程流程200中被圖示為製程208，如圖11所示。根據一些實施例，包封體46包括模製化合物、模製底膠、環氧樹脂、樹脂或其類似者。包封體46還可以包括諸如聚合物、樹脂、環氧樹脂及/或其類似者的基底材料，以及在基底材料中的填料顆粒(其可以由諸如二氧化矽、氧化鋁、或其類似者的介電材料形成)。

然後，執行平坦化製程，例如化學機械研磨(CMP)製程或 機械研磨(mechanical grinding)製程，以移除包封體46的多餘部分，並暴露出抬升模組24。對應的製程在製程流程200中被圖示為製程210，如圖11所示。當裝置晶粒40包括半導體基底32時，半導體基底32也被平坦化，並且半導體基底32的背面被暴露出來。根據其中抬升模組24包括具有頂面共面的基底26(介電或半導體)和穿孔28的一些實施例，在平坦化之後，基底26和穿孔28的頂面被平坦化並且因此與包封體46的頂面共面。根據其中抬升模組24具有如圖9所示的結構的替代實施例，頂部導電特徵124(例如金屬墊)的頂面被暴露出來。在整個描述中，圖4所示的結構稱為重構晶圓48。

根據其中封裝組件20是晶圓級組件的一些實施例，執行單體化製程，以將重構晶圓48鋸切成多個封裝件48’，每一封裝件48’包括抬升模組24。對應的製程在製程流程200中被圖示為製程212，如圖11所示。

參考圖5，電子晶粒52接合至封裝件48’，並接合至抬升模組24。對應的製程在製程流程200中被圖示為製程214，如圖11所示。電子晶粒52可以是使用電訊號與光子組件通訊的半導體裝置晶粒(晶片)。根據一些實施例，電子晶粒52包括半導體基底54、內連線結構56和電性連接件58，其可以是例如導電接墊、導電柱或其類似者。根據一些實施例，可以在電子晶粒52的頂面形成金屬墊66和焊料區68。

電子晶粒52可以包括用於與隨後的接合光子組件72連接(圖6，也稱為光子晶粒)連接的積體電路53。積體電路53可以是用來控制光子組件72的操作的電路。舉例而言，積體電路53可 以包括控制器、驅動器、放大器、類似者或其組合。電子晶粒52也可以包括CPU。根據一些實施例，電路53具有處理從光子組件72接收的電訊號的功能。根據一些實施例，電子晶粒52還可以根據從另一個裝置或晶粒接收的電訊號(數位或類比)來控制光子組件72的高頻訊號。根據一些實施例，電子晶粒52可以包括序列化器/並行化器(SerDes)。以這種方式，電子晶粒52可以作為光訊號和電訊號之間的I/O介面的一部分。

根據一些實施例，電子晶粒52經由使用焊料區60的焊料接合而接合至抬升模組24。根據替代實施例，電子晶粒52經由混合接合(hybrid bonding)(其包括介電對介電接合和金屬對金屬接合兩者)、直接金屬對金屬接合或其類似者而接合至抬升模組24。

根據一些實施例，形成貫穿半導體基底54的穿孔64。穿孔64用於將隨後的接合光子晶粒72(圖6)電性連接到抬升模組24中的穿孔28，並可能經由封裝組件20中的導電路徑電性連接到裝置晶粒40。根據一些實施例，每一穿孔64一對一對應電性連接至穿孔28中的一者。此外，穿孔64可以與對應的焊料區60、對應的穿孔28和對應的焊料區30垂直對齊。

抬升模組24的厚度T1大於電子晶粒52的厚度T2。根據一些實施例，比率T1/T2可以大於1.5、大於2、大於5，並且可以在約2與約10之間的範圍內。因此，將抬升模組24接合在電子晶粒52和封裝組件20之間，而不是將電子晶粒52直接接合至封裝組件20，可以提升電子晶粒52的水平/高度。否則，由於電子晶粒52很薄，隨後的接合光子晶粒72(圖6)將太靠近封裝組件20，並且很難將光纖與光子晶粒72中的邊緣耦合器(edge coupler)對齊。此外，由於電子晶粒52較薄，且封裝組件20的熱膨脹係數(CTE)可能明顯大於電子晶粒52的CTE，因此電子晶粒52可能會遭受斷裂。應理解，這些問題無法透過形成厚的電子晶粒52來解決，因為厚的電子晶粒52將需要使穿孔64的側向的尺寸變大，因此需要增加電子晶粒52的尺寸。

根據一些實施例，抬升模組24的側向的尺寸(例如寬度)W1等於電子晶粒52的側向的尺寸(例如寬度)W2。根據替代實施例，抬升模組24的側向的尺寸W1大於電子晶粒52的側向的尺寸W2。這可以使電子晶粒52的尺寸保持較小，同時可以形成較大的穿孔28，以適於較厚的抬升模組24，使得抬升模組24的製造製程更容易。根據一些實施例，穿孔28的間距P1等於穿孔64的間距P2。根據替代實施例，穿孔28的間距P1大於穿孔64的間距P2。

接著，底膠70被分配到電子晶粒52和下伏的封裝件48’之間的間隙。對應的製程在製程流程200中被圖示為製程216，如圖11所示。然後，進行固化製程，以固化底膠70。底膠70還可以包括諸如聚合物、樹脂、環氧樹脂及/或其類似者的基底材料，以及在基底材料中的填料顆粒(其可以由諸如二氧化矽、氧化鋁或其類似者的介電材料形成)。

根據一些實施例，如圖5所示，電子晶粒52的前側面向抬升模組24，且背側面朝上。根據替代實施例，電子晶粒52可以使其前側朝上，並且背側面向抬升模組24。

根據一些實施例，圖6示出了光子晶粒72至電子晶粒52的接合。對應的製程在製程流程200中被圖示為製程218，如圖11 所示。下面討論光子晶粒72的示例結構。應理解，光子晶粒72可以具有任何其他適用的結構，這也在本揭露的範圍內。光子晶粒72可以包括基底74。基底74可以是半導體基底，半導體基底可以是矽基底、矽鍺基底或其他半導體材料形成的基底。

根據一些實施例，在基底74的前表面(繪示的底面)處形成積體電路裝置78，並且根據一些實施例用於支援光子晶粒的功能。積體電路裝置78可以包括主動裝置，例如電晶體及/或二極體。積體電路裝置78還可以包括被動裝置，例如電容器、電阻器或其類似者。

在基底74的一側上形成內連線結構80，並且可以包括介電層82與介電層82中的金屬線以及通孔83。根據一些實施例，介電層82由氧化矽、氮化矽或低介電常數(low-k)介電材料形成，其可以具有低於約3.5的介電常數(k值)。金屬線和通孔83可以由銅、鎢或其類似者形成。

根據一些實施例，經由蝕刻移除內連線結構80中的部分介電層82，然後用透光的介電區84代替，該透光的介電區84可以由例如氧化矽形成。介電區84允許光通過，並且可以用於從邊緣耦合器90向上傳輸光束。根據一些實施例，在半導體基底74的頂部部分中可以形成微透鏡(未示出)，以接收來自在光纖(如果附接，未示出)上的光束，或者，將光束傳輸到上覆光纖(未顯示)。根據替代實施例，不形成介電區84，並且介電層82延伸到光子晶粒72的相對邊緣。

光子晶粒72可以包括光子裝置，例如波導(waveguides)、光柵耦合器(grating couplers)、邊緣耦合器(edge couplers)、調變器 (modulators)及/或其類似者。根據一些實施例，形成介電層86，並且介電層86可以包括氧化矽、氮化矽或其類似者。可以在介電層82和介電區84上形成矽層。矽層可以被圖案化，並且可以用於形成用於光訊號的內部傳輸的波導88。

可以形成邊緣耦合器90，以連接到波導88中的一者。邊緣耦合器90可用於接收來自相應的光源或光訊號源(諸如圖7所示的光纖112)的光，並將光傳輸至波導88。也可以形成調變器92，並且可以用於調製光訊號。應理解，圖6所示的結構是示意性的，並且光子晶粒72可以包括可用於處理和傳輸光訊號和電訊號的各種其他裝置和電路，這也是根據一些實施例所設想的。

根據一些實施例，底膠96被分配到電子晶粒52和光子晶粒72之間的間隙。對應的製程在製程流程200中被圖示為製程220，如圖11所示。然後，進行固化製程，以固化底膠96。底膠96還可以包括諸如聚合物、樹脂、環氧樹脂及/或其類似者的基底材料，以及在基底材料中的填料顆粒(其可以由諸如二氧化矽、氧化鋁或其類似者的介電材料形成)。

根據替代實施例，代替將電子晶粒52接合到封裝件48’，然後將光子晶粒72接合到電子晶粒52，可以先將電子晶粒52接合到光子晶粒72，以形成光學引擎(photonic engine)100。然後將光學引擎100接合到抬升模組24上。根據這些實施例，也可以使用可以包含模製化合物的附加包封體98，以封裝電子晶粒52。因此，光學引擎100可以(或可以不)包括包封體98，並且包封體98被顯示為虛線以指示它可能存在或可能不存在於所得封裝件中。由此形成封裝件102。封裝件102包括光學引擎100及與封裝組件 20接合的抬升模組24。

參考圖7，根據一些實施例，封裝組件20進一步接合至封裝組件104。可以經由焊料區21來實現接合。根據一些實施例，封裝組件104可以包括有機中介物、印刷電路板、附加封裝件或其類似者。所得封裝件被稱為光子封裝件110。

圖7也示出了封裝件110的示例使用，其中光訊號經由邊緣耦合器90耦合到光子晶粒72中。安裝光纖112並與邊緣耦合器90對齊。雷射光束114可以從光纖112投射出來並進入邊緣耦合器90，邊緣耦合器90經由波導88接收光訊號並傳輸光訊號。

圖8至圖10示出了根據各種實施例的抬升模組24的一些示例結構。圖8至圖10所示的結構可以是圖7中區115所示的結構。圖8所示的結構與圖7所示的結構基本相同，其中抬升模組24包括延伸到基底26的相對側(頂側和底側)的穿孔28。根據這些實施例，使用單一抬升模組24，並且其高度被設計為足夠大，使得抬升模組24具有足夠的機械強度來為上覆的薄化電子晶粒52提供足夠的機械支撐以免斷裂。

根據替代實施例，如圖9所示，抬升模組24包括基底120和在基底120中形成的穿孔28。根據一些實施例，基底120是半導體基底，因此在下文中稱為半導體基底120。根據替代實施例，基底120也是介電基底，並且可以由介電材料形成，介電材料可以是無機介電材料或有機介電材料。舉例而言，基底120可以由樹脂、環氧樹脂、氧化矽、氮化矽、氮氧化矽、碳氮化矽、玻璃或其類似者形成或包括樹脂、環氧樹脂、氧化矽、氮化矽、氮氧化矽、碳氮化矽、玻璃或其類似者。

根據一些實施例，當基底120是半導體基底時可以由矽形成。穿孔28也可以由銅、鎳、鎢、鋁或其合金形成或包括銅、鎳、鎢、鋁或其合金。形成介電隔離區130，以包圍穿孔28，並且使穿孔28與基底120電去耦(electrically decouple)。根據一些實施例，儘管抬升模組24包括半導體基底，但也不含主動裝置和被動裝置。

如圖9所示的抬升模組24可以包括基底120上的頂部介電層122和基底120下的底部介電層126。重分佈線(未示出)可以形成在介電層126中。介電層122和介電層126可以由氧化矽、氮化矽、氮氧化矽、碳氧化矽、低介電常數(low-k)介電材料及/或其類似者形成或包括氧化矽、氮化矽、氮氧化矽、碳氧化矽、low-k介電材料及/或其類似者。根據一些實施例，接合墊124和接合墊128分別形成在抬升模組24的頂面和底面處，並且可以由銅、鈦、鎳、鋁及/或其類似者形成或包括銅、鈦、鎳、鋁及/或其類似者。

根據一些實施例，接合墊124與相應的接合墊128垂直對齊，並且也與相應的連接穿孔28垂直對齊。因此，抬升模組24的作用是垂直連接電訊號/電壓，但不會橫向重新佈線訊號。根據替代實施例，介電層122和介電層126中的金屬線/通孔可以橫向重新佈線電訊號，且接合墊128的間距可以大於或小於接合墊124的間距。

圖10示出了根據一些實施例的多個抬升模組24的使用。在圖式的示例中，兩個抬升模組24A和24B(統稱為抬升模組24)被堆疊。根據其他實施例，可以堆疊更多的抬升模組，例如三個、 四個或更多個抬升模組24。多個抬升模組24可以經由焊料區140接合。根據一些實施例，底膠142可以配置在相鄰抬升模組24之間，以保護焊料區140。根據替代實施例，相鄰抬升模組24之間不配置底膠。根據這些實施例的包封體46可以是模製底膠，其填入相鄰抬升模組24之間的間隙。包封體46中還封裝有抬升模組和裝置晶粒40(圖7)。

可以理解的是，採用多個抬升模組24可以增加包封體46的總厚度，並且更多的抬升模組24與較厚的包封體46組合可以提供更高的機械強度來支撐上覆的電子晶粒52，使得電子晶粒52可以薄化而不用擔心斷裂。此外，由於穿孔28可能具有錐形輪廓，較厚的抬升模組24可能會導致穿孔28的寬度(或直徑)增加，這意味著穿孔28的間距P1(圖5)可能必須大於電子晶粒52中的穿孔64的間距P2。透過用多個較薄的抬升模組24代替單一較厚的抬升模組24，多個較薄的抬升模組24中的穿孔28可以具有較小的間距，並且較小的間距可以與上覆的穿孔64的間距P2相符。

根據一些實施例，每一抬升模組24A和24B可具有參考圖1、圖8和圖9所討論的結構並採用其材料。另外，多個抬升模組24的結構可以彼此相同，也可以彼此不同。舉例而言，每一抬升模組24A和24B可以採用參考圖1、8和9示出和討論的任何結構的任何組合。另外，多個抬升模組24中穿孔28的間距可以彼此相同，也可以彼此不同。根據一些實施例，多個抬升模組(例如抬升模組24A和24B)中的穿孔28垂直對齊。

在上述實施例中，根據一些實施例討論一些製程和特徵，以形成三維(3D)封裝。也可能包括其他特徵和製程。舉例而言，可 以包括測試結構，以協助3D封裝或3DIC裝置的驗證測試(verification testing)。測試結構可以包括例如形成在重分佈層中或基底上的測試接墊，其允許3D封裝或3DIC的測試、探針及/或探針卡的使用及其類似者。驗證測試可以在中間結構以及最終結構上執行。另外，本文所揭露的結構和方法可以與併入已知良好晶粒(known good dies)的中間驗證的測試方法結合使用，以增加產量並減少成本。

本揭露的實施例具有一些有利的特徵。藉由將抬升模組接合至封裝件基底、封裝抬升模組以及將電子晶粒接合至抬升模組，可以將電子晶粒的高度升高到，例如比也接合至封裝組件的裝置晶粒高的水平。這使得光子晶粒暴露得更多，也更方便光子晶粒對準光學裝置。舉例而言，如果不使用抬升模組，由於電子晶粒較薄，光子晶粒可能離下伏的封裝組件太近，這使得光纖的對準和安裝變得非常困難。

此外，藉由採用抬升模組並將抬升模組封裝在包封體中，可以為薄化電子晶粒提供機械強度更強的結構來接合。電子晶粒損壞的可能性較小。另外，由於電子晶粒不易形成斷裂，因此無需為了增強強度而將電子晶粒加厚，而電子晶粒加厚反而會導致其中形成的穿孔變大，進而需要形成更大的電子晶粒。

根據一些實施例，一種方法包括將第一模組接合在封裝組件上，其中第一模組包括基底；貫穿基底的穿孔；將第一模組模封在模製化合物中；將電子晶粒接合在第一模組上；並將光子晶粒接合在電子晶粒上。在一實施例中，模封第一模組包括將模製化合物配置在第一模組上，並執行平坦化製程，以暴露出穿孔和基底。

在一實施例中，第一模組經由第一多個焊料區接合在封裝組件上，其中第一多個焊料區物理接觸穿孔的底端；且電子晶粒經由第二多個焊料區接合在第一模組上，其中第二多個焊料區物理接觸穿孔的頂端。在一實施例中，第一模組中的基底是介電基底。在一實施例中，該方法還包括將第二模組接合在封裝組件上，其中第二模組與第一模組堆疊。在一實施例中，第二模組接合在第一模組和封裝組件之間。

在一實施例中，第一模組和第二模組具有相同的結構。在一實施例中，第一模組中的穿孔與第二模組中的穿孔一對一對應垂直對齊。在一實施例中，該方法還包括將裝置晶粒接合在封裝組件上，其中裝置晶粒也模封在模製化合物中。在一實施例中，第一模組不含主動裝置和被動裝置。在一實施例中，第一模組不含水平導線。

根據一些實施例，結構包括封裝件基底；第一模組在封裝件基底上並電耦合至封裝件基底，其中第一模組包括基底；及貫穿基底的穿孔；模封第一模組的模製化合物；電子晶粒在第一模組上並接合至第一模組，其中電子晶粒經由第一模組電耦合至封裝件基底，以及光子晶粒在電子晶粒上並訊號耦合至電子晶粒。

在一實施例中，穿孔的第一頂面與基底的第二頂面共面，並且其中穿孔中的第一底面與基底的第二底面共面。在一實施例中，第一模組中不含水平導線。在一實施例中，第一模組的第一頂面與模製化合物的第二頂面共面。在一實施例中，結構更包括接合在第一模組和封裝件基底之間的第二模組。在一實施例中，第一模組與第二模組相同。

根據一些實施例，結構包括模組，該模組包括由均質介電材料形成的介電基底；及多個貫穿介電基底的金屬柱(metal post)；下伏於多個金屬柱並接觸其底面的第一多個焊料區；上覆於多個金屬柱並接觸其頂面的第二多個焊料區；在第二多個焊料區上並接合至第二多個焊料區的電子晶粒；以及在電子晶粒上並接合至電子晶粒的光子晶粒。

在一實施例中，結構更包括包封體，其中模組位於包封體中。在一實施例中，該結構更包括第一底膠，其中第一多個焊料區在第一底膠中；及第二底膠，其中第二多個焊料區在第二底膠中。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。

20、104:封裝組件

21、30、42:焊料區

24:抬升模組

26:介電基底

28、64:穿孔

32、54、74:基底

34:積體電路

36、56:內連線結構

38:金屬墊

40:裝置晶粒

44、96:底膠

46、98:包封體

102、110:封裝件

52:電子晶粒

72:光子組件(光子晶粒)

78:積體電路裝置

82:介電層

84:介電區

90:邊緣耦合器

92:調變器

100:光學引擎

112:光纖

114:雷射光束

115:區

Claims (10)

1. 一種光子封裝件的形成方法，包括：將第一模組接合至封裝組件上，其中所述第一模組包括：基底；及穿孔，貫穿所述基底；模封所述第一模組在模製化合物中；在模封所述第一模組在所述模製化合物中之後，將電子晶粒接合至所述第一模組上；及將光子晶粒接合至所述電子晶粒上。
2. 如請求項1所述的形成方法，其中所述模封所述第一模組包括：將所述模製化合物配置在所述第一模組上；及執行平坦化製程，以暴露出所述穿孔和所述基底。
3. 如請求項1所述的形成方法，其中：所述第一模組經由第一多個焊料區接合在所述封裝組件上，其中所述第一多個焊料區物理接觸所述穿孔的底端；及所述電子晶粒經由第二多個焊料區接合在所述第一模組上，其中所述第二多個焊料區物理接觸所述穿孔的頂端。
4. 如請求項1所述的形成方法，更包括將第二模組接合在所述封裝組件上，其中所述第二模組與所述第一模組堆疊。
5. 如請求項1所述的形成方法，更包括將裝置晶粒接合在所述封裝組件上，其中所述裝置晶粒也模封在所述模製化合物中。
6. 如請求項1所述的形成方法，其中所述第一模組不含主動裝置和被動裝置。
7. 如請求項1所述的形成方法，其中所述第一模組不含水平導線。
8. 一種光子封裝件，包括：封裝件基底；第一模組，在所述封裝件基底上並電耦合至所述封裝件基底，其中所述第一模組包括：基底；及穿孔，貫穿所述基底；模製化合物，模封所述第一模組，其中所述第一模組的第一頂面與所述模製化合物的第二頂面共面；電子晶粒，在所述第一模組上且接合至所述第一模組，其中所述電子晶粒經由所述第一模組電耦合至所述封裝件基底；及光子晶粒，在所述電子晶粒上且訊號耦合至所述電子晶粒。
9. 一種光子封裝件，包括：模組，包括：介電基底，由均質介電材料形成；及多個金屬柱，貫穿所述介電基底； 第一多個焊料區，下伏並接觸所述多個金屬柱的底面；第二多個焊料區，上覆並接觸所述多個金屬柱的頂面；模製化合物，模封所述模組，其中所述第一模組的第一頂面與所述模製化合物的第二頂面共面；電子晶粒，在所述第二多個焊料區上並接合至所述第二多個焊料區；及光子晶粒，在所述電子晶粒上並接合至所述電子晶粒。
10. 如請求項9所述的光子封裝件，更包括：第一底膠，其中所述第一多個焊料區在所述第一底膠中；及第二底膠，其中所述第二多個焊料區在所述第二底膠中。

Images