[go: up one dir, main page]

DE102023129232A1 - Photonik-packages mit modulen und herstellungsverfahren dafür - Google Patents

Photonik-packages mit modulen und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102023129232A1
DE102023129232A1 DE102023129232.3A DE102023129232A DE102023129232A1 DE 102023129232 A1 DE102023129232 A1 DE 102023129232A1 DE 102023129232 A DE102023129232 A DE 102023129232A DE 102023129232 A1 DE102023129232 A1 DE 102023129232A1
Authority
DE
Germany
Prior art keywords
module
substrate
die
vias
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023129232.3A
Other languages
English (en)
Inventor
Ming-Fa Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023129232A1 publication Critical patent/DE102023129232A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10P50/00
    • H10W20/20
    • H10W70/093
    • H10W70/635
    • H10W70/65
    • H10W72/20
    • H10W74/016
    • H10W74/111
    • H10W74/117
    • H10W74/141
    • H10W90/701
    • H10W99/00
    • H10W72/07236
    • H10W74/15
    • H10W80/314
    • H10W80/327
    • H10W90/297
    • H10W90/722
    • H10W90/724
    • H10W90/732
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Verfahren umfasst ein Bonden eines Moduls über einer Packagekomponente. Das Modul weist ein Substrat und Durchkontaktierungen auf, die das Substrat durchdringen. Das Verfahren umfasst weiterhin Folgendes: Umspritzen des Moduls mit einer Formmasse; Bonden eines Elektronik-Dies an das Modul; und Bonden eines Photonik-Dies über dem Elektronik-Die.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 17. Mai 2023 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/502.684 und dem Titel „SiPH (silicon photonic) by CoCoS (chip-on-chip-on-substrate) Solution" [„SiPH-Photonik durch CoCoS-Konzept (Chip-auf-Chip-auf-Substrat-Konzept"], die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Elektrische Signalgabe und -verarbeitung sind eines von mehreren Verfahren zur Signalübertragung und -verarbeitung. Optische Signalgabe und -verarbeitung sind in den letzten Jahren in immer mehr Anwendungsgebieten zum Einsatz gekommen, insbesondere aufgrund der Verwendung von faseroptischen Anwendungen für die Signalübertragung.
  • Die optische Signalgabe und -verarbeitung werden typischerweise mit der elektrischen Signalgabe und -verarbeitung kombiniert, um vollwertige Anwendungen bereitzustellen. Zum Beispiel können optische Fasern für eine Langstrecken-Signalübertragung verwendet werden, und elektrische Signale können für eine Kurzstrecken-Signalübertragung sowie zur Verarbeitung und Steuerung verwendet werden. Dementsprechend werden Vorrichtungen, die optische und elektrische Komponenten kombinieren, für die Umwandlung zwischen optischen und elektrischen Signalen sowie für deren Verarbeitung hergestellt. Daher können Packages sowohl Optik-Dies (Photonik-Dies) mit optischen Vorrichtungen als auch Elektronik-Dies mit elektronischen Vorrichtungen umfassen.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Photonik-Packages gemäß einigen Ausführungsformen.
    • Die 8 bis 10 zeigen Schnittansichten einiger Erhöhungsmodule gemäß einigen Ausführungsformen.
    • 11 zeigt einen Prozessablauf zum Herstellen eines Photonik-Packages gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90° gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Es werden ein Photonik-Package und ein Verfahren zu dessen Herstellung bereitgestellt. Bei einigen Ausführungsformen wird ein Erhöhungsmodul an ein Packagesubstrat gebondet und dann in einem Verkapselungsmaterial verkapselt. Das Erhöhungsmodul enthält Durchkontaktierungen. Ein Elektronik-Die (der auch als ein E-Die bezeichnet wird) ist über dem Erhöhungsmodul angeordnet und an dieses gebondet, und ein Photonik-Die (der auch als ein P-Die oder ein PIC bezeichnet wird) kann über dem Elektronik-Die angeordnet werden und an diesen gebondet werden. Das Erhöhungsmodul dient zum Vergrößern der Höhe des Elektronik-Dies, sodass sein Abstand von dem Packagesubstrat vergrößert wird. Durch die Verwendung des Erhöhungsmoduls zum Bereitstellen einer mechanischen Abstützung kann der Elektronik-Die auch dünn sein, ohne Bedenken wegen eines Bruchs haben zu müssen. Ausführungsformen, die hier erörtert werden, sollen Beispiele dafür geben, wie der Gegenstand der vorliegenden Offenbarung hergestellt oder verwendet werden kann, und ein Durchschnittsfachmann dürfte ohne Weiteres Modifikationen erkennen, die vorgenommen werden können, ohne von dem beabsichtigten Schutzumfang unterschiedlicher Ausführungsformen abzuweichen. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet. Verfahrensausführungsformen können zwar als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Photonik-Packages gemäß einigen Ausführungsformen. Die entsprechenden Prozesse sind schematisch in einem Prozessablauf 200 angegeben, der in 11 gezeigt ist.
  • In 1 wird gemäß einigen Ausführungsformen eine Packagekomponente 20 zum Befestigen anderer Packagekomponenten bereitgestellt. Die Packagekomponente 20 kann ein Packagesubstrat, einen Interposer, eine gedruckte Leiterplatte, ein Package mit anderen Packagekomponenten, wie etwa Vorrichtungs-Dies, oder dergleichen umfassen. Auf einer Oberseite und einer Unterseite der Packagekomponente 20 werden elektrisch leitfähige Strukturelemente (nicht dargestellt) hergestellt und durch elektrisch leitende Pfade (wie etwa Metallleitungen, Durchkontaktierungen oder dergleichen; nicht dargestellt) in der Packagekomponente 20 elektrisch miteinander verbunden. Wenn die Packagekomponente 20 ein Packagesubstrat ist, kann sie eine Mehrzahl von dielektrischen Schichten (wie etwa organischen dielektrischen Schichten) aufweisen, wobei in der Mehrzahl von dielektrischen Schichten Umverteilungsleitungen hergestellt sind. Wenn die Packagekomponente 20 ein Interposer ist, kann sie ein Halbleitersubstrat, Umverteilungsleitungen (wie etwa Metallleitungen und Durchkontaktierungen) auf gegenüberliegenden Seiten des Halbleitersubstrats und Halbleiter-Durchkontaktierungen in dem Halbleitersubstrat aufweisen, um die Umverteilungsleitungen auf den gegenüberliegenden Seiten des Halbleitersubstrats miteinander zu verbinden.
  • Es wird ein Erhöhungsmodul 24 hergestellt. Der entsprechende Prozess ist als ein Prozess 202 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Gemäß einigen Ausführungsformen weist das Erhöhungsmodul 24 ein dielektrisches Substrat 26 und Durchkontaktierungen (die auch als Dielektrikum-Durchkontaktierungen oder Metallsäulen bezeichnet werden) 28 auf, die das dielektrische Substrat 26 durchdringen. Das dielektrische Substrat 26 kann aus einem homogenen dielektrischen Material hergestellt werden, das ein anorganisches oder ein organisches dielektrisches Material sein kann. Das dielektrische Substrat 26 kann zum Beispiel aus einem Harz, einem Epoxid, Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbonitrid, Glas oder dergleichen hergestellt werden oder dieses enthalten.
  • Gemäß einigen Ausführungsformen werden Durchkontaktierungen 28 aus einem metallischen Material wie Kupfer, Aluminium, Wolfram, Nickel oder dergleichen oder Legierungen davon hergestellt, oder sie enthalten diese. Eine Oberseite der Durchkontaktierungen 28 kann koplanar mit einer Oberseite des Substrats 26 sein, und eine Unterseite der Durchkontaktierungen 28 kann koplanar mit einer Unterseite des Substrats 26 sein. Bei einigen Ausführungsformen werden Lotbereiche 30 an und in Kontakt mit unteren Enden der Durchkontaktierungen 28 erzeugt.
  • Gemäß einigen Ausführungsformen umfasst die Herstellung des Erhöhungsmoduls 24 Folgendes: Bereitstellen eines unbeschichteten Substrats; Ätzen des unbeschichteten Substrats, um Öffnungen zu erzeugen; Füllen der Öffnungen mit einem metallischen Material; und Durchführen eines Planarisierungsprozesses zum Entfernen von überschüssigen Teilen des metallischen Materials, sodass eine Oberfläche des metallischen Materials koplanar mit einer Oberfläche des Substrats 26 ist. Wenn das unbeschichtete Substrat ein dielektrisches Substrat ist, können die Durchkontaktierungen 28 in physischem Kontakt mit dem Substrat sein. Wenn das unbeschichtete Substrat ein Halbleitersubstrat ist, können die Durchkontaktierungen 28 jeweils durch einen dielektrischen Isolationsbelag von dem Substrat getrennt werden. Das Erhöhungsmodul 24 kann auf Waferebene hergestellt werden, und mit einem Zersägungsprozess kann der jeweilige Wafer in eine Mehrzahl von identischen Erhöhungsmodulen 24 zertrennt werden.
  • Es versteht sich, dass das in 1 gezeigte Erhöhungsmodul 24 lediglich ein Beispiel ist und das Erhöhungsmodul 24 auch andere Strukturen haben kann. Zum Beispiel sind in den 8 bis 10 einige beispielhafte geeignete Strukturen gezeigt. Bei einigen Ausführungsformen enthält das Erhöhungsmodul 24 keine aktiven Vorrichtungen (wie etwa Transistoren oder Dioden) und möglicherweise keine passiven Vorrichtungen (wie etwa Kondensatoren, Widerstände, Induktoren oder dergleichen).
  • Bei einigen Ausführungsformen enthält das Erhöhungsmodul 24 keine horizontalen leitfähigen Leitungen, die Längsrichtungen haben, die parallel zu der Oberseite des Substrats 26 sind. Anders ausgedrückt, das Erhöhungsmodul 24 wird nicht zum horizontalen Trassieren von Signalen und Strömen/Spannungen verwendet. Vielmehr wird das Erhöhungsmodul 24 für eine vertikale elektrische Verbindung verwendet. Bei einigen Ausführungsformen enthält das Substrat 26 keine anderen leitfähigen Strukturelemente als die Durchkontaktierungen 28. Bei alternativen Ausführungsformen kann das Erhöhungsmodul 24 horizontale leitfähige Leitungen enthalten, die Signale/Ströme/Spannungen umtrassieren.
  • Außerdem wird ein Vorrichtungs-Die 40 bereitgestellt. Bei einigen Ausführungsformen weist der Vorrichtungs-Die 40 einen Schalt-Die für den Betrieb des Elektronik-Dies und des Photonik-Dies auf, die in späteren Prozessen gebondet werden. Der Vorrichtungs-Die 40 kann außerdem Logik-Dies, Speicher-Dies (wie etwa Speicherstapel), unabhängige passive Vorrichtungen (IPDs), wie etwa unabhängige Kondensator-Dies, Packages mit Vorrichtungs-Dies darin oder dergleichen aufweisen.
  • Gemäß einigen beispielhaften Ausführungsformen weist der Vorrichtungs-Die 40 ein Halbleitersubstrat 32, das ein Siliziumsubstrat sein kann, und eine integrierte Schaltung 34 (die zum Beispiel Transistoren enthalten kann) auf einer Oberfläche des Halbleitersubstrats 32 auf. Auf dem Halbleitersubstrat 32 wird eine Interconnect-Struktur 36 hergestellt. Die Interconnect-Struktur 36 kann Metallleitungen, Durchkontaktierungen, Kontaktstifte und/oder dergleichen aufweisen, die mit der integrierten Schaltung 34 elektrisch verbunden sind. Auf einer Unterseite des Vorrichtungs-Dies 40 können Metallpads 38 und Lotbereiche 42 hergestellt werden, die zum Bonden dienen.
  • In 2 werden das Erhöhungsmodul 24 und der Vorrichtungs-Die 40 an die Packagekomponente 20 gebondet. Der entsprechende Prozess ist als ein Prozess 204 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Der Bondprozess kann ein Platzierungsprozess sein, in dem die Lotbereiche 30 und 42 zu den Bondpads (nicht dargestellt) der Packagekomponente 20 ausgerichtet werden, und anschließend wird ein Aufschmelzprozess zum Aufschmelzen der Lotbereiche 30 und 42 durchgeführt. Bei einigen Ausführungsformen wird der Bondprozess auf Waferebene durchgeführt, wobei die Packagekomponente 20 ein Packagesubstratstreifen mit einer Mehrzahl von Packagesubstraten, ein Interposer mit einer Mehrzahl von Interposern oder dergleichen sein kann. Eine Mehrzahl von identischen Erhöhungsmodulen 24 und eine Mehrzahl von Vorrichtungs-Dies 40 werden an die jeweiligen tieferliegenden Packagesubstrate, Interposer oder dergleichen in der Packagekomponente 20 gebondet.
  • Bei alternativen Ausführungsformen wird der Bondprozess auf der Die-Ebene durchgeführt, wobei die Packagekomponente 20 ein diskretes Packagesubstrat, ein diskreter Interposer oder dergleichen ist und nur ein Erhöhungsmodul 24 an die Packagekomponente 20 gebondet wird. Es kann nur ein Vorrichtungs-Die 40 oder aber eine Mehrzahl von Vorrichtungs-Dies 40 an ein und dieselbe Packagekomponente 20 gebondet werden. Nach dem Bonden kann der Vorrichtungs-Die 40 über die leitenden Pfade in der Packagekomponente 20 elektrisch und signalmäßig mit den Durchkontaktierungen 28 verbunden werden.
  • Dann wird eine Unterfüllung 44 in einen Spalt zwischen dem Erhöhungsmodul 24 und der tieferliegenden Packagekomponente 20 und in einen Spalt zwischen dem Vorrichtungs-Die 40 und der tieferliegenden Packagekomponente 20 eingebracht. Der entsprechende Prozess ist als ein Prozess 206 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Anschließend wird ein Härtungsprozess zum Härten der Unterfüllung 44 durchgeführt. Die Unterfüllung 44 kann ein Grundmaterial, wie etwa ein Polymer, ein Harz, ein Epoxid und/oder dergleichen, und Füllstoffteilchen (die aus einem dielektrischen Material wie Siliziumdioxid, Aluminiumoxid oder dergleichen hergestellt sein können) in dem Grundmaterial enthalten.
  • In 3 wird ein Verkapselungsprozess zum Verkapseln des Erhöhungsmoduls 24 und des Vorrichtungs-Dies 40 in einem Verkapselungsmaterial 46 durchgeführt. Der entsprechende Prozess ist als ein Prozess 208 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Bei einigen Ausführungsformen ist das Verkapselungsmaterial 46 eine Formmasse, eine Formunterfüllung, ein Epoxid, ein Harz oder dergleichen. Das Verkapselungsmaterial 46 kann ebenfalls ein Grundmaterial, wie etwa ein Polymer, ein Harz, ein Epoxid und/oder dergleichen, und Füllstoffteilchen (die aus einem dielektrischen Material wie Siliziumdioxid, Aluminiumoxid oder dergleichen hergestellt sein können) in dem Grundmaterial enthalten.
  • Anschließend wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung) oder ein maschineller Schleifprozess, durchgeführt, um überschüssige Teile des Verkapselungsmaterials 46 zu entfernen und das Erhöhungsmodul 24 freizulegen. Der entsprechende Prozess ist als ein Prozess 210 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Wenn der Vorrichtungs-Die 40 ein Halbleitersubstrat 32 aufweist, wird auch dieses planarisiert, und eine Rückseite des Halbleitersubstrats 32 wird freigelegt. Bei einigen Ausführungsformen, bei denen das Erhöhungsmodul 24 ein (dielektrisches oder Halbleiter-)Substrat 26 und Durchkontaktierungen 28 mit einer koplanaren Oberseite aufweist, sind nach der Planarisierung die Oberseiten des Substrats 26 und der Durchkontaktierungen 28 planarisiert und sind daher koplanar mit der Oberseite des Verkapselungsmaterials 46. Bei alternativen Ausführungsformen, bei denen das Erhöhungsmodul 24 eine in 9 gezeigte Struktur hat, wird eine Oberseite von oberen leitfähigen Strukturelementen 124 (wie etwa Metallpads) freigelegt. In der gesamten Beschreibung wird die in 4 gezeigte Struktur als ein neu konfigurierter Wafer 48 bezeichnet.
  • Bei einigen Ausführungsformen, bei denen die Packagekomponente 20 eine Waferebene-Komponente ist, wird ein Vereinzelungsprozess zum Zertrennen des neu konfigurierten Wafers 48 in eine Mehrzahl von Packages 48' durchgeführt, die jeweils das Erhöhungsmodul 24 aufweisen. Der entsprechende Prozess ist als ein Prozess 212 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist.
  • In 5 wird ein Elektronik-Die 52 an ein Package 48' und an das Erhöhungsmodul 24 gebondet. Der entsprechende Prozess ist als ein Prozess 214 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Der Elektronik-Die 52 kann ein Halbleitervorrichtungs-Die (-Chip) sein, der mittels elektrischer Signale mit Photonik-Komponenten kommuniziert. Bei einigen Ausführungsformen weist der Elektronik-Die 52 ein Halbleitersubstrat 54, eine Interconnect-Struktur 56 und elektrische Verbindungselemente 58 auf, die zum Beispiel leitfähige Pads, leitfähige Säulen oder dergleichen sein können. Auf einer Oberseite des Elektronik-Dies 52 können bei einigen Ausführungsformen Metallpads 66 und Lotbereiche 68 hergestellt werden.
  • Der Elektronik-Die 52 kann integrierte Schaltungen 53 zum Verbinden mit einer später gebondeten Photonik-Komponente 72 aufweisen (die auch als ein Photonik-Die bezeichnet wird; siehe 6). Die integrierten Schaltungen 53 können Schaltungen zum Steuern des Betriebs der Photonik-Komponente 72 sein. Die integrierten Schaltungen 53 können zum Beispiel Kontroller, Treiber, Verstärker oder dergleichen oder Kombinationen davon aufweisen. Der Elektronik-Die 52 kann auch einen Hauptprozessor (CPU) aufweisen. Bei einigen Ausführungsformen haben Schaltungen 53 die Funktion, elektrische Signale zu verarbeiten, die von der Photonik-Komponente 72 empfangen werden. Der Elektronik-Die 52 kann bei einigen Ausführungsformen außerdem eine Hochfrequenz-Signalübertragung der Photonik-Komponente 72 entsprechend (digitalen oder analogen) elektrischen Signalen steuern, die von einer anderen Vorrichtung oder einem anderen Die empfangen werden. Bei einigen Ausführungsformen kann der Elektronik-Die 52 einen Parallel-Serien-Wandler / Serien-Parallel-Wandler (SerDes) aufweisen. Auf diese Weise kann der Elektronik-Die 52 als Teil einer Eingabe-/Ausgabe-Schnittstelle (E/A-Schnittstelle) zwischen optischen und elektrischen Signalen fungieren.
  • Bei einigen Ausführungsformen wird der Elektronik-Die 52 durch Lotbondung an das Erhöhungsmodul 24 gebondet, wobei Lotbereiche 60 verwendet werden. Bei alternativen Ausführungsformen wird der Elektronik-Die 52 durch Hybridbondung (die Dielektrikum-Dielektrikum-Bondung und Metall-Metall-Bondung umfasst), Metall-Metall-Direktbondung oder dergleichen an das Erhöhungsmodul 24 gebondet.
  • Bei einigen Ausführungsformen werden Durchkontaktierungen 64 so hergestellt, dass sie das Halbleitersubstrat 54 durchdringen. Die Durchkontaktierungen 64 werden zum elektrischen Verbinden eines später gebondeten Photonik-Dies 72 (6) mit den Durchkontaktierungen 28 in dem Erhöhungsmodul 24 und gegebenenfalls mit dem Vorrichtungs-Die 40 über die leitenden Pfade in der Packagekomponente 20 verwendet. Bei einigen Ausführungsformen wird jede der Durchkontaktierungen 64 in einer eineindeutigen Entsprechung mit einer der Durchkontaktierungen 28 elektrisch verbunden. Außerdem können die Durchkontaktierungen 64 vertikal zu entsprechenden Lotbereichen 60, entsprechenden Durchkontaktierungen 28 und entsprechenden Lotbereichen 30 ausgerichtet werden.
  • Eine Dicke T1 des Erhöhungsmoduls 24 ist größer als eine Dicke T2 des Elektronik-Dies 52. Bei einigen Ausführungsformen kann ein Verhältnis T1/T2 größer als 1,5, größer als 2 oder größer als 5 sein und kann etwa 2 bis etwa 10 betragen. Dementsprechend kann dadurch, dass das Erhöhungsmodul 24 zwischen den Elektronik-Die 52 und die Packagekomponente 20 gebondet wird, statt den Elektronik-Die 52 direkt an die Packagekomponente 20 zu bonden, das Niveau / die Höhe des Elektronik-Dies 52 vergrößert werden. Da der Elektronik-Die 52 dünn ist, wäre andernfalls der später gebondete Photonik-Die 72 (6) zu dicht an der Packagekomponente 20, und es wäre schwierig, die optische Faser zu dem Kantenkoppler in dem Photonik-Die 72 auszurichten. Da der Elektronik-Die 52 dünn ist und außerdem die Packagekomponente 20 einen Wärmeausdehnungskoeffizienten (WAK) haben kann, der signifikant höher als der WAK des Elektronik-Dies 52 ist, kann der Elektronik-Die 52 brechen. Es versteht sich, dass diese Probleme nicht durch Herstellen eines dicken Elektronik-Dies 52 gelöst werden können, da ein dicker Elektronik-Die 52 eine große Querabmessung der Durchkontaktierungen 64 erfordert, sodass der Elektronik-Die 52 vergrößert werden muss.
  • Bei einigen Ausführungsformen ist eine Querabmessung (wie etwa eine Breite) W1 des Erhöhungsmoduls 24 gleich einer Querabmessung (wie etwa einer Breite) W2 des Elektronik-Dies 52. Bei alternativen Ausführungsformen ist die Querabmessung W1 des Erhöhungsmoduls 24 größer als die Querabmessung W2 des Elektronik-Dies 52. Dadurch kann die Größe des Elektronik-Dies 52 klein gehalten werden, während die Durchkontaktierungen 28 größer hergestellt werden können, damit sie zu dem dickeren Erhöhungsmodul 24 passen, sodass der Herstellungsprozess für das Erhöhungsmodul 24 einfacher ist. Bei einigen Ausführungsformen ist ein Abstand P1 der Durchkontaktierungen 28 gleich einem Abstand P2 der Durchkontaktierungen 64. Bei alternativen Ausführungsformen ist der Abstand P1 der Durchkontaktierungen 28 größer als der Abstand P2 der Durchkontaktierungen 64.
  • Dann wird eine Unterfüllung 70 in einen Spalt zwischen dem Elektronik-Die 52 und dem tieferliegenden Package 48' eingebracht. Der entsprechende Prozess ist als ein Prozess 216 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Anschließend wird ein Härtungsprozess zum Härten der Unterfüllung 70 durchgeführt. Die Unterfüllung 70 kann ebenfalls ein Grundmaterial, wie etwa ein Polymer, ein Harz, ein Epoxid und/oder dergleichen, und Füllstoffteilchen (die aus einem dielektrischen Material wie Siliziumdioxid, Aluminiumoxid oder dergleichen hergestellt sein können) in dem Grundmaterial enthalten.
  • Bei einigen Ausführungsformen, die in 5 gezeigt sind, zeigt eine Vorderseite des Elektronik-Dies 52 zu dem Erhöhungsmodul 24, und eine Rückseite zeigt nach oben. Bei alternativen Ausführungsformen kann die Vorderseite des Elektronik-Dies 52 nach oben zeigen, und die Rückseite kann zu dem Erhöhungsmodul 24 zeigen.
  • 6 zeigt das Bonden des Photonik-Dies 72 an den Elektronik-Die 52 gemäß einigen Ausführungsformen. Der entsprechende Prozess ist als ein Prozess 218 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Nachstehend wird eine beispielhafte Struktur des Photonik-Dies 72 erörtert. Es versteht sich, dass der Photonik-Die 72 auch eine andere geeignete Struktur haben kann, was ebenfalls innerhalb des Schutzumfangs der vorliegenden Offenbarung liegt. Der Photonik-Die 72 kann ein Substrat 74 aufweisen. Das Substrat 74 kann ein Halbleitersubstrat sein, wie etwa ein Siliziumsubstrat, ein Siliziumgermaniumsubstrat oder ein Substrat, das aus anderen Halbleitermaterialien hergestellt ist.
  • Bei einigen Ausführungsformen werden auf einer Vorderseite (der dargestellten Unterseite) des Substrats 74 integrierte Schaltungsvorrichtungen 78 hergestellt, die bei einigen Ausführungsformen zum Unterstützen der Funktionalität des Photonik-Dies verwendet werden. Die integrierten Schaltungsvorrichtungen 78 können aktive Vorrichtungen wie Transistoren und/oder Dioden aufweisen. Die integrierten Schaltungsvorrichtungen 78 können auch passive Vorrichtungen wie Kondensatoren, Widerstände oder dergleichen aufweisen.
  • Auf einer Seite des Substrats 74 wird eine Interconnect-Struktur 80 hergestellt, die dielektrische Schichten 82 und Metallleitungen und Durchkontaktierungen 83 in den dielektrischen Schichten 82 aufweisen kann. Bei einigen Ausführungsformen werden die dielektrischen Schichten 82 aus Siliziumoxid, Siliziumnitrid oder dielektrischen Low-k-Materialien hergestellt, die Dielektrizitätskonstanten (k-Werte) von weniger als etwa 3,5 haben können. Die Metallleitungen und Durchkontaktierungen 83 können aus Kupfer, Wolfram oder dergleichen hergestellt werden.
  • Bei einigen Ausführungsformen wird ein Teil der dielektrischen Schichten 82 in der Interconnect-Struktur 80 durch Ätzen entfernt und wird dann durch einen lichtdurchlässigen dielektrischen Bereich 84 ersetzt, der zum Beispiel aus Siliziumoxid hergestellt werden kann. Der dielektrische Bereich 84 kann Licht durchlassen und kann zum Senden eines Lichtstrahls von dem Kantenkoppler 90 nach oben verwendet werden. Bei einigen Ausführungsformen kann eine Mikrolinse (nicht dargestellt) in einem oberen Teil des Halbleitersubstrats 74 hergestellt werden, um den Lichtstrahl von einer höherliegenden optischen Faser (falls vorhanden; nicht dargestellt) zu empfangen oder um einen Lichtstrahl zu einer höherliegenden optischen Faser (nicht dargestellt) durchzulassen. Bei alternativen Ausführungsformen wird der dielektrische Bereich 84 nicht erzeugt, und die dielektrischen Schichten 82 erstrecken sich bis zu gegenüberliegenden Kanten des Photonik-Dies 72.
  • Der Photonik-Die 72 kann Photonik-Vorrichtungen wie Wellenleiter, Gitterkoppler, Kantenkoppler, Modulatoren und/oder dergleichen aufweisen. Bei einigen Ausführungsformen wird eine dielektrische Schicht 86 hergestellt, die Siliziumoxid, Siliziumnitrid oder dergleichen enthalten kann. Auf den dielektrischen Schichten 82 und dem dielektrischen Bereich 84 kann eine Siliziumschicht hergestellt werden. Die Siliziumschicht kann strukturiert werden und kann zum Herstellen von Wellenleitern 88 für eine interne Übertragung von optischen Signalen verwendet werden.
  • Der Kantenkoppler 90 kann zum Verbinden mit einem der Wellenleiter 88 hergestellt werden. Der Kantenkoppler 90 kann zum Empfangen von Licht von einer jeweiligen Lichtquelle oder optischen Signalquelle (wie etwa einer optischen Faser 112, die in 7 gezeigt ist) und zum Senden des Lichts an den Wellenleiter 88 verwendet werden. Außerdem können ein oder mehrere Modulatoren 92 hergestellt werden, die dann zum Modulieren der optischen Signale verwendet werden. Es versteht sich, dass die in 6 dargestellte Struktur nur schematisch ist und der Photonik-Die 72 verschiedene weitere Vorrichtungen und Schaltungen aufweisen kann, die zum Verarbeiten und Übertragen von optischen und elektrischen Signalen verwendet werden können, was bei einigen Ausführungsformen ebenfalls ins Auge gefasst wird.
  • Gemäß einigen Ausführungsformen wird eine Unterfüllung 96 in einen Spalt zwischen dem Elektronik-Die 52 und dem Photonik-Die 72 eingebracht. Der entsprechende Prozess ist als ein Prozess 220 in dem Prozessablauf 200 angegeben, der in 11 gezeigt ist. Dann wird ein Härtungsprozess zum Härten der Unterfüllung 96 durchgeführt. Die Unterfüllung 96 kann ebenfalls ein Grundmaterial, wie etwa ein Polymer, ein Harz, ein Epoxid und/oder dergleichen, und Füllstoffteilchen (die aus einem dielektrischen Material wie Siliziumdioxid, Aluminiumoxid oder dergleichen hergestellt sein können) in dem Grundmaterial enthalten.
  • Bei alternativen Ausführungsformen kann der Elektronik-Die 52 zuerst an den Photonik-Die 72 gebondet werden, um eine photonische Maschine 100 herzustellen, statt dass der Elektronik-Die 52 an das Package 48' gebondet wird und dann der Photonik-Die 72 an den Elektronik-Die 52 gebondet wird. Die photonische Maschine 100 wird dann an das Erhöhungsmodul 24 gebondet. Bei diesen Ausführungsformen kann auch ein weiteres Verkapselungsmaterial 98, das eine Formmasse sein kann, zum Verkapseln des Elektronik-Dies 52 verwendet werden. Dementsprechend kann die photonische Maschine 100 das Verkapselungsmaterial 98 enthalten (oder auch nicht), und das Verkapselungsmaterial 98 ist gestrichelt dargestellt, um anzugeben, dass es in dem resultierenden Package vorhanden sein oder auch nicht. Dadurch entsteht ein Package 102. Das Package 102 kann die photonische Maschine 100 und das an die Packagekomponente 20 gebondete Erhöhungsmodul 24 aufweisen.
  • In 7 wird die Packagekomponente 20 bei einigen Ausführungsformen weiter an eine Packagekomponente 104 gebondet. Die Bondung kann über Lotbereiche 21 erfolgen. Bei einigen Ausführungsformen kann die Packagekomponente 104 einen organischen Interposer, eine gedruckte Leiterplatte, ein weiteres Package oder dergleichen aufweisen. Das resultierende Package wird als ein Photonik-Package 110 bezeichnet.
  • 7 zeigt außerdem eine beispielhafte Nutzung des Packages 110, bei der optische Signale über den Kantenkoppler 90 in den Photonik-Die 72 eingekoppelt werden. Die optische Faser 112 wird an dem Kantenkoppler 90 befestigt und zu diesem ausgerichtet. Ein Laserstrahl 114 kann aus der optischen Faser 112 und in den Kantenkoppler 90 projiziert werden, der die optischen Signale empfängt und diese über den Wellenleiter 88 überträgt.
  • Die 8 bis 10 zeigen einige beispielhafte Strukturen des Erhöhungsmoduls 24 gemäß einigen Ausführungsformen. Die in diesen Figuren gezeigten Strukturen können die Strukturen umfassen, die in einem Bereich 115 von 7 gezeigt sind. Die in 8 gezeigte Struktur gleicht im Wesentlichen der in 7 gezeigten Struktur, wobei das Erhöhungsmodul 24 Durchkontaktierungen 28 aufweist, die sich bis zu gegenüberliegenden Seiten (Oberseite und Unterseite) des Substrats 26 erstrecken. Bei diesen Ausführungsformen wird nur ein Erhöhungsmodul 24 verwendet, und seine Höhe ist so groß konzipiert, dass das Erhöhungsmodul 24 eine angemessene mechanische Festigkeit hat, um eine ausreichende mechanische Abstützung für den höherliegenden dünnen Elektronik-Die 52 gegen Zerbrechen bereitzustellen.
  • Bei alternativen Ausführungsformen, die in 9 gezeigt sind, weist das Erhöhungsmodul 24 ein Substrat 120 und Durchkontaktierungen 28 auf, die in dem Substrat 120 hergestellt sind. Bei einigen Ausführungsformen ist das Substrat 120 ein Halbleitersubstrat und wird daher nachstehend als Halbleitersubstrat 120 bezeichnet. Bei alternativen Ausführungsformen ist das Substrat 120 ein dielektrisches Substrat, und es kann aus einem dielektrischen Material hergestellt werden, das ein anorganisches oder ein organisches dielektrisches Material sein kann. Das Substrat 120 kann zum Beispiel aus einem Harz, einem Epoxid, Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbonitrid, Glas oder dergleichen hergestellt werden oder dieses enthalten.
  • Wenn das Substrat 120 ein Halbleitersubstrat ist, kann es bei einigen Ausführungsformen aus Silizium hergestellt werden. Die Durchkontaktierungen 28 können auch hier aus Kupfer, Aluminium, Wolfram, Nickel oder Legierungen davon hergestellt werden oder diese enthalten. Es werden dielektrische Isolationsbereiche 130 erzeugt, um die Durchkontaktierungen 28 zu umschließen und sie von dem Substrat 120 elektrisch zu trennen. Bei einigen Ausführungsformen weist das Erhöhungsmodul 24 zwar ein Halbleitersubstrat, aber keine aktiven und passiven Vorrichtungen auf.
  • Das in 9 gezeigte Erhöhungsmodul 24 kann eine oder mehrere obere dielektrische Schichten 122 über dem Substrat 120 und eine oder mehrere untere dielektrische Schichten 126 unter dem Substrat 120 aufweisen. In der einen oder den mehreren dielektrischen Schichten 126 können Umverteilungsleitungen (nicht dargestellt) hergestellt werden. Die dielektrischen Schichten 122 und 126 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbid, dielektrischen Low-k-Materialien und/oder dergleichen hergestellt werden oder diese enthalten. Bei einigen Ausführungsformen werden Bondpads 124 und 128 auf der Oberseite bzw. der Unterseite des Erhöhungsmoduls 24 hergestellt, und sie können aus Kupfer, Titan, Nickel, Aluminium und/oder dergleichen hergestellt werden oder dieses enthalten.
  • Bei einigen Ausführungsformen sind die Bondpads 124 vertikal zu entsprechenden Bondpads 128 und ebenfalls vertikal zu jeweiligen Verbindungsdurchkontaktierungen 28 ausgerichtet. Dementsprechend funktioniert das Erhöhungsmodul 24 so, dass es elektrische Signale/Spannungen vertikal verbindet, aber keine Signale lateral umtrassiert. Bei alternativen Ausführungsformen können die Metallleitungen/Durchkontaktierungen in den dielektrischen Schichten 122 und 126 die elektrischen Signale lateral umtrassieren, und Abstände der Bondpads 128 können größer oder kleiner als Abstände der Bondpads 124 sein.
  • 10 zeigt die Verwendung einer Mehrzahl von Erhöhungsmodulen 24 gemäß einigen Ausführungsformen. In einem dargestellten Beispiel werden zwei Erhöhungsmodule 24A und 24B (die kollektiv als Erhöhungsmodule 24 bezeichnet werden) aufeinandergestapelt. Bei anderen Ausführungsformen können mehr Erhöhungsmodule, wie etwa drei, vier oder mehr Erhöhungsmodule 24, aufeinandergestapelt werden. Die mehreren Erhöhungsmodule 24 können durch Lotbereiche 140 gebondet werden. Bei einigen Ausführungsformen können eine oder mehrere Unterfüllungen 142 zwischen benachbarten Erhöhungsmodulen 24 angeordnet werden, um die Lotbereiche 140 zu schützen. Bei alternativen Ausführungsformen wird keine Unterfüllung zwischen benachbarten Erhöhungsmodulen 24 angeordnet. Das Verkapselungsmaterial 46 bei diesen Ausführungsformen kann eine Formunterfüllung sein, die in Spalte zwischen benachbarten Erhöhungsmodulen 24 gefüllt wird. Das Verkapselungsmaterial 46 verkapselt auch die Erhöhungsmodule 24 und den Vorrichtungs-Die 40 (7).
  • Es versteht sich, dass durch Verwenden mehrerer Erhöhungsmodule 24 eine Gesamtdicke des Verkapselungsmaterials 46 zunehmen kann und mehr Erhöhungsmodule 24 in Kombination mit dem dickeren Verkapselungsmaterial 46 eine höhere mechanische Festigkeit zum Abstützen des höherliegenden Elektronik-Dies 52 bereitstellen können, sodass der Elektronik-Die 52 dünn sein kann, ohne dass die Gefahr eines Bruchs besteht. Und da die Durchkontaktierungen 28 ein konisches Profil haben können, kann ein dickeres Erhöhungsmodul 24 zu einer größeren Breite (oder einem größeren Durchmesser) der Durchkontaktierungen 28 führen, was bedeutet, dass der Abstand P1 (5) der Durchkontaktierungen 28 größer als der Abstand P2 der Durchkontaktierungen 64 in dem Elektronik-Die 52 sein muss. Durch Ersetzen eines einzigen dicken Erhöhungsmoduls 24 durch eine Mehrzahl von dünneren Erhöhungsmodulen 24 können die Durchkontaktierungen 28 in der Mehrzahl von dünneren Erhöhungsmodulen 24 kleinere Abstände haben, und die kleineren Abstände können zu dem Abstand P2 der höherliegenden Durchkontaktierungen 64 passen.
  • Bei einigen Ausführungsformen kann jedes der Erhöhungsmodule 24A und 24B die Struktur haben, und es können die Materialien verwendet werden, die unter Bezugnahme auf die 1, 8 und 9 genannt worden sind. Außerdem können die Strukturen der Mehrzahl von Erhöhungsmodulen 24 gleich oder voneinander verschieden sein. Zum Beispiel kann jedes der Erhöhungsmodule 24A und 24B eine der Strukturen, die in den 1, 8 und 9 gezeigt sind und unter Bezugnahme auf diese erörtert worden sind, in jeder Kombination annehmen. Außerdem können die Abstände der Durchkontaktierungen 28 in der Mehrzahl von Erhöhungsmodulen 24 gleich oder voneinander verschieden sein. Bei einigen Ausführungsformen sind die Durchkontaktierungen 28 in der Mehrzahl von Erhöhungsmodulen (wie etwa den Erhöhungsmodulen 24A und 24B) vertikal ausgerichtet.
  • Bei den vorstehend erläuterten Ausführungsformen werden einige Prozesse und Strukturelemente gemäß einigen Ausführungsformen zum Herstellen eines dreidimensionalen Packages (3D-Packages) erörtert. Es können auch weitere Prozesse und Strukturelemente verwendet werden. Zum Beispiel können Prüfstrukturen zur Unterstützung bei der Verifikationsprüfung einer 3D-Verkappung oder von 3D-IC-Vorrichtungen verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung der 3D-Verkappung oder der 3D-IC-Vorrichtungen ermöglichen, die Verwendung von Sonden und/oder Prüfkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an der Endstruktur durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Ausführungsformen der vorliegenden Offenbarung haben einige Vorzüge. Durch Bonden eines Erhöhungsmoduls an ein Packagesubstrat, Verkapseln des Erhöhungsmoduls und Bonden eines Elektronik-Dies an das Erhöhungsmodul kann der Elektronik-Die eine größere Höhe haben, zum Beispiel bis zu einer Ebene, die höher als die der Vorrichtungs-Dies ist, die ebenfalls an die Packagekomponente gebondet werden. Dadurch wird der Photonik-Die stärker exponiert, und der Photonik-Die kann bequemer zu optischen Vorrichtungen ausgerichtet werden. Wenn das Erhöhungsmodul nicht verwendet wird, kann zum Beispiel der Photonik-Die zu dicht an der tieferliegenden Packagekomponente sein, da der Elektronik-Die dünn ist, und dadurch werden das Ausrichten und das Montieren der optischen Faser sehr schwierig.
  • Außerdem wird durch Verwenden des Erhöhungsmoduls und durch Verkapseln des Erhöhungsmoduls in einem Verkapselungsmaterial eine Struktur mit einer höheren mechanischen Festigkeit für den dünnen Elektronik-Die bereitgestellt, an den das Erhöhungsmodul gebondet wird. Dadurch ist es weniger wahrscheinlich, dass der Elektronik-Die bricht. Und da der Elektronik-Die nicht zum Brechen neigt, ist es nicht notwendig, ihn dicker zu machen, um ihm eine höhere Festigkeit zu verleihen, wobei ein dickerer Elektronik-Die die ungünstige Folge hätte, dass die Durchkontaktierungen darin größer hergestellt werden müssten, sodass wiederum der Elektronik-Die größer hergestellt werden müsste.
  • Bei einigen Ausführungsformen umfasst ein Verfahren Folgendes: Bonden eines ersten Moduls über einer Packagekomponente, wobei das erste Modul ein Substrat und Durchkontaktierungen aufweist, die das Substrat durchdringen; Umspritzen des ersten Moduls mit einer Formmasse; Bonden eines Elektronik-Dies an das erste Modul; und Bonden eines Photonik-Dies über dem Elektronik-Die. Bei einer Ausführungsform umfasst das Umspritzen des ersten Moduls ein Aufbringen der Formmasse auf das erste Modul und ein Durchführen eines Planarisierungsprozesses zum Freilegen der Durchkontaktierungen und des Substrats.
  • Bei einer Ausführungsform wird das erste Modul mittels einer ersten Mehrzahl von Lotbereichen über der Packagekomponente gebondet, wobei die erste Mehrzahl von Lotbereichen untere Enden der Durchkontaktierungen physisch kontaktiert, und der Elektronik-Die wird mittels einer zweiten Mehrzahl von Lotbereichen über dem ersten Modul gebondet, wobei die zweite Mehrzahl von Lotbereichen obere Enden der Durchkontaktierungen physisch kontaktiert. Bei einer Ausführungsform ist das Substrat in dem ersten Modul ein dielektrisches Substrat. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Bonden eines zweiten Moduls über der Packagekomponente, wobei das zweite Modul mit dem ersten Modul gestapelt wird. Bei einer Ausführungsform wird das zweite Modul zwischen dem ersten Modul und der Packagekomponente gebondet.
  • Bei einer Ausführungsform haben das erste und das zweite Modul eine identische Struktur. Bei einer Ausführungsform sind die Durchkontaktierungen in dem ersten Modul in einer eineindeutigen Entsprechung vertikal zu den Durchkontaktierungen in dem zweiten Modul ausgerichtet. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Bonden eines Vorrichtungs-Dies über der Packagekomponente, wobei der Vorrichtungs-Die ebenfalls mit der Formmasse umspritzt wird. Bei einer Ausführungsform weist das erste Modul keine aktiven und passiven Vorrichtungen auf. Bei einer Ausführungsform weist das erste Modul keine horizontalen leitfähigen Leitungen auf.
  • Bei einigen Ausführungsformen weist eine Struktur Folgendes auf: ein Packagesubstrat; ein erstes Modul, das über dem Packagesubstrat angeordnet ist und mit diesem elektrisch verbunden ist, wobei das erste Modul ein Substrat und Durchkontaktierungen aufweist, die das Substrat durchdringen; eine Formmasse, mit der das erste Modul umspritzt ist; einen Elektronik-Die, der über dem ersten Modul angeordnet ist und an dieses gebondet ist, wobei der Elektronik-Die durch das erste Modul elektrisch mit dem Packagesubstrat verbunden ist; und einen Photonik-Die, der über dem Elektronik-Die angeordnet ist und signalmäßig mit diesem verbunden ist.
  • Bei einer Ausführungsform sind erste Oberseiten der Durchkontaktierungen koplanar mit einer zweiten Oberseite des Substrats, und erste Unterseiten der Durchkontaktierungen sind koplanar mit einer zweiten Unterseite des Substrats. Bei einer Ausführungsform enthält das erste Modul keine horizontalen leitfähigen Leitungen. Bei einer Ausführungsform ist eine erste Oberseite des ersten Moduls koplanar mit einer zweiten Oberseite der Formmasse. Bei einer Ausführungsform weist die Struktur weiterhin ein zweites Modul auf, das zwischen dem ersten Modul und dem Packagesubstrat gebondet ist. Bei einer Ausführungsform ist das erste Modul mit dem zweiten Modul identisch.
  • Bei einigen Ausführungsformen weist eine Struktur Folgendes auf: ein Modul mit einem dielektrischen Substrat, das aus einem homogenen dielektrischen Material hergestellt ist, und mit einer Mehrzahl von Metallsäulen, die das dielektrische Substrat durchdringen; eine erste Mehrzahl von Lotbereichen unter und in Kontakt mit Unterseiten der Mehrzahl von Metallsäulen; eine zweite Mehrzahl von Lotbereichen über und in Kontakt mit Oberseiten der Mehrzahl von Metallsäulen; einen Elektronik-Die, der über der zweiten Mehrzahl von Lotbereichen angeordnet ist und an diese gebondet ist; und einen Photonik-Die, der über dem Elektronik-Die angeordnet ist und an diesen gebondet ist.
  • Bei einer Ausführungsform weist die Struktur weiterhin ein Verkapselungsmaterial auf, wobei sich das Modul in dem Verkapselungsmaterial befindet. Bei einer Ausführungsform weist die Struktur weiterhin Folgendes auf: eine erste Unterfüllung, wobei in der ersten Unterfüllung die erste Mehrzahl von Lotbereichen angeordnet ist; und eine zweite Unterfüllung, wobei in der zweiten Unterfüllung die zweite Mehrzahl von Lotbereichen angeordnet ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • 63/502.684 [0001]
  • Zitierte Nicht-Patentliteratur
    • SiPH (silicon photonic) by CoCoS (chip-on-chip-on-substrate) Solution“ [„SiPH-Photonik durch CoCoS-Konzept (Chip-auf-Chip-auf-Substrat-Konzept" [0001]

Claims (20)

  1. Verfahren, umfassend: Bonden eines ersten Moduls über einer Packagekomponente, wobei das erste Modul Folgendes aufweist: ein Substrat und Durchkontaktierungen, die das Substrat durchdringen; Umspritzen des ersten Moduls mit einer Formmasse; Bonden eines Elektronik-Dies an das erste Modul; und Bonden eines Photonik-Dies über dem Elektronik-Die.
  2. Verfahren nach Anspruch 1, wobei das Umspritzen des ersten Moduls Folgendes umfasst: Aufbringen der Formmasse auf das erste Modul, und Durchführen eines Planarisierungsprozesses zum Freilegen der Durchkontaktierungen und des Substrats.
  3. Verfahren nach Anspruch 1 oder 2, wobei das erste Modul mittels einer ersten Mehrzahl von Lotbereichen über der Packagekomponente gebondet wird, wobei die erste Mehrzahl von Lotbereichen untere Enden der Durchkontaktierungen physisch kontaktiert, und der Elektronik-Die mittels einer zweiten Mehrzahl von Lotbereichen über dem ersten Modul gebondet wird, wobei die zweite Mehrzahl von Lotbereichen obere Enden der Durchkontaktierungen physisch kontaktiert.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat in dem ersten Modul ein dielektrisches Substrat ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin ein Bonden eines zweiten Moduls über der Packagekomponente umfasst, wobei das zweite Modul mit dem ersten Modul gestapelt wird.
  6. Verfahren nach Anspruch 5, wobei das zweite Modul zwischen dem ersten Modul und der Packagekomponente gebondet wird.
  7. Verfahren nach Anspruch 5 oder 6, wobei das erste und das zweite Modul eine identische Struktur haben.
  8. Verfahren nach Anspruch 5, 6 oder 7, wobei die Durchkontaktierungen in dem ersten Modul in einer eineindeutigen Entsprechung vertikal zu den Durchkontaktierungen in dem zweiten Modul ausgerichtet sind.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin ein Bonden eines Vorrichtungs-Dies über der Packagekomponente umfasst, wobei der Vorrichtungs-Die ebenfalls mit der Formmasse umspritzt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Modul keine aktiven und passiven Vorrichtungen aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Modul keine horizontalen leitfähigen Leitungen aufweist.
  12. Struktur mit: einem Packagesubstrat; einem ersten Modul, das über dem Packagesubstrat angeordnet ist und mit diesem elektrisch verbunden ist, wobei das erste Modul Folgendes aufweist: ein Substrat und Durchkontaktierungen, die das Substrat durchdringen; einer Formmasse, mit der das erste Modul umspritzt ist; einem Elektronik-Die, der über dem ersten Modul angeordnet ist und an dieses gebondet ist, wobei der Elektronik-Die durch das erste Modul elektrisch mit dem Packagesubstrat verbunden ist; und einem Photonik-Die, der über dem Elektronik-Die angeordnet ist und signalmäßig mit diesem verbunden ist.
  13. Struktur nach Anspruch 12, wobei erste Oberseiten der Durchkontaktierungen koplanar mit einer zweiten Oberseite des Substrats sind, und erste Unterseiten der Durchkontaktierungen koplanar mit einer zweiten Unterseite des Substrats sind.
  14. Struktur nach Anspruch 12 oder 13, wobei das erste Modul keine horizontalen leitfähigen Leitungen enthält.
  15. Struktur nach einem der Ansprüche 12 bis 14, wobei eine erste Oberseite des ersten Moduls koplanar mit einer zweiten Oberseite der Formmasse ist.
  16. Struktur nach einem der Ansprüche 12 bis 15, die weiterhin ein zweites Modul aufweist, das zwischen dem ersten Modul und dem Packagesubstrat gebondet ist.
  17. Struktur nach Anspruch 16, wobei das erste Modul mit dem zweiten Modul identisch ist.
  18. Struktur mit: einem Modul, das Folgendes aufweist: ein dielektrisches Substrat, das aus einem homogenen dielektrischen Material hergestellt ist, und eine Mehrzahl von Metallsäulen, die das dielektrische Substrat durchdringen; einer ersten Mehrzahl von Lotbereichen unter und in Kontakt mit Unterseiten der Mehrzahl von Metallsäulen; einer zweiten Mehrzahl von Lotbereichen über und in Kontakt mit Oberseiten der Mehrzahl von Metallsäulen; einem Elektronik-Die, der über der zweiten Mehrzahl von Lotbereichen angeordnet ist und an diese gebondet ist; und einem Photonik-Die, der über dem Elektronik-Die angeordnet ist und an diesen gebondet ist.
  19. Struktur nach Anspruch 18, die weiterhin ein Verkapselungsmaterial aufweist, wobei sich das Modul in dem Verkapselungsmaterial befindet.
  20. Struktur nach Anspruch 18 oder 19, die weiterhin Folgendes aufweist: eine erste Unterfüllung, wobei in der ersten Unterfüllung die erste Mehrzahl von Lotbereichen angeordnet ist; und eine zweite Unterfüllung, wobei in der zweiten Unterfüllung die zweite Mehrzahl von Lotbereichen angeordnet ist.
DE102023129232.3A 2023-05-17 2023-10-24 Photonik-packages mit modulen und herstellungsverfahren dafür Pending DE102023129232A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363502684P 2023-05-17 2023-05-17
US63/502,684 2023-05-17
US18/455,857 US20240387491A1 (en) 2023-05-17 2023-08-25 Photonic packages with modules and formation method thereof
US18/455,857 2023-08-25

Publications (1)

Publication Number Publication Date
DE102023129232A1 true DE102023129232A1 (de) 2024-11-21

Family

ID=93293900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023129232.3A Pending DE102023129232A1 (de) 2023-05-17 2023-10-24 Photonik-packages mit modulen und herstellungsverfahren dafür

Country Status (4)

Country Link
US (2) US20240387491A1 (de)
KR (1) KR102888639B1 (de)
DE (1) DE102023129232A1 (de)
TW (1) TWI880405B (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933551B2 (en) * 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US9496248B2 (en) * 2014-01-06 2016-11-15 Fujitsu Limited Interposer for integrated circuit chip package
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
US11841541B2 (en) * 2019-09-26 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and manufacturing method thereof
KR102839762B1 (ko) * 2020-09-07 2025-07-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US12135454B2 (en) * 2021-04-16 2024-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and process for photonic packages
US11796735B2 (en) * 2021-07-06 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated 3DIC with stacked photonic dies and method forming same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SiPH (silicon photonic) by CoCoS (chip-on-chip-on-substrate) Solution" [„SiPH-Photonik durch CoCoS-Konzept (Chip-auf-Chip-auf-Substrat-Konzept"

Also Published As

Publication number Publication date
TW202447777A (zh) 2024-12-01
KR20240167576A (ko) 2024-11-27
KR102888639B1 (ko) 2025-11-20
US20240387491A1 (en) 2024-11-21
TWI880405B (zh) 2025-04-11
US20250343216A1 (en) 2025-11-06

Similar Documents

Publication Publication Date Title
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102019117283B4 (de) Optischer Transceiver und Herstellungsverfahren dafür
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102022108287A1 (de) Packagestruktur mit photonic package und interposer mit wellenleiter
DE102019130466B4 (de) Dreidimensionale integration grosser systeme und verfahren zu deren herstellung
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019103993A1 (de) Dummy-dies zum reduzieren von wölbungen in pacakages
DE102018106773A1 (de) Package mit Fan-Out-Strukturen
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102016102108A1 (de) Cowos-dreischichtstruktur
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102018127067A1 (de) Elektronikkarte einschließlich Multi-Chip-Modul
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102020117547A1 (de) Packages mit abwechselnd gestapelten dicken rdls und dünnen rdls
DE102020119971B4 (de) Halbleiterstruktur mit Chip-on-Wafer-Struktur mit Chiplet-Interposer und Verfahren zum Bilden derselben
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021108156A1 (de) Halbleiter-package und verfahren zur bildung derselben
DE102022107500B4 (de) Package mit integriertem optischem die und dessen herstellungsverfahren
DE102021118117A1 (de) Info-packages mit wärmeabführungsblöcken
DE102020119293A1 (de) Die-stapelstruktur und verfahren zum bilden derselben
DE102021100338A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102021107792A1 (de) Halbleiter-packages und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025160000

Ipc: H10W0090000000